JPS59232445A - 多層配線方法 - Google Patents

多層配線方法

Info

Publication number
JPS59232445A
JPS59232445A JP10757883A JP10757883A JPS59232445A JP S59232445 A JPS59232445 A JP S59232445A JP 10757883 A JP10757883 A JP 10757883A JP 10757883 A JP10757883 A JP 10757883A JP S59232445 A JPS59232445 A JP S59232445A
Authority
JP
Japan
Prior art keywords
layer wiring
upper layer
wiring
film
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10757883A
Other languages
English (en)
Other versions
JPH0465540B2 (ja
Inventor
Keiichi Fukuda
啓一 福田
Toshiki Ehata
敏樹 江畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP10757883A priority Critical patent/JPS59232445A/ja
Publication of JPS59232445A publication Critical patent/JPS59232445A/ja
Publication of JPH0465540B2 publication Critical patent/JPH0465540B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、半導体基板上にトランジスク、抵抗コイル、
コンデンサ等の電子部品を形成し相互に接続したいわゆ
る集積回路の製造技術および構造に関するものである。
(背景技術) 集積回路の動作速度を高速化し、かつ低消費電力化を図
るには素子の微細化回路の高集積度化が必須である。こ
れに伴ない各部品及びそれらを相互に接続するための配
線が近接し、さらに配線間の交叉部が増加することにな
る。
その結果、とくに配線容量が増加し、動作速度の低減に
つながる。これを防ぐために有効な配線間の絶縁法が必
要となる。
このような目的に対する有効な手段にエアブリッジ法が
ある。これは集積回路内において、下側の金属配線と上
側の金属配線とが交叉する場合に両者間に絶縁膜を介さ
ず、」二側の配線金属が立体交叉する多層配線技術であ
る。この方法の特徴は2種の配線は比誘電率の最も小さ
い空気で絶縁されているため他の任意の絶縁膜を用いる
場合に比して面配線間の容量が最も小さくなることにあ
る。
このため回路内の配線容量が低減され集積回路の動作速
度が改善される。しかしながらエアブリッジは構造上上
層配線が中空に浮いた状態にあり、エアブリッジ形成後
は表面に接触することができなくなる。このため、以後
の工程において、以Fのような様々な技術的問題点制約
が生じる。
すなわち、 (1)高周波特性向上のため基板厚さを裏面から薄くす
る場合、化学エツチングに必要な保護膜の形成が必要で
ある。一方機械的研摩によって基板を薄くする場合基板
表面に接触する必要がある。
(2)基板」−に多数繰り返して形成された半導体装置
を分離しチップ化するスクライブ、セパレートの工程で
は表面に破片や汚れが付着したり傷を付けたりすること
を防ぐために裏面から加工処理を施すことが多く、必然
的に表面に接触することになる。
(3)チップ化した半導体装置を一つずつパッケージへ
装着するボンディング工程ではコレットや真空ビンセッ
トにてチップ表面側を吸着することになる。
(4)最終的に集積回路に保護膜を形成する場合、外部
へ電気的接続をとり出すため保護膜に開[1部を設ける
。ここで通常のコンタクト露光によるホトリングラフィ
を適用する場合、基板表面はホトマスクに強く密着され
ることになる。
またエアブリッジをもつ回路は段差が大きくエアブリッ
ジ形成後に表面全体に均一に保護膜を形成することは困
難である。
以上の工程または取扱いはエアブリッジを保護するとい
う点からは実施できないものであり、上述と同等の工程
を実施するためには煩雑な工程を附加することになる。
この場合半導体装置の生産性、歩留りが著しく悪化する
という問題点が生じ。
る。
一方、エアブリッジ自身構造的に弱いものであり僅かの
外力によっても上層配線が切れたり、下層配線と接触す
ることが多く歩留りが低いという問題がある。また、配
線間の接触を防ぐため上層配線をできるだけ高い位置に
形成することが多く段差切れの危険がある。
(発明の開示) 本発明は、上記従来技術の問題点を解決する新しい半導
体デバイス構造を提供するものである。
以下一実施例を図に即して説明する。
第1図は、■実施例を説明するための製作工程図である
。まず、通常のフォトリングラフィとリフトオフ法によ
って下層の配線金属1を集積回路10上に形成した後、
回転塗布法で2.0μlη 厚のフォトレジストを塗リ
フォトリングラフィでエアブリッジを形成する交叉部及
びその周辺領域にのみ、レジスl−2を残す。この後、
200’Gの温度でベークする。この時の温度はレジス
トが軟化する温度エリ十分高いため、レジストが流れ表
面張力によって半球状の形状となる(第1図(a))。
次にプラズマCVD 法で厚さ0.3μmの窒化シリコ
ン膜3を保護膜として形成する(第1図(1)) )。
その後、上層、下層配線の接続部5と集積回路のパッド
の部分および上層配線部分を除くエアブリッジ周辺部の
3つの領域以外にレジストパターンを形成し、これをマ
スクとしてCF4 ;ljスプラズマにて窒化シリコン
膜3をエツチングする。次いで下層配線と同等の方法に
より上層配線を形成する(第1図(C))。絶縁膜3の
断面は軟化して殆んど円に近い状態であるため上層配線
が絶縁膜3の段差部で断線するいわゆる断差切れが解消
できる。
続いて酸素ガスのプラズマエツチングによりエアブリッ
ジ構造のフォトレジスト膜2を除去し、エアブリッジと
する(第1図(d))。
なお、絶縁膜は窒化膜に何ら制限されるものではなく、
例えば十分強度を有するものであれば、ポリイミド樹脂
などの有機樹脂膜、酸化シリコン、酸化アルミナ等の無
機化合物膜を用いることもできる。
(発明の効果) 本発明では、上層、下層の配線の接続部以外が絶縁膜で
保護された状態でエアブリッジを形成するものであり、
」二層配線の強度不足を窒化膜で支持補強して、配線間
の短絡を防ぐことができる。
さらに、段差切れをもなくすことができるためエアブリ
ッジの歩留り、信頼性が飛躍的に向」ユするものである
【図面の簡単な説明】
第1図(a) 、 (b) 、 (C)及び(d)は、
本発明の実施例の1つを説明するためのものである。 1・・・下地配線 2・・・エアブリッジ形成用レジストパターン3・・・
窒  化  膜 4・・・・L層配線 5・・何−下記線接触部分 10・・・集 積 回 路 代理人 弁理士 上 代 哲 司 5        ゝ゛−10 0 大1図 201

Claims (1)

    【特許請求の範囲】
  1. (1)集積回路の多層配線技術のうち上側と下側の配線
    金属が絶縁膜を介さずに立体交叉するエアブリッジ法に
    おいて、下記線の接続部および交叉部以外が絶縁膜で覆
    われており、かつ、交叉部の配線間の絶縁膜に接して上
    記線が形成されてしすることを特徴とする多層配線方法
JP10757883A 1983-06-15 1983-06-15 多層配線方法 Granted JPS59232445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10757883A JPS59232445A (ja) 1983-06-15 1983-06-15 多層配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10757883A JPS59232445A (ja) 1983-06-15 1983-06-15 多層配線方法

Publications (2)

Publication Number Publication Date
JPS59232445A true JPS59232445A (ja) 1984-12-27
JPH0465540B2 JPH0465540B2 (ja) 1992-10-20

Family

ID=14462718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10757883A Granted JPS59232445A (ja) 1983-06-15 1983-06-15 多層配線方法

Country Status (1)

Country Link
JP (1) JPS59232445A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189939A (ja) * 1988-01-26 1989-07-31 Nec Corp 半導体集積回路
JPH01262646A (ja) * 1988-04-14 1989-10-19 Sharp Corp 半導体装置の製造方法
CN110970359A (zh) * 2019-11-27 2020-04-07 福建省福联集成电路有限公司 一种具有支撑架的空气桥及制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189939A (ja) * 1988-01-26 1989-07-31 Nec Corp 半導体集積回路
JPH01262646A (ja) * 1988-04-14 1989-10-19 Sharp Corp 半導体装置の製造方法
CN110970359A (zh) * 2019-11-27 2020-04-07 福建省福联集成电路有限公司 一种具有支撑架的空气桥及制作方法
CN110970359B (zh) * 2019-11-27 2022-06-14 福建省福联集成电路有限公司 一种具有支撑架的空气桥及制作方法

Also Published As

Publication number Publication date
JPH0465540B2 (ja) 1992-10-20

Similar Documents

Publication Publication Date Title
US5055907A (en) Extended integration semiconductor structure with wiring layers
USRE40887E1 (en) Semiconductor chip with redistribution metal layer
JPH07183325A (ja) 円形の被露出領域を有するボンディング・パッドとその方法
JPS6281745A (ja) ウエハ−規模のlsi半導体装置とその製造方法
JP2001274315A (ja) 半導体装置及びその製造方法
JP2005051149A (ja) 半導体装置の製造方法
JPH0729934A (ja) バンプを持つ半導体構造
KR20040042850A (ko) 반도체 장치 및 그 제조방법
JP2004165188A (ja) 半導体装置及びその製造方法
US20120280399A1 (en) Buffer pad in solder bump connections and methods of manufacture
US7393774B2 (en) Method of fabricating microconnectors
JPS59232445A (ja) 多層配線方法
US20170323855A1 (en) Laser scribe structures for a wafer
JPS59155947A (ja) 多層配線方法
KR100556351B1 (ko) 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
KR20010102317A (ko) 반도체 칩 제조 방법
JP2001189424A (ja) 半導体装置およびその製造方法
JPS59152647A (ja) 多層配線方法
JPS59152648A (ja) 多層配線方法
US11735529B2 (en) Side pad anchored by next adjacent via
JPS59149098A (ja) 半導体装置
US20210233822A1 (en) Semiconductor device, pad structure and fabrication method thereof
JPS60176251A (ja) 半導体装置
JPS6325951A (ja) 半導体装置
JPH0530068B2 (ja)