JPH02177451A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02177451A JPH02177451A JP33113488A JP33113488A JPH02177451A JP H02177451 A JPH02177451 A JP H02177451A JP 33113488 A JP33113488 A JP 33113488A JP 33113488 A JP33113488 A JP 33113488A JP H02177451 A JPH02177451 A JP H02177451A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- wiring
- thickness
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 abstract description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- 239000010409 thin film Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 230000001681 protective effect Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に半導体集積回
路装置の入出力端子である電極パッドの構造に関する。
路装置の入出力端子である電極パッドの構造に関する。
従来、半導体集積回路装置の入出力端子である電極パッ
ドは、最上層の配線と同時に形成され。
ドは、最上層の配線と同時に形成され。
膜厚も配線と同一となっている。また、電極パッドの配
線の材質は通常アルミ系金属であり、膜厚は２μｍ以下
である。更に、半導体集積回路の表面最上層には絶縁性
の表面保護膜が設けられており、電極パッドは表面保護
膜から露出しており、この電極パッドに金属細線が超音
波による圧着手段を用いて接続されている。
線の材質は通常アルミ系金属であり、膜厚は２μｍ以下
である。更に、半導体集積回路の表面最上層には絶縁性
の表面保護膜が設けられており、電極パッドは表面保護
膜から露出しており、この電極パッドに金属細線が超音
波による圧着手段を用いて接続されている。
第３図（ａ）及び（ｂ）は従来の一例を示す電極パッド
の平面図及びＣ−Ｃ断面図である。この電極パッド１は
、同図に示すように、層間絶縁膜４上に配線３と同時に
形成され、これらの膜厚は全て等しく形成されている。
の平面図及びＣ−Ｃ断面図である。この電極パッド１は
、同図に示すように、層間絶縁膜４上に配線３と同時に
形成され、これらの膜厚は全て等しく形成されている。
この電極パッド１及び配線３の表面は、ワイヤボンディ
ングを施こす部分を除き表面保護膜２により覆われてい
る。
ングを施こす部分を除き表面保護膜２により覆われてい
る。
通常、電極パッド１及び配線３を形成する膜厚としては
、小電流のＣＭＯＳ系半導体集積回路装置で、例えば、
１μｍ前後、大電流のバイポーラ系半導体集積回路装置
で、例えば２μｍ前後が使用されている。このことは、
バイポーラ系半導体集積回路装置では配線による電圧降
下を低減する必要があり、配線抵抗を減らすためにＣＭ
Ｏ３系半導体集積回路装置より厚い配線膜で形成されて
いる。
、小電流のＣＭＯＳ系半導体集積回路装置で、例えば、
１μｍ前後、大電流のバイポーラ系半導体集積回路装置
で、例えば２μｍ前後が使用されている。このことは、
バイポーラ系半導体集積回路装置では配線による電圧降
下を低減する必要があり、配線抵抗を減らすためにＣＭ
Ｏ３系半導体集積回路装置より厚い配線膜で形成されて
いる。
例えば、現在、大電流を消費するＥＣＬ型半導体集積回
路は、より大規模に、より高速にするべく開発が進めら
れている。この高速性を追求するためには、配線容量と
りわけ電源配線に対する容量を低減する必要がある。こ
れには、電源配線幅は細くすることにより低減すること
ができる。しかしながら、配線幅を細くすると、大電流
が流れた時に、電圧降下が大きくなるのでその配線の膜
厚はより厚くしなければならない。
路は、より大規模に、より高速にするべく開発が進めら
れている。この高速性を追求するためには、配線容量と
りわけ電源配線に対する容量を低減する必要がある。こ
れには、電源配線幅は細くすることにより低減すること
ができる。しかしながら、配線幅を細くすると、大電流
が流れた時に、電圧降下が大きくなるのでその配線の膜
厚はより厚くしなければならない。
通常使用されるアルミニューム線によるアルミニューム
電極パッドへのワイヤボンディングは、アルミニューム
線をアルミニューム電極パッドに強圧で押しつけながら
、超音波振動により発熱させ接続するが、強圧で押しつ
ける際に、電極パッドを形成する軟化したアルミニュー
ムの一部が飛散し、ヒゲ状のアルミが電極パッドから外
部方向へ生ずる。この傾向は、アルミニューム膜厚が厚
い程、顕著であり、例えば３μｍ以上の膜厚で電極パッ
ドを形成した場合には、ワイヤボンデインう時に発生す
るヒゲ状のアルミニュームが隣接する電極パッドあるい
は半導体チップエツジに対し延び、短絡不良あるいはそ
れに至らなくとも信頼性の低下を招くという問題がある
。
電極パッドへのワイヤボンディングは、アルミニューム
線をアルミニューム電極パッドに強圧で押しつけながら
、超音波振動により発熱させ接続するが、強圧で押しつ
ける際に、電極パッドを形成する軟化したアルミニュー
ムの一部が飛散し、ヒゲ状のアルミが電極パッドから外
部方向へ生ずる。この傾向は、アルミニューム膜厚が厚
い程、顕著であり、例えば３μｍ以上の膜厚で電極パッ
ドを形成した場合には、ワイヤボンデインう時に発生す
るヒゲ状のアルミニュームが隣接する電極パッドあるい
は半導体チップエツジに対し延び、短絡不良あるいはそ
れに至らなくとも信頼性の低下を招くという問題がある
。
例えば、ＥＣＬゲートアレイの高速化の要求から電源配
線の幅を狭くし、かつ厚くする必要が生じている。しか
し、従来と同じ方法で電極パッドを形成した場合電極パ
ッド部も厚膜化されるなめ、前述のヒゲ状のアルミがワ
イヤボンディング時に発生し、短絡不良あるいは信頼性
の低下を招くという欠点がある。
線の幅を狭くし、かつ厚くする必要が生じている。しか
し、従来と同じ方法で電極パッドを形成した場合電極パ
ッド部も厚膜化されるなめ、前述のヒゲ状のアルミがワ
イヤボンディング時に発生し、短絡不良あるいは信頼性
の低下を招くという欠点がある。
本発明の目的はワイヤボンディング作業の際に、隣接す
る電極パッド同志の短絡もしくは半導体チップエッヂと
の短絡を起すことのない電極パッド構造を有する信頼性
の高い半導体集積回路装置を提供することにある。
る電極パッド同志の短絡もしくは半導体チップエッヂと
の短絡を起すことのない電極パッド構造を有する信頼性
の高い半導体集積回路装置を提供することにある。
本発明の半導体集積回路装置は、層間絶縁膜を介して形
成された多層配線構造と、この多層配線の最上層部の配
線に形成された入出力端子である四角形状の電極パッド
とを有する半導体集積回路装置において、前記電極パッ
ドの中央部の膜厚が前記電極パッドの周縁の膜厚より半
分以下の膜厚であることを備え構成される。
成された多層配線構造と、この多層配線の最上層部の配
線に形成された入出力端子である四角形状の電極パッド
とを有する半導体集積回路装置において、前記電極パッ
ドの中央部の膜厚が前記電極パッドの周縁の膜厚より半
分以下の膜厚であることを備え構成される。
次に本発明を図面を参照して説明する。
第１図（ａ＞及び（ｂ）は本発明の第１の実施例を示す
電極パッドの平面図及びＡＡ断面図である。この電極パ
ッド１ａは、膜厚５μｍの電極パッド及び配線３を形成
し、しかる後に電極パッドの中央部をエツチングにより
削り薄膜化したものである。具体的には、電極パッド部
と引出し用の配線３は、ともに５μｍ厚で形成した後、
電極パッドの中央部を３μｍ程度エツチング除去し、薄
膜部６を形成する。
電極パッドの平面図及びＡＡ断面図である。この電極パ
ッド１ａは、膜厚５μｍの電極パッド及び配線３を形成
し、しかる後に電極パッドの中央部をエツチングにより
削り薄膜化したものである。具体的には、電極パッド部
と引出し用の配線３は、ともに５μｍ厚で形成した後、
電極パッドの中央部を３μｍ程度エツチング除去し、薄
膜部６を形成する。
電極パッド１ａの周縁部５を厚膜に形成したのは、この
周縁部５より引出し用の配線３へ接続した場合、接続部
において、配線の電流密度が極部的に増し、エレクトロ
マイグレーションが生じ易くなるためである。すなわち
、電極パッド１ａの範囲内で厚膜部への電流通路を広く
確保し、極部的な電流密度上昇を防止するためのもので
ある。
周縁部５より引出し用の配線３へ接続した場合、接続部
において、配線の電流密度が極部的に増し、エレクトロ
マイグレーションが生じ易くなるためである。すなわち
、電極パッド１ａの範囲内で厚膜部への電流通路を広く
確保し、極部的な電流密度上昇を防止するためのもので
ある。
このような構造にしたので、ワイヤボンディングを実施
するときに、電極パッド１ａは従来の膜厚と同程度の２
８ｍｌ１％厚の薄膜部６となり、ボンディング時のヒゲ
状アルミの発生は起きない。また、ワイヤボンディング
時に、周縁部５の厚膜部に強圧がかかると、ヒゲ状のア
ルミ発生する恐れがあるので、本実施例においても表面
保護膜２は、簿記線部１４のみが露出するようにすべて
の厚配線部を被覆している。
するときに、電極パッド１ａは従来の膜厚と同程度の２
８ｍｌ１％厚の薄膜部６となり、ボンディング時のヒゲ
状アルミの発生は起きない。また、ワイヤボンディング
時に、周縁部５の厚膜部に強圧がかかると、ヒゲ状のア
ルミ発生する恐れがあるので、本実施例においても表面
保護膜２は、簿記線部１４のみが露出するようにすべて
の厚配線部を被覆している。
第２図（ａ）及び（ｂ）は本発明の第２の実施例を示す
電極パッドの平面図及びＢＢ断面図である。この実施例
の電極パッドは、２段階の配線金属形成工程により形成
されたものである。すなわち、この電極パッドは次のよ
うに形成される。まず１μｍ厚の第１の配線３ａ及び第
１の電極パッド１ｂを同時に形成するために、層間絶縁
ＪＩｉ４上にに金属層を形成し、最終的に厚膜としたい
部分のみを残すように選択的にエツチング除去し、層間
絶縁膜４を露出させる。次に、第１の配線３ａ及び第１
の電極パッド１ｂに重ねるように、例えば２μｍ厚さの
金属層を形成し、選択的にエツチング除去して、枠状の
電極パッド１ｂ及びＩＣ内に薄膜部６を形成する。
電極パッドの平面図及びＢＢ断面図である。この実施例
の電極パッドは、２段階の配線金属形成工程により形成
されたものである。すなわち、この電極パッドは次のよ
うに形成される。まず１μｍ厚の第１の配線３ａ及び第
１の電極パッド１ｂを同時に形成するために、層間絶縁
ＪＩｉ４上にに金属層を形成し、最終的に厚膜としたい
部分のみを残すように選択的にエツチング除去し、層間
絶縁膜４を露出させる。次に、第１の配線３ａ及び第１
の電極パッド１ｂに重ねるように、例えば２μｍ厚さの
金属層を形成し、選択的にエツチング除去して、枠状の
電極パッド１ｂ及びＩＣ内に薄膜部６を形成する。
この結果、電極パッドの中央部にある薄膜部６は第２の
電極パッドＩＣの厚さと同じ厚さ２μｍとなり、電極パ
ッドの周縁部は、第１の電極パッド１ｂと第２の電極パ
ッドＩＣと重なり、電極パッドと接続される配線は第１
の配線３ｂと第２の配線３ａとが重なり、それぞれの厚
さは共に５μｍとなる。それ以外は従来例と同じである
。
電極パッドＩＣの厚さと同じ厚さ２μｍとなり、電極パ
ッドの周縁部は、第１の電極パッド１ｂと第２の電極パ
ッドＩＣと重なり、電極パッドと接続される配線は第１
の配線３ｂと第２の配線３ａとが重なり、それぞれの厚
さは共に５μｍとなる。それ以外は従来例と同じである
。
この実施例においては、２段階の配線金属形成による方
法を述べたが３段階でも同様に形成することも可能であ
る。
法を述べたが３段階でも同様に形成することも可能であ
る。
また、以−Ｅ説明した実施例でのそれぞれの配線金属膜
の厚さは、微細加工が可能でかつ、エツチング耐性のあ
るフォトレジスト膜厚で決定されるため、通常２〜３μ
ｍの範囲を、量産に於ける実施し易い膜厚に設定して製
作することである。従って、−配線金属膜形成工程で形
成される電極パッドの中央部の膜厚は、最も厚くなる配
線部の１／２以下の膜厚とすることが適切である。
の厚さは、微細加工が可能でかつ、エツチング耐性のあ
るフォトレジスト膜厚で決定されるため、通常２〜３μ
ｍの範囲を、量産に於ける実施し易い膜厚に設定して製
作することである。従って、−配線金属膜形成工程で形
成される電極パッドの中央部の膜厚は、最も厚くなる配
線部の１／２以下の膜厚とすることが適切である。
なお、第１の実施例および第２の実施例では電極パッド
周縁部の厚膜配線部として電極パッド全周をとり囲む厚
膜配線例を示したが、この厚膜配線はエレクトロマイグ
レーションを考慮し、配線電流密度の極部的な増大を防
ぐ目的で設定したものであり、電極パッド上の電流通路
を考慮し、不要な方向の厚膜部は設置しなくとも良い。
周縁部の厚膜配線部として電極パッド全周をとり囲む厚
膜配線例を示したが、この厚膜配線はエレクトロマイグ
レーションを考慮し、配線電流密度の極部的な増大を防
ぐ目的で設定したものであり、電極パッド上の電流通路
を考慮し、不要な方向の厚膜部は設置しなくとも良い。
以上説明したように、本発明は電極パッドを形成する導
電膜の中央部の厚さを周縁部の膜厚の半分以下とするこ
とにより、電極パッドにワイヤボンディングする際に、
ヒゲ状のアルミ飛散をなくし、隣接電極パッドあるいは
チップエツジとの短絡不良をなくすことのできる信頼性
の高い半導体集積回路を得られるという効果がある。
電膜の中央部の厚さを周縁部の膜厚の半分以下とするこ
とにより、電極パッドにワイヤボンディングする際に、
ヒゲ状のアルミ飛散をなくし、隣接電極パッドあるいは
チップエツジとの短絡不良をなくすことのできる信頼性
の高い半導体集積回路を得られるという効果がある。
このことは、例えば、ＥＣＬ型半導体集積回路装置のよ
うに大電流を消費する半導体集積回路装置においては、
厚膜配線による電流供給が可能となり幅の狭い電源配線
により電圧降下の少ない電源供給となり、更に、配線寄
生容量を低減することができ、より高速化がはかれると
いう効果もある。
うに大電流を消費する半導体集積回路装置においては、
厚膜配線による電流供給が可能となり幅の狭い電源配線
により電圧降下の少ない電源供給となり、更に、配線寄
生容量を低減することができ、より高速化がはかれると
いう効果もある。
護膜、３・・・配線、３ａ・・・第１の配線、３ｂ・・
・第２の配線、４・・・層間絶縁膜、５・・・周縁部、
６・・・薄膜部。
・第２の配線、４・・・層間絶縁膜、５・・・周縁部、
６・・・薄膜部。
Claims (1)
- 層間絶縁膜を介して形成された多層配線構造と、この多
層配線の最上層部の配線に形成された入出力端子である
四角形状の電極パッドとを有する半導体集積回路におい
て、前記電極パッドの中央部の膜厚が前記電極パッドの
周縁の膜厚より半分以下の膜厚であることを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331134A JP2674169B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331134A JP2674169B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177451A true JPH02177451A (ja) | 1990-07-10 |
| JP2674169B2 JP2674169B2 (ja) | 1997-11-12 |
Family
ID=18240250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331134A Expired - Fee Related JP2674169B2 (ja) | 1988-12-28 | 1988-12-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674169B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216190A (ja) * | 1993-01-14 | 1994-08-05 | Nec Corp | 半導体装置 |
| JP2007292781A (ja) * | 2007-06-25 | 2007-11-08 | Hoya Corp | コンタクトボード及びその構成部品 |
-
1988
- 1988-12-28 JP JP63331134A patent/JP2674169B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216190A (ja) * | 1993-01-14 | 1994-08-05 | Nec Corp | 半導体装置 |
| JP2007292781A (ja) * | 2007-06-25 | 2007-11-08 | Hoya Corp | コンタクトボード及びその構成部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2674169B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898350B2 (ja) | 半導体装置 | |
| JPH05343468A (ja) | 半導体装置 | |
| US4510678A (en) | Method for manufacturing a monolithically integrable circuit with a multilayer wiring structure | |
| CN107230671A (zh) | 半导体集成电路芯片以及半导体集成电路晶片 | |
| JPH02177451A (ja) | 半導体集積回路装置 | |
| JPS62112348A (ja) | 半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH03149824A (ja) | 半導体装置の製造方法 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPS63111651A (ja) | 半導体装置 | |
| JPH04116827A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH03280441A (ja) | 半導体装置 | |
| JPH02306635A (ja) | 半導体装置 | |
| JPH02275656A (ja) | 樹脂封止型半導体装置 | |
| JPS60111442A (ja) | 半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH04297042A (ja) | 半導体装置 | |
| JPS61204951A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |