JPH04116827A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04116827A JPH04116827A JP23779690A JP23779690A JPH04116827A JP H04116827 A JPH04116827 A JP H04116827A JP 23779690 A JP23779690 A JP 23779690A JP 23779690 A JP23779690 A JP 23779690A JP H04116827 A JPH04116827 A JP H04116827A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum electrode
- wiring
- lower layer
- electrode wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 description 69
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 69
- 239000010410 layer Substances 0.000 description 52
- 150000004767 nitrides Chemical class 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多層電極配線を有する半導体装置に関し、
特に、電極のヒロックにより発生する層間絶縁膜欠陥に
起因する配線間ショートを防止し、配線間絶縁に関する
信頼性の向上を図るものである。
特に、電極のヒロックにより発生する層間絶縁膜欠陥に
起因する配線間ショートを防止し、配線間絶縁に関する
信頼性の向上を図るものである。
従来用いられている2層電極配線構造の平面図を第5図
に、また、その断面図を第6図に示す。
に、また、その断面図を第6図に示す。
図中、1はP型のシリコン基板、2はN型シリコン領域
、3はシリコン酸化膜による絶縁層、4は下層アルミニ
ウム電極配線コンタクト用の穴、5は下層アルミニウム
電極配線、7は下層アルミニウム電極配線5と上層アル
ミニウム電極配線9間の絶縁層であるシリコン窒化膜、
9は上層アルミニウム電極配線である。
、3はシリコン酸化膜による絶縁層、4は下層アルミニ
ウム電極配線コンタクト用の穴、5は下層アルミニウム
電極配線、7は下層アルミニウム電極配線5と上層アル
ミニウム電極配線9間の絶縁層であるシリコン窒化膜、
9は上層アルミニウム電極配線である。
本構造を形成するには、P型のシリコン基板l中に、N
型領域2を形成し、次に酸化膜3を設け、これに下層ア
ルミニウム電極用のコンタクト穴4を開け、下層アルミ
ニウム電極5を形成した後、上層のアルミニウム電極と
下層のアルミニウム電極の絶縁層となるシリコン窒化膜
7を積んで上層アルミニウム電極と下層アルミニウム電
極の接触が必要な部分の穴(スルーホール)(図示せず
)を開け、その後、上層のアルミニウム電極9を積み、
これを必要な形にエツチング成形する。
型領域2を形成し、次に酸化膜3を設け、これに下層ア
ルミニウム電極用のコンタクト穴4を開け、下層アルミ
ニウム電極5を形成した後、上層のアルミニウム電極と
下層のアルミニウム電極の絶縁層となるシリコン窒化膜
7を積んで上層アルミニウム電極と下層アルミニウム電
極の接触が必要な部分の穴(スルーホール)(図示せず
)を開け、その後、上層のアルミニウム電極9を積み、
これを必要な形にエツチング成形する。
この時、上層、下層アルミニウム電極9,5共に、その
配線の幅については最小幅はエツチングの精度等によっ
て決まっているが、最大幅については特に制限がなかっ
た。
配線の幅については最小幅はエツチングの精度等によっ
て決まっているが、最大幅については特に制限がなかっ
た。
以下、この従来の構造において発生する問題点について
第7図を用いて説明する。第7図(a)〜げ)は、従来
の問題点に至る流れを示す多層電極配線を有する半導体
装置の断面構造で、第6図と同一符号は同一部分を示し
、loaは下層アルミニウム電極配線5の高いヒロック
、10bは下層アルミニウム電極配線5の低いヒロック
、8はレジスト、14,15.16はコンタクト穴であ
る。
第7図を用いて説明する。第7図(a)〜げ)は、従来
の問題点に至る流れを示す多層電極配線を有する半導体
装置の断面構造で、第6図と同一符号は同一部分を示し
、loaは下層アルミニウム電極配線5の高いヒロック
、10bは下層アルミニウム電極配線5の低いヒロック
、8はレジスト、14,15.16はコンタクト穴であ
る。
まず、第7図(a)は下層アルミニウム電極5形成後の
状態であるが、この時下層アルミニウム電極5の幅が広
いと、形成後の熱処理によりアルミニウムに内在するス
トレスを緩和する様にアルミニウム原子の移動が起こり
、その結果、第7図(b)に示すように、アルミニウム
の突起(ヒロック)10a、IObか発生する。その上
に窒化膜7を積むと、窒化膜7は下層アルミニウム電極
5の形を忠実に再現するために、第7図(C)に示すよ
うに、窒化膜7も下層アルミニウム電極5のヒロック1
0a、10b通りに盛り上がってしまう。このヒロック
が10bの様に低いと問題はないのだか、10aの様に
あまりにも高いと、第7図(d)に示すようにこの後の
スルーホールエツチング工程のレジスト8がこの盛り上
がりを覆いきれない。その結果、第7図(e)に示すよ
うに、この盛り上がり部分の窒化膜が先端からエツチン
グされてしまう。
状態であるが、この時下層アルミニウム電極5の幅が広
いと、形成後の熱処理によりアルミニウムに内在するス
トレスを緩和する様にアルミニウム原子の移動が起こり
、その結果、第7図(b)に示すように、アルミニウム
の突起(ヒロック)10a、IObか発生する。その上
に窒化膜7を積むと、窒化膜7は下層アルミニウム電極
5の形を忠実に再現するために、第7図(C)に示すよ
うに、窒化膜7も下層アルミニウム電極5のヒロック1
0a、10b通りに盛り上がってしまう。このヒロック
が10bの様に低いと問題はないのだか、10aの様に
あまりにも高いと、第7図(d)に示すようにこの後の
スルーホールエツチング工程のレジスト8がこの盛り上
がりを覆いきれない。その結果、第7図(e)に示すよ
うに、この盛り上がり部分の窒化膜が先端からエツチン
グされてしまう。
故に、この上に上層アルミニウム電極9を積むと、第7
図げ)に示すように、ヒロック10a上では他の部分よ
りも薄い窒化膜を介して上層アルミニウム電極9と下層
アルミニウム電極5か接することになる。
図げ)に示すように、ヒロック10a上では他の部分よ
りも薄い窒化膜を介して上層アルミニウム電極9と下層
アルミニウム電極5か接することになる。
ただ、このヒロック10a上の層間膜エツチングは、設
計によりコントロールされた形状ではないために、エツ
チング形状のばらつきが起こる。
計によりコントロールされた形状ではないために、エツ
チング形状のばらつきが起こる。
従って、第7図(e)の状態よりもエツチングか進んで
しまって完全に穴かあくと、上層アルミニウム電極9を
積んだ時に下層アルミニウム電極5と上層アルミニウム
電極9がショートし、製造完了後の良否判定テストによ
り不良品と4り歩留りを下げる。
しまって完全に穴かあくと、上層アルミニウム電極9を
積んだ時に下層アルミニウム電極5と上層アルミニウム
電極9がショートし、製造完了後の良否判定テストによ
り不良品と4り歩留りを下げる。
また、第7図(e)の状態でエツチングか止まり完全に
穴がおいていないと、第7図げ)のごとくヒロック10
aの部分では上層アルミニウム電極9と下層アルミニウ
ム電極5は薄い窒化膜7を介して接することになる。こ
の状態では上層アルミニウム電極9と下層アルミニウム
電極5はショートしていないため、良否判定テストを良
品としてパスする。ところが、この良否判定テスト後、
この薄い窒化膜7を介する上層アルミニウム電極9と下
層アルミニウム電極5に電気的ストレス等がかかると、
この薄い窒化膜7は容易に破壊し、上層アルミニウム電
極9と下層アルミニウム電極5がショート状態となる。
穴がおいていないと、第7図げ)のごとくヒロック10
aの部分では上層アルミニウム電極9と下層アルミニウ
ム電極5は薄い窒化膜7を介して接することになる。こ
の状態では上層アルミニウム電極9と下層アルミニウム
電極5はショートしていないため、良否判定テストを良
品としてパスする。ところが、この良否判定テスト後、
この薄い窒化膜7を介する上層アルミニウム電極9と下
層アルミニウム電極5に電気的ストレス等がかかると、
この薄い窒化膜7は容易に破壊し、上層アルミニウム電
極9と下層アルミニウム電極5がショート状態となる。
つまり、良品として出荷した半導体装置が容易に不良品
となり得るということであり、これは半導体装置の信頼
性にかかわる大きな問題となる。
となり得るということであり、これは半導体装置の信頼
性にかかわる大きな問題となる。
これらの問題を解決するには、下層アルミニウム電極に
ヒロックを発生させないようにすればいいのであるが、
そのための方法として、電極を積んだ後の熱処理を低温
化するとか、窒化膜の材質を変えるとかが考えられるが
、製造フローの変更が必要であったり費用の問題等によ
りそれらは難しい。
ヒロックを発生させないようにすればいいのであるが、
そのための方法として、電極を積んだ後の熱処理を低温
化するとか、窒化膜の材質を変えるとかが考えられるが
、製造フローの変更が必要であったり費用の問題等によ
りそれらは難しい。
この発明はこのような問題点を解決するためになされた
もので、電極のヒロックにより発生する層間窒化膜欠陥
に起因する配線間ショートをなくすことができ、配線層
間絶縁に関する信頼性が高い半導体装置を得ることを目
的とする。
もので、電極のヒロックにより発生する層間窒化膜欠陥
に起因する配線間ショートをなくすことができ、配線層
間絶縁に関する信頼性が高い半導体装置を得ることを目
的とする。
この発明に係る半導体装置は、上層電極配線と下層電極
配線の重なり領域における下層電極配線に複数のスリッ
トを設け、該複数のスリットにより複数の細い電流通路
に分割したものである。
配線の重なり領域における下層電極配線に複数のスリッ
トを設け、該複数のスリットにより複数の細い電流通路
に分割したものである。
本発明による半導体装置においては、上層電極配線との
重なり部分における下層電極配線にスリットを設け、複
数の分割電流通路を構成するよう複数の細い電極配線に
分割したので、重なり部分での下層電極配線の輻が短く
なり、下層電極配線形成後の熱処理時にヒロックの発生
が防止される。
重なり部分における下層電極配線にスリットを設け、複
数の分割電流通路を構成するよう複数の細い電極配線に
分割したので、重なり部分での下層電極配線の輻が短く
なり、下層電極配線形成後の熱処理時にヒロックの発生
が防止される。
以下、本発明の一実施例を図について説明する。
第1図はこの発明の一実施例による半導体装置の構造を
示す平面図であり、第2図は第1図の■−I[’断面の
構造を示す図である。これらの図において、■はP形シ
リコン基板、2は基板1内に選択的に形成したN形シリ
コン領域、3は基板1上に形成したシリコン酸化膜、5
はN形シリコン領域2とシリコン酸化膜に設けたコンタ
クト穴4を介して電気的に接続された下層アルミニウム
電極配線、6は下層アルミニウム電極配線5に設けたス
リット、9は下層アルミニウム電極配線5上にシリコン
窒化膜7を介して形成した上層アルミニウム電極配線で
ある。
示す平面図であり、第2図は第1図の■−I[’断面の
構造を示す図である。これらの図において、■はP形シ
リコン基板、2は基板1内に選択的に形成したN形シリ
コン領域、3は基板1上に形成したシリコン酸化膜、5
はN形シリコン領域2とシリコン酸化膜に設けたコンタ
クト穴4を介して電気的に接続された下層アルミニウム
電極配線、6は下層アルミニウム電極配線5に設けたス
リット、9は下層アルミニウム電極配線5上にシリコン
窒化膜7を介して形成した上層アルミニウム電極配線で
ある。
分かりやすくするために、第1図においては、上層アル
ミニウム電極配線9と下層アルミニウム電極配線5及び
N型シリコン領域2とのコンタクト穴4のみ示している
。
ミニウム電極配線9と下層アルミニウム電極配線5及び
N型シリコン領域2とのコンタクト穴4のみ示している
。
以下、本構造について説明する。
まず、本構造を形成するには、従来と同様、P型シリコ
ン基板1中に、N型シリコン領域2を形成し、次に酸化
膜3を設け、これに下層アルミニウム電極配線接続用の
コンタクト穴4を開ける。
ン基板1中に、N型シリコン領域2を形成し、次に酸化
膜3を設け、これに下層アルミニウム電極配線接続用の
コンタクト穴4を開ける。
そしてその後、下層アルミニウム電極配線5を形成する
のであるが、この時、下層アルミニウム電極配線の上層
アルミニウム電極配線と重なる領域部分では、必要な下
層アルミニウム電極配線幅か108m以上の場合、スリ
ット6を下層アルミニウム電極配線に複数設けることに
より下層アルミニウム電極配線を10μm以下に分割し
て形成する。
のであるが、この時、下層アルミニウム電極配線の上層
アルミニウム電極配線と重なる領域部分では、必要な下
層アルミニウム電極配線幅か108m以上の場合、スリ
ット6を下層アルミニウム電極配線に複数設けることに
より下層アルミニウム電極配線を10μm以下に分割し
て形成する。
その後、下層アルミニウム電極配線5上にシリコン窒化
膜等からなる上層アルミニウム電極配線と下層アルミニ
ウム電極配線の層間絶縁膜7を積層し、スルーホールエ
ツチングを行った後、その上に上層アルミニウム電極配
線9を形成する。
膜等からなる上層アルミニウム電極配線と下層アルミニ
ウム電極配線の層間絶縁膜7を積層し、スルーホールエ
ツチングを行った後、その上に上層アルミニウム電極配
線9を形成する。
ここで、下層アルミニウム電極の幅とヒロックの単位面
積当たりの発生密度の関係を第8図に示す。この図より
、下層アルミニウム電極の幅を108m以下にすると、
下層アルミニウム電極におけるヒロックの発生を防止す
ることかできることかわかる。
積当たりの発生密度の関係を第8図に示す。この図より
、下層アルミニウム電極の幅を108m以下にすると、
下層アルミニウム電極におけるヒロックの発生を防止す
ることかできることかわかる。
この構造においては、電極配線が重なる部分で下層側の
アルミニウム電極の幅が10μm以下であるので、下層
アルミニウム電極にヒロックが発生することはない。従
って、ヒロックの発生が防止されることにより層間窒化
膜の盛り上がりもなくなり、スルーホールエツチング時
のレジストの膜減りがなくなり、つまりは層間窒化膜に
穴が開くこともなくなる。結局、層間窒化膜欠陥による
上下配線間のショートという不具合を防止でき、さらに
は配線間絶縁に関する信頼性を大幅に向上させることが
できる。
アルミニウム電極の幅が10μm以下であるので、下層
アルミニウム電極にヒロックが発生することはない。従
って、ヒロックの発生が防止されることにより層間窒化
膜の盛り上がりもなくなり、スルーホールエツチング時
のレジストの膜減りがなくなり、つまりは層間窒化膜に
穴が開くこともなくなる。結局、層間窒化膜欠陥による
上下配線間のショートという不具合を防止でき、さらに
は配線間絶縁に関する信頼性を大幅に向上させることが
できる。
なお、上記実施例ではスリット6の長さを上層アルミニ
ウム電極9の幅より広くとっであるが、これは第3図の
本発明の第2の実施例に示すように、上層アルミニウム
電極配線9より5μm以内までなら内側へはいってもよ
い。また、もちろん上層アルミニウム電極配線9の端と
スリット6の端が重なってもよく、この場合においても
上記実施例と同様の効果を奏する。
ウム電極9の幅より広くとっであるが、これは第3図の
本発明の第2の実施例に示すように、上層アルミニウム
電極配線9より5μm以内までなら内側へはいってもよ
い。また、もちろん上層アルミニウム電極配線9の端と
スリット6の端が重なってもよく、この場合においても
上記実施例と同様の効果を奏する。
また、第4図の本発明の第3の実施例に示すように、ス
リット6が上層アルミニウム電極配線9の近傍のみでは
なく、その始点と終点か共通な下層アルミニウム電極配
線5の全長にわたるものであってもよい。
リット6が上層アルミニウム電極配線9の近傍のみでは
なく、その始点と終点か共通な下層アルミニウム電極配
線5の全長にわたるものであってもよい。
また、上記の実施例では2層配線の場合について述べた
が、それ以上の多層配線である場合も同様に適用できる
。
が、それ以上の多層配線である場合も同様に適用できる
。
以上、半導体にP型基板とN型領域を用いて説明したが
、本発明は多層配線に関するものであり、半導体部分は
どのような形であってもかまわない。
、本発明は多層配線に関するものであり、半導体部分は
どのような形であってもかまわない。
また、金属電極にアルミニウムを用いた例について説明
したが、本発明は下側電極はアルミニウムの合金を用い
た場合であってもよく、さらに上側電極はどんな電極材
料でも構わない。
したが、本発明は下側電極はアルミニウムの合金を用い
た場合であってもよく、さらに上側電極はどんな電極材
料でも構わない。
また、層間絶縁膜にシリコン窒化膜を用いた例について
説明したが、これは酸化膜や他の絶縁材料であってもよ
い。
説明したが、これは酸化膜や他の絶縁材料であってもよ
い。
以上説明したように、この発明によれば、上下電極配線
の重なり部において、下層電極配線にスリットを設け、
太い下層電極配線を細い配線に分割し、分割した電流通
路を形成したので、現状のプロセスを変えることな(形
状変更のみで、下層電極のヒロックを防止でき、これに
より発生する層間絶縁膜欠陥による電極間のショートを
防止でき、信頼性を高めることができる効果がある。
の重なり部において、下層電極配線にスリットを設け、
太い下層電極配線を細い配線に分割し、分割した電流通
路を形成したので、現状のプロセスを変えることな(形
状変更のみで、下層電極のヒロックを防止でき、これに
より発生する層間絶縁膜欠陥による電極間のショートを
防止でき、信頼性を高めることができる効果がある。
第1図はこの発明の一実施例による半導体装置の構造を
示す平面図、第2図は第1図に示された半導体装置のn
−n’断面構造を示す図、第3図と第4図は各々本発明
の第2.第3の実施例による半導体装置の平面構造を示
す図、第5図は従来の半導体装置の平面図、第6図は第
5図に示された従来の半導体装置の断面図、第7図(a
l〜げ)は従来の半導体装置において問題点の発生する
過程を示す断面図、第8図は電極の幅とヒロックの発生
密度の関係を示す図である。 図において、1はP型シリコン基板、2はN型シリコン
領域、3はシリコン酸化膜、4は下層アルミニウム電極
配線コンタクト用の穴、5は下層アルミニウム電極配線
、6は下層アルミニウム配線のスリット、7はシリコン
窒化膜、8はスルーホールエツチング用のレジスト、9
は上層アルミニウム電極配線、10aは高い下層アルミ
ニウム電極のヒロック、10bは低い下層アルミニウム
電極のヒロックである。 なお、図中、同一符号は同−又は相当部分を示す。
示す平面図、第2図は第1図に示された半導体装置のn
−n’断面構造を示す図、第3図と第4図は各々本発明
の第2.第3の実施例による半導体装置の平面構造を示
す図、第5図は従来の半導体装置の平面図、第6図は第
5図に示された従来の半導体装置の断面図、第7図(a
l〜げ)は従来の半導体装置において問題点の発生する
過程を示す断面図、第8図は電極の幅とヒロックの発生
密度の関係を示す図である。 図において、1はP型シリコン基板、2はN型シリコン
領域、3はシリコン酸化膜、4は下層アルミニウム電極
配線コンタクト用の穴、5は下層アルミニウム電極配線
、6は下層アルミニウム配線のスリット、7はシリコン
窒化膜、8はスルーホールエツチング用のレジスト、9
は上層アルミニウム電極配線、10aは高い下層アルミ
ニウム電極のヒロック、10bは低い下層アルミニウム
電極のヒロックである。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- (1)多層電極配線を有する半導体装置において、下層
電極配線のうち、上層電極配線と重なる領域の下層電極
配線部は、複数のスリットを有し、該複数のスリットに
より複数の分割電流通路が形成されるものであることを
特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23779690A JPH04116827A (ja) | 1990-09-06 | 1990-09-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23779690A JPH04116827A (ja) | 1990-09-06 | 1990-09-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04116827A true JPH04116827A (ja) | 1992-04-17 |
Family
ID=17020551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23779690A Pending JPH04116827A (ja) | 1990-09-06 | 1990-09-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04116827A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372534B2 (en) | 2003-07-30 | 2008-05-13 | Nippon Sheet Glass Company, Limited | Light adjuster with electrically conductive tape stuck on electrically conductive cylindrical housing in which is accommodated part of wiring |
US7973391B2 (en) * | 2003-11-12 | 2011-07-05 | Samsung Electronics Co., Ltd. | Tapered dielectric and conductor structures and applications thereof |
-
1990
- 1990-09-06 JP JP23779690A patent/JPH04116827A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372534B2 (en) | 2003-07-30 | 2008-05-13 | Nippon Sheet Glass Company, Limited | Light adjuster with electrically conductive tape stuck on electrically conductive cylindrical housing in which is accommodated part of wiring |
US7973391B2 (en) * | 2003-11-12 | 2011-07-05 | Samsung Electronics Co., Ltd. | Tapered dielectric and conductor structures and applications thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000049223A (ja) | 半導体装置 | |
JPH031538A (ja) | 半導体装置 | |
JPH04116827A (ja) | 半導体装置 | |
JP3696706B2 (ja) | 半導体装置の電源線構造 | |
JPS61225837A (ja) | 半導体装置の層間接続方法 | |
JPS62169355A (ja) | 半導体集積回路素子 | |
JPS6325951A (ja) | 半導体装置 | |
JPH0430471A (ja) | 半導体装置及びその製造方法 | |
JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3124085B2 (ja) | 半導体装置 | |
JPH02183536A (ja) | 半導体装置 | |
JPH0680740B2 (ja) | 半導体装置の多層配線形成方法 | |
JPH07153756A (ja) | 半導体集積回路装置 | |
JPH02177451A (ja) | 半導体集積回路装置 | |
JPS63221649A (ja) | 半導体装置の配線構造 | |
JPS5929430A (ja) | 半導体装置 | |
JPH02186660A (ja) | 多層配線半導体装置 | |
JPS6148779B2 (ja) | ||
JPH04188753A (ja) | 多層配線半導体装置 | |
JPS60245252A (ja) | 多層配線部材 | |
JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
JPH06125012A (ja) | 半導体装置の配線構造 | |
JPS60142544A (ja) | 半導体装置の製造方法 | |
JPS6043845A (ja) | 多層配線部材の製造方法 | |
JPH0645448A (ja) | 半導体装置 |