JPH04286343A - 半導体装置のボンディング構造およびその製造方法 - Google Patents
半導体装置のボンディング構造およびその製造方法Info
- Publication number
- JPH04286343A JPH04286343A JP3051441A JP5144191A JPH04286343A JP H04286343 A JPH04286343 A JP H04286343A JP 3051441 A JP3051441 A JP 3051441A JP 5144191 A JP5144191 A JP 5144191A JP H04286343 A JPH04286343 A JP H04286343A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- sidewall
- passivation film
- semiconductor device
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 47
- 239000011810 insulating material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、耐湿性の優れた半導体
装置のボンディング構造およびその製造方法に関する。
装置のボンディング構造およびその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の耐湿性を向上させる
ため、半導体素子部あるいは配線部と外部端子との接続
を行うボンディングパッドのみを露出させて、それ以外
の半導体装置の表面全体をシリコン酸化膜やシリコン窒
化膜で被覆している。この膜は通常パッシベーション膜
と呼ばれ、半導体基板上の素子・配線部への外部からの
水分の浸入を防止する役割を果たす。
ため、半導体素子部あるいは配線部と外部端子との接続
を行うボンディングパッドのみを露出させて、それ以外
の半導体装置の表面全体をシリコン酸化膜やシリコン窒
化膜で被覆している。この膜は通常パッシベーション膜
と呼ばれ、半導体基板上の素子・配線部への外部からの
水分の浸入を防止する役割を果たす。
【０００３】図４は、このような従来の半導体装置を示
した図である。半導体基板１０１上に各種の素子、ある
いは配線が形成され、その上に絶縁膜１０２が設けられ
ている。絶縁膜１０２上の所定領域には、金属材料でボ
ンディングパッド１０３が形成されている。このボンデ
ィングパッド１０３の端部を覆うようにして、絶縁材料
によりパッシベーション膜１１１が設けられている。こ
のパッシベーション膜１１１には、基板１０１の素子・
配線部と外部端子とを接続させるため、ボンディングパ
ッド１０３の所定領域に開口を有し、ボンディングパッ
ド１０３の一部が露出している。
した図である。半導体基板１０１上に各種の素子、ある
いは配線が形成され、その上に絶縁膜１０２が設けられ
ている。絶縁膜１０２上の所定領域には、金属材料でボ
ンディングパッド１０３が形成されている。このボンデ
ィングパッド１０３の端部を覆うようにして、絶縁材料
によりパッシベーション膜１１１が設けられている。こ
のパッシベーション膜１１１には、基板１０１の素子・
配線部と外部端子とを接続させるため、ボンディングパ
ッド１０３の所定領域に開口を有し、ボンディングパッ
ド１０３の一部が露出している。
【０００４】このように不用部分を絶縁膜で覆うことに
よって、外部から基板１０１への水分の浸入を防ぐこと
ができる。
よって、外部から基板１０１への水分の浸入を防ぐこと
ができる。
【０００５】
【発明が解決しようとする課題】しかし図４に示した従
来例では、同図中破線丸印で示したボンディングパッド
１０３の端部のパッシベーション膜１１１に段差が生じ
てしまう。この段差部分では、実効的にパッシベーショ
ン膜１１１の膜厚が薄くなるので、この部分から水分が
浸入してしまい充分な耐湿性を得ることができないとい
う問題があった。また、同図中破線丸印で示した部分で
は、ボンディングパッド１０３とパッシベーション膜１
１１との界面に沿って水分が浸入してしまい、充分な耐
湿性が得られないという問題があった。
来例では、同図中破線丸印で示したボンディングパッド
１０３の端部のパッシベーション膜１１１に段差が生じ
てしまう。この段差部分では、実効的にパッシベーショ
ン膜１１１の膜厚が薄くなるので、この部分から水分が
浸入してしまい充分な耐湿性を得ることができないとい
う問題があった。また、同図中破線丸印で示した部分で
は、ボンディングパッド１０３とパッシベーション膜１
１１との界面に沿って水分が浸入してしまい、充分な耐
湿性が得られないという問題があった。
【０００６】なお、特開昭６２−２１７６２２号におい
て、ボンディングパッド部での水分の浸入による腐食断
線不良の発生を防止する構造が開示されているが、これ
は水分の浸入を直接的に防止できるものではないため、
断線不良の発生防止に限界がある。
て、ボンディングパッド部での水分の浸入による腐食断
線不良の発生を防止する構造が開示されているが、これ
は水分の浸入を直接的に防止できるものではないため、
断線不良の発生防止に限界がある。
【０００７】そこで本発明では上記の問題点に鑑み、耐
湿性を向上させた半導体装置のボンディング構造および
その製造方法を提供することを目的とする。
湿性を向上させた半導体装置のボンディング構造および
その製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
のボンディング構造は、基板上に形成された下層ボンデ
ィングパッドと、下層ボンディングパッドの側面に形成
された、絶縁材料からなる第１のサイドウォールと、下
層ボンディングパッド上の所定領域に開口を有し、下層
ボンディングパッドの端部、及び第１のサイドウォール
を覆う第１のパッシベーション膜と、第１のパッシベー
ション膜の開口部における下層ボンディングパッド上の
所定領域に形成された上層ボンディングパッドと、上層
ボンディングパッドの側面と第１のパッシベーション膜
との間に埋め込まれた絶縁材料からなる第２のサイドウ
ォールと、上層ボンディングパッド上の所定領域に開口
を有し、上層ボンディングパッドの端部、及び第２のサ
イドウォールを覆う第２のパッシベーション膜とを有す
ることを特徴とする。
のボンディング構造は、基板上に形成された下層ボンデ
ィングパッドと、下層ボンディングパッドの側面に形成
された、絶縁材料からなる第１のサイドウォールと、下
層ボンディングパッド上の所定領域に開口を有し、下層
ボンディングパッドの端部、及び第１のサイドウォール
を覆う第１のパッシベーション膜と、第１のパッシベー
ション膜の開口部における下層ボンディングパッド上の
所定領域に形成された上層ボンディングパッドと、上層
ボンディングパッドの側面と第１のパッシベーション膜
との間に埋め込まれた絶縁材料からなる第２のサイドウ
ォールと、上層ボンディングパッド上の所定領域に開口
を有し、上層ボンディングパッドの端部、及び第２のサ
イドウォールを覆う第２のパッシベーション膜とを有す
ることを特徴とする。
【０００９】なお、上述の半導体装置のボンディング構
造は、基板上の所定領域に下層ボンディングパッドを形
成する第１の工程と、下層ボンディングパッドの側面に
、絶縁材料からなる第１のサイドウォールを設ける第２
の工程と、下層ボンディングパッド上の所定領域に開口
を有し、下層ボンディングパッドの端部、及び第１のサ
イドウォールを覆う第１のパッシベーション膜を形成す
ると共に下層ボンディングパッドの所定領域上に、上層
ボンディングパッドを形成する第４の工程と、上層ボン
ディングパッドの側面と、第１のパッシベーション膜と
の間に絶縁材料を埋め込んで第２のサイドウォールを形
成する第５の工程と、上層ボンディングパッド上の所定
領域に開口を有し、上層ボンディングパッドの端部、及
び第２のサイドウォールを覆う第２のパッシベーション
膜を形成する第６の工程とを経ることによって製造され
る。
造は、基板上の所定領域に下層ボンディングパッドを形
成する第１の工程と、下層ボンディングパッドの側面に
、絶縁材料からなる第１のサイドウォールを設ける第２
の工程と、下層ボンディングパッド上の所定領域に開口
を有し、下層ボンディングパッドの端部、及び第１のサ
イドウォールを覆う第１のパッシベーション膜を形成す
ると共に下層ボンディングパッドの所定領域上に、上層
ボンディングパッドを形成する第４の工程と、上層ボン
ディングパッドの側面と、第１のパッシベーション膜と
の間に絶縁材料を埋め込んで第２のサイドウォールを形
成する第５の工程と、上層ボンディングパッド上の所定
領域に開口を有し、上層ボンディングパッドの端部、及
び第２のサイドウォールを覆う第２のパッシベーション
膜を形成する第６の工程とを経ることによって製造され
る。
【００１０】
【作用】本発明では、積層されたボンディングパッドの
各々の側面に絶縁材料からなるサイドウォールが設けら
れているため、このサイドウォールが水分の浸入を防止
するパッシベーション膜の一部として機能する。このた
め、パッシベーション膜の厚さは実効的に厚くなる。
各々の側面に絶縁材料からなるサイドウォールが設けら
れているため、このサイドウォールが水分の浸入を防止
するパッシベーション膜の一部として機能する。このた
め、パッシベーション膜の厚さは実効的に厚くなる。
【００１１】また、本発明の製造方法によれば、第１の
パッシベーション膜とその開口部内に形成された上層ボ
ンディングパッドとの間にサイドウォール形成材料を埋
め込むことができる。その結果、上層ボンディングパッ
ドの側面にサイドウォールを形成することができ、第２
のパッシベーション膜を段差なく滑らかに形成すること
ができる。
パッシベーション膜とその開口部内に形成された上層ボ
ンディングパッドとの間にサイドウォール形成材料を埋
め込むことができる。その結果、上層ボンディングパッ
ドの側面にサイドウォールを形成することができ、第２
のパッシベーション膜を段差なく滑らかに形成すること
ができる。
【００１２】
【実施例】図１は本発明に係る半導体装置の構造を示し
たものである。絶縁膜２の所定領域上には下層ボンディ
ングパッド３及び上層ボンディングパッド４が順次積層
されており、上層ボンディングパッド４は下層ボンディ
ングパッド３よりも小さい面積で形成されている。いず
れのボンディングパッドもその側面に絶縁材料からなる
第１、第２のサイドウォール２１、２２を有しているた
め、第１、第２のサイドウォール２１、２２との境界に
水分が浸入することができない。さらに第１のサイドウ
ォール２１と下層ボンディングパッド３の端部は第１の
パッシベーション膜１１で覆われており、第２のサイド
ウォール２２と上層ボンディングパッド４の端部は第２
のパッシベーション膜１２で覆われている。
たものである。絶縁膜２の所定領域上には下層ボンディ
ングパッド３及び上層ボンディングパッド４が順次積層
されており、上層ボンディングパッド４は下層ボンディ
ングパッド３よりも小さい面積で形成されている。いず
れのボンディングパッドもその側面に絶縁材料からなる
第１、第２のサイドウォール２１、２２を有しているた
め、第１、第２のサイドウォール２１、２２との境界に
水分が浸入することができない。さらに第１のサイドウ
ォール２１と下層ボンディングパッド３の端部は第１の
パッシベーション膜１１で覆われており、第２のサイド
ウォール２２と上層ボンディングパッド４の端部は第２
のパッシベーション膜１２で覆われている。
【００１３】この構造では、前述の第１、第２のサイド
ウォール２１、２２は、それぞれ第１、第２のパッシベ
ーション膜１１、１２の一部として機能するため、第１
、第２のパッシベーション膜１１、１２の膜厚は実効的
に厚くなる。このため、半導体装置の外部から浸入しよ
うとする水分はこれらのサイドウォールによって遮られ
、絶縁膜２の直下に形成されている半導体装置の素子部
分あるいは配線構造部分には到達しない。なお、第１、
第２のサイドウォール２１、２２として、下層及び上層
ボンディングパッド３及び４との密着強度が大きい絶縁
材料を用いることによって、下層、及び上層ボンディン
グパッド３、４との境界への水分の浸入をより効果的に
防ぐことができる。
ウォール２１、２２は、それぞれ第１、第２のパッシベ
ーション膜１１、１２の一部として機能するため、第１
、第２のパッシベーション膜１１、１２の膜厚は実効的
に厚くなる。このため、半導体装置の外部から浸入しよ
うとする水分はこれらのサイドウォールによって遮られ
、絶縁膜２の直下に形成されている半導体装置の素子部
分あるいは配線構造部分には到達しない。なお、第１、
第２のサイドウォール２１、２２として、下層及び上層
ボンディングパッド３及び４との密着強度が大きい絶縁
材料を用いることによって、下層、及び上層ボンディン
グパッド３、４との境界への水分の浸入をより効果的に
防ぐことができる。
【００１４】次に、図２及び図３を用い、上述の半導体
装置の製造方法について説明する。ＳｉやＧａＡｓ等の
基板１上に各種の素子（トランジスタ、ダイオード、抵
抗、容量等）、あるいはそれらを相互に接続する配線等
を形成した後、その表面に下地となる絶縁膜２を形成す
る。さらにその上に、金属材料を用いて下層ボンディン
グパッド３を形成する（図２（ａ）図示）。
装置の製造方法について説明する。ＳｉやＧａＡｓ等の
基板１上に各種の素子（トランジスタ、ダイオード、抵
抗、容量等）、あるいはそれらを相互に接続する配線等
を形成した後、その表面に下地となる絶縁膜２を形成す
る。さらにその上に、金属材料を用いて下層ボンディン
グパッド３を形成する（図２（ａ）図示）。
【００１５】次に絶縁膜２及び下層ボンディングパッド
３の表面に一様に、絶縁材料からなる第１のサイドウォ
ール形成用絶縁膜２１ａを形成する（同図（ｂ）図示）
。
３の表面に一様に、絶縁材料からなる第１のサイドウォ
ール形成用絶縁膜２１ａを形成する（同図（ｂ）図示）
。
【００１６】次に、この第１のサイドウォール形成用絶
縁膜２１ａをＲＩＥ法等を用いて異方性エッチングし、
下層ボンディングパッド３の側面にのみ第１のサイドウ
ォール２１を形成する（同図（ｃ）図示）。この第１の
サイドウォール２１は、下層ボンディングパッド３の側
面と第１のサイドウォール２１との界面に沿って水分が
浸入するのを防止するため、下層ボンディングパッド３
に対する密着強度の大きい絶縁材料を用いると良い。こ
の絶縁材料としてはシリコン窒化膜等が適している。
縁膜２１ａをＲＩＥ法等を用いて異方性エッチングし、
下層ボンディングパッド３の側面にのみ第１のサイドウ
ォール２１を形成する（同図（ｃ）図示）。この第１の
サイドウォール２１は、下層ボンディングパッド３の側
面と第１のサイドウォール２１との界面に沿って水分が
浸入するのを防止するため、下層ボンディングパッド３
に対する密着強度の大きい絶縁材料を用いると良い。こ
の絶縁材料としてはシリコン窒化膜等が適している。
【００１７】さらに、下層ボンディングパッド３の所定
領域に開口を有し、かつ第１のサイドウォール２１が形
成された下層ボンディングパッド３の端部を覆うように
、第１のパッシベーション膜１１を設ける（図２（ｄ）
図示）。このとき、この第１のパッシベーション膜１１
は水分が透過しにくく、かつ、下層ボンディングパッド
３の表面と第１のパッシベーション膜１１の界面に沿っ
て水分が浸入することのないよう、下層ボンディングパ
ッド３に対する密着強度が大きい絶縁材料を用いると良
い。この材料としては、シリコン窒化膜等が適している
。また、このときの第１のパッシベーション膜１１の開
口部の大きさは、次の工程で形成される上層ボンディン
グパッドに第２のサイドウォールが設けられた状態の大
きさとほぼ等しくなるようにする。
領域に開口を有し、かつ第１のサイドウォール２１が形
成された下層ボンディングパッド３の端部を覆うように
、第１のパッシベーション膜１１を設ける（図２（ｄ）
図示）。このとき、この第１のパッシベーション膜１１
は水分が透過しにくく、かつ、下層ボンディングパッド
３の表面と第１のパッシベーション膜１１の界面に沿っ
て水分が浸入することのないよう、下層ボンディングパ
ッド３に対する密着強度が大きい絶縁材料を用いると良
い。この材料としては、シリコン窒化膜等が適している
。また、このときの第１のパッシベーション膜１１の開
口部の大きさは、次の工程で形成される上層ボンディン
グパッドに第２のサイドウォールが設けられた状態の大
きさとほぼ等しくなるようにする。
【００１８】次に、前述の開口により露出した下層ボン
ディングパッド３上に、この下層ボンディングパッド３
と同様の形成方法により上層ボンディングパッド４を形
成する。さらに上層ボンディングパッド４上、第１のパ
ッシベーション膜１１上、及び露出している下層ボンデ
ィングパッド３上に第２のサイドウォール形成用絶縁膜
２２ａを一様に被着する（図３（ａ）図示）。
ディングパッド３上に、この下層ボンディングパッド３
と同様の形成方法により上層ボンディングパッド４を形
成する。さらに上層ボンディングパッド４上、第１のパ
ッシベーション膜１１上、及び露出している下層ボンデ
ィングパッド３上に第２のサイドウォール形成用絶縁膜
２２ａを一様に被着する（図３（ａ）図示）。
【００１９】次に、第２のサイドウォール形成用絶縁膜
２２ａをＲＩＥ法等を用いて異方性エッチングし、上層
ボンディングパッド４の側面のみに第２のサイドウォー
ル２２を形成する（同図（ｂ）図示）。この第２のサイ
ドウォール２２の形成材料には、上層ボンディングパッ
ド４の側面と第２のサイドウォール２２との界面に沿っ
て水分が浸入するのを防ぐため、上層ボンディングパッ
ド４に対する密着強度が大きいものを用いると良い。こ
の材料としては、シリコン窒化膜等が適している。
２２ａをＲＩＥ法等を用いて異方性エッチングし、上層
ボンディングパッド４の側面のみに第２のサイドウォー
ル２２を形成する（同図（ｂ）図示）。この第２のサイ
ドウォール２２の形成材料には、上層ボンディングパッ
ド４の側面と第２のサイドウォール２２との界面に沿っ
て水分が浸入するのを防ぐため、上層ボンディングパッ
ド４に対する密着強度が大きいものを用いると良い。こ
の材料としては、シリコン窒化膜等が適している。
【００２０】さらにその表面に、第２のサイドウォール
２２が形成された上層ボンディングパッド４の端部を覆
うように、絶縁材料を用いて第２のパッシベーション膜
１２を形成する。この第２のパッシベーション膜は、上
層ボンディングパッド４の所定領域が露出するようにそ
の領域の絶縁材料をＲＩＥ法等により除去したものであ
る（同図（ｃ）図示）。なお、この第２のパッシベーシ
ョン膜１２も水分が透過しにくく、かつ、上層ボンディ
ングパッド４と第２のパッシベーション膜１２との界面
に沿って水分が浸入することのないように、上層ボンデ
ィングパッド４に対する密着強度の大きい絶縁材料を用
いると良い。この材料としては、シリコン窒化膜等が適
している。
２２が形成された上層ボンディングパッド４の端部を覆
うように、絶縁材料を用いて第２のパッシベーション膜
１２を形成する。この第２のパッシベーション膜は、上
層ボンディングパッド４の所定領域が露出するようにそ
の領域の絶縁材料をＲＩＥ法等により除去したものであ
る（同図（ｃ）図示）。なお、この第２のパッシベーシ
ョン膜１２も水分が透過しにくく、かつ、上層ボンディ
ングパッド４と第２のパッシベーション膜１２との界面
に沿って水分が浸入することのないように、上層ボンデ
ィングパッド４に対する密着強度の大きい絶縁材料を用
いると良い。この材料としては、シリコン窒化膜等が適
している。
【００２１】上述の工程によれば、それぞれのボンディ
ングパッド３及び４の側面には、絶縁膜をエッチングす
ることによって第１、第２のサイドウォール２１、２２
を設けるため、それら第１、第２のサイドウォール２１
、２２の表面を滑らかに形成することができる。これに
伴い、２層に形成されるパッシベーション膜を段差なく
滑らかに形成することができる。また、ボンディングパ
ッド３及び４と第１、第２のサイドウォール２１、２２
の界面に沿って外部から水分が浸入しようとする場合、
基板１上の絶縁膜２に到達するまでの行程が長くなるの
で、外部から浸入する水分は、絶縁膜２、及び半導体素
子・配線部に到達しにくくなるため、耐湿性が向上する
。
ングパッド３及び４の側面には、絶縁膜をエッチングす
ることによって第１、第２のサイドウォール２１、２２
を設けるため、それら第１、第２のサイドウォール２１
、２２の表面を滑らかに形成することができる。これに
伴い、２層に形成されるパッシベーション膜を段差なく
滑らかに形成することができる。また、ボンディングパ
ッド３及び４と第１、第２のサイドウォール２１、２２
の界面に沿って外部から水分が浸入しようとする場合、
基板１上の絶縁膜２に到達するまでの行程が長くなるの
で、外部から浸入する水分は、絶縁膜２、及び半導体素
子・配線部に到達しにくくなるため、耐湿性が向上する
。
【００２２】なお、上記実施例において、材料の組み合
わせや工程の順序は本発明の概念を逸脱することなく種
々の変更が可能であり、例えば上層ボンディングパッド
４を形成した後に第１のパッシベーション膜１１を形成
し、その間隙に第２のサイドウォール形成用絶縁膜２２
ａを埋め込んでも良い。
わせや工程の順序は本発明の概念を逸脱することなく種
々の変更が可能であり、例えば上層ボンディングパッド
４を形成した後に第１のパッシベーション膜１１を形成
し、その間隙に第２のサイドウォール形成用絶縁膜２２
ａを埋め込んでも良い。
【００２３】
【発明の効果】以上説明したように本発明では、ボンデ
ィングパッドの側面に設けられたサイドウォールが水分
の浸入を防止するパッシベーション膜として機能するた
め、ボンディングパッド端部でのパッシベーション膜の
膜厚が実効的に増加し、この部分からの水分の浸入を防
ぐ。このため耐湿性を向上させることができ、信頼性の
高い半導体装置を得ることが可能となる。
ィングパッドの側面に設けられたサイドウォールが水分
の浸入を防止するパッシベーション膜として機能するた
め、ボンディングパッド端部でのパッシベーション膜の
膜厚が実効的に増加し、この部分からの水分の浸入を防
ぐ。このため耐湿性を向上させることができ、信頼性の
高い半導体装置を得ることが可能となる。
【００２４】また、多層積層するパッシーション膜を段
差を生じることなく形成できると共に、ボンディングパ
ッドとパッシベーション膜、及びサイドウォールとの界
面に沿って外部から水分が浸入しようとする場合、絶縁
膜に到達するまでの行程が長くる。従って、水分は絶縁
膜及び半導体素子部までは到達しにくくなり、耐湿性を
向上させた高信頼性の半導体装置を得ることができる。
差を生じることなく形成できると共に、ボンディングパ
ッドとパッシベーション膜、及びサイドウォールとの界
面に沿って外部から水分が浸入しようとする場合、絶縁
膜に到達するまでの行程が長くる。従って、水分は絶縁
膜及び半導体素子部までは到達しにくくなり、耐湿性を
向上させた高信頼性の半導体装置を得ることができる。
【図１】本発明の実施例に係る半導体装置の構造を示す
図である。
図である。
【図２】本発明の実施例に係る半導体装置の製造方法を
示す図である。
示す図である。
【図３】本発明の実施例に係る半導体装置の製造方法を
示す図である。
示す図である。
【図４】従来の半導体装置の構造を示す図である。
１…基板
１１…第１のパッシベーション膜
１２…第２のパッシベーション膜
２…絶縁膜
２１…第１のサイドウォール
２２…第２のサイドウォ−ル
３…下層ボンディングパッド
４…上層ボンディングパッド
Claims (2)
- 【請求項１】 基板上に形成された下層ボンディング
パッドと、前記下層ボンディングパッドの側面に形成さ
れた、絶縁材料からなる第１のサイドウォールと、前記
下層ボンディングパッド上の所定領域に開口を有し、当
該下層ボンディングパッドの端部、及び前記第１のサイ
ドウォールを覆う第１のパッシベーション膜と、前記第
１のパッシベーション膜の開口部における前記下層ボン
ディングパッド上の所定領域に形成された上層ボンディ
ングパッドと、前記上層ボンディングパッドの側面と前
記第１のパッシベーション膜との間に埋め込まれた絶縁
材料からなる第２のサイドウォールと、前記上層ボンデ
ィングパッド上の所定領域に開口を有し、当該上層ボン
ディングパッドの端部、及び前記第２のサイドウォール
を覆う第２のパッシベーション膜とを有することを特徴
とする半導体装置のボンディング構造。 - 【請求項２】 基板上の所定領域に下層ボンディング
パッドを形成する第１の工程と、前記下層ボンディング
パッドの側面に、絶縁材料からなる第１のサイドウォー
ルを設ける第２の工程と、前記下層ボンディングパッド
上の所定領域に開口を有し、当該下層ボンディングパッ
ドの端部、及び前記第１のサイドウォールを覆う第１の
パッシベーション膜を形成すると共に、前記下層ボンデ
ィングパッドの所定領域上に、上層ボンディングパッド
を形成する第４の工程と、前記上層ボンディングパッド
の側面と、前記第１のパッシベーション膜との間に、絶
縁材料を埋め込んで第２のサイドウォールを形成する第
５の工程と、前記上層ボンディングパッド上の所定領域
に開口を有し、当該上層ボンディングパッドの端部、及
び前記第２のサイドウォールを覆う第２のパッシベーシ
ョン膜を形成する第６の工程とを備えることを特徴とす
る半導体装置のボンディング構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051441A JPH04286343A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置のボンディング構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051441A JPH04286343A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置のボンディング構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286343A true JPH04286343A (ja) | 1992-10-12 |
Family
ID=12887018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051441A Pending JPH04286343A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置のボンディング構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002734A (ko) * | 1994-06-15 | 1996-01-26 | 문정환 | 반도체 박막소자 |
| JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
-
1991
- 1991-03-15 JP JP3051441A patent/JPH04286343A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002734A (ko) * | 1994-06-15 | 1996-01-26 | 문정환 | 반도체 박막소자 |
| JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926732A (en) | Method of making a semiconductor device | |
| US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| JP2003031575A (ja) | 半導体装置及びその製造方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH04286343A (ja) | 半導体装置のボンディング構造およびその製造方法 | |
| US20040222526A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05175191A (ja) | 積層導電配線 | |
| JP3327244B2 (ja) | 半導体装置 | |
| JPH11154701A (ja) | 半導体装置 | |
| US20020180047A1 (en) | Method of fabricating a semiconductor device | |
| JPH04276623A (ja) | 半導体装置 | |
| JPH04302153A (ja) | 半導体装置のボンディング構造およびその製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS623981B2 (ja) | ||
| JPS61170056A (ja) | 半導体装置の電極材料 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05251497A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH0529375A (ja) | 半導体装置 | |
| JPH0888227A (ja) | 配線及びその形成方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS63273334A (ja) | 半導体装置の製造方法 | |
| JPH03159125A (ja) | 半導体装置 |