JPH04276623A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04276623A JPH04276623A JP3842891A JP3842891A JPH04276623A JP H04276623 A JPH04276623 A JP H04276623A JP 3842891 A JP3842891 A JP 3842891A JP 3842891 A JP3842891 A JP 3842891A JP H04276623 A JPH04276623 A JP H04276623A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- film
- passivation film
- semiconductor device
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 43
- 239000011810 insulating material Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 230000035515 penetration Effects 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005336 cracking Methods 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、耐湿性の優れた半導体
装置のボンディング構造に関する。
装置のボンディング構造に関する。
【０００２】
【従来の技術】従来、半導体装置の耐湿性を向上させる
ため、素子・配線部と外部端子との接続を行うボンディ
ングパッドのみを露出させ、それ以外の部分をシリコン
酸化膜やシリコン窒化膜で被覆する構造を用いている。 この膜は通常パッシベーション膜と呼ばれ、半導体基板
上の素子・配線部への外部からの水分の浸入を防止する
役割を果たす。
ため、素子・配線部と外部端子との接続を行うボンディ
ングパッドのみを露出させ、それ以外の部分をシリコン
酸化膜やシリコン窒化膜で被覆する構造を用いている。 この膜は通常パッシベーション膜と呼ばれ、半導体基板
上の素子・配線部への外部からの水分の浸入を防止する
役割を果たす。
【０００３】図４は、上述の半導体装置の構造を示して
いる。基板１０１上に各種の素子あるいは配線が形成さ
れ、その表面に絶縁膜１０２が形成されている。その絶
縁膜１０２上の所定領域にはボンディングパッド１０３
が形成され、その端部を覆うようにパッシベーション膜
１１１が被着している。即ちこの構造では、ボンディン
グパッド１０３の表面の所定領域以外の部分がパッシベ
ーション膜１１１によって覆われていることになるため
、基板１０１上の素子・配線部への外部からの水分の浸
入を防ぐことができる。
いる。基板１０１上に各種の素子あるいは配線が形成さ
れ、その表面に絶縁膜１０２が形成されている。その絶
縁膜１０２上の所定領域にはボンディングパッド１０３
が形成され、その端部を覆うようにパッシベーション膜
１１１が被着している。即ちこの構造では、ボンディン
グパッド１０３の表面の所定領域以外の部分がパッシベ
ーション膜１１１によって覆われていることになるため
、基板１０１上の素子・配線部への外部からの水分の浸
入を防ぐことができる。
【０００４】この他にも、半導体装置の信頼性を向上さ
せるため、様々な措置が採られている。特開昭６２−２
１７６２２号には、ボンディングパッド部での水分浸入
による腐食断線不良の発生を防止する構造が開示されて
いる。しかしその構造は、水分の浸入を直接的に防止で
きるものではないため、断線不良の発生防止にも限界が
ある。
せるため、様々な措置が採られている。特開昭６２−２
１７６２２号には、ボンディングパッド部での水分浸入
による腐食断線不良の発生を防止する構造が開示されて
いる。しかしその構造は、水分の浸入を直接的に防止で
きるものではないため、断線不良の発生防止にも限界が
ある。
【０００５】
【発明が解決しようとする課題】しかし図４に示した従
来例では、同図中破線丸印で示したボンディングパッド
１０３の端部のパッシベーション膜１１１に段差が生じ
てしまう。この段差部分では、実効的にパッシベーショ
ン膜１１１の膜厚が薄くなるので、この部分から水分が
浸入してしまい充分な耐湿性を得ることができないとい
う問題があった。そこで本発明では、上記の問題点に鑑
み、水分の浸入を防いで耐湿性を向上させた半導体装置
を提供する。
来例では、同図中破線丸印で示したボンディングパッド
１０３の端部のパッシベーション膜１１１に段差が生じ
てしまう。この段差部分では、実効的にパッシベーショ
ン膜１１１の膜厚が薄くなるので、この部分から水分が
浸入してしまい充分な耐湿性を得ることができないとい
う問題があった。そこで本発明では、上記の問題点に鑑
み、水分の浸入を防いで耐湿性を向上させた半導体装置
を提供する。
【０００６】
【課題を解決するための手段】本発明は、基板上に形成
されたボンディングパッドの側面に絶縁材料からなるサ
イドウォールが形成され、このサイドウォール及びボン
ディングパッドの端部がパッシベーション膜で覆われて
いることを特徴とする。
されたボンディングパッドの側面に絶縁材料からなるサ
イドウォールが形成され、このサイドウォール及びボン
ディングパッドの端部がパッシベーション膜で覆われて
いることを特徴とする。
【０００７】また、パッシベーション膜が複数積層され
た構造では、ボンディングパッドに接する層のパッシベ
ーション膜のボンディングパッドに対する密着強度は、
上層のパッシベーション膜の密着強度よりも大きい材料
を用いることが望ましい。
た構造では、ボンディングパッドに接する層のパッシベ
ーション膜のボンディングパッドに対する密着強度は、
上層のパッシベーション膜の密着強度よりも大きい材料
を用いることが望ましい。
【０００８】
【作用】本発明では、ボンディングパッドの側面に絶縁
膜から成るサイドウォールが設けられているため、この
サイドウォールが水分の浸入を防止するパッシベーショ
ン膜の一部として機能する。
膜から成るサイドウォールが設けられているため、この
サイドウォールが水分の浸入を防止するパッシベーショ
ン膜の一部として機能する。
【０００９】また、パッシベーション膜が複数積層され
た構造では、ボンディングパッドに接するパッシベーシ
ョン膜として、その密着強度が上層パッシベーション膜
よりも大きい材料が用いられる。従って必要最小限の厚
さに形成できるため、その上層にさらにパッシベーショ
ン膜を積層することによって、膜割れ等の発生を防止す
るとともに外部からの水分の浸入行程を長くすることが
できる。
た構造では、ボンディングパッドに接するパッシベーシ
ョン膜として、その密着強度が上層パッシベーション膜
よりも大きい材料が用いられる。従って必要最小限の厚
さに形成できるため、その上層にさらにパッシベーショ
ン膜を積層することによって、膜割れ等の発生を防止す
るとともに外部からの水分の浸入行程を長くすることが
できる。
【００１０】
【実施例】図１は、本発明の第１の実施例に係る半導体
装置の構造を示す図である。基板１上には絶縁膜２が形
成され、その絶縁膜２上の所定領域にはボンディングパ
ッド３が形成されている。このボンディングパッド３の
側面には、絶縁材料からなるサイドウォール２１が密着
して設けられている。さらに、このサイドウォール２１
及びこれが設けられたボンディングパッド３の端部を覆
うように、絶縁材料からなるパッシベーション膜１１が
形成されている。なお、外部端子と基板１上の素子・配
線部との接続のため、このパッシベーション膜１１は、
ボンディングパッド３の所定領域上に開口を有している
。
装置の構造を示す図である。基板１上には絶縁膜２が形
成され、その絶縁膜２上の所定領域にはボンディングパ
ッド３が形成されている。このボンディングパッド３の
側面には、絶縁材料からなるサイドウォール２１が密着
して設けられている。さらに、このサイドウォール２１
及びこれが設けられたボンディングパッド３の端部を覆
うように、絶縁材料からなるパッシベーション膜１１が
形成されている。なお、外部端子と基板１上の素子・配
線部との接続のため、このパッシベーション膜１１は、
ボンディングパッド３の所定領域上に開口を有している
。
【００１１】上述の構造では、ボンディングパッド３の
側面に密着して設けられたサイドウォール２１が、外部
からの水分の浸入を防止するパッシベーション膜１１の
一部として機能する。このため従来薄くなりやすかった
ボンディングパッド３の端部でのパッシベーション膜厚
は実効的に増加するので、この部分からの水分の浸入を
防ぎ、耐湿性を向上させることができる。
側面に密着して設けられたサイドウォール２１が、外部
からの水分の浸入を防止するパッシベーション膜１１の
一部として機能する。このため従来薄くなりやすかった
ボンディングパッド３の端部でのパッシベーション膜厚
は実効的に増加するので、この部分からの水分の浸入を
防ぎ、耐湿性を向上させることができる。
【００１２】次に、上述の半導体装置の構造の作製工程
について図２を用いて説明する。ＳｉやＧａＡｓ等の半
導体基板１上に各種の素子（トランジスタ、ダイオード
、抵抗、容量等）、あるいはそれらを相互に接続する配
線等を形成し（図示せず）、その上に絶縁膜２を設ける
。さらに、絶縁膜２の所定領域上に金属材料を用いてボ
ンディングパッド３を形成し、そのボンディングパッド
３上、及び絶縁膜２上にサイドウォール形成用絶縁膜２
０を一様に堆積する（同図（ｂ）図示）。
について図２を用いて説明する。ＳｉやＧａＡｓ等の半
導体基板１上に各種の素子（トランジスタ、ダイオード
、抵抗、容量等）、あるいはそれらを相互に接続する配
線等を形成し（図示せず）、その上に絶縁膜２を設ける
。さらに、絶縁膜２の所定領域上に金属材料を用いてボ
ンディングパッド３を形成し、そのボンディングパッド
３上、及び絶縁膜２上にサイドウォール形成用絶縁膜２
０を一様に堆積する（同図（ｂ）図示）。
【００１３】次に、このサイドウォール形成用絶縁膜２
０をＲＩＥ（反応性イオンエッチング）法等を用いて異
方性エッチングし、ボンディングパッド３の側面にのみ
残してサイドウォール２１を形成する（同図（ｃ）図示
）。このサイドウォール２１には、ボンディングパッド
３の側面とサイドウォール２１との界面に沿って水分が
浸入するのを防止するためにボンディングパッド３に対
する密着強度の強い絶縁材料を用いる。その材料として
、シリコン窒化膜等が適している。
０をＲＩＥ（反応性イオンエッチング）法等を用いて異
方性エッチングし、ボンディングパッド３の側面にのみ
残してサイドウォール２１を形成する（同図（ｃ）図示
）。このサイドウォール２１には、ボンディングパッド
３の側面とサイドウォール２１との界面に沿って水分が
浸入するのを防止するためにボンディングパッド３に対
する密着強度の強い絶縁材料を用いる。その材料として
、シリコン窒化膜等が適している。
【００１４】さらに、サイドウォール２１が形成された
ボンディングパッド３の端部を覆うように、パッシベー
ション膜１１を絶縁膜２上に形成する（同図（ｄ）図示
）。このパッシベーション膜１１は、サイドウォール２
１の形成後に全面に絶縁材料を被着した後に、ボンディ
ングパッド３の所定領域上の絶縁材料をＲＩＥ法等を用
いて選択的に除去することによって形成する。なお、こ
のパッシベーション膜１１は、水分が透過しにくく、か
つ、ボンディングパッド３の表面とパッシベーション膜
１１の界面に沿って水分が浸入することのないよう、ボ
ンディングパッド３に対する密着強度が強い絶縁材料を
用いる。この材料としては、シリコン窒化膜等が適して
いる。
ボンディングパッド３の端部を覆うように、パッシベー
ション膜１１を絶縁膜２上に形成する（同図（ｄ）図示
）。このパッシベーション膜１１は、サイドウォール２
１の形成後に全面に絶縁材料を被着した後に、ボンディ
ングパッド３の所定領域上の絶縁材料をＲＩＥ法等を用
いて選択的に除去することによって形成する。なお、こ
のパッシベーション膜１１は、水分が透過しにくく、か
つ、ボンディングパッド３の表面とパッシベーション膜
１１の界面に沿って水分が浸入することのないよう、ボ
ンディングパッド３に対する密着強度が強い絶縁材料を
用いる。この材料としては、シリコン窒化膜等が適して
いる。
【００１５】上述の作製工程によれば、サイドウォール
形成用絶縁材料２０をエッチングすることによって、サ
イドウォール２１の表面を滑らかに形成することができ
る。このため、サイドウォール２１を覆うパッシベーシ
ョン膜１１の表面にも段差が生じない。
形成用絶縁材料２０をエッチングすることによって、サ
イドウォール２１の表面を滑らかに形成することができ
る。このため、サイドウォール２１を覆うパッシベーシ
ョン膜１１の表面にも段差が生じない。
【００１６】次に、図３を用い、本発明の第２の実施例
に係る半導体装置の構造について説明する。基板１上に
は絶縁膜２が形成され、その絶縁膜２の所定領域上には
ボンディングパッド３が形成されている。このボンディ
ングパッド３の側面には、絶縁材料からなるサイドウォ
ール２１が密着して設けられている。さらに、このサイ
ドウォール２１が設けられたボンディングパッド３の端
部を覆うように、絶縁材料からなる第１のパッシベーシ
ョン膜１１が形成され、その第１のパッシベーション膜
１１上には、さらに第２のパッシベーション膜１２が設
けられている。なお、外部端子と基板１上の素子・配線
部との接続のため、これら第１及び第２のパッシベーシ
ョン膜１１及び１２は、ボンディングパッド３の所定領
域上に開口を有している。
に係る半導体装置の構造について説明する。基板１上に
は絶縁膜２が形成され、その絶縁膜２の所定領域上には
ボンディングパッド３が形成されている。このボンディ
ングパッド３の側面には、絶縁材料からなるサイドウォ
ール２１が密着して設けられている。さらに、このサイ
ドウォール２１が設けられたボンディングパッド３の端
部を覆うように、絶縁材料からなる第１のパッシベーシ
ョン膜１１が形成され、その第１のパッシベーション膜
１１上には、さらに第２のパッシベーション膜１２が設
けられている。なお、外部端子と基板１上の素子・配線
部との接続のため、これら第１及び第２のパッシベーシ
ョン膜１１及び１２は、ボンディングパッド３の所定領
域上に開口を有している。
【００１７】上述の第１のパッシベーション膜１１には
、ボンディングパッド３への密着強度の大きいシリコン
窒化膜等を用いる。しかし、このシリコン窒化膜は膜応
力が大きいため、耐湿性を向上させるために膜厚を厚く
しようとすると膜応力等が原因で膜割れが生じたり、膜
応力により配線が断線するストレスマイグレーションが
生じやすくなる。そこでボンディングパッド３に対して
密着強度の強いシリコン窒化膜等は第１のパッシベーシ
ョン膜として機能し得る最小の厚さに形成し、その表面
に、耐湿性は強いが膜応力の小さい絶縁膜からなる第２
パッシベーション膜を、充分な耐湿性が得られる膜厚分
だけ形成する。
、ボンディングパッド３への密着強度の大きいシリコン
窒化膜等を用いる。しかし、このシリコン窒化膜は膜応
力が大きいため、耐湿性を向上させるために膜厚を厚く
しようとすると膜応力等が原因で膜割れが生じたり、膜
応力により配線が断線するストレスマイグレーションが
生じやすくなる。そこでボンディングパッド３に対して
密着強度の強いシリコン窒化膜等は第１のパッシベーシ
ョン膜として機能し得る最小の厚さに形成し、その表面
に、耐湿性は強いが膜応力の小さい絶縁膜からなる第２
パッシベーション膜を、充分な耐湿性が得られる膜厚分
だけ形成する。
【００１８】この構造によれば、膜割れやストレスマイ
グレーションを生ずる事なく、充分な耐湿性を確保する
ことができ、信頼性の高い半導体装置を得ることが可能
になる。
グレーションを生ずる事なく、充分な耐湿性を確保する
ことができ、信頼性の高い半導体装置を得ることが可能
になる。
【００１９】なお、上記実施例の他にも、材料の組み合
わせや工程の順序は本発明の概念を逸脱することなく種
々の変更が可能である。
わせや工程の順序は本発明の概念を逸脱することなく種
々の変更が可能である。
【００２０】
【発明の効果】本発明では、ボンディングパッド側面に
設けられたサイドウォールが水分の浸入を防止するパッ
シベーション膜として機能するため、ボンディングパッ
ド端部でのパッシベーション膜の膜厚が実効的に増加し
、この部分からの水分の浸入を防ぎ、耐湿性を向上させ
ることができる。
設けられたサイドウォールが水分の浸入を防止するパッ
シベーション膜として機能するため、ボンディングパッ
ド端部でのパッシベーション膜の膜厚が実効的に増加し
、この部分からの水分の浸入を防ぎ、耐湿性を向上させ
ることができる。
【００２１】また、密着強度の異なる材料を用いてパッ
シベーション膜を積層することにより、膜割れやストレ
スマイグレーションを防ぐことができる。従って、充分
な耐湿性を確保できると共に、信頼性の高い半導体装置
を得ることができる。
シベーション膜を積層することにより、膜割れやストレ
スマイグレーションを防ぐことができる。従って、充分
な耐湿性を確保できると共に、信頼性の高い半導体装置
を得ることができる。
【図１】本発明の第１の実施例に係る半導体装置を示す
図である。
図である。
【図２】本発明の第１の実施例に係る半導体装置の作製
工程を示す図である。
工程を示す図である。
【図３】本発明の第２の実施例に係る半導体装置を示す
図である。
図である。
【図４】従来の半導体装置を示す図である。
１…基板
１１…パッシベーション膜
２０…サイドウォール形成用絶縁材料
２…絶縁膜
２１…サイドウォール
３…ボンディングパッド
Claims (2)
- 【請求項１】 基板上に形成されたボンディングパッ
ドの側面に絶縁材料からなるサイドウォールが形成され
、このサイドウォール及びボンディングパッドの端部が
パッシベーション膜で覆われていることを特徴とする半
導体装置。 - 【請求項２】 前記パッシベーション膜は複数積層さ
れ、前記ボンディングパッドに接する層のパッシベーシ
ョン膜の当該ボンディングパッドに対する密着強度は、
上層のパッシベーション膜の密着強度よりも大きいこと
を特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3842891A JPH04276623A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3842891A JPH04276623A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04276623A true JPH04276623A (ja) | 1992-10-01 |
Family
ID=12525043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3842891A Pending JPH04276623A (ja) | 1991-03-05 | 1991-03-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04276623A (ja) |
-
1991
- 1991-03-05 JP JP3842891A patent/JPH04276623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531783B1 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| US5834365A (en) | Method of forming a bonding pad | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| US5436198A (en) | Method of manufacturing semiconductor device having straight wall bump | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPH04276623A (ja) | 半導体装置 | |
| JPH04286343A (ja) | 半導体装置のボンディング構造およびその製造方法 | |
| JPS623981B2 (ja) | ||
| KR20000076823A (ko) | 반도체 장치 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| US4824801A (en) | Method of manufacturing aluminum bonding pad with PSG coating | |
| JPH0529375A (ja) | 半導体装置 | |
| JP2848488B2 (ja) | 半導体装置とその製造方法 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPH07245286A (ja) | 半導体素子の製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH03157946A (ja) | 半導体装置 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JPH05226325A (ja) | 半導体装置 | |
| JPH04302153A (ja) | 半導体装置のボンディング構造およびその製造方法 | |
| JPH0828389B2 (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5994851A (ja) | 半導体集積回路の製造方法 | |
| JPH0463434A (ja) | 半導体装置 |