JPH0653270A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0653270A JPH0653270A JP3234449A JP23444991A JPH0653270A JP H0653270 A JPH0653270 A JP H0653270A JP 3234449 A JP3234449 A JP 3234449A JP 23444991 A JP23444991 A JP 23444991A JP H0653270 A JPH0653270 A JP H0653270A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- layer wiring
- semiconductor device
- interlayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体装置の信頼性を向上する。歩留りを向上
する。 【構成】２層構造のボンディングパッド１０を構成する
上層の配線９を下層の配線３より小さく構成し、下層の
配線３上の領域に設ける。 【効果】ボンディングパッド１０の端部での段差が緩和
されるので、高段差による表面保護膜１１及び１５のク
ラックを低減することができる。上層の配線９の端部と
ＳＯＧ膜５の端部との間の距離が長くなるので、この距
離が長くなった領域にある酸化珪素膜４，６で上層の配
線９からの引っ張り応力を低減し、ＳＯＧ膜５のクラッ
クを低減することができる。
する。 【構成】２層構造のボンディングパッド１０を構成する
上層の配線９を下層の配線３より小さく構成し、下層の
配線３上の領域に設ける。 【効果】ボンディングパッド１０の端部での段差が緩和
されるので、高段差による表面保護膜１１及び１５のク
ラックを低減することができる。上層の配線９の端部と
ＳＯＧ膜５の端部との間の距離が長くなるので、この距
離が長くなった領域にある酸化珪素膜４，６で上層の配
線９からの引っ張り応力を低減し、ＳＯＧ膜５のクラッ
クを低減することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、下層の配線上に層間膜を介して上層の配線を設けた
半導体装置に適用して有効な技術に関するものである。
に、下層の配線上に層間膜を介して上層の配線を設けた
半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置のボンディングパッドを、上
層及び下層の２層の配線で構成した半導体装置が使用さ
れている。前記２層の配線の夫々は、例えば、アルミニ
ウム膜またはアルミニウムに銅及び珪素が添加されたア
ルミニウム合金膜で構成されている。この２層の配線間
には、層間膜が設けられている。この層間膜の接続孔を
通して、前記２層の配線間は接続されている。
層及び下層の２層の配線で構成した半導体装置が使用さ
れている。前記２層の配線の夫々は、例えば、アルミニ
ウム膜またはアルミニウムに銅及び珪素が添加されたア
ルミニウム合金膜で構成されている。この２層の配線間
には、層間膜が設けられている。この層間膜の接続孔を
通して、前記２層の配線間は接続されている。
【０００３】前記層間膜は、例えば、酸化珪素膜、ＳＯ
Ｇ（Ｓpin Ｏn Ｇlass）膜、酸化珪素膜の夫々を積層
して構成されている。前記ＳＯＧ膜の上層及び下層の酸
化珪素膜は、例えば、ＣＶＤ法で形成される。
Ｇ（Ｓpin Ｏn Ｇlass）膜、酸化珪素膜の夫々を積層
して構成されている。前記ＳＯＧ膜の上層及び下層の酸
化珪素膜は、例えば、ＣＶＤ法で形成される。
【０００４】上層の配線上には、表面保護膜が設けられ
ている。この表面保護膜には、前記上層の配線まで達す
る接続孔が設けられている。この接続孔を通して、上層
の配線にボンディングワイヤが接続される。前記表面保
護膜は、ＰＳＧ（ＰhosphoＳilicate Ｇlass）膜、窒
化珪素膜及びポリイミド系の樹脂膜との積層膜で構成さ
れている。前記窒化珪素膜は、例えば、プラズマＣＶＤ
法で形成される。
ている。この表面保護膜には、前記上層の配線まで達す
る接続孔が設けられている。この接続孔を通して、上層
の配線にボンディングワイヤが接続される。前記表面保
護膜は、ＰＳＧ（ＰhosphoＳilicate Ｇlass）膜、窒
化珪素膜及びポリイミド系の樹脂膜との積層膜で構成さ
れている。前記窒化珪素膜は、例えば、プラズマＣＶＤ
法で形成される。
【０００５】この様に、ボンディングパッドを２層の配
線を接続して構成することにより、ボンディングの信頼
性（ボンダビリティ）を向上することができる。また、
上層または下層の配線のみでボンディングパッドを構成
した場合には電流集中が発生するが、２層の配線でボン
ディングパッドを構成した場合には、電流集中を低減
し、配線の信頼性を向上することができる。
線を接続して構成することにより、ボンディングの信頼
性（ボンダビリティ）を向上することができる。また、
上層または下層の配線のみでボンディングパッドを構成
した場合には電流集中が発生するが、２層の配線でボン
ディングパッドを構成した場合には、電流集中を低減
し、配線の信頼性を向上することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。
者は、前記従来技術を検討した結果、以下のような問題
点を見出した。
【０００７】半導体装置の動作速度の高速化を図る場
合、配線の厚みを厚くして配線の電流密度を低減し、配
線での電位降下を低減する方法がある。このように、配
線の膜厚を厚くした際に発生する問題点を、図４及び図
５（従来技術の問題点を説明するための要部断面図）を
用いて説明する。
合、配線の厚みを厚くして配線の電流密度を低減し、配
線での電位降下を低減する方法がある。このように、配
線の膜厚を厚くした際に発生する問題点を、図４及び図
５（従来技術の問題点を説明するための要部断面図）を
用いて説明する。
【０００８】図４及び図５に示すように、ボンディング
パッド１０を構成する上層の配線９及び下層の配線３の
夫々は、その端部が同一領域に配置されている。すなわ
ち、平面的に見た場合、上層の配線９及び下層の配線３
の夫々は、その端部が重なって設けられている。
パッド１０を構成する上層の配線９及び下層の配線３の
夫々は、その端部が同一領域に配置されている。すなわ
ち、平面的に見た場合、上層の配線９及び下層の配線３
の夫々は、その端部が重なって設けられている。
【０００９】前記上層の配線９を形成した後、ＰＳＧ膜
１１、窒化珪素膜１５及びポリイミド系の樹脂膜１６の
夫々を堆積する。ボンディング領域においては、ポリイ
ミド系の樹脂膜１６を選択的にエッチングして、ボンデ
ィング穴１７を開口した後、窒化珪素膜１５及びＰＳＧ
膜１１を選択的にエッチングし、ボンディング穴１２を
開口する。
１１、窒化珪素膜１５及びポリイミド系の樹脂膜１６の
夫々を堆積する。ボンディング領域においては、ポリイ
ミド系の樹脂膜１６を選択的にエッチングして、ボンデ
ィング穴１７を開口した後、窒化珪素膜１５及びＰＳＧ
膜１１を選択的にエッチングし、ボンディング穴１２を
開口する。
【００１０】前述のように、配線３及び９の膜厚を厚く
した場合には、ボンディングパッド１０の端部におい
て、配線３及び９の膜厚が厚くなった分、表面保護膜１
１及び１５の下地段差は大きくなる。この表面保護膜１
１及び１５は、プラズマＣＶＤ法によって形成された窒
化珪素膜１５と常圧ＣＶＤ法で形成されたＰＳＧ膜１１
で構成されているため、被覆率が低い。この結果、窒化
珪素膜を形成後の自然冷却工程において、図４に示すよ
うに、表面保護膜１１及び１５にクラック（亀裂）１３
が発生し、半導体装置の信頼性が低下するという問題が
あった。
した場合には、ボンディングパッド１０の端部におい
て、配線３及び９の膜厚が厚くなった分、表面保護膜１
１及び１５の下地段差は大きくなる。この表面保護膜１
１及び１５は、プラズマＣＶＤ法によって形成された窒
化珪素膜１５と常圧ＣＶＤ法で形成されたＰＳＧ膜１１
で構成されているため、被覆率が低い。この結果、窒化
珪素膜を形成後の自然冷却工程において、図４に示すよ
うに、表面保護膜１１及び１５にクラック（亀裂）１３
が発生し、半導体装置の信頼性が低下するという問題が
あった。
【００１１】また、前記表面保護膜１１に接続孔１２を
形成する工程では、窒化珪素膜１５は、ドライエッチン
グで開口する。しかし、上層の配線９を銅及び珪素が添
加されたアルミニウム合金膜で構成した場合、ドライエ
ッチング時にエッチングされにくい珪素が、アルミニウ
ム合金膜の表面近傍に多量に残存する。珪素の抵抗率は
アルミニウム膜よりも大きいため、上層の配線９の表面
近傍に珪素が残存した状態でボンディングをすると、ボ
ンディングワイヤと上層の配線９との間の抵抗値が増大
するという問題がある。そこで、ウェットエッチングで
ＰＳＧ膜１１を除去することにより、同時に、上層の配
線９を構成するアルミニウム合金膜の表面近傍の珪素を
除去している。この際、ウェットエッチング液が前記ク
ラック１３を介して上層の配線９に達し、この上層の配
線９が腐食するという問題があった。
形成する工程では、窒化珪素膜１５は、ドライエッチン
グで開口する。しかし、上層の配線９を銅及び珪素が添
加されたアルミニウム合金膜で構成した場合、ドライエ
ッチング時にエッチングされにくい珪素が、アルミニウ
ム合金膜の表面近傍に多量に残存する。珪素の抵抗率は
アルミニウム膜よりも大きいため、上層の配線９の表面
近傍に珪素が残存した状態でボンディングをすると、ボ
ンディングワイヤと上層の配線９との間の抵抗値が増大
するという問題がある。そこで、ウェットエッチングで
ＰＳＧ膜１１を除去することにより、同時に、上層の配
線９を構成するアルミニウム合金膜の表面近傍の珪素を
除去している。この際、ウェットエッチング液が前記ク
ラック１３を介して上層の配線９に達し、この上層の配
線９が腐食するという問題があった。
【００１２】また、上層の配線９を形成した後、膜質を
向上し、上層の配線９と下層の配線３との電気的接続の
信頼性を向上するためにアニールを行なう必要がある。
また、このアニールを行なうことにより、ＭＯＳＦＥＴ
のゲート絶縁膜中にトラップされている電荷を逃がすこ
とができる。このアニールは、例えば、水素雰囲気中で
行なわれる。このアニールを行なった際に、上層の配線
９を構成するアルミニウム膜またはアルミニウム合金膜
が結晶化し、緻密化、縮少する。この結果、この上層の
配線９の縮少に伴う引っ張り応力が、図５の矢印に示す
ように、層間膜７にかかる。この層間膜７を構成するＳ
ＯＧ膜５は、半導体基板の全面に設けられるが、上層の
配線９間の間隔が大きい領域、すなわち、ボンディング
パッドを構成する上層の配線９の周囲に溜り易い。この
ため、層間膜７を構成する積層膜のうち、ＳＯＧ膜５の
強度が一番弱いため、引っ張り応力によって図４及び図
５に示すようにＳＯＧ膜５にクラック１４が発生し、半
導体装置の信頼性が低下するという問題があった。
向上し、上層の配線９と下層の配線３との電気的接続の
信頼性を向上するためにアニールを行なう必要がある。
また、このアニールを行なうことにより、ＭＯＳＦＥＴ
のゲート絶縁膜中にトラップされている電荷を逃がすこ
とができる。このアニールは、例えば、水素雰囲気中で
行なわれる。このアニールを行なった際に、上層の配線
９を構成するアルミニウム膜またはアルミニウム合金膜
が結晶化し、緻密化、縮少する。この結果、この上層の
配線９の縮少に伴う引っ張り応力が、図５の矢印に示す
ように、層間膜７にかかる。この層間膜７を構成するＳ
ＯＧ膜５は、半導体基板の全面に設けられるが、上層の
配線９間の間隔が大きい領域、すなわち、ボンディング
パッドを構成する上層の配線９の周囲に溜り易い。この
ため、層間膜７を構成する積層膜のうち、ＳＯＧ膜５の
強度が一番弱いため、引っ張り応力によって図４及び図
５に示すようにＳＯＧ膜５にクラック１４が発生し、半
導体装置の信頼性が低下するという問題があった。
【００１３】なお、下層の配線３のアニールは、前記Ｓ
ＯＧ膜の平坦化のための熱処理工程で同時に行なわれて
いるので、この下層の配線３から応力によって、ＳＯＧ
膜５にクラックが発生することはない。
ＯＧ膜の平坦化のための熱処理工程で同時に行なわれて
いるので、この下層の配線３から応力によって、ＳＯＧ
膜５にクラックが発生することはない。
【００１４】本発明の目的は、下層の配線上に層間膜を
介して上層の配線を設けた半導体装置において、信頼性
を向上することが可能な技術を提供することにある。
介して上層の配線を設けた半導体装置において、信頼性
を向上することが可能な技術を提供することにある。
【００１５】本発明の他の目的は、前記半導体装置にお
いて、歩留りを向上することが可能な技術を提供するこ
とにある。
いて、歩留りを向上することが可能な技術を提供するこ
とにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】（１）下層の配線上に、スパッタリング法
又はＣＶＤ法で形成した絶縁膜、塗付後硬化させて形成
した絶縁膜、スパッタリング法又はＣＶＤ法で形成した
絶縁膜の夫々を積層した層間膜を設け、該層間膜上に上
層の配線を設けた半導体装置において、前記上層の配線
を下層の配線より小さく構成し、前記下層の配線上の領
域内に設ける。
又はＣＶＤ法で形成した絶縁膜、塗付後硬化させて形成
した絶縁膜、スパッタリング法又はＣＶＤ法で形成した
絶縁膜の夫々を積層した層間膜を設け、該層間膜上に上
層の配線を設けた半導体装置において、前記上層の配線
を下層の配線より小さく構成し、前記下層の配線上の領
域内に設ける。
【００１９】（２）下層の配線上に層間膜を介して上層
の配線を設け、該上層の配線上に絶縁膜を設けた半導体
装置において、前記上層の配線を下層の配線より小さく
構成し、前記下層の配線上の領域内に設ける。
の配線を設け、該上層の配線上に絶縁膜を設けた半導体
装置において、前記上層の配線を下層の配線より小さく
構成し、前記下層の配線上の領域内に設ける。
【００２０】
【作用】前述した手段（１）によれば、上層の配線の端
部と、塗付型酸化膜の端部との間の距離は、前記上層の
配線の方を小さく構成した分長くなるので、この距離が
長くなった領域にある絶縁膜で、上層の配線の引っ張り
応力を吸収することができる。従って、上層の配線から
の引っ張り応力によって、塗付型酸化膜にクラックが発
生することは低減されるので、半導体装置の信頼性を向
上し、歩留りを向上することができる。
部と、塗付型酸化膜の端部との間の距離は、前記上層の
配線の方を小さく構成した分長くなるので、この距離が
長くなった領域にある絶縁膜で、上層の配線の引っ張り
応力を吸収することができる。従って、上層の配線から
の引っ張り応力によって、塗付型酸化膜にクラックが発
生することは低減されるので、半導体装置の信頼性を向
上し、歩留りを向上することができる。
【００２１】前述した手段（２）によれば、配線の端部
において、上層の配線上の絶縁膜の下地段差が緩和され
るので、高段差に基づく上層の配線上の絶縁膜のクラッ
クを
において、上層の配線上の絶縁膜の下地段差が緩和され
るので、高段差に基づく上層の配線上の絶縁膜のクラッ
クを
【００２２】低減し、半導体装置の信頼性を向上するこ
とができる。
とができる。
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。
的に説明する。
【００２３】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
て、同一機能を有するものは、同一符号を付け、その繰
り返しの説明は省略する。
【００２４】本発明の実施例の半導体装置の構成を、図
１（要部断面図）及び図２（前記図１の要部を拡大して
示す要部断面図）の夫々を用いて説明する。 図１に示
すように、本実施例の半導体装置が備えているボンディ
ングパッド１０は、下層の配線３及び上層の配線９の夫
々から構成されている。これらの上層及び下層の配線
３，９の夫々は、例えば、アルミニウム膜またはアルミ
ニウム合金膜で構成されている。前記上層の配線３は、
前記下層の配線９よりも小さく構成され、前記下層の配
線９上の領域に設けられている。つまり、平面的に見
て、下層の配線３の端部よりも、上層の配線９の端部が
内側に設けられている。
１（要部断面図）及び図２（前記図１の要部を拡大して
示す要部断面図）の夫々を用いて説明する。 図１に示
すように、本実施例の半導体装置が備えているボンディ
ングパッド１０は、下層の配線３及び上層の配線９の夫
々から構成されている。これらの上層及び下層の配線
３，９の夫々は、例えば、アルミニウム膜またはアルミ
ニウム合金膜で構成されている。前記上層の配線３は、
前記下層の配線９よりも小さく構成され、前記下層の配
線９上の領域に設けられている。つまり、平面的に見
て、下層の配線３の端部よりも、上層の配線９の端部が
内側に設けられている。
【００２５】前記下層の配線３は、半導体基板１の主面
上の酸化珪素膜２上に設けられている。前記半導体基板
１は、例えば、単結晶珪素で構成されている。前記酸化
珪素膜２の下において、前記半導体基板１の主面部に
は、図示しない素子が設けられている。
上の酸化珪素膜２上に設けられている。前記半導体基板
１は、例えば、単結晶珪素で構成されている。前記酸化
珪素膜２の下において、前記半導体基板１の主面部に
は、図示しない素子が設けられている。
【００２６】前記上層の配線９と下層の配線３との間に
は、層間膜７が設けられている。この層間膜７は、下層
側から、酸化珪素膜４、ＳＯＧ膜５、酸化珪素膜６の夫
々を積層した積層膜で構成されている。前記上層及び下
層の酸化珪素膜４，６は、例えば、ＣＶＤ法で形成され
る。
は、層間膜７が設けられている。この層間膜７は、下層
側から、酸化珪素膜４、ＳＯＧ膜５、酸化珪素膜６の夫
々を積層した積層膜で構成されている。前記上層及び下
層の酸化珪素膜４，６は、例えば、ＣＶＤ法で形成され
る。
【００２７】前記上層の配線９は、前記層間膜７に設け
られた接続孔８を通して、前記下層の配線３に電気的に
接続されている。
られた接続孔８を通して、前記下層の配線３に電気的に
接続されている。
【００２８】前記上層の配線９上には、表面保護膜１１
及び１５が設けられている。この表面保護膜１１及び１
５は、例えば、窒化珪素膜及びＰＳＧ膜で構成されてい
る。この窒化珪素膜及びＰＳＧ膜は、例えば、プラズマ
ＣＶＤ法及び常圧ＣＶＤ法で夫々形成される。この表面
保護膜１１には、前記上層の配線まで達する接続孔１２
を設けられている。この接続孔１２を通して、ボンディ
ングワイヤが接続される。
及び１５が設けられている。この表面保護膜１１及び１
５は、例えば、窒化珪素膜及びＰＳＧ膜で構成されてい
る。この窒化珪素膜及びＰＳＧ膜は、例えば、プラズマ
ＣＶＤ法及び常圧ＣＶＤ法で夫々形成される。この表面
保護膜１１には、前記上層の配線まで達する接続孔１２
を設けられている。この接続孔１２を通して、ボンディ
ングワイヤが接続される。
【００２９】前記表面保護膜１５上には、ポリイミド系
の樹脂膜１６が設けられる。 以上、説明したように、
本実施例１の構成によれば、前記上層の配線９を、下層
の配線３よりも小さく構成し、下層の配線３上の領域内
に設けたことにより、ボンディングパッド１０の端部に
おいて、表面保護膜１１及び１５の下地段差が緩和され
る。従って、ボンディングパッド１０の端部において、
表面保護膜１１及び１５の被覆率が向上するので、表面
保護膜１１及び１５のクラックの発生を低減することが
できる。これにより、半導体装置の信頼性を向上し、歩
留りを向上することができる。
の樹脂膜１６が設けられる。 以上、説明したように、
本実施例１の構成によれば、前記上層の配線９を、下層
の配線３よりも小さく構成し、下層の配線３上の領域内
に設けたことにより、ボンディングパッド１０の端部に
おいて、表面保護膜１１及び１５の下地段差が緩和され
る。従って、ボンディングパッド１０の端部において、
表面保護膜１１及び１５の被覆率が向上するので、表面
保護膜１１及び１５のクラックの発生を低減することが
できる。これにより、半導体装置の信頼性を向上し、歩
留りを向上することができる。
【００３０】また、図２に示すように、前記上層の配線
９の端部と、前記ＳＯＧ膜５との間の距離は、前記上層
の配線９を下層の配線３よりも小さく構成した分長くな
るので、この長くなった領域にある酸化珪素膜４，６
で、上層の配線９のアニール工程で発生する応力を吸収
することができる。これにより、アニール時の応力によ
るＳＯＧ膜５のクラックを低減することができるので、
半導体装置の信頼性を向上し、歩留りを向上することが
できる。
９の端部と、前記ＳＯＧ膜５との間の距離は、前記上層
の配線９を下層の配線３よりも小さく構成した分長くな
るので、この長くなった領域にある酸化珪素膜４，６
で、上層の配線９のアニール工程で発生する応力を吸収
することができる。これにより、アニール時の応力によ
るＳＯＧ膜５のクラックを低減することができるので、
半導体装置の信頼性を向上し、歩留りを向上することが
できる。
【００３１】次に、本実施例の半導体装置が備えている
電源配線の構成を、図３（要部断面図）を用いて説明す
る。
電源配線の構成を、図３（要部断面図）を用いて説明す
る。
【００３２】図３に示すように、前記電源配線は、接地
電圧（Ｖss）を供給する下層の配線３及び電源電圧（Ｖ
cc）を供給する上層の配線９の夫々から構成されている
前記上層の配線９の幅は、前記下層の配線３より細く構
成され、前記下層の配線３上の領域に設けられている。
下層の配線３と上層の配線９との間には、前記ボンディ
ングパッド１０と同様に、層間膜７が設けられている。
また、上層の配線９上には、表面保護膜１１、１５及び
１６が設けられている。半導体装置の電源配線は、例え
ば、半導体チップの４辺に沿って外周部に延在させて設
けられる。このため、前記ボンディングパッド１０と同
様に、周囲の配線との間隔が大きくなり、電源配線の周
囲には、前記層間膜７を構成するＳＯＧ膜５が溜り易
い。
電圧（Ｖss）を供給する下層の配線３及び電源電圧（Ｖ
cc）を供給する上層の配線９の夫々から構成されている
前記上層の配線９の幅は、前記下層の配線３より細く構
成され、前記下層の配線３上の領域に設けられている。
下層の配線３と上層の配線９との間には、前記ボンディ
ングパッド１０と同様に、層間膜７が設けられている。
また、上層の配線９上には、表面保護膜１１、１５及び
１６が設けられている。半導体装置の電源配線は、例え
ば、半導体チップの４辺に沿って外周部に延在させて設
けられる。このため、前記ボンディングパッド１０と同
様に、周囲の配線との間隔が大きくなり、電源配線の周
囲には、前記層間膜７を構成するＳＯＧ膜５が溜り易
い。
【００３３】この構成によれば、前記ボンディングパッ
ド１０と同様に、上層の配線９上の表面保護膜１１及び
１５の被覆率を向上し、表面保護膜１１及び１５のクラ
ックを低減し、半導体装置の信頼性を向上することがで
きる。
ド１０と同様に、上層の配線９上の表面保護膜１１及び
１５の被覆率を向上し、表面保護膜１１及び１５のクラ
ックを低減し、半導体装置の信頼性を向上することがで
きる。
【００３４】また、上層の配線９を下層の配線３より小
さく構成したことにより、上層の配線９の端部とＳＯＧ
膜５の端部との間の距離が長くなった領域にある酸化珪
素膜４，６で、層間膜７を構成するＳＯＧ膜５にかかる
応力を吸収することができるので、ＳＯＧ膜５のクラッ
クの発生を低減し、半導体装置の信頼性を向上すること
ができる。
さく構成したことにより、上層の配線９の端部とＳＯＧ
膜５の端部との間の距離が長くなった領域にある酸化珪
素膜４，６で、層間膜７を構成するＳＯＧ膜５にかかる
応力を吸収することができるので、ＳＯＧ膜５のクラッ
クの発生を低減し、半導体装置の信頼性を向上すること
ができる。
【００３５】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３７】半導体装置の信頼性を向上することができ
る。
る。
【００３８】前記半導体装置において、歩留りを向上す
ることができる。
ることができる。
【図１】本発明の実施例の半導体装置の要部断面図。
【図２】前記図１の要部を拡大して示す要部断面図。
【図３】前記半導体装置の電源配線の構成を示す要部断
面図。
面図。
【図３】従来技術の問題点を説明するための要部断面
図。
図。
【図４】前記図３の要部を拡大して示す要部断面図。
１…半導体基板、２…酸化珪素膜、３…下層の配線、４
…酸化珪素膜、５…ＳＯＧ膜、６…酸化珪素膜、７…層
間膜、８…接続孔、９…上層の配線、１０…ボンディン
グパッド、１１，１５…表面保護膜、１６…ポリイミド
系樹脂膜。
…酸化珪素膜、５…ＳＯＧ膜、６…酸化珪素膜、７…層
間膜、８…接続孔、９…上層の配線、１０…ボンディン
グパッド、１１，１５…表面保護膜、１６…ポリイミド
系樹脂膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の実施例の半導体装置の要部断面図。
【図２】前記図１の要部を拡大して示す要部断面図。
【図３】前記半導体装置の電源配線の構成を示す要部断
面図。
面図。
【図４】従来技術の問題点を説明するための要部断面
図。
図。
【図５】前記図４の要部を拡大して示す要部断面図。
【符号の説明】 １…半導体基板、２…酸化珪素膜、３…下層の配線、４
…酸化珪素膜、５…ＳＯＧ膜、６…酸化珪素膜、７…層
間膜、８…接続孔、９…上層の配線、１０…ボンディン
グパッド、１１，１５…表面保護膜、１６…ポリイミド
系樹脂膜。
…酸化珪素膜、５…ＳＯＧ膜、６…酸化珪素膜、７…層
間膜、８…接続孔、９…上層の配線、１０…ボンディン
グパッド、１１，１５…表面保護膜、１６…ポリイミド
系樹脂膜。
Claims (2)
- 【請求項１】 下層の配線上に、スパッタリング法又は
ＣＶＤ法で形成した絶縁膜、塗付後硬化させて形成した
絶縁膜、スパッタリング法又はＣＶＤ法で形成した絶縁
膜の夫々を積層した層間膜を設け、該層間膜上に上層の
配線を設けた半導体装置において、前記上層の配線を下
層の配線より小さく構成し、前記下層の配線上の領域内
に設けたことを特徴とする半導体装置。 - 【請求項２】 下層の配線上に層間膜を介して上層の配
線を設け、該上層の配線上に絶縁膜を設けた半導体装置
において、前記上層の配線を下層の配線より小さく構成
し、前記下層の配線上の領域内に設けたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234449A JPH0653270A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3234449A JPH0653270A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653270A true JPH0653270A (ja) | 1994-02-25 |
Family
ID=16971179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3234449A Pending JPH0653270A (ja) | 1991-09-13 | 1991-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653270A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313530B1 (ko) * | 1999-12-02 | 2001-11-07 | 박종섭 | 반도체 소자의 패드 형성방법 |
| JP2008108886A (ja) * | 2006-10-25 | 2008-05-08 | Fuji Electric Device Technology Co Ltd | 樹脂封止半導体装置 |
| JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
-
1991
- 1991-09-13 JP JP3234449A patent/JPH0653270A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313530B1 (ko) * | 1999-12-02 | 2001-11-07 | 박종섭 | 반도체 소자의 패드 형성방법 |
| JP2008108886A (ja) * | 2006-10-25 | 2008-05-08 | Fuji Electric Device Technology Co Ltd | 樹脂封止半導体装置 |
| JP2012253058A (ja) * | 2011-05-31 | 2012-12-20 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI363398B (ja) | ||
| TWI337374B (en) | Semiconductor structure, semiconductor wafer and method for fabricating the same | |
| KR100419813B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
| US4244002A (en) | Semiconductor device having bump terminal electrodes | |
| US6028347A (en) | Semiconductor structures and packaging methods | |
| JP2005019493A (ja) | 半導体装置 | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| US20060060967A1 (en) | Novel pad structure to prompt excellent bondability for low-k intermetal dielectric layers | |
| EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
| US7045831B2 (en) | Semiconductor device | |
| JPH0653270A (ja) | 半導体装置 | |
| JPS59229850A (ja) | 半導体装置 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JPH0529376A (ja) | 半導体装置のボンデイングパツド | |
| JP3941645B2 (ja) | 樹脂封止型半導体装置及び樹脂封止型半導体製造方法 | |
| JPH0567689A (ja) | 多層配線部材及び半導体装置の製造方法 | |
| JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2865224B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JP3708739B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5929430A (ja) | 半導体装置 | |
| JPS58192350A (ja) | 半導体装置 | |
| KR20000002910A (ko) | 페리-비아 구조를 갖는 반도체 칩 |