JP2015050259A - 半導体素子搭載用基板およびそれを備えた半導体装置 - Google Patents

Abstract

【課題】 放熱性を向上させるとともに絶縁基体にクラック等が発生するのを抑制することができる半導体搭載用基板を提供する。【解決手段】 一方の主面に半導体素子６の搭載部２ａを有する絶縁基体２と、絶縁基体２内に埋め込まれて表面が絶縁基体２の一方の主面に露出しており、搭載部２ａに重なるとともに互いに対向するように設けられた、半導体素子６の電極６ａに接続される板状体の一対の接続電極３と、接続電極３に接続される外部接続端子５とを備えており、一対の接続電極３は、絶縁基体２内で側面３ａが互いに対向しており、側面３ａ間の間隔が、一方の主面側よりも他方の主面側の方が大きくなるように設けられている。【選択図】 図１

Description

本発明は、例えば、発光ダイオード等の半導体素子を搭載するための半導体素子搭載用基板およびそれを備えた半導体装置等に関するものである。

従来、発光ダイオード等の半導体素子を搭載するための半導体素子搭載用基板は、例えば、半導体素子の搭載部を有する絶縁基体と、絶縁基体の上面の中央部に設けられており、半導体素子の電極に電気的に接続される一対の接続電極と、一対の接続電極に電気的に接続されており、搭載部から下面に導出された一対の配線導体等から構成されている。このような半導体素子搭載用基板としては、例えば、特許文献１に開示されたものがある。

特開２０１２−５９９２１号公報

しかしながら、上記構成とした場合には、半導体素子搭載用基板の放熱性を向上させるために、絶縁基体の上面に設けられた金属材料からなる接続電極の厚みを厚くすると、半導体素子搭載用基板の放熱性は向上するが、接続電極の熱膨張が大きくなるので、絶縁基体または接続電極上に搭載された半導体素子が熱衝撃等で破壊されやすくなるという問題点があった。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体素子に電気的に接続される一対の接続電極を絶縁基体内に埋め込むことによって、放熱性を向上させるとともに絶縁基体にクラック等が発生するのを抑制することができる半導体素子搭載用基板およびそれを備えた半導体装置を提供することにある。

本発明の一態様に係る半導体素子搭載用基板は、一方の主面に半導体素子の搭載部を有する絶縁基体と、前記絶縁基体内に埋め込まれて表面が前記絶縁基体の前記一方の主面に露出しており、平面視で前記搭載部に重なるとともに互いに対向するように設けられた、前記半導体素子の電極に電気的に接続される板状体の一対の接続電極と、該接続電極に電気的に接続される外部接続端子とを備えており、前記一対の接続電極は、前記絶縁基体内で側面が互いに対向しており、該側面間の間隔が、前記一方の主面側よりも前記他方の主面側の方が大きくなるように設けられていることを特徴とするものである。

また、本発明の一態様に係る半導体装置は、本発明に係る半導体素子搭載用基板と、該半導体素子搭載用基板に搭載された半導体素子とを備えていることを特徴とするものである。

本発明の半導体素子搭載用基板によれば、半導体素子に電気的に接続される一対の接続電極を絶縁基体内に埋め込むことによって、放熱性を向上させるとともに絶縁基体にクラック等が発生するのを抑制することができる。

（ａ）は、本発明の実施形態に係る半導体装置の平面図、（ｂ）は、（ａ）に示す半導体装置のＡ−Ａにおける断面図、（ｃ）は、（ｂ）に示す半導体装置において符号Ｂで示された接続電極が対向している領域の拡大図である。 （ａ）は、本発の他の実施形態の半導体装置の断面図、（ｂ）は（ａ）に示す半導体装置において符号Ｃで示された接続電極が対向している領域の拡大図である。 （ａ）および（ｂ）は、本発明の他の実施形態の半導体装置の接続電極が対向している領域の拡大図である。 （ａ）および（ｂ）は、本発明の実施形態に係る半導体装置の接続電極の配置状態を説明するための平面図である。

以下、本発明の実施形態に係る半導体素子用搭載基板およびそれを備えた半導体装置について、図面を参照しながら説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。また、半導体装置は、説明の便宜上、直交座標系ＸＹＺを定義するとともに、Ｚ方向の正側を上方として、上面（表面）もしくは下面の語を用いるものとする。

また、実施形態等の説明において、既に説明した構成と同一若しくは類似する構成については、同一の符号を付して説明を省略することがある。

本発明の実施の形態に係る半導体素子搭載用基板１および半導体装置１０について、図１および図４を参照しながら以下に説明する。なお、半導体装置１０は、半導体素子搭載用基板１の絶縁基体２の搭載部２ａに半導体素子６が搭載されたものである。また、半導体素子は、例えば、発光素子であり、発光ダイオードまたは半導体レーザー等である。

実施の形態１に係る半導体素子搭載用基板１は、図１に示すような構成を備えている。半導体素子搭載用基板１は、一方の主面２ｂに半導体素子６の搭載部２ａを有する絶縁基体２と、絶縁基体２内に埋め込まれて表面が絶縁基体２の一方の主面２ｂに露出しており、平面視で搭載部２ａに重なるとともに互いに対向するように設けられた、半導体素子６の電極６ａに電気的に接続される板状体の一対の接続電極３と、接続電極３に電気的に接続される外部接続端子５とを備えており、一対の接続電極３は、搭載部２ａの下側に位置する絶縁基体２内で側面３ａが互いに対向しており、側面３ａ間の間隔が、一方の主面２ｂ側よりも他方の主面２ｃ側の方が大きくなるように設けられている。

また、図１では、内部配線４が絶縁基体２の内部に設けられており、一対の接続電極３にそれぞれ電気的に接続されている。そして、外部接続端子５は、絶縁基体２の他方の主面２ｃ側に設けられており、内部配線４に電気的に接続されている。

絶縁基体２は、図１（ａ）に示すように、板状体であり、平面視において矩形状の形状を有しており、一方の主面２ｂ（表面）側の中央部に半導体素子６を搭載するための搭載部２ａを有している。半導体素子６の搭載部２ａは、絶縁基体２の一方の主面２ｂ（上面）の中央部を含んでいる。また、絶縁基体２の形状は、特に、矩形状には限らず、円形状等であってもよい。なお、搭載部２ａは、大きさが半導体素子６を平面視で見た場合の半導体素子６大きさと同じである。したがって、図１（ａ）に示すように、搭載部２ａおよび半導体素子６の大きさは同じになる。また、絶縁基体２の大きさは、一辺の長さが、例えば、２（ｍｍ）〜４（ｍｍ）であり、また、厚みが、例えば、０．３（ｍｍ）〜０．５（ｍｍ）である。

また、絶縁基体２は、半導体素子６を搭載部２ａに搭載して半導体装置を作製するためのものであり、絶縁材料からなる。絶縁基体２は、例えば、ガラスセラミック焼結体、酸
化アルミニウム質焼結体、ムライト質焼結体または窒化アルミニウム質焼結体等のセラミック材料である。例えば、高出力（大電流）の半導体素子６を絶縁基体２に搭載する場合には、絶縁基体２は、低熱膨張性および高放熱性を有する絶縁材料を用いることが好ましい。

絶縁基体２は、図１に示すように、一対の接続電極３が一方の主面２ｂ側に埋め込まれており、この一対の接続電極３は絶縁基体２内で互いに対向するように設けられている。一対の接続電極３は、平面視で四角形状を有しており、図１（ａ）に示すように、短手方向の長さＸが、例えば、０．８（ｍｍ）〜１．９（ｍｍ）であり、また、長手方向の長さＹが、例えば、１．８（ｍｍ）〜３．８（ｍｍ）である。

一対の接続電極３は、図１（ａ）に示すように、長手方向（Ｙ方向）に沿って互いに対向するように間隔Ｌ１でもって離間して設けられている。このように、一対の接続電極３は、間隔Ｌ１を介して互いに対向するように設けられており、間隔Ｌ１は、例えば、５０（μｍ）〜１００（μｍ）である。なお、間隔Ｌ１は、図１に示すように、平面視での絶縁基体２の一方の主面２ｂにおける一対の接続電極３間の間隔を示している。

接続電極３は、図１（ａ）では、平面視での形状が四角形状であるが、これに限らず、例えば、円形状または楕円形状であってもよい。また、接続電極３は、半導体素子６の電極６ａに対向して設けられており、バンプ７を介して半導体素子６の電極６ａに電気的に接合される。バンプ７は、例えば、ＡｕまたはＡｕＳｎ等からなり、リフローはんだ工法や超音波フリップチップ工法等を用いて半導体素子６と接続電極３とに接続される。なお、接続電極３は、半導体素子６の形状または寸法に応じて、あるいは放熱性を考慮して適宜、形状および寸法が設定される。

また、一対の接続電極３は、四角形状からなる板状体の形状を有しており、絶縁基体２内に埋め込まれており、表面が絶縁基体２の一方の主面２ｂから露出するように設けられている。このように、一対の接続電極３は、表面が絶縁基体２の表面と略同一の水平面となるように一方の主面から露出するように絶縁基体２内に設けられている。また、一対の接続電極３は、平面視で一部が搭載部２ａに重なるように設けられており、その重なり領域でバンプ７を介して半導体素子６の電極６ａにそれぞれ電気的に接続される。

このように、一対の接続電極３は絶縁基体２内に埋め込まれており、絶縁基体２は厚みが接続電極３の分だけ薄くなり、熱抵抗を低減することができるので、半導体素子搭載用基板１は、放熱性を向上させることができる。

接続電極３は、銅、銀またはアルミニウム等の金属材料からなる。また、接続電極３が銅または銅を主成分とする金属材料からなる場合には、主成分が銅であり、接続電極３は、銅の電気抵抗が低いので、電気抵抗を低く抑えることができる。また、接続電極３は、半導体素子６との接合のために、表面に、例えば、ニッケル層および金層からなる表面層が設けられる。

また、一対の接続電極３は、平面視において大きさが半導体素子６の搭載部２ａの大きさよりも大きくなるように設けられている。すなわち、接続電極３は、平面視において面積が搭載部２ａと接続電極３との重なり領域の面積よりも大きくなるように設けられている。平面視において、搭載部２ａと接続電極３との重なり領域の面積と接続電極３の面積との面積比は、半導体素子搭載用基板１の放熱性を向上させるために、搭載部２ａと接続電極３との重なり領域の面積を１とした場合に、例えば、１：２〜９にすることが好ましい。

半導体素子６は、図１（ａ）に示すように、搭載部２ａが絶縁基体２の中央部に設けられることによって、一対の接続電極３の中央部に搭載されることになり、これによって、半導体素子搭載用基板１は、半導体素子６で生じた熱が一対の接続電極３の両方から絶縁基体２を経由して外部に効率よく放熱されるので、放熱性を向上させることができる。例えば、接続電極３が銅等の金属材料からなり、絶縁基体２が酸化アルミニウム等からなる場合には、接続電極３は絶縁基体２に対して熱抵抗が小さいので、半導体素子６で生じた熱は、接続電極３のＸＹ面に拡がった後に、絶縁基体２に伝わり絶縁基体２の下面２ｃ側から放熱されることになる。

また、接続電極３の厚みは、例えば、０．０５（ｍｍ）〜０．２（ｍｍ）にすることが好ましい。これによって、半導体搭載用基板１は、接続電極３が絶縁基体２の他方の主面２ｃ（下面）側に近づくことになり、半導体素子６で生じた熱を絶縁基体２の他方の主面２ｃ（下面）側から効果的に放熱させることができるので、放熱性が向上する。

絶縁基体２の熱抵抗と接続電極３の熱抵抗との差が大きいほど、接続電極３は、放熱性に対して厚みの効果が大きくなり、厚みを厚くすると放熱性が向上するので、例えば、絶縁基体２の熱抵抗と接続電極３の熱抵抗との熱抵抗の差が大きい場合には、接続電極３の厚みを厚くすることによって、半導体素子搭載用基板１は、放熱性を向上させることができる。

また、絶縁基体２は、図１（ｂ）に示すように、内部配線４と外部接続端子５とがそれぞれ設けられている。内部配線４は、絶縁基体２の内部に設けられるものであり、一対の接続電極３に電気的にそれぞれ接続されている。また、外部接続端子５は、絶縁基体２の他方の主面２ｃ（下面）側に設けられるものであり、内部配線４に電気的に接続されている。また、内部配線４は、絶縁基体２を貫通して設けられるものであり、絶縁基体２の上下面側に位置する接続電極３と外部接続電極５とを電気的に接続するための導電路である。

内部配線４は、例えば、平面視で直径が、例えば、３０（μｍ）〜２００（μｍ）の円形状であり、絶縁基板２の内部に円柱状に設けられている。内部配線４は、例えば、銅、銀、タングステンまたはモリブデン等の金属材料からなり、特に、内部配線４が銅または銀である場合には、銅または銀の電気抵抗が低いので、内部配線４における電気抵抗を低く抑えることができる。

外部接続端子５は、例えば、銅、銀またはモリブデン等の金属材料からなり、銅または銅を主成分とする金属材料からなる場合には、主成分が銅であり、銅の電気抵抗が低いので、外部接続端子５の電気抵抗を低く抑えることができる。なお、外部接続端子５は、絶縁基体２の他方の主面２ｃ上に設けられているが、これに限らず、例えば、絶縁基体２内に埋め込まれるように設けられていてもよい。

また、半導体素子搭載用基板１は、絶縁基体２の他方の主面２ｃ（下面）側に半導体素子６に駆動電流または電気信号等を与えるための外部回路基板（図示せず）が設けられ、外部接続端子５はこの外部回路基板に電気的に接続される。

また、半導体素子搭載用基板１は、外部接続端子５を絶縁基体２の側面に設けて、この外部接続端子５と接続電極３とが電気的に接続されている構成であってもよい。また、絶縁基体２の側面に凹部を設けて、この凹部内に外部接続端子５を設けて、この外部接続端子５が接続電極３に電気的に接続されていてもよい。

半導体素子用搭載基板１では、図１（ｂ）および図１（ｃ）に示すように、一対の接続
電極３が、絶縁基体２内で側面３ａが互いに離間して対向するように設けられている。そして、一対の接続電極３の側面３ａ間の間隔は、図１に示すように、絶縁基体２の一方の主面２ｂ側よりも他方の主面２ｃ側の方が大きくなるように設けられており、図１においては、一対の接続電極３の側面３ａ間の間隔は、一方の主面２ｂ側が間隔Ｌ１であり、一方の主面２ｂ側から他方の主面２ｃ側に向かって漸次直線的に拡がるように設けられている。

すなわち、一対の接続電極３は、側面３ａ間の間隔が一方の主面２ｂよりも他方の主面２ｃの方が大きくなるような形状になっており、図１に示すように、接続電極３の短手方向の長さＸが絶縁基体２の厚み方向で他方の主面２ｃに向かって漸次小さくなるように、側面３ａが一方の主面２ｂに対して傾くように設けられている。したがって、図１（ｂ）において、Ｙ方向から接続電極３を見た場合には、断面視において接続電極３は、逆台形状の形状を有している。また、接続電極３が平面視で円形状または楕円形状の場合には、接続電極３は断面視において逆円錐台形状または逆楕円錐台形状である。

また、半導体素子搭載用基板１では、図１（ｃ）に示すように、一対の接続電極３は、側面３ａが互いに対向している領域が半導体素子６の電極６ａ間の下方の領域に位置するように設けられている。このように、一対の接続電極３は、対向領域が半導体素子６の電極６ａ間の下方の領域に位置するように設けられることによって、半導体素子搭載用基板１は、半導体素子６で熱が生じた場合には、一対の接続電極３の対向領域を中心にして両側に対称的に、すなわち、均等に絶縁基体２を介して放熱が行われやすくなり、半導体素子６の熱によって生じる応力を低減することができる。

したがって、半導体素子搭載用基板１は、半導体素子６に加わる応力が低減されるとともに、一対の接続電極３の変形の度合が同じになりやすく、すなわち、一対の接続電極３は変形量が同じになりやすくなる。このように、半導体装置１０は、接続電極３の変形の度合いが同じになりやすいので、一対の接続電極３から半導体素子６に対して、均等の応力がかかり局所的な応力がかかりにくくなり、半導体素子６の破損、あるいは、接続電極３とバンプ７または電極６ａとの接続不良等が抑制される。

このように、側面３ａの間隔は、図１（ｃ）に示すように、一方の主面側では、例えば、間隔Ｌ１が、５０（μｍ）〜１００（μｍ）であり、他方の主面側では、例えば、間隔Ｌ２が、１００（μｍ）〜２００（μｍ）である。そして、接続電極３は、上面と下面との間において側面３ａ間の間隔が間隔Ｌ１〜間隔Ｌ２の間になるように設けられている。また、図１（ｃ）に示すように、側面３ａは、角度αが大きくなると、側面３ａの面積が大きくなり、側面３ａにかかる応力を低減することができる。側面３ａの角度αは、例えば、１２０（°）〜１５０（°）である。また、側面３ａの角度αは、一対の接続電極３において互いに同じ角度で設けられていても、互いに異なる角度で設けられていてもよい。

半導体素子搭載用基板において、かりに絶縁基体内で一対の接続電極の側面間の間隔が厚み方向で同じに間隔になるように設けられている場合には、接続電極は下側の角部がほぼ直角の形状になるので、接続電極の熱膨張によって角部の領域で絶縁基体内にクラック等が発生しやくなる。これは、接続電極の下側の角部の領域では、横方向（Ｘ方向またはＹ方向）および縦方向（Ｚ方向）からの応力が加わりやすく、そのために応力が高くなりやすく、絶縁基体内にクラック等が発生しやすくなることによる。

しかしながら、実施の形態に係る半導体素子搭載用基板１では、一対の接続電極３は、絶縁基体２内に埋め込まれており、絶縁基体２内で側面３ａが互いに対向して設けられている。そして、半導体素子搭載用基板１は、この一対の接続電極の側面３ａ間の間隔が、
一方の主面側よりも他方の主面側の方が大きくなるように設けられており、接続電極３の熱膨張が絶縁基体２よって抑制されるので、接続電極３の下側の絶縁基体２の領域においてクラック等の発生が抑制されるとともに、接続電極３が絶縁基体２に埋め込まれているので放熱性をより向上させることができる。

すなわち、一対の接続電極３は、下側の側面３ａ間の間隔が大きくなるように絶縁基体２内に設けられているので、半導体素子搭載用基板１は、一対の接続電極３の下側の側面３ａの領域において、対向する接続電極３の間に位置する絶縁基体２の占める割合が大きくなることで接続電極３の熱膨張を効果的に抑制することができる。

したがって、半導体搭載用基板１は、クラック等の発生しやすい領域での接続電極３の熱膨張が抑制されるので、絶縁基体２内にクラック等が発生しにくくなるとともに、放熱性を向上させることができる。

例えば、一対の接続電極３が微細化パターンとして絶縁基体２に設けられる場合には、一対の接続電極３の側面３ａ間の間隔が狭くなり、一対の接続電極３の側面３ａ間に位置する絶縁基体２が薄くなるため、絶縁基体２の占める割合が小さくなり、絶縁基体２と接続電極３との熱膨張差によってクラック等が生じるやすくなる。

しかしながら、このように、一対の接続電極３の側面３ａ間の間隔が狭くなっても、側面３ａ間の間隔を一方の主面側よりも他方の主面側の方が大きくなるように設けることによって、接続電極３の熱膨張が絶縁基体２よって抑制されるので、接続電極３の下側の領域におけるクラック等の発生が抑制されるとともに、接続電極３が絶縁基体２に埋め込まれているので放熱性を向上させることができる。

また、図１（ｂ）では、一対の接続電極３は、内側に位置する側面３ａだけでなく、外側に位置する側面３ｂも一方の主面２ｂに対して傾くように設けることができる。このように、一対の接続電極３は、外側の側面３ｂを一方の主面２ｂに対して傾くように設けることで、側面３ｂの面積が大きくなり、側面３ｂにかかる応力が抑制されるので、側面３ｂと絶縁基体２の側面との距離を短くすることができる。これによって、一対の接続電極３は、面積を広くすることができるので、絶縁基体２の放熱性をさらに向上させることができる。

また、接続電極３は、短手方向の長さＸと同様に長手方向の長さＹが絶縁基体２の厚み方向で他方の主面２ｃに向かって漸次小さくなるように側面が一方の主面２ｂに対して傾くように設けられていてもよい。

また、半導体素子搭載用基板１は、図２に示すように、側面３ａ間の間隔が一方の主面２ｂ側から他方の主面２ｃ側に向かって漸次拡がるように、側面３Ａが曲面を有するような形状であってもよい。このような構成にすることによって、接続電極３は、側面３Ａの下側が曲面を有しているので、側面３ａの下側の領域に応力が集中しにくい構造、すなわち、下側の領域で応力が分散されやすい構造にすることができる。

したがって、接続電極３Ａは、側面３ａが曲面形状を有しており、接続電極３の熱膨張によって発生する応力がさらに集中しにくくなるので、半導体素子搭載用基板１は、絶縁基体２内でのクラック等の発生をさらに抑制することができる。また、接続電極３は、側面３ａの下側の領域で応力が集中しないようにするために、側面３ａの曲面部分の曲率半径Ｒを、例えば、０．０２５（ｍｍ）〜０．１（ｍｍ）にすることが好ましい。

また、半導体素子搭載用基板１は、接続電極３Ｂが、図３（ａ）に示すように、側面３
ａに凹凸部を有するような形状であってもよい。

半導体素子搭載用基板１では、接続電極３が絶縁基体２内に埋め込まれているので、絶族電極３は、横方向（Ｘ方向またはＹ方向）の熱膨張が抑制されるが、縦方向（Ｚ方向）の熱膨張が生じやすくなる。

しかしながら、接続電極３Ｂは、側面３ａに凹凸部を有しているので、この凹凸部によって接続電極３が拘束されることになり、半導体素子搭載用基板１は、接続電極３の縦方向（Ｚ方向）の熱膨張が抑制される。

このように、接続電極３の縦方向の熱膨張が抑制されることによって、接続電極３と半導体素子６との接合部は、熱膨張による上下方向（Ｚ方向）の変動が抑制されるので、半導体素子搭載用基板１は、半導体素子６にかかる応力を低減することができる。これによって、半導体装置１０は、半導体素子６の破壊等が抑制される。

また、半導体素子搭載用基板１では、接続電極３Ｃは、図３（ｂ）に示すように、側面３ａ間の間隔が絶縁基体２の一方の主面側よりも他方の主面側の方が大きくなるように設けられるとともに、側面３ａの中央部の側面３ａ間の間隔が一方主面側よりも小さくなるように設けられていてもよい。

したがって、図３（ｂ）に示すように、一対の接続電極３Ｃは、中央部の側面３ａ間の間隔Ｘ１が、Ｘ１＜Ｌ１＜Ｌ２の関係になるように絶縁基体２内に対向するように設けられている。このように、一対の接続電極３Ｃは、中央部の側面３ａ間の間隔Ｘ１が狭くなるように設けられているので、この一対の接続電極３の中央部の領域で接続電極３の縦方向の熱膨張を抑制することができる。

このように、接続電極３Ｃは、縦方向（Ｚ方向）の熱膨張が中央部の側面３ａ間の間隔Ｘ１の領域で抑制されているので、間隔Ｌ１を小さくすることができる。また、接続電極３Ｃは、間隔Ｌ１を小さくすることによって、微細配線化が可能となり、さらに、接続電極３Ｃの面積を拡げることができるので、放熱性を向上させることができる。

また、半導体素子搭載用基板１では、図４（ａ）に示すように、接続電極３は、四隅の領域Ｒにおいて熱膨張による応力が大きくなりやすい。これは、接続電極３は、平面視で長方形状を有しており、特に、対角方向が中心からの距離が遠くなるので、熱膨張による伸び量が大きくなることによる。なお、領域Ｒは、図４（ａ）および図４（ｂ）において、一点鎖線で囲まれた領域である。

半導体素子搭載用基板１０Ａでは、図４（ｂ）に示すように、一対の接続電極３Ｄは、平面視において接続電極３Ｄの長手方向（Ｙ方向）の両端部の一部がそれぞれ絶縁基体２の縁部まで延在されており、この延在部が絶縁基体２の側面から露出している。すなわち、接続電極３Ｄの長手方向（Ｙ方向）の両端部の一部は、接続電極３Ｄの短手方向（Ｘ方向）に延在しており、絶縁基体２の側面から露出している。

このように、領域Ｒの横方向の接続電極３Ｄの一部が絶縁基体２の縁部まで延在するように設けられており、接続電極３Ｄは、この延在部が絶縁基体２の側面から露出しているので、領域Ｒの横方向の応力を開放することで領域Ｒの応力を低減することができる。したがって、半導体素子搭載用基板１０Ａは、領域Ｒにおけるクラック等の発生をさらに抑制することができる。

また、接続電極３、３Ａ、３Ｂおよび３Ｃにおいても、接続電極３の長手方向（Ｙ方向
）の両端部の一部がそれぞれ絶縁基体２の縁部まで延在していてもよい。すなわち、接続電極Ｄと同様な構成は、接続電極３、３Ａ、３Ｂおよび３Ｃにおいても適用可能である。

ここで、半導体素子搭載用基板１の製造方法についての一例を説明する。

絶縁基体２は、主成分が酸化アルミニウム（Ａｌ_２Ｏ_３）である酸化アルミニウム質焼結体からなる場合には、Ａｌ_２Ｏ_３の粉末に焼結助材としてシリカ（ＳｉＯ_２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次に、これらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法を用いてのセラミックグリーンシートを得る。その後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中において約１３００（℃）〜１６００（℃）の温度で焼成することによって製作される。

例えば、絶縁基体２の内部に内部配線４を形成する場合には、セラミックグリーンシート（以下、第１のセラミックグリーンシートという）に、内部配線４用の貫通孔を形成して、貫通孔に内部配線４用の金属ペーストを充填する。また、絶縁基体２の下面に外部接続端子５を形成する場合には、スクリーン印刷法等の厚膜法を用いて、内部配線４用の金属ペーストが充填された第１のセラミックグリーンシートの下面に外部接続端子５用の金属ペーストを所定のパターンとなるように塗布する。

また、絶縁基体２に接続電極３を形成する場合には、セラミックグリーンシート（以下、第２のセラミックグリーンシートという）に打ち抜き金型等を用いた孔加工方法により枠部を有する枠状体を形成する。なお、接続電極３は、枠状体の枠部の内部（開口部）に形成されることによって絶縁基体２内に埋め込まれることになる。

そして、第１のセラミックグリーンシートと第２のセラミックグリーンシートとを積層して積層体を形成した後、接続電極３の側面３ａまたは側面３ｂが所定の形状となるように、第１のセラミックグリーンシートの枠部に金型等を用いて押し当てて成形加工を行ない、その後積層体を焼成する。そして、積層体の開口部に電解めっき用の下地層となるチタン等の金属材料を蒸着して、このチタン層等上に銅めっき処理を行なって、接続電極３となる銅を絶縁基体２内に埋め込むように設ける。このようにして、接続電極３は絶縁基体２内に設けられることになる。また、半導体素子６との接合のため、接続電極３の銅に、ニッケルめっき、金めっき等を順次行なって表面層を形成する。

本発明は、上述した実施の形態に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。

１ 半導体素子搭載用基板
２ 絶縁基体
２ａ 搭載部
３ 接続電極
３ａ、３ｂ 側面
４ 内部配線
５ 外部接続端子
６ 半導体素子
６ａ 電極
７ バンプ
１０、１０Ａ 半導体装置

Claims (5)

1. 一方の主面に半導体素子の搭載部を有する絶縁基体と、
   前記絶縁基体内に埋め込まれて表面が前記絶縁基体の前記一方の主面に露出しており、平面視で前記搭載部に重なるとともに互いに対向するように設けられた、前記半導体素子の電極に電気的に接続される板状体の一対の接続電極と、
   該接続電極に電気的に接続される外部接続端子とを備えており、
   前記一対の接続電極は、前記絶縁基体内で側面が互いに対向しており、該側面間の間隔が、前記一方の主面側よりも前記他方の主面側の方が大きくなるように設けられていることを特徴とする半導体素子搭載用基板。
2. 前記側面間の間隔が、前記一方の主面側から前記他方の主面側に向かって漸次拡がっていることを特徴とする請求項１に記載の半導体素子搭載用基板。
3. 前記側面は曲面を有していることを特徴とする請求項１または請求項２に記載の半導体素子搭載用基板。
4. 前記側面は凹凸部を有していることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体素子搭載用基板。
5. 請求項１乃至請求項４のいずれかに記載の半導体素子搭載用基板と、
   該半導体素子搭載用基板に搭載された半導体素子とを備えていることを特徴とする半導体装置。
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   

Images