WO2013118800A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2013118800A1
WO2013118800A1 PCT/JP2013/052800 JP2013052800W WO2013118800A1 WO 2013118800 A1 WO2013118800 A1 WO 2013118800A1 JP 2013052800 W JP2013052800 W JP 2013052800W WO 2013118800 A1 WO2013118800 A1 WO 2013118800A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor laser
chip
layer
diamond layer
semiconductor
Prior art date
Application number
PCT/JP2013/052800
Other languages
English (en)
French (fr)
Inventor
佐藤　弘人
晃彦 杉谷
Original Assignee
ウシオ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウシオ電機株式会社 filed Critical ウシオ電機株式会社
Publication of WO2013118800A1 publication Critical patent/WO2013118800A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02484—Sapphire or diamond heat spreaders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC

Definitions

  • the present invention relates to a semiconductor device in which a chip having a plurality of semiconductor laser elements is provided in a submount structure.
  • Patent Document 1 discloses a semiconductor laser device in which a semiconductor laser element is provided on a submount structure made of diamond via a wetting layer, a barrier layer, and a conforming layer.
  • Patent Document 2 discloses a semiconductor laser device in which a semiconductor laser device is provided on two submount structures made of diamond and arranged adjacent to each other.
  • diamond has a large difference in linear thermal expansion coefficient with respect to the linear thermal expansion coefficient of a material constituting the semiconductor laser element, for example, a GaAs compound. Therefore, in the manufacturing process of the semiconductor laser device, a large thermal strain is generated in the chip due to heating when the chip is bonded to the submount by, for example, AuSn solder.
  • the chip receives a thermal history due to heat generation of the semiconductor laser element when the semiconductor laser device is used, and the chip has a large thermal strain due to the difference in thermal expansion amount and thermal contraction amount of the chip and the diamond layer. appear. There is a problem that cracks occur in the chip due to these thermal strains.
  • the present invention has been made on the basis of the circumstances as described above, and an object of the present invention is to be able to dissipate the heat generated by the semiconductor laser element with high efficiency and to suppress thermal strain generated in the chip.
  • An object of the present invention is to provide a semiconductor device capable of performing
  • a semiconductor device of the present invention is a semiconductor device in which a chip having a plurality of semiconductor laser elements is provided in a submount structure,
  • the submount structure includes a base and a diamond layer formed on the surface of the base and divided into a number of support elements along the surface of the base.
  • the tip is fixed on the diamond layer.
  • the base in the submount structure is made of a material having a linear thermal expansion coefficient that is the same as or close to the linear thermal expansion coefficient of the material constituting the chip.
  • the chip is a long one in which a plurality of semiconductor laser elements are arranged in one direction,
  • Each of the support elements in the diamond layer is preferably formed so as to be aligned along the longitudinal direction of the chip.
  • Each of the support elements in the diamond layer is preferably formed corresponding to each of the semiconductor laser elements so that one semiconductor laser element in the chip is positioned on the support element.
  • the semiconductor device of the present invention since the diamond layer having high thermal conductivity is formed on the submount and the chip is fixed on the diamond layer, the heat generated by the semiconductor laser element can be radiated with high efficiency. Can do. Moreover, the diamond layer is divided into a number of support elements along the surface of the substrate. For this reason, even when the chip and the diamond layer receive a thermal history due to heating when the chip is bonded to the submount, the amount of thermal expansion and contraction in the surface direction of each support element of the diamond layer is reduced. Alternatively, even when the chip and the diamond layer receive a thermal history due to heat generation of the semiconductor laser element when the semiconductor device is used, the amount of thermal expansion and contraction in the surface direction in each of the support elements of the diamond layer is reduced. . Therefore, thermal strain generated in the chip can be suppressed.
  • FIG. 2 is a plan view of the semiconductor laser device shown in FIG. 1.
  • FIG. 3 is a cross-sectional view of the semiconductor laser device shown in FIG. 2 along AA.
  • FIG. 4 is an explanatory cross-sectional view showing an enlarged portion surrounded by a broken line B in FIG. 3.
  • (A) is a curve diagram showing the distribution along the line passing through the central position of the semiconductor laser element of the residual stress generated on the chip surface in the embodiment, and (b) is generated on the chip surface in the embodiment. It is a curve figure which shows distribution along the line which passes along the boundary position between the semiconductor laser elements of the residual stress to do.
  • (A) is a curve diagram showing the temperature distribution in the thickness direction passing through the active layer at the time of light emission of the semiconductor laser device, and (b) is a curve diagram showing the temperature distribution in the surface direction on the surface of the semiconductor laser device.
  • FIG. 1 is a perspective view showing the configuration of an example of a semiconductor laser device according to the present invention.
  • FIG. 2 is a plan view of the semiconductor laser device shown in FIG. 3 is a cross-sectional view taken along the line AA of the semiconductor laser device shown in FIG.
  • FIG. 4 is an explanatory cross-sectional view showing an enlarged portion surrounded by a broken line B in FIG.
  • This semiconductor laser device is configured by arranging a chip 10 having a plurality of semiconductor laser elements 15 on a submount structure 20.
  • the chip 10 is a long one in which a plurality of semiconductor laser elements 15 each having an active layer 16 made of a GaAs compound are connected in a line.
  • a plurality of light extraction portions 11 for extracting laser light emitted from the semiconductor laser element 15 to the outside correspond to each of the semiconductor laser elements 15 along the longitudinal direction of the chip 10. Are formed in a row.
  • the submount structure 20 has a rectangular plate-like base body 21, and a large number of the base body 21 is provided along the surface of the base body 21 via a lower bonding layer 22 made of AuGe eutectic solder.
  • a diamond layer 25 divided into support elements 26 is formed.
  • the diamond layer 25 in the illustrated example is divided along the longitudinal direction of the chip 10 so as to correspond to each of the semiconductor laser elements 15 in the chip 10, so that a plurality of diamond layers 25 extend in a direction perpendicular to the longitudinal direction of the chip 10.
  • the support element 26 is formed and arranged along the longitudinal direction of the chip 10.
  • a first metal layer 27 is formed in the central region and one end side region of the surface of each support element 26 in the diamond layer 25, and a second metal layer 28 is formed in the other end side region of the surface of each support element 26.
  • the first metal layer 27 is formed so as to be electrically insulated from the first metal layer 27.
  • the chip 10 is arranged on the first metal layer 27 so that one semiconductor laser element 15 is positioned on one support element 26.
  • the chip 10 has the first bonding layer 29 made of AuSn eutectic solder in a state where one electrode (not shown) of each semiconductor laser element 15 is electrically connected to the first metal layer 27. Bonded on the metal layer 27. Thereby, the chip 10 is fixed on the diamond layer 25 via the first metal layer 27 and the upper bonding layer 29.
  • the other electrode (not shown) of each semiconductor laser element 15 in the chip 10 is electrically connected to the second electrode layer 28 via a bonding wire 17 made of, for example, gold.
  • a metal material such as copper, tungsten, or an alloy thereof can be used.
  • a material having a linear thermal expansion coefficient whose difference from the linear thermal expansion coefficient of the material constituting the chip 10 is ⁇ 2 ⁇ 10 ⁇ 6 K ⁇ 1 .
  • Specific examples thereof include a copper tungsten alloy having a copper to tungsten ratio of 10:90.
  • the thickness of the base 21 is, for example, 0.1 to 0.5 mm.
  • the thickness of the diamond layer 25 is preferably 0.1 to 0.5 mm, and the distance between the support elements 26 in the diamond layer 25 is preferably 0.01 to 0.03 mm.
  • a plate material having a required thickness made of diamond is adhered to the surface of the base 21 by the lower bonding layer 22, or directly formed on the surface of the base 21 by a chemical vapor deposition (CVD) method. (In this case, the lower bonding layer 22 is not necessary).
  • Gold, aluminum, or the like can be used as the metal material constituting the first metal layer 27 and the second metal layer 28.
  • the thicknesses of the first metal layer 27 and the second metal layer 28 are 3 to 7 ⁇ m, respectively.
  • a diamond layer that is not divided is formed on the substrate 21, and then the diamond layer is cut by laser processing using, for example, a YAG laser or the like.
  • the method of dividing into 26 is mentioned. Further, when a chemical vapor deposition (CVD) method is used as a method for forming the diamond layer 25, by arranging a mask covering a region located between the support elements 26 on the surface of the substrate 21, A diamond layer 25 divided into a number of support elements 26 can be formed directly on the surface of the substrate 21.
  • CVD chemical vapor deposition
  • the first metal layer is formed on the undivided diamond layer 25.
  • these metal layers are cut together with the diamond layer by laser processing, whereby the first metal layer 27, the second metal A method of forming the layer 28 and the upper bonding layer 29 may be mentioned.
  • the diamond layer 25 divided into a large number of support elements 26 is formed along the surface of the substrate 21, the first metal layer 27, the second metal layer 28, and the upper bonding layer 29 are formed on each support element 26. The method of forming is mentioned.
  • a voltage is applied between the first metal layer 27 and the second metal layer 28 in the submount structure 20 to supply a current to each semiconductor laser element 15 in the chip 10.
  • the active layer 16 of the semiconductor laser element 15 emits light and is emitted from the light extraction unit 11 to the outside.
  • the diamond layer 25 having high thermal conductivity is formed on the submount 20. Further, it is fixed on the diamond layer 25 through a first metal layer 27 and an upper bonding layer 29. For this reason, it is possible to dissipate the heat generated by the semiconductor serther element 15 with high efficiency. Moreover, the diamond layer 25 is divided into a number of support elements 26 along the surface of the substrate 21. For this reason, even when the chip 10 and the diamond layer 25 receive a thermal history due to heating when the chip 10 is bonded to the submount 20 or due to heat generation of the semiconductor laser element 15 when the semiconductor laser device is used, it is supported. The amount of thermal expansion and contraction in the surface direction of each element 26 is reduced. Therefore, thermal strain generated in the chip 10 can be suppressed.
  • the embodiment of the semiconductor device of the present invention has been described by taking as an example the case of implementation as a semiconductor laser device, but the present invention is not limited to the semiconductor laser device.
  • the present invention can be applied to a semiconductor device including an LED as a semiconductor light emitting element and a semiconductor device including a power semiconductor element such as a power MOSFET or IGBT. Therefore, the semiconductor laser element in the present invention is defined to include a laser element made of a semiconductor that emits laser light, a semiconductor light emitting element, and a power semiconductor element.
  • a chip having a size of 1 mm ⁇ 3.28 mm ⁇ 0.074 mm is prepared by connecting a plurality of semiconductor laser elements each having an active layer made of a GaAs compound in a line.
  • This chip is placed on the upper bonding layer in the submount composite, heated to 320 ° C. to melt the upper bonding layer, and then cooled to room temperature to solidify the upper bonding layer.
  • the chip was fixed on the upper bonding layer, and one electrode of each semiconductor laser element in the chip was electrically connected to the first electrode layer via the upper bonding layer.
  • the other electrode of each semiconductor laser element in the chip was electrically connected to the second electrode layer by a bonding wire made of gold.
  • Table 1 shows the material, density, linear thermal expansion coefficient, and thermal conductivity of each member in the semiconductor laser device.
  • FIG. 5A is a curve diagram showing the distribution of the residual stress generated on the surface of the chip along the line passing through the central position of the semiconductor laser device
  • FIG. 5B is the curve of the residual stress generated on the surface of the chip.
  • 4 is a curve diagram showing a distribution along a line passing through a boundary position between semiconductor laser elements, where the vertical axis indicates the value of the maximum principal stress, and the horizontal axis indicates a position in a direction perpendicular to the longitudinal direction of the chip.
  • a broken line C in (a) indicates a region where the active layer in the semiconductor laser element is located.
  • the semiconductor laser device according to Example 1 has a central position of the semiconductor laser element and a boundary position between the semiconductor laser elements as compared with the semiconductor laser device according to Comparative Example 1. It is understood that the residual stress is small in both cases.
  • FIG. 6A is a curve diagram showing the temperature distribution in the thickness direction passing through the active layer during light emission of the semiconductor laser element
  • FIG. 6B is a curve showing the temperature distribution in the surface direction on the surface of the semiconductor laser element.
  • the vertical axis represents the temperature value
  • the horizontal axis in (a) represents the position in the thickness direction of the semiconductor laser device
  • the horizontal axis in (b) represents the longitudinal direction of the chip on the surface of the semiconductor laser element. Indicates the position in the vertical direction.
  • the temperature distribution of the semiconductor laser device according to Example 1 is equivalent to that of the semiconductor laser device according to Comparative Example 1. Therefore, according to the semiconductor laser device according to Example 1, It is understood that the heat generated by the semiconductor laser element is dissipated with the same efficiency as that of a semiconductor laser device having an undivided diamond layer.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　半導体レーザ素子の発熱を高い効率で放熱することができ、しかも、チップに発生する熱歪を抑制することができる半導体装置を提供する。　本発明の半導体装置は、複数の半導体レーザ素子を有するチップがサブマウント構造体に設けられてなる半導体装置であって、前記サブマウント構造体は、基体と、この基体の表面に形成された、当該基体の表面に沿って多数の支持要素に分割されたダイヤモンド層とを有してなり、前記チップが前記ダイヤモンド層上に固定されていることを特徴とする。

Description

半導体装置
　本発明は、複数の半導体レーザ素子を有するチップがサブマウント構造体に設けられてなる半導体装置に関するものである。
　半導体装置においては、その使用時に半導体レーザ素子に発熱が生じ、この発熱による温度変化によって、当該半導体レーザ素子の特性が変化する。例えば半導体レーザ素子においては、温度変化によって、発振波長が変化したり発光強度が変化したりする。そして、半導体レーザ装置においては、その使用時に半導体レーザ素子に生じる発熱を高い効率で放熱するために、当該半導体レーザ素子が搭載されるサブマウント構造体を構成する材料として、熱伝導率の高い材料例えばダイヤモンドを用いる技術が知られている。例えば特許文献１には、ダイヤモンドよりなるサブマウント構造体上に、湿潤層、障壁層および適合層を介して、半導体レーザ素子が設けられてなる半導体レーザ装置が開示されている。また、特許文献２には、互いに隣接して配置された、ダイヤモンドよりなる２つのサブマウント構造体上に、半導体レーザ装置が設けられてなる半導体レーザ装置が開示されている。
特開平８－２１３７１３号公報 特開２００３－８６８７９号公報
　しかしながら、ダイヤモンドは、その線熱膨張係数が半導体レーザ素子を構成する材料、例えばＧａＡｓ系化合物の線熱膨張係数に対して差が大きいものである。そのため、半導体レーザ装置の製造工程において、例えばＡｕＳｎハンダによってチップをサブマウントに接合する際の加熱によって、当該チップには大きな熱歪が発生する。または、半導体レーザ装置を使用した際の半導体レーザ素子の発熱により熱履歴を受け、チップおよびダイヤモンド層の各々の熱膨張量および熱収縮量の差に起因して、当該チップには大きな熱歪が発生する。これらの熱歪により、チップにクラックが生じる、という問題がある。
　本発明は、以上のような事情に基づいてなされたものであって、その目的は、半導体レーザ素子の発熱を高い効率で放熱することができ、しかも、チップに発生する熱歪を抑制することができる半導体装置を提供することにある。
　本発明の半導体装置は、複数の半導体レーザ素子を有するチップがサブマウント構造体に設けられてなる半導体装置であって、
　前記サブマウント構造体は、基体と、この基体の表面に形成された、当該基体の表面に沿って多数の支持要素に分割されたダイヤモンド層とを有してなり、
　前記チップが前記ダイヤモンド層上に固定されていることを特徴とする。
　本発明の半導体装置においては、前記サブマウント構造体における基体は、前記チップを構成する材料の線熱膨張係数と同一または近似する線熱膨張係数を有する材料よりなることが好ましい。
　また、前記チップは、複数の半導体レーザ素子が一方向に並ぶよう配置された長尺なものであり、
　前記ダイヤモンド層における支持要素の各々は、前記チップの長手方向に沿って並ぶよう形成されていることが好ましい。
　また、前記ダイヤモンド層における支持要素の各々は、当該支持要素上に前記チップにおける一つの半導体レーザ素子が位置するよう当該半導体レーザ素子の各々に対応して形成されていることが好ましい。
　本発明の半導体装置によれば、サブマウントに熱伝導率の高いダイヤモンド層が形成されており、当該ダイヤモンド層上にチップが固定されているため、半導体レーザ素子の発熱を高い効率で放熱することができる。しかも、ダイヤモンド層は、基体の表面に沿って多数の支持要素に分割されている。このため、チップをサブマウントに接合する際の加熱によって、チップおよびダイヤモンド層が熱履歴を受けた場合でも、ダイヤモンド層の支持要素の各々における面方向の熱膨張量および熱収縮量が小さくなる。或いは、半導体装置を使用した際の半導体レーザ素子の発熱によって、チップおよびダイヤモンド層が熱履歴を受けた場合でも、ダイヤモンド層の支持要素の各々における面方向の熱膨張量および熱収縮量が小さくなる。従って、チップに発生する熱歪を抑制することができる。
本発明に係る半導体レーザ装置の一例における構成を示す斜視図である。 図１に示す半導体レーザ装置の平面図である。 図２に示す半導体レーザ装置のＡ－Ａ断面図である。 図３において、破線Ｂで囲まれた部分を拡大して示す説明用断面図である。 （ａ）は、実施例において、チップの表面に発生する残留応力の半導体レーザ素子の中央位置を通る線に沿った分布を示す曲線図、（ｂ）は、実施例において、チップの表面に発生する残留応力の半導体レーザ素子間の境界位置を通る線に沿った分布を示す曲線図である。 （ａ）は、半導体レーザ素子の発光時における活性層を通過する厚み方向の温度分布を示す曲線図、（ｂ）は、半導体レーザ素子の表面における面方向の温度分布を示す曲線図である。
　以下、本発明の半導体装置の実施の形態について、半導体レーザ装置として実施した場合を例に挙げて説明する。
　図１は、本発明に係る半導体レーザ装置の一例における構成を示す斜視図である。図２は、図１に示す半導体レーザ装置の平面図である。図３は、図２に示す半導体レーザ装置のＡ－Ａ断面図である。図４は、図３において、破線Ｂで囲まれた部分を拡大して示す説明用断面図である。
　この半導体レーザ装置は、複数の半導体レーザ素子１５を有するチップ１０がサブマウント構造体２０上に配置されて構成されている。
　チップ１０は、それぞれＧａＡｓ系化合物よりなる活性層１６を有する複数の半導体レーザ素子１５が一列に並んだ状態で連結されてなる長尺なものである。このチップ１０の表面には、半導体レーザ素子１５から放射されるレーザ光を外部に取り出すための複数の光取り出し部１１が、半導体レーザ素子１５の各々に対応して、チップ１０の長手方向に沿って一列に並ぶよう形成されている。
　サブマウント構造体２０は、矩形の板状の基体２１を有し、この基体２１の表面には、ＡｕＧｅ共晶ハンダよりなる下側接合層２２を介して、当該基体２１の表面に沿って多数の支持要素２６に分割されたダイヤモンド層２５が形成されている。図示の例のダイヤモンド層２５は、チップ１０の長手方向に沿って当該チップ１０における半導体レーザ素子１５の各々に対応して分割されることにより、チップ１０の長手方向と垂直な方向に伸びる複数の支持要素２６が、当該チップ１０の長手方向に沿って並ぶよう形成されて構成されている。
　このダイヤモンド層２５における各支持要素２６の表面の中央領域および一端側領域には、第１金属層２７が形成され、各支持要素２６の表面の他端側領域には、第２金属層２８が第１金属層２７から離間して電気的に絶縁された状態で形成されている。
　そして、チップ１０は、第１金属層２７上に、一つの半導体レーザ素子１５が一つの支持要素２６上に位置するよう配置されている。また、チップ１０は、ＡｕＳｎ共晶ハンダよりなる上側接合層２９によって、各半導体レーザ素子１５の一方の電極（図示省略）が第１金属層２７に電気的に接続された状態で、当該第１金属層２７上に接合されている。これにより、チップ１０がダイヤモンド層２５上に第１金属層２７および上側接合層２９を介して固定されている。また、チップ１０における各半導体レーザ素子１５の他方の電極（図示省略）は、例えば金よりなるボンディングワイヤー１７を介して第２電極層２８に電気的に接続されている。
　サブマウント構造体２０における基体２１を構成する材料としては、銅、タングステンまたはそれらの合金などの金属材料を用いることができる。しかし、チップ１０を構成する材料の線熱膨張係数との差が±２×１０-6Ｋ-1である線熱膨張係数を有する材料を用いることが好ましい。その具体例としては、銅とタングステンとの比率が１０：９０の銅タングステン合金が挙げられる。
　また、基体２１の厚みは、例えば０．１～０．５ｍｍである。
　ダイヤモンド層２５の厚みは、０．１～０．５ｍｍであることが好ましく、ダイヤモンド層２５における各支持要素２６間の離間距離は、０．０１～０．０３ｍｍであることが好ましい。
　ダイヤモンド層２５を形成する方法としては、ダイヤモンドよりなる所要の厚みの板材を下側接合層２２によって基体２１の表面に接着する方法、化学気相成長（ＣＶＤ）法によって基体２１の表面に直接形成する方法（この場合には、下側接合層２２は不要となる。）、などが挙げられる。
　第１金属層２７および第２金属層２８を構成する金属材料としては、金、アルミニウムなどを用いることができる。
　また、第１金属層２７および第２金属層２８の厚みは、それぞれ３～７μｍである。
　ダイヤモンド層２５を多数の支持要素２６に分割する方法としては、基体２１上に分割されていないダイヤモンド層を形成した後、当該ダイヤモンド層を例えばＹＡＧレーザ等によるレーザ加工によって切断して多数の支持要素２６に分割する方法が挙げられる。また、ダイヤモンド層２５を形成する方法として化学気相成長（ＣＶＤ）法を利用する場合には、基体２１の表面に各支持要素２６の間に位置される領域を覆うマスクを配置することにより、多数の支持要素２６に分割されたダイヤモンド層２５を基体２１の表面に直接形成することができる。
　また、ダイヤモンド層２５の各支持要素２６上に、第１金属層２７、第２金属層２８および上側接合層２９を形成する方法としては、分割されていないダイヤモンド層２５上に、第１金属層２７、第２金属層２８および上側接合層２９を形成するための金属層を形成した後、これらの金属層を、レーザ加工によってダイヤモンド層と共に切断することにより、第１金属層２７、第２金属層２８および上側接合層２９を形成する方法が挙げられる。または、基体２１の表面に沿って多数の支持要素２６に分割されたダイヤモンド層２５を形成した後、各支持要素２６上に、第１金属層２７、第２金属層２８および上側接合層２９を形成する方法が挙げられる。
　上記の半導体レーザ装置においては、サブマウント構造体２０における第１金属層２７と第２金属層２８との間に電圧を印加してチップ１０における各半導体レーザ素子１５に電流を供給することによって、当該半導体レーザ素子１５の活性層１６が発光し、光取り出し部１１から外部に出射される。
　このような半導体レーザ装置によれば、サブマウント２０に熱伝導率の高いダイヤモンド層２５が形成されている。また、当該ダイヤモンド層２５上に第１金属層２７および上側接合層２９を介して固定されている。このため、半導体サーザ素子１５の発熱を高い効率で放熱することができる。しかも、ダイヤモンド層２５が基体２１の表面に沿って多数の支持要素２６に分割されている。このため、チップ１０をサブマウント２０に接合する際の加熱によって、或いは半導体レーザ装置を使用した際の半導体レーザ素子１５の発熱によって、チップ１０およびダイヤモンド層２５が熱履歴を受けた場合でも、支持要素２６の各々における面方向の熱膨張量および熱収縮量が小さくなる。従って、チップ１０に発生する熱歪を抑制することができる。
　以上、本発明の半導体装置の実施の形態について、半導体レーザ装置として実施した場合を例に挙げて説明したが、本発明は、半導体レーザ装置に限定されない。例えば半導体発光素子としてＬＥＤを備えた半導体装置、パワーＭＯＳＦＥＴやＩＧＢＴなどのパワー半導体素子を備えた半導体装置に本発明を適用することができる。そこで、本発明における半導体レーザ素子とは、レーザ光を放射する半導体から成るレーザ素子、半導体発光素子、パワー半導体素子を含めるものと定義する。
　以下、本発明の半導体装置の具体的な実施例について説明するが、本発明は下記の実施例に限定されるものではない。
〈実施例１〉
　図１～図４に示す構成に従い、下記の仕様のサブマウント構造体を作製した。
［基体（２１）］
　材質：銅とタングステンとの比率が１０：９０の銅タングステン合金（線熱膨張係数：６．４×１０-6Ｋ-1），寸法：３．５ｍｍ×３．２８ｍｍ×０．３ｍｍ
［下側接合層（２２）］
　材質：金とゲルマニウムとの比率が８０：２０のＡｕＧｅ共晶ハンダ
［ダイヤモンド層（２５）］
　支持要素の数：１０
　支持要素（２６）の寸法：３．５ｍｍ×０．３０８ｍｍ×０．４ｍｍ
　支持要素（２６）間の離間距離：０．０２ｍｍ
［第１電極層（２７）］
　材質：金，寸法：２．１５ｍｍ×０．３０８ｍｍ×０．００５ｍｍ
［第２電極層（２８）］
　材質：金，寸法：１．１２ｍｍ×０．３０８ｍｍ×０．００５ｍｍ
［上側接合層（２９）］
　材質：金とスズとの比率が８０：２０のＡｕＳｎ共晶ハンダ，寸法：１．３５ｍｍ×０．３０８ｍｍ×０．００６ｍｍ
　それぞれＧａＡｓ系化合物よりなる活性層を有する複数の半導体レーザ素子が一列に並んだ状態で連結されてなる、寸法が１ｍｍ×３．２８ｍｍ×０．０７４ｍｍのチップを用意する。このチップを上記のサブマウント複合体における上側接合層上に配置し、３２０℃に加熱して上側接合層を溶融した後、常温まで冷却して上側接合層を固化する。これにより、チップを上側接合層上に固定すると共に、当該チップにおける各半導体レーザ素子の一方の電極を上側接合層を介して第１電極層に電気的に接続した。次いで、金よりなるボンディングワイヤーによって、チップにおける各半導体レーザ素子の他方の電極を第２電極層に電気的に接続した。このようにして、半導体レーザ装置を作製した。
　以上において、半導体レーザ装置における各部材の材質、密度、線熱膨張係数および熱伝導率を、下記表１に示す。
Figure JPOXMLDOC01-appb-T000001
〈比較例１〉
　ダイヤモンド層を分割しなかったこと以外は実施例１と同様にして、サブマウント構造体を作製し、半導体レーザ装置を作製した。
〔評価〕
（１）残留応力
　実施例１および比較例１に係る半導体レーザ装置について、２８０℃においてチップが上側接合層に固定されると共に応力がゼロとなり、その後、温度が－４０℃まで均一に冷却されたと仮定し、チップにおける端から数えて５つ目の半導体レーザ素子の中央位置におけるチップの長手方向に垂直な断面、および端から数えて５つ目の半導体レーザ素子と６つ目の半導体レーザ素子との境界位置の断面の各々に発生する残留応力の分布（チップの長手方向と垂直な方向の分布）を有限要素法によって計算した。結果を図５に示す。
　図５において、（ａ）は、チップの表面に発生する残留応力の半導体レーザ素子の中央位置を通る線に沿った分布を示す曲線図、（ｂ）は、チップの表面に発生する残留応力の半導体レーザ素子間の境界位置を通る線に沿った分布を示す曲線図であり、それぞれ縦軸は最大主応力の値、横軸はチップの長手方向と垂直な方向の位置を示す。また、（ａ）の破線Ｃは、半導体レーザ素子における活性層が位置する領域を示す。
　図５に示す結果から明らかなように、実施例１に係る半導体レーザ装置によれば、比較例１に係る半導体レーザ装置に比較して、半導体レーザ素子の中央位置および半導体レーザ素子間の境界位置のいずれにおいても残留応力が小さいことが理解される。
（２）発光時の温度分布
　実施例１および比較例１に係る半導体レーザ装置について、チップにおける１つの活性層に１Ｗの発熱があり、基体の下面温度が２２℃に保持されているものと仮定し、半導体レーザ素子の発光時における活性層を通過する厚み方向の温度分布および半導体レーザ素子の表面における面方向（チップの長手方向と垂直な方向）の温度分布を有限要素法によって計算した。結果を図６に示す。
　図６において、（ａ）は、半導体レーザ素子の発光時における活性層を通過する厚み方向の温度分布を示す曲線図、（ｂ）は、半導体レーザ素子の表面における面方向の温度分布を示す曲線図であり、それぞれ縦軸は温度の値、（ａ）の横軸は、半導体レーザ装置の厚み方向の位置を示し、（ｂ）の横軸は、半導体レーザ素子の表面におけるチップの長手方向と垂直な方向の位置を示す。
　図６に示す結果から明らかなように、実施例１に係る半導体レーザ装置の温度分布は、比較例１に係る半導体レーザ装置と同等であり、従って、実施例１に係る半導体レーザ装置によれば、半導体レーザ素子の発熱が、分割されていないダイヤモンド層を有する半導体レーザ装置と同等の効率で放熱されることが理解される。
（３）光出力特性
　実施例１および比較例１に係る半導体レーザ装置について、電流－光出力特性を測定したところ、両者は同等の特性を示した。このことから、実施例１に係る半導体レーザ装置によれば、半導体レーザ素子のジャンクション温度の上昇が抑制され、半導体レーザ素子の発熱が、分割されていないダイヤモンド層を有する半導体レーザ装置と同等の効率で放熱されることが理解される。
１０　チップ
１１　光取り出し部
１５　半導体レーザ素子
１６　活性層
１７　ボンディングワイヤー
２０　サブマウント構造体
２１　基体
２２　下側接合層
２５　ダイヤモンド層
２６　支持要素
２７　第１金属層
２８　第２金属層
２９　上側接合層

Claims (4)

  1. 　複数の半導体レーザ素子を有するチップがサブマウント構造体に設けられてなる半導体装置であって、
    　前記サブマウント構造体は、基体と、この基体の表面に形成された、当該基体の表面に沿って多数の支持要素に分割されたダイヤモンド層とを有してなり、
    　前記チップが前記ダイヤモンド層上に固定されていることを特徴とする半導体装置。
  2. 　前記サブマウント構造体における基体は、前記チップを構成する材料の線熱膨張係数と同一または近似する線熱膨張係数を有する材料よりなることを特徴とする請求項１に記載の半導体装置。
  3. 　前記チップは、複数の半導体レーザ素子が一方向に並ぶよう配置された長尺なものであり、
    　前記ダイヤモンド層における支持要素の各々は、前記チップの長手方向に沿って並ぶよう形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 　前記ダイヤモンド層における支持要素の各々は、当該支持要素上に前記チップにおける一つの半導体レーザ素子が位置するよう当該半導体レーザ素子の各々に対応して形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
PCT/JP2013/052800 2012-02-08 2013-02-07 半導体装置 WO2013118800A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012024676A JP2013162054A (ja) 2012-02-08 2012-02-08 半導体装置
JP2012-024676 2012-02-08

Publications (1)

Publication Number Publication Date
WO2013118800A1 true WO2013118800A1 (ja) 2013-08-15

Family

ID=48947557

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/052800 WO2013118800A1 (ja) 2012-02-08 2013-02-07 半導体装置

Country Status (2)

Country Link
JP (1) JP2013162054A (ja)
WO (1) WO2013118800A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579899A (zh) * 2013-11-21 2014-02-12 中国科学院半导体研究所 一种激光阵列热沉模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175476A (ja) * 1984-02-22 1985-09-09 Toshiba Corp 集積化半導体装置の製造方法
JPH06112596A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JPH07193315A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体レーザ装置およびその製造方法
JPH11307875A (ja) * 1998-04-24 1999-11-05 Sony Corp 電子装置
JPH11346031A (ja) * 1998-05-14 1999-12-14 Jenoptik Ag ダイオ―ドレ―ザ―素子及びその製造方法
JP2001291925A (ja) * 2000-03-03 2001-10-19 Jenoptik Ag 高出力ダイオードレーザバー用の実装基板およびヒートシンク
WO2009113180A1 (ja) * 2008-03-14 2009-09-17 三菱電機株式会社 光モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175476A (ja) * 1984-02-22 1985-09-09 Toshiba Corp 集積化半導体装置の製造方法
JPH06112596A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JPH07193315A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体レーザ装置およびその製造方法
JPH11307875A (ja) * 1998-04-24 1999-11-05 Sony Corp 電子装置
JPH11346031A (ja) * 1998-05-14 1999-12-14 Jenoptik Ag ダイオ―ドレ―ザ―素子及びその製造方法
JP2001291925A (ja) * 2000-03-03 2001-10-19 Jenoptik Ag 高出力ダイオードレーザバー用の実装基板およびヒートシンク
WO2009113180A1 (ja) * 2008-03-14 2009-09-17 三菱電機株式会社 光モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579899A (zh) * 2013-11-21 2014-02-12 中国科学院半导体研究所 一种激光阵列热沉模块

Also Published As

Publication number Publication date
JP2013162054A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
JP6128448B2 (ja) 半導体発光装置
KR101142561B1 (ko) 레이저 광원 모듈
JP5113478B2 (ja) 半導体発光素子、照明装置および半導体発光素子の製造方法
US7724791B2 (en) Method of manufacturing laser diode packages and arrays
US10748836B2 (en) Semiconductor laser module and method for manufacturing the same
JP2022009833A (ja) 発光装置
JP4811629B2 (ja) 半導体レーザ装置
JP2023014090A (ja) 光源装置
JP2009141094A (ja) 半導体レーザ装置
JP5280119B2 (ja) 半導体レーザ装置
CN207338899U (zh) 一种半导体激光器阵列封装结构
JP5380135B2 (ja) マルチビーム半導体レーザ装置
WO2013118800A1 (ja) 半導体装置
JP2007013002A (ja) 半導体レーザー装置
JPWO2020031944A1 (ja) 半導体発光装置
JP5712368B2 (ja) 発光装置
JP2006294805A (ja) 半導体レーザ装置
JP2012243960A (ja) 半導体レーザ装置
JP6678427B2 (ja) レーザ光源装置
JP2015176925A (ja) 半導体装置
JP2013211303A (ja) 半導体レーザ装置
KR101589897B1 (ko) 서브마운트 접합 방법 및 그 장치
JP2007027375A (ja) レーザモジュール
WO2014123146A1 (ja) 半導体装置
JP2015179759A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13746600

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13746600

Country of ref document: EP

Kind code of ref document: A1