JP2007311526A - パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール - Google Patents

パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール Download PDF

Info

Publication number
JP2007311526A
JP2007311526A JP2006138657A JP2006138657A JP2007311526A JP 2007311526 A JP2007311526 A JP 2007311526A JP 2006138657 A JP2006138657 A JP 2006138657A JP 2006138657 A JP2006138657 A JP 2006138657A JP 2007311526 A JP2007311526 A JP 2007311526A
Authority
JP
Japan
Prior art keywords
circuit layer
power module
ceramic plate
module substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006138657A
Other languages
English (en)
Other versions
JP4904915B2 (ja
Inventor
Shinsuke Aoki
慎介 青木
Toshiyuki Nagase
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006138657A priority Critical patent/JP4904915B2/ja
Publication of JP2007311526A publication Critical patent/JP2007311526A/ja
Application granted granted Critical
Publication of JP4904915B2 publication Critical patent/JP4904915B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図る。
【解決手段】セラミックス板11の表面に回路層12がろう付けされてなり、回路層12の表面に半導体チップ15が接合されるとともに、セラミックス板11の裏面側にヒートシンク16が接合されるパワーモジュール用基板14の製造方法であって、セラミックス板11に回路層12をろう付けする際に、またはこのろう付けの前に予め、回路層12の外表面のうち、セラミックス板11の表面から略垂直に立上がる側面12aに酸化膜20を形成する。
【選択図】図1

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュールに関するものである。
この種のパワーモジュールは一般に、セラミックス板において、その表面に回路層がろう付けされるとともに、裏面に金属層がろう付けされたパワーモジュール用基板と、回路層の表面に接合された半導体チップと、金属層の表面に接合されたヒートシンクとを備えている。このうち回路層は、従来では、例えば下記特許文献1に示されるように、セラミックス板の表面に回路層を形成するための回路層部材をろう付けした後に、この回路層部材にエッチング処理を施すことにより形成されていた。
しかしながら、このようにエッチング処理により回路層を形成すると、この回路層の側面は、その表面(半導体チップ側)から裏面(セラミックス板側)に向かうに従い漸次、この回路層の外側に向けて拡がるような末広がり形状になるため、近年のパワーモジュールに対するさらなるコンパクト化、すなわち回路層を構成する導体の幅を狭くして、隣合う導体同士の間隔を狭くすることについての要求に応えることが困難であるという問題があった。また、エッチング処理では、製造に要する時間がかかるばかりでなく、廃液も発生することになるため、結果として製造コストを低減することが困難であるという問題があった。
そこで、本発明者等は、母材から打ち抜いた回路層、または鋳造により形成した回路層を、セラミックス板にろう付けすることによって、側面がセラミックス板の表面から略垂直に立上がった回路層を形成することについて検討している。
特開平10−242330号公報
しかしながら、このようなパワーモジュール用基板の製造方法では、エッチング工程を経ないので、上述した問題は解決することができるものの、この回路層の側面がセラミックス板の表面から略垂直に立上がっているので、エッチング処理して得られた回路層の側面と比べてその立上がる方向の長さが短くなるため、回路層をセラミックス板にろう付けする際に、セラミックス板との間から溢れ出たろう材の余剰分が、その表面張力により凝集することによって、この回路層の側面を伝ってその表面に乗り上がり易くなっている。
そして、このように表面に乗り上げたろう材上にさらに半導体チップを接合すると、この接合時にろう材の組成成分の一部が溶融することがあり、半導体チップと回路層との接合部にボイドが発生し、これらの接合信頼性を低下させるおそれがある。
特に、例えばろう材がAl−Si系とされてSiを含有し、回路層が純Al若しくはAl合金により形成されている場合には、回路層の表面に乗り上げたろう材は、この回路層よりも硬いうえに、パワーモジュールを使用する過程での熱サイクルによりさらに加工硬化させられることによって、回路層に対してその表面および側面から大きな外力を作用させ、回路層とセラミックス板との接合界面に大きな応力が作用し、回路層がセラミックス板の表面から剥離し易くなり、パワーモジュールの熱サイクル寿命を低下させるおそれがある。
また、回路層の表面においてろう材が乗り上げた部分に、ワイヤボンディングが施されると、ろう材は前記のように回路層と比べて硬いので、この部分とワイヤボンディングとの接合部における熱サイクル寿命を低下させるおそれがある。
さらに、回路層の表面に前記のように乗り上げたろう材は、視認することができ、外観品質を低減させるおそれもある。
本発明はこのような事情を考慮してなされたもので、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができるパワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュールを提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明のパワーモジュール用基板の製造方法は、セラミックス板の表面に回路層がろう付けされてなり、回路層の表面に半導体チップが接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板の製造方法であって、セラミックス板に回路層をろう付けする際に、またはこのろう付けの前に予め、回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に酸化膜を形成することを特徴とする。
この発明によれば、回路層の側面に酸化膜を形成しながら、または形成した後に、ろう材箔を溶融してセラミックス板と回路層とをろう付けするので、回路層の側面における溶融したろう材の濡れ性を低下させることが可能になり、溶融したろう材がこの側面を伝って回路層の表面に乗り上がるのを防ぐことができる。したがって、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができる。
ここで、前記酸化膜は、回路層の側面に、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料を蒸着させて蒸着膜を形成しておき、その後、この蒸着膜を酸化させることにより形成されてもよい。
この場合、前記酸化膜を容易かつ確実に形成することが可能になり、前記の作用効果が確実に奏効されることになる。
また、本発明のパワーモジュール用基板は、セラミックス板の表面に回路層がろう付けされてなり、回路層の表面に半導体チップが接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板であって、回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に、酸化膜が形成されていることを特徴とする。
ここで、前記酸化膜は、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜であってもよい。
さらに、本発明のパワーモジュールは、セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えたパワーモジュールであって、前記パワーモジュール用基板が、本発明のパワーモジュール用基板であることを特徴とする。
この発明によれば、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができる。
この発明によれば、回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図ることができる。
以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。
このパワーモジュール10は、セラミックス板11の表面に回路層12がろう付けされたパワーモジュール用基板14と、回路層12の表面に第1はんだ層17を介してはんだ接合された半導体チップ15と、セラミックス板11の裏面側に接合されたヒートシンク16とを備えている。
図示の例では、パワーモジュール用基板14には、回路層12と同じ材質により形成されるとともに、セラミックス板11の裏面にろう付けされた金属層13が備えられている。そして、ヒートシンク16は、金属層13の表面に、第2はんだ層19を介してはんだ接合、若しくはろう付けや拡散接合により接合されている。
ここで、これらの各部材を形成する材質としては、例えば、セラミックス板11ではAlN、Al、Si、SiC等が挙げられ、回路層12、金属層13およびヒートシンク16では純Al、純Cu、Al合金若しくはCu合金等が挙げられ、第1、第2はんだ層17、19では例えばSn−Ag−Cu系等の無鉛系のはんだ材が挙げられる。また、セラミックス板11と回路層12および金属層13とをそれぞれろう付けするろう材では、例えばAl−Si系等のAl系のろう材が挙げられる。
このAl−Si系のろう材としては、例えば、Siを6.8wt%〜13.0wt%、Feを0.8wt%以下、Cuを4.7wt%以下、Mnを0.15wt%以下、Mgを2.0wt%以下、Crを0.15wt%以下、Znを2.5wt%以下、Tiを0.20wt%以下、Biを0.20wt%以下、その他を0.15wt%以下それぞれ含み、残部がAlとされた材質を採用することができる。
そして、本実施形態では、回路層12の外表面のうち、セラミックス板11の表面から略垂直に立上がる側面12aに酸化膜20が形成されている。この酸化膜20は、セラミックス板11と回路層12とをろう付けするろう材箔よりも融点が低く、かつ回路層12を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜とされている。この金属材料としては、例えば、Al−Si−Mg系合金、Al−Mg系合金、Al−Zn−Mg系合金、Al−Zn系合金、Al−Cu系合金若しくはAl−Cu−Si系合金等といったAl系の合金、またはMg−Al系合金、Mg−Al−Mn系合金、Mg−Li系合金等といったMg系の合金等が挙げられる。また、この酸化膜20は、厚さが約0.05μm以上100μm以下とされている。さらに、本実施形態では、金属層13の側面13aにも、回路層12と同様に酸化膜20が形成されている。
次に、以上のように構成されたパワーモジュール用基板14の製造方法について説明する。
まず、純Al若しくはAl合金からなる母材を打ち抜いて回路層12を形成する。
すなわち、本実施形態では、母材の表裏面のうち、形成される回路層12の裏面を有する裏面にろう材箔を配置しておき、この母材における回路層12の形成予定部をその裏面側から押圧し、この回路層12の形成予定部の外周縁にせん断力を作用させてその厚さ方向途中まで切断し、前記ろう材箔のうち回路層12の形成予定部の外周縁に位置する部分を切断した後に、この回路層12の形成予定部をその表面側から押圧して押し戻す。
その後、この母材の裏面とセラミックス板11の表面とをテンプレートを挟んで対向させた状態で、回路層12の形成予定部の表面をセラミックス板11の表面に向けて押圧して母材から分離し回路層12を形成するとともに、この回路層12をその裏面側からテンプレートのガイド孔に挿入することにより、セラミックス板11の表面にろう材箔と回路層12とをこの順に配置する。
一方、回路層12と同様にして、セラミックス板11の裏面にろう材箔を介して金属層13を配置する。以上より、セラミックス板11の表面に、ろう材箔と回路層12とがこの順に配置され、裏面にろう材箔と金属層13とがこの順に配置された積層体18を形成する。
そして、図2に示されるように、この積層体18を積層方向にカーボンシートCを介して複数積層させたものを、内部が5.0×10−2Pa以上5.0×10−1Pa以下の低真空度とされて酸素分圧が高められた雰囲気の炉内に置く。この際、回路層12および金属層13は、セラミックス板11の表裏面からそれぞれ立上がる側面12a、13aのみが露出し、この他の表裏面はその全域がセラミックス板11の表裏面およびカーボンシートCにより被覆されている。その後、前記複数積層させたものを積層方向に加圧した状態で加熱し、ろう材箔を溶融させることによって、セラミックス板11の表面に回路層12をろう付けするとともに、セラミックス板11の裏面に金属層13をろう付けしてパワーモジュール用基板14を形成する。
ここで、炉内に予め、前記複数積層させたものとともに前述したAl−Si−Mg系合金等の金属材料からなる部材を置いておき、上記のように炉内を加熱する過程においてろう材箔が溶融する前に、この部材を溶融させて回路層12および金属層13の各側面12a、13aに蒸着させた後に、この蒸着膜を酸化させて酸化膜20を形成する。その後、上述のようにろう材箔を溶融させてパワーモジュール用基板14を形成する。
ここで、この製造方法についての具体的な実施例について説明する。
まず、材質については、回路層12および金属層13を純度99.98%のAl合金、ろう材13をAl−Si系(Alが93wt%、Siが7wt%)、セラミックス板11をAlNによりそれぞれ形成した。厚さについては、回路層12および金属層13を約0.4mm、ろう材箔を約13μm、セラミックス板11を約0.635mmとした。なお、回路層12および金属層13は平面視四角形とされ、縦および横の寸法はそれぞれ、約28mmおよび約70mmとした。また、前記積層体18を構成する回路層12、金属層13およびろう材箔は、揮発性有機媒体(オクタンジオール)により仮固定した。
そして、前記積層体18が複数積層されたものを、5.0×10−2Pa以上5.0×10−1Pa以下の低真空度の雰囲気とされ、かつ620℃〜650℃に保温可能な炉内に、Al−Si−Mg系合金からなる部材とともに置いて、積層方向に0.23MPa〜0.35MPaで加圧した状態で30分〜60分間加熱し、パワーモジュール用基板14を形成した。
以上説明したように、本実施形態によるパワーモジュール用基板によれば、回路層12の側面12aに酸化膜20を形成しながら、または形成した後に、ろう材箔を溶融してセラミックス板11と回路層12とをろう付けするので、回路層12の側面12aにおける溶融したろう材の濡れ性を低下させることが可能になり、溶融したろう材がこの側面12aを伝って回路層12の表面に乗り上がるのを防ぐことができる。したがって、回路層12と半導体チップ15との接合信頼性を低下させたり、パワーモジュール10の熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板14の外観品質を低下させたりすることなく、パワーモジュール10のコンパクト化や低コスト化を図ることができる。
また、本実施形態では、酸化膜20は、回路層12の側面12aに、セラミックス板11と回路層12および金属層13とをろう付けするろう材箔よりも融点が低く、かつ回路層12を形成する材質よりも酸素との親和性が高い金属材料を蒸着させて蒸着膜を形成しておき、その後、この蒸着膜を酸化させて形成するので、酸化膜20を容易かつ確実に形成することが可能になり、前記の作用効果が確実に奏効されることになる。
さらに、金属層13にも酸化膜20を形成したので、この金属層13とヒートシンク16との接合信頼性をも向上させることができる。
なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、回路層12および金属層13を母材から打ち抜いて形成したが、これに代えて、鋳造により形成してもよい。
また、母材を打ち抜いて回路層12を形成する方法として、前記実施形態に代えて、例えば、裏面にろう材箔が配置された母材における回路層12の形成予定部に向けて打ち抜きパンチを前進移動し、この母材における回路層12の形成予定部をその裏面側から押圧して、このパンチの前進移動を、回路層12の形成予定部の外周縁を母材の厚さ方向全域でせん断変形させて破断するまで継続することにより母材から打ち抜いて形成してもよい。さらにまた、金属層13もこのような方法で形成してもよい。
さらに、酸化膜20として、前記ろう材箔よりも融点が低く、かつ回路層12および金属層13を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜を示したが、これに代えて、例えば、蒸着膜を形成しないで直接、回路層12および金属層13の側面12a、13aに酸化膜を形成するようにしてもよい。
ここで、前記実施例に従ってパワーモジュール用基板14を形成し、回路層12および金属層13の各表面を目視により確認したところ、ろう材の乗り上げが視認されなかった。
また、純度99.98%のAl合金からなる板材の表面に、Al−Si−Mg系合金からなる蒸着膜を形成し、さらにこの蒸着膜を酸化させて酸化膜を形成した後に、この酸化膜の表面に、Alを93wt%、Siを7wt%それぞれ含有する溶融したAl−Si系のろう材を滴下したときの、この酸化膜の表面に対する溶融ろう材の濡れ角を測定したところ90°以下であり、前記板材の表面に酸化膜を形成しないで直接、溶融ろう材を滴下した場合(濡れ角度90°より大)と比べて、濡れ性を低下させることができたことが確認された。
回路層と半導体チップとの接合信頼性を低下させたり、パワーモジュールの熱サイクル寿命を低減させたり、さらには、パワーモジュール用基板の外観品質を低下させたりすることなく、パワーモジュールのコンパクト化や低コスト化を図る。
この発明の一実施形態に係るパワーモジュール用基板を適用したパワーモジュールを示す全体図である。 この発明の一実施形態に係るパワーモジュール用基板の製造方法の一工程を示す概略図である
符号の説明
10 パワーモジュール
11 セラミックス板
12 回路層
12a 回路層の側面
14 パワーモジュール用基板
15 半導体チップ
16 ヒートシンク
20 酸化膜

Claims (5)

  1. セラミックス板の表面に回路層がろう付けされてなり、回路層の表面に半導体チップが接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板の製造方法であって、
    セラミックス板に回路層をろう付けする際に、またはこのろう付けの前に予め、回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に酸化膜を形成することを特徴とするパワーモジュール用基板の製造方法。
  2. 請求項1記載のパワーモジュール用基板の製造方法において、
    前記酸化膜は、回路層の側面に、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料を蒸着させて蒸着膜を形成しておき、その後、この蒸着膜を酸化させることにより形成されることを特徴とするパワーモジュール用基板の製造方法。
  3. セラミックス板の表面に回路層がろう付けされてなり、回路層の表面に半導体チップが接合されるとともに、セラミックス板の裏面側にヒートシンクが接合されるパワーモジュール用基板であって、
    回路層の外表面のうち、セラミックス板の表面から略垂直に立上がる側面に、酸化膜が形成されていることを特徴とするパワーモジュール用基板。
  4. 請求項3記載のパワーモジュール用基板において、
    前記酸化膜は、セラミックス板と回路層とをろう付けするろう材箔よりも融点が低く、かつ回路層を形成する材質よりも酸素との親和性が高い金属材料からなる蒸着膜が酸化した金属酸化膜であることを特徴とするパワーモジュール用基板。
  5. セラミックス板の表面に回路層がろう付けされたパワーモジュール用基板と、回路層の表面に接合された半導体チップと、セラミックス板の裏面側に接合されたヒートシンクとを備えたパワーモジュールであって、
    前記パワーモジュール用基板が、請求項3または4に記載のパワーモジュール用基板であることを特徴とするパワーモジュール。

JP2006138657A 2006-05-18 2006-05-18 パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール Active JP4904915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138657A JP4904915B2 (ja) 2006-05-18 2006-05-18 パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138657A JP4904915B2 (ja) 2006-05-18 2006-05-18 パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール

Publications (2)

Publication Number Publication Date
JP2007311526A true JP2007311526A (ja) 2007-11-29
JP4904915B2 JP4904915B2 (ja) 2012-03-28

Family

ID=38844118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138657A Active JP4904915B2 (ja) 2006-05-18 2006-05-18 パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール

Country Status (1)

Country Link
JP (1) JP4904915B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049436A (ja) * 2010-08-30 2012-03-08 Mitsubishi Materials Corp パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2012069713A (ja) * 2010-09-24 2012-04-05 Casio Comput Co Ltd インターポーザー、インターポーザーにチップを実装した半導体装置、インターポーザーの製造方法及び半導体装置の製造方法
JP2012094839A (ja) * 2010-09-29 2012-05-17 Mitsubishi Materials Corp パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2012146813A (ja) * 2011-01-12 2012-08-02 Showa Denko Kk 電子素子搭載用基板の製造方法
JP2013042055A (ja) * 2011-08-19 2013-02-28 Showa Denko Kk 絶縁回路基板の製造方法
WO2013122126A1 (ja) 2012-02-14 2013-08-22 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法、並びにはんだ下地層形成用ペースト

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284821A (ja) * 1997-04-01 1998-10-23 Ibiden Co Ltd プリント配線板
JP2001308519A (ja) * 2000-04-21 2001-11-02 Toshiba Corp 窒化アルミニウム回路基板
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2001332823A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2004265972A (ja) * 2003-02-28 2004-09-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006237151A (ja) * 2005-02-23 2006-09-07 Shinko Electric Ind Co Ltd 配線基板および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284821A (ja) * 1997-04-01 1998-10-23 Ibiden Co Ltd プリント配線板
JP2001308519A (ja) * 2000-04-21 2001-11-02 Toshiba Corp 窒化アルミニウム回路基板
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2001332823A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2004265972A (ja) * 2003-02-28 2004-09-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006237151A (ja) * 2005-02-23 2006-09-07 Shinko Electric Ind Co Ltd 配線基板および半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049436A (ja) * 2010-08-30 2012-03-08 Mitsubishi Materials Corp パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2012069713A (ja) * 2010-09-24 2012-04-05 Casio Comput Co Ltd インターポーザー、インターポーザーにチップを実装した半導体装置、インターポーザーの製造方法及び半導体装置の製造方法
JP2012094839A (ja) * 2010-09-29 2012-05-17 Mitsubishi Materials Corp パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法
JP2012146813A (ja) * 2011-01-12 2012-08-02 Showa Denko Kk 電子素子搭載用基板の製造方法
JP2013042055A (ja) * 2011-08-19 2013-02-28 Showa Denko Kk 絶縁回路基板の製造方法
WO2013122126A1 (ja) 2012-02-14 2013-08-22 三菱マテリアル株式会社 はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法、並びにはんだ下地層形成用ペースト
CN104126226A (zh) * 2012-02-14 2014-10-29 三菱综合材料株式会社 焊接结构、功率模块、带散热器的功率模块用基板及其制造方法以及焊料基底层形成用膏
KR20140127250A (ko) 2012-02-14 2014-11-03 미쓰비시 마테리알 가부시키가이샤 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트
US9355986B2 (en) 2012-02-14 2016-05-31 Mitsubishi Materials Corporation Solder joint structure, power module, power module substrate with heat sink and method of manufacturing the same, and paste for forming solder base layer

Also Published As

Publication number Publication date
JP4904915B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP4904916B2 (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
EP3208839B1 (en) Substrate with cooler for power modules and method for producing same
KR101690820B1 (ko) 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
JP4904915B2 (ja) パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール
KR20140041817A (ko) 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP6443568B2 (ja) 接合材、それを用いた接合方法及び接合構造
JP2017183716A (ja) ヒートシンク付絶縁回路基板の製造方法、及び、ヒートシンク付絶縁回路基板
JP2009088476A (ja) 半導体装置
JP4682889B2 (ja) パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP5914968B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP4725412B2 (ja) パワーモジュール用基板の製造方法
JP4876719B2 (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP4951932B2 (ja) パワーモジュール用基板の製造方法
KR20120021152A (ko) 파워 모듈용 기판, 히트 싱크 부착 파워 모듈용 기판, 파워 모듈 및 파워 모듈용 기판의 제조 방법
US11712759B2 (en) Lead-free soldering foil
KR101774586B1 (ko) 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
JP4910789B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP4882538B2 (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP2008021716A (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP6819385B2 (ja) 半導体装置の製造方法
WO2013129229A1 (ja) 半導体装置の製造方法
JP2010098058A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及びヒートシンク付パワーモジュール用基板の製造方法
JP7398565B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4904915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150