JP4772320B2 - 亜鉛−アルミニウムはんだ合金 - Google Patents

亜鉛−アルミニウムはんだ合金 Download PDF

Info

Publication number
JP4772320B2
JP4772320B2 JP2004362609A JP2004362609A JP4772320B2 JP 4772320 B2 JP4772320 B2 JP 4772320B2 JP 2004362609 A JP2004362609 A JP 2004362609A JP 2004362609 A JP2004362609 A JP 2004362609A JP 4772320 B2 JP4772320 B2 JP 4772320B2
Authority
JP
Japan
Prior art keywords
solder alloy
hole
content
zinc
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004362609A
Other languages
English (en)
Other versions
JP2006167748A (ja
Inventor
雅之 北嶋
忠昭 庄野
良二 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004362609A priority Critical patent/JP4772320B2/ja
Priority to US11/084,204 priority patent/US7425765B2/en
Publication of JP2006167748A publication Critical patent/JP2006167748A/ja
Application granted granted Critical
Publication of JP4772320B2 publication Critical patent/JP4772320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、耐酸化性に優れた高融点のはんだ合金に関し、特に、スルーホール配線を構成するためのスルーホール充填材料として適した高耐酸化性と高融点とを兼備したはんだ合金に関する。
近年、CPU、メモリ、加速度・角速度センサなどの半導体デバイスの集積化・小型化が目覚しく進歩している。また、MEMS(Micro Electromechanical System)技術の発展により、マイクロミラーに代表される光スイッチや光導波路など、光デバイスと半導体デバイスが複合する新しい分野の製品が実用化されようとしている。
このような背景の下で、デバイスの更なる高速・高機能化、小型・軽量化を目指し、シリコン(Si)基板やガラス基板(SiO2系等)もしくは両者を組み合わせて、複数枚積層した3次元積層素子によるシステムの高密度化が検討されている。
その際、従来のワイヤボンディングを用いた積層実装では、積層できる素子の形状や個数に限界がある。また、インターポーザを介して薄型パッケージを積層し、個々のパッケージの外部リードを接続する構造では、積層数の制限は格段に緩和されるが、積層数を大きくすると素子間の配線長が増大してしまう。
これに対して、シリコン基板等の基板を貫通して接続するスルーホール配線を行なえば、積層数の制限を解消すると同時に配線長の増大も回避できる。
シリコン基板やガラス基板は、搭載されるICチップ等のシリコン機能素子と熱膨張係数が近いため素子/基板間の熱応力・熱歪を小さくできる上、熱伝導性が高いためCPU等の大きな発熱を伴う素子の実装にも有利である。
また、積層しない単一のシリコンデバイスであっても、例えばイメージセンサのように検出部の有効面積をできるだけ大きくしたいデバイスの場合にも、スルーホール配線により基板の裏面に端子を取り出すことで、パッケージサイズを大幅に縮小できる。
このようなスルーホール配線を行なうために、スルーホールを導電性材料で充填する。従来、スルーホール充填用材料として導電性ペーストが広く用いられていたが(例えば特許文献1、2、3)、充填可能なスルーホールアスペクト比は2程度が限界であった。しかし、上記のような近年進められている高速・高機能化、小型・軽量化に際しては、例えば厚さ300μmを貫通して開口径φ20〜60μmのスルーホールを形成する必要があるため、スルーホールのアスペクト比は5〜15にも達する。このような微細径で大きなアスペクト比のスルーホールに対して、数μmオーダーの導電性粒子を分散させた導電性ペーストは、開口径に対して導電性粒子のサイズが十分に小さいくはない点でも、充填可能なアスペクト比が不足する点でも、適用は実際上不可能であった。
これに対して、銅(Cu)系材料を無電解メッキ+電解メッキにより充填する方法も試みられている(非特許文献1)。これは、上述のような大きいアスペクト比のスルーホールにも十分対応できる。しかし、スルーホール充填に長時間を要するだけでなく、銅は酸化し易いため二次配線のアルミニウム(Al)との接合性に劣るという欠点がある。
更に、インジウム(In)単体、錫(Sn)単体、金(Au)−錫(Sn)はんだ合金を用いる方法も検討されている(非特許文献2)。しかしこれらは融点が300℃以下と低いため、シリコン/シリコン接合、ガラス/シリコン接合に最低でも380℃以上に昇温する陽極接合プロセスを適用できないとい欠点がある。
特開2000−138432号公報 特開2000−138434号公報 特開2000−219811号公報 近藤和夫他「3次元実装に用いる高アスペクト比貫通電極の銅穴埋めめっき」エレクトロニクス学会誌,Vol. 6, No. 7, Nov. 2003 (537-630) p596〜601. 末益龍夫他「シリコン基板へ形成した高アスペクト比貫通配線」フジクラ技報第102号2002年4月 p53〜57.
本発明は、上記従来技術の欠点を解消し、耐酸化性に優れた高融点のはんだ合金、特に、数十μm径の微細かつ高アスペクト比のスルーホールを充填してスルーホール充填材料を形成するのに適した高耐酸化性と高融点とを兼備したはんだ合金を提供することを目的とする。
上記の目的を達成するために、本発明は、アルミニウムを0.001wt%〜1wt%含有し、残部が亜鉛および不可避不純物から成る亜鉛−アルミニウムはんだ合金を提供する。
本発明の亜鉛−アルミニウムはんだ合金は、上記規定した組成範囲としたことにより、亜鉛による高融点を確保しつつ、アルミニウム添加により高耐酸化性が実現できる。
本発明のZn−Alはんだ合金において、Al含有量を0.001wt%〜1wt%の範囲に限定した理由は下記のとおりである。
<Al含有量の下限:0.001wt%の限定理由>
本発明のはんだ合金は、スルーホール充填材料として陽極接合プロセス時の380℃以上の高温でも安定してスルーホール配線を維持できる必要がある。Znは融点が419℃であり、この要請は十分に満たす。しかし一方で、Znは耐酸化性が低く表面酸化膜が生成し易いため、スルーホール配線として基板上のAl二次配線との接合性が劣る。本発明においては、ZnにAlを0.001wt%以上添加したことにより、Al二次配線との良好な接合性を十分に確保できる高い耐酸化性を実現した。そのため、本発明のZn−Alはんだ合金は、Alを0.001wt%以上含有する必要がある。
<Al含有量の上限:1wt%の限定理由>
Zn中のAlの固溶限は小さいため、溶融Zn−Al合金を凝固させると、一般にはZn母相中にAl(またはAl−Zn化合物)が析出した凝固組織となる。ただし、Si基板やガラス基板に開口した数十μm径の微小スルーホール内での凝固は、細い円柱が全周から基板固体との直接接触で冷却されるため急冷凝固となるので、Al含有量が少量であれば、Zn中にAlが溶解した状態が室温にまで凍結され、Alが析出せずに過飽和に固溶された均質な凝固組織が得られる。
本発明のZn−Alはんだ合金は、スルーホール配線を形成した後に種々の処理プロセスを通るので、その際に基板との熱膨張差に基づく熱応力に晒される等の原因により、種々の荷重負荷を受ける。
荷重下にある合金は、ミクロ組織が単相のみから成る均質な組織であれば全体として均等な応力状態になるが、複数相が共存すると相界面に応力集中が起き易いため、相界面での剥離による亀裂が発生し易くなる。相界面の剥離による亀裂発生の傾向は、相界面が長く連続して母相を分割する形態になると特に顕著になる。
スルーホール配線を構成している本発明のZn−Al合金が、Zn母相中にAl析出相が存在する複数相共存のミクロ組織であると、相界面での応力集中による亀裂発生の可能性が出てくる。特に、Al含有量が増大して1wt%を超えると、Al析出相が連続した3次元網目構造を形成してZn母相を分断する形態をとるようになり、亀裂発生し易くなる。このような三次元網目構造のAl析出相の形成を防止するために、本発明のZn−Alはんだ合金においては、Al含有量を1wt%以下とする。
更に、Al析出相はできるだけ小さくて分布の均一性が高いことが望ましく、その観点からAl含有量は0.86wt%以下が望ましく、0.3wt%以下が更に望ましく、0.1wt%以下が最も望ましい。
〔実施例1〕
Zn−Al合金において、本発明の範囲を含めた0wt%〜2wt%の範囲でAl含有量を変化させた種々の組成のサンプルを作成し、耐酸化性およびAl析出相を調べた。併せて、融点および硬さも測定した。サンプルの作成条件および各試験方法は下記のとおりであった。
〔サンプル作成条件〕
融点測定用以外のサンプルは、大気中にて各組成の合金溶湯を600℃から10mm×10mm×10mmの炭素鋼鋳型に鋳込んだ。
融点測定用サンプルは、測定装置に規定された所定寸法に機械加工して作成した。
〔耐酸化性〕
鋳造ままのサンプル表面(鋳肌)から深さ方向にAuger分析を行なった。Arイオンスパッタリングにてエッチングを行い、酸素濃度が20at%未満に減少するまでに要したエッチング時間を測定した。酸化膜が厚いほど所要エッチング時間は長くなる。エッチング時間が10分を超える厚さの酸化膜が生成していると、Al再配線との接合性が劣化するので、エッチング時間が10分以内のものを本発明の範囲内とした。
Auger分析機としてPhysical Electronics Inc.製FE-SAM装置Model 1680を用い、エッチングレートはSiO2対象の場合に換算して約1nm/minであった。
〔Al析出相の観察〕
サンプルの切断研磨面をEPMA(Electron Probe Microanalyzer)にてAlの分布状態をマッピングした。Al析出相が連続した網目状組織を形成しているものを不合格とした。
〔融点測定〕
DSC熱示差分析器を用い、出力チャートのピーク温度を融点とした。
〔硬さ測定〕
サンプルの切断研磨面をビッカース硬さ計にて測定した。明石製作所製硬さ試験機MVK-H1を用い、押付荷重100g、押付時間15秒とした。
得られた結果を表1にまとめて示す。
<評価>
〔耐酸化性〕
表1に示したように、Al含有量0wt%(=Zn単体)の場合には、Auger分析にて検出される酸素濃度が20at%未満となるエッチング時間が10分を超え、表面が厚い酸化膜に覆われており、Al二次配線との接合性を安定して確保できない。
これに対してAl含有量が0.001wt%以上の場合は、エッチング時間が10分以下となり、表面酸化膜が薄くなるので、Al二次配線との接合性が安定して確保できる。
図1に、代表例としてAl無添加(=Zn単体)とAl含有量0.065wt%のサンプルについて、Auger分析による深さ方向酸素濃度の測定結果の例を示す。図の横軸がエッチング時間(分)、縦軸が酸素濃度(at%)である。
図中、曲線1はAl含有量0wt%(=Zn単体)のサンプルの酸素濃度分布プロファイルを示しており、エッチング時間10分では酸素濃度が30at%と高く、厚い酸化膜が表面を覆っていることが分かる。
これに対して、図中の曲線2はAl含有量0.65wt%のサンプルの酸素濃度分布プロファイルを示しており、エッチング時間5分で酸素濃度が20at%に低下しており、Zn単体の場合(曲線1)に比べて酸化膜の厚さは半分以下に減少している。
このように、Al含有量が本発明の下限値0.001wt%以上であれば、Al二次配線との良好な接合性を確保するための十分な耐酸化性が得られる。
〔Al析出相〕
表1と併せて、図2〜7の金属組織写真を参照して説明する。
Al含有量が1wt%までは、Al析出相は小さい不連続相として生成する。ただし、Al析出相の形態はAl含有量によって段階的に変化している。すなわち、Al析出相の形態は、(1)Al含有量が0.001wt%〜0.1wt%では分散した1μm以下の微粒(図2〜図4)、(2)Al含有量が0.1wt%を超え0.3wt%までは分散した5μm以下の細粒(図5)、(3)Al含有量が0.3wt%を超え0.86wt%までは離散した5〜10μmの小粒(図6)、(4)Al含有量が1.0wt%になると離散した幅数μm、長さ30μm以下の小片(図7)となる。これらは、いずれも長く連続した相界面が存在しないので界面剥離による亀裂発生が起き難い。ここで、上述したAl析出相の形態(1)〜(4)の定義は下記のとおりである。
(1)分散微粒:径1μm以下の粒子が全面均一に分散。
(2)分散細粒:径5μm以下の粒子が不均一に分散。
(3)離散小粒:径5μm〜10μmの粒子が不均一に離散。
(4)離散小片:幅数μm、長さ30μm以下の小片が不均一に離散。
これに対して、Al含有量が1wt%(本発明の上限)を超えた2wt%のサンプルでは、Al析出相が連続した網目構造(図8)を形成して母相を分割する形態となり、相界面での剥離による亀裂発生が容易に起きる。なお、上述の連続した網目構造は、幅数μmの連続相が網目構造を形成している形態である。
したがって、Al含有量が本発明の上限値1wt%以下であれば、Al析出相が連続した網目構造とならないので、スルーホール充填後すなわちスルーホール配線形成後の諸工程で種々の昇温・降温過程による熱応力等によるスルーホール配線内の亀裂発生を起き難くすることができる。
更に、Al析出相はできるだけ小さくて分布の均一性が高いことが望ましいので、Al含有量は0.86wt%以下(離散小片に対して離散小粒)が望ましく、0.3wt%以下(離散小粒に対して分散細粒)が更に望ましく、0.1wt%以下(分散細粒に対して分散微粒)が最も望ましい。
〔融点〕
本発明のAl含有量範囲内であれば、陽極接合に必要な380℃を十分に上回る高融点が得られる。すなわち、Al含有量0.001wt%〜1wt%の本発明の範囲内では、Al含有量の増加に伴って融点は426.6℃から412.9℃まで単調に低下するが、最低値の412.9℃でも陽極接合に必要な380℃を十分に上回っている。
なお、本発明の範囲外であるAl含有量2wt%では、共晶型の状態図領域に入るため、組成によらず温度一定の固相線である共晶温度382.6℃と、組成により変わる液相線416.4℃とが観測された。
〔硬さ〕
本発明のAl含有量範囲内であれば、下限値から上限値までAl含有量が増加するに伴い硬さは漸増しているが、Al含有量1wt%における硬さ最高値でもHv65.30であり、過剰な硬化による脆化の問題は生じない。
〔実施例2〕
本発明のZn−Alはんだ合金を用いて、スルーホール充填を行なった。
(1)スルーホールの形成
まず、無機ガラス基板(15mm×15mm×t300μm)にエッチングによりスルーホール(開口径φ20〜60μm)を開口した。スルーホールのアスペクト比は5〜15(=300μm/60μm〜300μm/20μm)であった。
(2)前処理
(2-1)スルーホール内壁のメッキ処理
スルーホール内壁とはんだ合金との濡れ性を高めるために、スルーホール内壁に無電解メッキにより、Niメッキ(厚さ0.5μm)とAuメッキ(厚さ0.05μm)とをこの順で重ねて行なった。
(2-2)スルーホールへのフラックス充填
上記メッキ処理済の基板を、はんだ付け用フラックス(千住金属工業製 スパークルフラックス408)中に浸漬し、超音波洗浄器により1分間超音波振動を印加して、フラックスをスルーホール内にフラックスを充填した。
(3)スルーホールへのはんだ充填
大気中にて、600℃に保持した本発明のはんだ合金Zn−0.65wt%Al(融点:419℃)の溶湯浴中に、上記前処理済のガラス基板(予熱なし)をピンセットで把持して浴面に対して垂直に浸漬し、浴中で10秒間保持した後に引き上げた。
(4)結果の観察
はんだ合金充填後のスルーホールの断面を光学顕微鏡にて観察した。
試験した全てのアスペクト比5〜15(開口径60μm〜20μm)について、スルーホール全長にわたってはんだ合金が隙間無く充填されていることを確認した。スルーホール内壁はNi/Auメッキ層で完全に被覆されており、この被膜を介してはんだ合金がスルーホール内壁に密着していた。
〔実施例3〕
実施例2においてスルーホールにはんだ合金を充填したガラス基板について、Alによる二次配線を形成した。
スルーホール充填済みのガラス基板の両面には、はんだ合金のスルーホールランドが露出している。このガラス基板の両面にAl膜(厚さ0.5μm)を蒸着させた。これは、日立製作所製HITACHI HUS-5G High Vacuum Evaporator を用い、真空度10-5Torrで行なった。蒸着後に150℃×2時間のアニール処理を施した。
FLUKE社製77MULTIMETERを用いて基板両面の二次配線間の導通抵抗測定を行なった。これにより、スルーホールランドとAl二次配線との導通を確認した。
本発明は、従来技術の欠点を解消し、耐酸化性に優れた高融点のはんだ合金、特に、数十μm径の微細かつ高アスペクト比のスルーホールを充填してスルーホール充填材料を形成するのに適した高耐酸化性と高融点とを兼備したはんだ合金を提供する。
本発明によれば、半導体デバイスの構成材料であるシリコン、リチウムシリコン、ガラス基板に開口した高アスペクト比のスルーホールを充填してスルーホール配線を形成するのに最適なはんだ合金が提供でき、半導体デバイスを代表とする電子デバイスの更なる高速化・高機能化や小型・軽量化を可能とする。また、半導体の製造技術を適用して微細なメカニカル機構を形成するMEMS(Micro Electro Mechanical System)への応用においても顕著な効果が期待できる。
本発明の範囲外であるZn単体と本発明のZn−Al合金についてAuger分析におけるエッチング時間と酸素濃度との関係を示すグラフである。 本発明によるZn−0.001wt%Alはんだ合金のAl析出相を示すEPMA写真である。 本発明によるZn−0.01wt%Alはんだ合金のAl析出相を示すEPMA写真である。 本発明によるZn−0.1wt%Alはんだ合金のAl析出相を示すEPMA写真である。 本発明の範囲外のZn−0.2wt%Alはんだ合金のAl析出相を示すEPMA写真である。 本発明によるZn−0.86wt%Alはんだ合金のAl析出相を示すEPMA写真である。 本発明によるZn−1.0wt%Alはんだ合金のAl析出相を示すEPMA写真である。 本発明の範囲外のZn−2.0wt%Alはんだ合金のAl析出相を示すEPMA写真である。

Claims (5)

  1. アルミニウムを0.001質量%〜1質量%含有し、残部が亜鉛および不可避不純物から成る、シリコンを含有する半導体基板または該半導体基板が搭載されるガラス基板に形成されたスルーホールに充填するための亜鉛−アルミニウムはんだ合金。
  2. 請求項1において、アルミニウム含有量が0.86質量%以下であることを特徴とする亜鉛−アルミニウムはんだ合金。
  3. 請求項1において、アルミニウム含有量が0.3質量%以下であることを特徴とする亜鉛−アルミニウムはんだ合金。
  4. 請求項1において、アルミニウム含有量が0.1質量%以下であることを特徴とする亜鉛−アルミニウムはんだ合金。
  5. 請求項1から4のいずれか1項において、5〜15のアスペクト比を有するスルーホールに充填されることを特徴とする亜鉛−アルミニウムはんだ合金。
JP2004362609A 2004-12-15 2004-12-15 亜鉛−アルミニウムはんだ合金 Expired - Fee Related JP4772320B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004362609A JP4772320B2 (ja) 2004-12-15 2004-12-15 亜鉛−アルミニウムはんだ合金
US11/084,204 US7425765B2 (en) 2004-12-15 2005-03-21 Zinc-aluminum solder alloy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004362609A JP4772320B2 (ja) 2004-12-15 2004-12-15 亜鉛−アルミニウムはんだ合金

Publications (2)

Publication Number Publication Date
JP2006167748A JP2006167748A (ja) 2006-06-29
JP4772320B2 true JP4772320B2 (ja) 2011-09-14

Family

ID=36582866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362609A Expired - Fee Related JP4772320B2 (ja) 2004-12-15 2004-12-15 亜鉛−アルミニウムはんだ合金

Country Status (2)

Country Link
US (1) US7425765B2 (ja)
JP (1) JP4772320B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569632B2 (en) * 2006-10-16 2013-10-29 Napra Co., Ltd. Wiring board having through hole or non-through hole, and method for producing the same
JP5160201B2 (ja) 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP5675525B2 (ja) * 2011-07-28 2015-02-25 日産自動車株式会社 半導体装置の製造方法及び半導体装置
US20130045131A1 (en) * 2011-08-17 2013-02-21 Honeywell International Inc. Lead-Free Solder Compositions
EP2992553A4 (en) 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
JP2017509489A (ja) 2014-02-20 2017-04-06 ハネウェル・インターナショナル・インコーポレーテッド 鉛フリーはんだ組成物
US11681914B2 (en) 2020-05-08 2023-06-20 International Business Machines Corporation Determining multivariate time series data dependencies

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU544400B2 (en) * 1980-03-25 1985-05-23 International Lead Zinc Research Organization Inc. Zinc-aluminum alloys and coatings
US4389463A (en) * 1981-07-23 1983-06-21 United Technologies Corporation Zinc-aluminum hot dip coated ferrous article
JP3142551B2 (ja) * 1990-10-31 2001-03-07 株式会社フジクラ 回路基板の温度ヒューズ形成用クリームはんだ
JP2774225B2 (ja) * 1993-01-14 1998-07-09 株式会社エステム 亜鉛の精練方法
CA2183135A1 (en) 1996-01-22 1997-07-23 Amrit K. Parhar Solder flux having low melting point
US6148515A (en) * 1996-01-30 2000-11-21 Suzuki Motor Corporation Method of bonding aluminum members
JPH10134698A (ja) * 1996-10-31 1998-05-22 Tanaka Denshi Kogyo Kk ヒューズ材料
JPH10140307A (ja) 1996-11-08 1998-05-26 Suzuki Motor Corp Zn合金の熱処理方法
JP3343498B2 (ja) * 1997-06-13 2002-11-11 昭和電工株式会社 低温ろう付用ろう材
JP3392778B2 (ja) 1999-03-31 2003-03-31 株式会社東芝 非鉛系接合部材の形成方法、及び回路基板
BR0107803A (pt) * 2000-01-28 2002-10-22 Gea Energietechnick Gmbh Processo para a união de tubos de aço a nervuras de alumìnio
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Zn−Al系はんだを用いた製品
US6840434B2 (en) * 2002-04-09 2005-01-11 Ford Motor Company Tin-and zinc-based solder fillers for aluminum body parts and methods of applying the same
JP2005111527A (ja) * 2003-10-08 2005-04-28 Denso Corp アルミニュウム熱交換器の製造方法

Also Published As

Publication number Publication date
JP2006167748A (ja) 2006-06-29
US20060125105A1 (en) 2006-06-15
US7425765B2 (en) 2008-09-16

Similar Documents

Publication Publication Date Title
JP2599890B2 (ja) 無鉛ハンダ材料
US7425765B2 (en) Zinc-aluminum solder alloy
Jadhav et al. Altering the mechanical properties of Sn films by alloying with Bi: Mimicking the effect of Pb to suppress whiskers
JP4934785B2 (ja) Snめっき銅合金材料およびその製造方法
JP6423447B2 (ja) 亜鉛を主成分として、アルミニウムを合金化金属として含む鉛フリー共晶はんだ合金
Ye et al. Properties and interfacial microstructure of Sn–Zn–Ga solder joint with rare earth Pr addition
Berent et al. Thermal and microstructure characterization of Zn-Al-Si alloys and chemical reaction with Cu substrate during spreading
Pan et al. Microstructures of phased-in Cr–Cu/Cu/Au bump-limiting metallization and its soldering behavior with high Pb content and eutectic PbSn solders
Emadi et al. Microstructural and mechanical characterization of Cu/Sn SLID bonding utilizing Co as contact metallization layer
KR102040280B1 (ko) 무연솔더 합금 조성물 및 그 제조방법, 무연솔더 합금 조성물을 이용한 부재 간의 접합방법
Xue et al. Study on properties of Sn–9Zn–Ga solder bearing Nd
Liu et al. Intermetallic Cu 3 Sn as oxidation barrier for fluxless Cu-Sn bonding
RU2676122C1 (ru) Способ нанесения износостойких покрытий на основе алюминия и оксида иттрия на силумин
JP2004193552A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲット
JP2004193553A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲットおよびこのターゲットを用いて形成したシード層
EP0158509A2 (en) Lead materials for semiconductor devices
Aasmundtveit et al. Au–sn SLID bonding: Fluxless bonding with high temperature stability to above 350 c
Seo et al. Growth of intermetallic compounds and brittle fracture behavior of Sn-Ag-Cu/ENIG joint with columnar Ni-P layer
WO2016098669A1 (ja) めっき用はんだ合金および電子部品
Azlina et al. Effect of Solder Volume on Interfacial Reaction between SAC405 Solders and EN (B) EPIG Surface Finish
JP2004193546A (ja) 半導体装置配線シード層形成用銅合金スパッタリングターゲット
Satoh et al. Effect of zinc particle mixing on properties of copper–nanoparticle/bismuth–tin solder hybrid joints
WO2018042918A1 (ja) 配線基板及びその製造方法
Lin New Cu (TiIrNx) Alloy Films for Solder Bump Flip-Chip Application
JP2668569B2 (ja) ロウ付け用材料

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees