JP2015208765A - 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法 - Google Patents

無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP2015208765A
JP2015208765A JP2014092241A JP2014092241A JP2015208765A JP 2015208765 A JP2015208765 A JP 2015208765A JP 2014092241 A JP2014092241 A JP 2014092241A JP 2014092241 A JP2014092241 A JP 2014092241A JP 2015208765 A JP2015208765 A JP 2015208765A
Authority
JP
Japan
Prior art keywords
lead
particles
power semiconductor
diameter
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014092241A
Other languages
English (en)
Other versions
JP2015208765A5 (ja
Inventor
隆行 山田
Takayuki Yamada
隆行 山田
範之 別芝
Noriyuki Betsushiba
範之 別芝
加柴 良裕
Yoshihiro Kashiba
良裕 加柴
中島 泰
Yasushi Nakajima
泰 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014092241A priority Critical patent/JP2015208765A/ja
Publication of JP2015208765A publication Critical patent/JP2015208765A/ja
Publication of JP2015208765A5 publication Critical patent/JP2015208765A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】接合信頼性の高い無鉛はんだ材、そして、これを用いた高温に対応し、信頼性の高い電力用半導体装置を得ることを目的とする。【解決手段】鉛を含まないはんだ合金で形成されたはんだ粒子4Psと、はんだ合金を構成する金属以外の単体金属(例えば、Sb)で形成され、はんだ合金の融点よりも高い融点を有する単金属粒子4Pcと、を備え、単金属粒子4Pcには、100μmを超える最大径Dciを有する大径粒子が複数含まれる。【選択図】図1

Description

本発明は、無鉛はんだ材、およびそれを用いた電力用半導体装置と、その製造方法に関し、とくにリフロー後の融点がリフロー時の温度よりも高くなる無鉛はんだ材に関する。
近年、電子機器の配線基板の多機能化、軽薄短小化に伴い、表面実装技術が急速に発展し、電子部品の表面実装を行う場合には、ほとんどソルダーペーストを用いたリフローはんだ付け方法が行われている。一方、環境への問題から、従来から使用されてきたSn−Pb系のはんだは使用が制限され、現在ではSn−Ag合金、Sn−Ag−Cu合金等のいわゆる鉛フリーはんだ合金が用いられるようになっている。鉛フリーはんだ合金の特徴として、例えば、従来のSn−Pb共晶はんだの融点183℃と比較して、20℃以上融点が上昇する。そのため、使用部品の耐熱温度向上を余儀なくされ、また、これまで容易であった1段階目のはんだ付けを実施した後に、別のはんだ材料にて2段階目のはんだ付けを実施するステップ接合が困難となった。
そこで、リフロー時に溶融する第一金属と、溶融しない第二金属の粒子を含有するはんだ付け用組成物(例えば、特許文献1参照。)が提案されている。このはんだ付け用組成物では、リフロー時に第二金属の粒子成分が第一金属中に拡散することで、溶融後の融点が溶融時の温度より上昇するので、2段目のはんだ付けの際に溶融することがなく、容易にステップ接合を行うことができる。あるいは、融点が上昇するため、耐熱温度が向上し例えば、電力用半導体装置の運転温度の高温化にも対応させることができる。
特開2002−234195号公報(段落0012〜0016、0023〜0030、図1〜図4)
しかしながら、リフロー時に溶融しない粒子が存在する場合、リフロー中あるいはリフロー終了時に粒子が偏って残留することがあり、接合対象間に傾きが生じて、接合部の厚みが薄くなる部分に応力集中が発生し、接合部の寿命が低下するという問題がある。そのため、これを用いて電力用半導体装置を製造すると、信頼性が低下するおそれがあった。
本発明は、上記のような問題点を解決するためになされたものであり、溶融後の融点がリフローに必要な温度よりも上昇する接合信頼性の高い無鉛はんだ材、あるいは高温に対応し、信頼性の高い電力用半導体装置を得ることを目的とする。
本発明にかかる無鉛はんだ材は、鉛を含まないはんだ合金で形成された第一粒子と、前記はんだ合金を構成する金属以外の単体金属で形成され、前記はんだ合金の融点よりも高い融点を有する第二粒子と、を備え、前記第二粒子には、100μmを超える径を有する大径粒子が複数含まれることを特徴とする。
また、本発明にかかる電力用半導体装置は、回路基板と、上述した無鉛はんだ材を用いて、前記回路基板に接合された電力用半導体素子と、を備え、前記無鉛はんだ材によって形成された接合部には、100μm以上の径の前記大径粒子が複数含まれていることを特徴とする。
また、本発明にかかる電力用半導体装置の製造方法は、回路基板の所定範囲に、上述した無鉛はんだ材を配置する工程と、前記配置した無鉛はんだ材上に電力用半導体素子を設置する工程と、前記はんだ合金が溶融するように加熱して、前記電力用半導体素子を前記回路基板の所定位置に接合する接合工程と、を含み、前記接合工程によって形成された接合部には、100μm以上の径の前記大径粒子が複数含まれていることを特徴とする。
この発明によれば、所望の厚みの接合部を形成できるので、耐熱性および強度を向上させることができる。そのため、接合信頼性の高い無鉛はんだ材、あるいは高温に対応し、信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態1にかかる無鉛はんだ材を用いて製造した電力用半導体装置の構成を示す断面模式図である。 本発明の実施の形態1にかかる無鉛はんだ材を用いて電力用半導体装置を製造する方法を説明するための工程ごとの断面図である。 はんだ接合部の厚みと塑性歪との関係を示す図である。 リフロー時の各溶融温度における溶融時間とはんだ中のSb粒子の粒子径の減少量との関係を示す図である。 本発明の実施の形態1にかかる無鉛はんだ材を用いた電力用半導体装置の製造方法のうち、ステップ接合部分について説明するための工程ごとの断面図である。 本発明の実施の形態1の変形例にかかる無鉛はんだ材を用いて電力用半導体装置を製造する方法を説明するための工程ごとの断面図である。
実施の形態1.
図1〜図5は、本発明の実施の形態1にかかる無鉛はんだ材、それを用いた電力用半導体装置と、その製造方法について説明するためのものである。図1は電力用半導体装置のうち、無鉛はんだ材によって接合した主要部分の構成を示す断面模式図、図2は無鉛はんだ材を用いて電力用半導体装置を製造する方法として、基板に電力用半導体素子を接合する際の工程ごとの断面図である。
そして、図3と図4は、無鉛はんだ材に配合するSb粒子の径を定めるためのデータであり、図3ははんだ接合部の厚みと塑性歪との関係を示すグラフ、図4はリフロー時の各溶融温度における溶融時間とはんだ中のSb粒子の粒子径の減少量との関係を示すグラフである。また、図5は無鉛はんだ材を用いた電力用半導体装置の製造方法のうち、ステップ接合部分について説明するための、電力用半導体素子が接合された基板に、ヒートスプレッダを接合する際の工程ごとの断面図である。
本発明の実施の形態1にかかる電力用半導体装置、あるいはその製造方法では、接合に用いる無鉛はんだ材、およびそれによって形成された接合部の構成に特徴があるが、その説明に先立ち、無鉛はんだ材を用いた電力用半導体装置の構成について説明する。電力用半導体装置1は、図1に示すように、回路基板として、セラミックの基材2iの両面に電極2eが形成されたセラミック基板2と、セラミック基板2の一方の面(いわゆる回路面)に、スペーサとなる径(最大径Dc)を有する単金属粒子4cを含有するはんだ接合部4によって接合された電力用半導体素子3と、セラミック基板2の他方の面(いわゆる放熱面)に、スペーサとなる単金属粒子5cを含有するはんだ接合部5によって接合されたヒートスプレッダ6とを備えたものである。
電力用半導体素子3は、シリコンウエハを基材とした一般的な素子でも良い。しかし、炭化ケイ素(SiC)や窒化ガリウム系材料(GaN)、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いた場合の方が、運転温度が高く、接合部の信頼性が重要になる。そのため、ワイドバンドギャップ半導体を用いた電力用半導体装置1に本発明を適用すると、後述する本発明の効果がより顕著になる。デバイス種類としては、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field-Effect-Transistor)のようなスイッチング素子、またはダイオードのような整流素子である。
MOSFETの場合、電力用半導体素子3のセラミック基板2に接合される面にはドレイン電極が形成されている。そして、ドレイン電極と反対側(図で上側)の面には、ゲート電極やソース電極が、領域を分けて形成されているが、説明を簡略化するため、上側の面の構成については、記載を省略する。また、電力用半導体素子3の上側の面には、外部との電気接続のため、アルミニウム(Al)ないし銅(Cu)のリボン、あるいはワイヤ等の図示しない配線部材の一端が接合されている。さらに、回路面側は図示しない封止樹脂によって封止されているが、これらの部分については、発明の特徴と直接関係があるわけではないので、記載を省略する。
また、セラミック基板2の電極2eは、銅(Cu)製で、表面がプリフラックス処理したものを用いている。回路基板については、セラミック基板に限らず、いわゆるプリント基板でもよい。あるいは、リードフレームやヒートスプレッダのような金属部材そのものを基板として用いてもよい。
つぎに、上述した電力用半導体装置1の製造方法のうち、無鉛はんだ材4Pを用いたセラミック基板2と電力用半導体素子3との接合方法について図2を用いて説明する。図2(a)は、無鉛はんだ材4Pをセラミック基板2の電極2eの所定領域に選択的に塗布した状態を示すもので、無鉛はんだ材4Pは未だ溶融していない状態である。
無鉛はんだ材4Pは、はんだ粒子4Psと、単金属粒子4Pcと、酸化膜還元用のフラックス4Pfを含むペースト状の材料である。はんだ粒子4Psには、スズ(Sn)を主成分とするはんだ合金として、Sn−3.0Ag−0.5Cuの組成で、粒径分布が10〜50μmのものを使用した。単金属粒子4Pcは、はんだ粒子4Psが溶融する際には溶融しないが、溶融したはんだ中に拡散し、融点を上昇させる金属として、アンチモン(Sb)単体の粒子を用い、溶融・凝固後の接合部4のはんだ合金4s中の含有率が3mass%〜10mass%となるようにした。そして、単金属粒子4Pcには、最大径Dciである200μmの径を有する複数の大径粒子が面内に分散するように、200μm以上の径を有する粒子の比率(個数基準)が20%以上になるように粒径分布を調整した。また、大径粒子は、複数あればよく、望ましくは3個以上、より望ましくは10個以上あればよい。
このように、調整した無鉛はんだ材4Pは、例えば、スクリーン印刷のような選択的な印刷により、電極2e上に、平均印刷厚み200μmにて供給される。ただし、供給方法はディスペンスやインクジェットなど他の方法でもよいことは言うまでもない。電極2e上に選択的に供給した無鉛はんだ材4Pの上に、接続対象である電力用半導体素子3を搭載する。
この状態で、例えば、250℃に加熱すると、図2(b)に示すように、無鉛はんだ材4Pは、溶融はんだ材4Ms中に、アンチモンの単金属粒子4Mcが混在する半溶融金属4Mとなる。そして、単金属粒子4Mcそのものは溶融しないが、溶融はんだ材4Ms中に表面から金属成分(Sb)が拡散していき、粒子径が時間とともに減少していく。
しかし、単金属粒子4Mc(少なくとも大径粒子)が固体粒子として残存しているうちは、接続対象(電力用半導体素子3)と電極2eとの間に残存した固体粒子が介在してスペーサとして機能する。そのため、その間隔が、単金属粒子4Mcのうち、その時点の最大径を有する大径粒子の径以下になることはない。その結果、例えば、表面張力等の影響によって、溶融した液状部分が偏る(傾く)ように変形しようとしても、面内に分散した大径粒子によって支えられ、接続対象と電極2eとの平行が保たれる。
そして、250℃で25秒間溶融させたのち冷却すると、図2(c)に示すように、接合部4では、単金属粒子4cのうち、100μmの最大径Dcを有する大径粒子が残留する。これにより、電力用半導体素子3と電極2eとが所定厚み4tの接合部4で接合された半接合体1Aが完成する。このとき、接合部4の厚み4tは、接合部4の面内に分散する最大径Dcを有する単金属粒子4cによって、100μmに規定される。
なお、図2(b)から(c)においては、窒素雰囲気とし、温度プロファイルは、酸化皮膜の還元のためのプリヒート条件として100℃〜190℃で2分以上保持し、その後ピーク温度(250℃)まで加熱した後、空冷して凝固させた。
ここで、接合部4内に、上述した単金属粒子4cの少なくとも一部が残留するように無鉛はんだ材4P中に大径粒子を含む単金属粒子4Pcを混入した理由について説明する。
図3は、はんだによる接合部の厚みと、接合部4に生ずる塑性歪との関係を示したもので、横軸が接合部の厚み(例えば、t4)、縦軸が塑性歪を表す。図に示すように、塑性歪は、接合部の厚みが厚くなるほど(図中右に向かうほど)減少する傾向がある。そして、接合部の厚みを薄くしていったとき(図中左に向けて変化)、厚みが100μm以下になると急激に増大することがわかる。別の言い方をすれば、接合部の厚みを100μm以上にすれば、塑性歪を効率的に抑制することができる。
そこで、上述した無鉛はんだ材4Pを用いて、接合部4の厚み4tを100μmに調整するための構成について検討する。つまり、最終的に接合部4の面内に分散する単金属粒子4Mcの最大径Dcが100μmとなる条件について検討する。図2(b)のような、溶融はんだ材4Ms中への拡散溶解によるアンチモンの単金属粒子4Mcの粒子径の減少量(径減少量Δd)と溶融時間tとの関係を図4に示す。図中、横軸は溶融時間t、縦軸は径減少量Δdとし、「○」は溶融温度が250℃、「△」は溶融温度が300℃、「□」は溶融温度が350℃の場合を示す。
図4で得られた径減少量Δdと溶融時間tとの関係は、式(1)に示すように、温度Tと時間tの指数関数に近似することができる。
Figure 2015208765
ここで、式(1)によれば、径減少量Δdは時間tの一次関数ではないので、時間当たりの径減少量(径減少速度)は、時間tによって変化することになる。しかし、実用的なリフロー時間である100秒以下の領域では、時間tによらず、ほぼ一定であるとみなすことができる。つまり、径減少速度は、一定で、径減少量Δdは、粒子径や溶融はんだ材4Ms中のアンチモン濃度に関わらず、温度Tをパラメータとした時間tの一次関数で近似できる。そこで、最終の最大径Dcが100μmになるための条件として、径減少量Δdが200μm程度以下となる溶融時間と径減少量(μm)との関係を表1に示す。
Figure 2015208765
表1に示すように、例えば、溶融温度が250℃の場合、52秒で粒子径が100μm減少する。つまり、単金属粒子4Pcの初期の最大径Dciを200μmにすれば、接合部4内の単金属粒子4cの最大径Dcである大径粒子の径は100μmになるので、接合部4の厚み4tを100μmにすることができる。また、単金属粒子4Pcの初期の最大径Dciが150μmの場合、溶融時間を25秒に短縮すれば、接合部4内の単金属粒子4cの最大径Dcを100μmにすることができる。あるいは、溶融温度が350℃の場合、22秒で粒子径が100μm減少するので、初期の最大径Dciを200μmにすればよい。
つまり、溶融温度と時間、および単金属粒子4Pcの初期の最大径Dci(大径粒子の初期の径)の組合せを調整することにより、偏りのない、所望の厚みの接合部4を得ることができる。さらに、溶融後のはんだ合金4s中には、単金属粒子4Pcから溶解したアンチモン成分が加わっているため、溶融前のはんだ粒子4Psとは組成が異なっている。そのため、溶融後の融点が溶融前の融点よりも上昇するので、無鉛はんだ材4Pによって接合部4を形成した後に、接合部4を溶融させることなく、同じ組成の無鉛はんだ材5Pを用いて、ステップ接合を行うことができる。
たとえば、図1で説明した本実施の形態1にかかる電力用半導体装置1のようなパワーモジュールでは、チップ(電力用半導体素子3)と絶縁基板(セラミック基板2)との間をはんだによる第一接合部(接合部4)で接合した後、絶縁基板の反対側の面にベース板等の金属部材(ヒートスプレッダ6)をはんだ付けする場合がある。ここで、第一接合部が再溶融すると、チップの底面に設けたメタライズ膜がはんだ中に溶解して消失し、長期信頼性を損なう不良が発生する問題がある。
これに対しては、チップと絶縁基板の間の第一接合部を高融点のはんだで接合し、かつ絶縁基板と金属部材間を低融点のはんだで接合することで、チップ下のはんだが再溶融してチップの底面のメタライズ膜が消失して不良になる問題を解決できる。このような工法をステップはんだ付けと呼び、パワーモジュールにおいては通常に使われている。この時、チップ下のはんだ付け材料としては、一般的には高温はんだと呼ばれる95%Pbが含まれるはんだを用いるのが通常である。ここで、このようなPbを含んだ高温はんだの代替材料として有望なものが見つかっていない事もあり、RoHS規制の除外対象に2013年現在は指定されている。
しかしながら、上述したように接合後の接合部4を構成するはんだ合金4sの融点は、リフロー(溶融)前の無鉛はんだ材4P(はんだ粒子4Ps)の融点(213℃)よりも上昇する。例えば、はんだ合金4s中のSb含有量(単金属粒子5cそのものを除く)が5%の場合は228℃となる。そしてセラミック基板2とヒートスプレッダ6との接合に無鉛はんだ材4Pと同じ組成の無鉛はんだ材5Pを用いれば、プロセス温度213℃ではんだ付けが可能である。
このようなステップはんだ付けにおいて、融点の差が大きいほどプロセスの容易性が増す。すなわちはんだ付け時にワークの温度分布がつくが、最大で228℃を超えず、最低で213℃を超える事が全面でのはんだ付けが成立する条件であると言える。つまり、同じ組成のはんだを用いても、ステップ接合時の温度差が15Kまで許容されることになる。そのため、接合部4が形成された半接合体1Aに、無鉛はんだ材4Pと同じ組成(少なくともはんだ粒子4Ps)の無鉛はんだ材5Pを用いて、図5に示すように、ヒートスプレッダ6を接合することができる。その際、特許文献1に示されたように、溶融後の融点が260℃以上になるまでアンチモン含有量を増大させる必要はない。なお、図5(a)〜(c)における動作は、半接合体1Aを形成する際に説明した図2(a)〜(c)と同様であるので、記載を省略する。
また、一般的に融点に近づくほど0.2%耐力が下がり、塑性歪範囲が大きくなる。すなわち融点に近い温度域で使われる場合、はんだ付けによる接合部が保証できるサイクル数は短くなる。しかし、上述したように、はんだ付け後の融点が上昇することで、結果として高温での信頼性が高くなると言える。
また、Sbが含有されることにより、はんだ合金4sのはんだ硬さも上昇するので、機械的強度に優れたはんだ合金となっている。その結果、0.2%耐力が増大して、大きな歪変形を受けた時の金属疲労に対する寿命が長くなる。たとえば、チップ抵抗やセラミックコンデンサなどのセラミックをベースとした電子部品、パワーモジュールにおけるSiやSiCなどからなる半導体素子を、リードフレームや、樹脂基板にはんだ接合した場合の物性の組合せについて検討する。すると、リードフレームや樹脂基板の線膨脹係数に対して、セラミックをベースにした電子部品や半導体素子は線膨脹係数が大きく異なっている。
例えば、Cuの線膨脹係数は17ppm/K程度であるのに対して、アルミナなどのセラミックは3ppm/K、Siは2ppm/K程度である。このような線膨脹係数の差が大きい部材同士をはんだ接合した場合、使用時の温度変化によって伸び縮みの量が異なるため、はんだ接合部がその差を吸収することとなり、はんだ接合部に大きな歪が発生する。一般的に、金属の低サイクル疲労に対しては、塑性歪の振幅が大きいほど早く亀裂が発生、進展して破壊すると言われている。すなわち単金属粒子の成分がはんだ合金4s中に溶解することで、接合部4、5の強度が向上して長期信頼性が高まる。
とくに、本実施の形態1にかかる電力用半導体装置1のようなパワーモジュールにおいては、駆動する電力機器の消費電力の数%がパワーモジュール内での損失となり、SiやSiCからなる電力用半導体素子3や平滑コンデンサが発熱することになる。このような高温での塑性歪が製品の信頼性を左右する製品において、本発明のような無鉛はんだ材4P、5Pを用いれば、所定の間隔(厚み)で偏りのない接合部4、5を形成できるとともに、低温で接合しても高い高温信頼性を獲得でき、接合時のエネルギが低減できる。
変形例.
なお、上記実施の形態1においては、厚みの偏りを防止するとともに厚みを規定するための条件として、単金属粒子4Pcについては、最大径Dciを有するもの(大径粒子)についてのみ説明した。しかし、大径粒子のみを用いると、リフロー時の条件(温度、溶融時間)のばらつきにより、アンチモンを含有する部分が偏って、所望の特性(融点、硬度)を得られなくなることも考えられる。そこで、大径粒子大径粒子の他に、リフロー時の条件に多少の変動があっても、大径粒子の径が所定以下(100μm以下)になる前に、はんだ合金4s中に完全に溶解する小さな粒径の微細粒子を混在させるようにしてもよい。
そこで、本変形例においては、二種類の粒径のものを混合した単金属粒子を使用した。図5は本変形例にかかる無鉛はんだ材を用いた電力用半導体装置を製造する方法として、セラミック基板に電力用半導体素子を接合する際の工程ごとの断面図である。すなわち、無鉛はんだ材4Pには、図6(a)に示すように、単金属粒子4Pcとして、最大径Dciを有し、リフロー後にも残留して厚み4tを規定するための大径粒子4Pcsと、最大径Dciよりも小さな粒子径を有し、リフロー時に完全に溶解してはんだ合金4sの性能を向上させる微細粒子4Pcrを用いている。
そして、微細粒子4Pcrの全量+大径粒子4Pcsの溶解量の合計が、はんだ合金4s中のSb含有率として、3mass%〜10mass%になるようにした。例えば、この条件において、大径粒子4Pcsの粒径変動が小さくなるように混合比等を設定する。すると、リフロー条件にばらつきがあっても、大径粒子4Pcsの最終の最大径Dcの再現性と、はんだ合金4s中のSb含有率の再現性を両立させることができる。
これにより、はんだ付け後の接合部4を塑性歪が生じにくい100μm以上の厚み4tに安定して形成できるとともに、はんだ合金4sの組成も安定させることができ、信頼性の高い接合(接合部4)が得られる。
なお、本実施の形態あるいは変形例においては、はんだ粒子4Ps(5Psも含む)としてSn−3.0Ag−0.5Cu、単金属粒子4Pc(5Pcも含む)としてアンチモンを用いた例を示したが、これに限ることはない。はんだ粒子の溶融時に溶融しないが、溶融はんだ中に拡散により溶解して、はんだ合金の融点及び硬度を上昇させる材料の組合せであれば、鉛を含まない他の組合せ(例えば、特許文献1に記載された組合せ)であっても、粒径や溶融温度、溶融温度を適宜調整すれば、同様の効果を奏することができる。また、無鉛はんだ材4P、5Pとしては、ペースト状の例を示したが、これに限ることはない。例えば、ペレット、バー、パウダー等の他の形態であってもよい。
以上のように、本実施の形態にかかる無鉛はんだ材4P(無鉛はんだ材「5P」についても代表して「4P」として記載する。以下同じ。)によれば、鉛を含まないはんだ合金で形成された第一粒子(はんだ粒子4Ps)と、はんだ合金を構成する金属以外の単体金属(Sb)で形成され、はんだ合金の融点よりも高い融点を有する(そして、例えば、溶融状態のはんだ合金(溶融はんだ材4Ms)中に拡散溶解して、はんだ合金(硬化後のはんだ合金4s)の融点を上昇させる)第二粒子(単金属粒子4Pc)と、を備え、第二粒子(単金属粒子4Pc)には、100μmを超える径(最大径Dci)を有する大径粒子(例えば、大径粒子4Pcs)が複数含まれるように構成したので、(例えば、溶融後の融点が上昇するとともに)第二粒子が所定径(最大径Dc)で残留するので、偏りが軽減され、所望の厚み(例えば、100μm以上)の接合部4を形成できるので、耐熱性が良好で、かつ、はんだの強度を向上させることができる。そのため、接合信頼性が高く、ステップ接合にも利用できる無鉛はんだ材を得ることができる。あるいは高温に対応し、信頼性の高い電力用半導体装置を得ることができる。なお、傾きは皆無であることが理想であるが、上述したように100μm以上の厚みがある場合は、多少の傾きがあっても応力の集中を回避でき、信頼性を向上させることができる。
第二粒子は、溶融状態のはんだ合金(溶融はんだ材4Ms)中に拡散溶解して、はんだ合金(硬化後のはんだ合金4s)の融点を上昇させる金属種で構成され、第二粒子(単金属粒子4Pc)には、大径粒子4Pcsよりも小さい100μm未満の径を有する微細粒子4Pcr、が含まれるように構成する。すると、例えば、溶融状態のはんだ合金(溶融はんだ材4Ms)中で、大径粒子4Pcsの径が100μm未満に減少する前に微細粒子4Pcrが溶解すれば、はんだ付け後の接合部4を塑性歪が生じにくい100μm以上の厚み4tに安定して形成できるとともに、はんだ合金4sの組成も安定させることができ、信頼性の高い接合(接合部4)が得られる。
そして、はんだ合金は、Snを含む少なくとも2種の金属(例えば、Sn−3Ag−0.5Cu)で構成され、単体金属は、Sbで構成されていれば、確実に上述した効果を発揮できる。
以上のように、本実施の形態にかかる電力用半導体装置1によれば、回路基板(セラミック基板2)と、無鉛はんだ材4Pを用いて、回路基板(セラミック基板2)に接合された電力用半導体素子3と、を備え、無鉛はんだ材4Pによって形成された接合部4には、大径粒子が、はんだ合金(溶融はんだ材4Ms)中に拡散溶解する前の径(最大径Dci)よりも小さい100μm以上の径(最大径Dc)を有して残留しているので、接合部4は、偏りがなく、塑性歪の少ない100μm以上の厚み4tを有し、高温に対応し信頼性も向上する。
また、回路基板(セラミック基板2)の電力用半導体素子3が接合された面の反対側に、無鉛はんだ材5Pを用いて接合された金属部材(ヒートスプレッダ6)を備えたので、ステップ接合を用いて容易に製作でき、高温に対応し信頼性も向上する。
また、本実施の形態にかかる電力用半導体装置の製造方法によれば、回路基板(セラミック基板2)の所定範囲に、無鉛はんだ材4Pを配置する工程と、配置した無鉛はんだ材4P上に電力用半導体素子3を設置する工程と、はんだ合金(はんだ粒子4Ps)が溶融するように加熱して、電力用半導体素子3を回路基板(セラミック基板2)の所定位置に接合する接合工程と、を含み、接合工程によって形成された接合部4には、大径粒子(単金属粒子4c)が、はんだ合金(溶融はんだ材4Ms)中に拡散溶解する前の径(最大径Dci)よりも小さい100μm以上の径(最大径Dc)を有して残留しているので、偏りがなく、塑性歪の少ない100μm以上の厚み4tを有するように接合部4を形成でき、高温に対応した信頼性の高い電力用半導体装置1が得られる。
さらに、回路基板(セラミック基板2)の電力用半導体素子3が接合された反対側の面に、無鉛はんだ材5Pを用いて金属部材(ヒートスプレッダ6)を接合する第二接合工程を含み、第二接合工程は、電力用半導体素子3を接合する接合工程の後に、接合工程の加熱温度よりも高く、接合工程で形成された接合部4が溶融する温度よりも低い温度で実行されるので、接合部4を損傷させることなく、ステップ接合により、容易に高温に対応した信頼性の高い電力用半導体装置1が得られる。
1:電力用半導体装置、 2:セラミック基板(回路基板)、 3:電力用半導体素子(電子部品)、 4,5:接合部(接合後の無鉛はんだ材)、 4c,5c:(リフロー後に残留した)単金属粒子、 4P,5P:無鉛はんだ材、 4Ps,5Ps:はんだ粒子(第一粒子)、 4Pc,5Pc:単金属粒子(第二粒子)、 4Pcr:微細粒子、
4Pcs:大径粒子、 4s,5s:(リフロー後の)はんだ合金、 6:ヒートスプレッダ(金属部材)
Dci:(リフロー前の)単金属粒子の最大径、 Dc:(リフロー後の)単金属粒子の最大径、 t4,t5:接合部の厚み。

Claims (9)

  1. 鉛を含まないはんだ合金で形成された第一粒子と、
    前記はんだ合金を構成する金属以外の単体金属で形成され、前記はんだ合金の融点よりも高い融点を有する第二粒子と、を備え、
    前記第二粒子には、100μmを超える径を有する大径粒子が複数含まれることを特徴とする無鉛はんだ材。
  2. 前記第二粒子は、溶融状態の前記はんだ合金中に拡散溶解する金属で構成され、
    前記第二粒子には、径が100μm未満の微細粒子が含まれることを特徴とする請求項1に記載の無鉛はんだ材。
  3. 前記はんだ合金は、Snを含む少なくとも2種の金属で構成され、
    前記単体金属は、Sbで構成されていることを特徴とする請求項1または2に記載の無鉛はんだ材。
  4. 回路基板と、
    請求項1から3のいずれか1項に記載の無鉛はんだ材を用いて、前記回路基板に接合された電力用半導体素子と、を備え、
    前記無鉛はんだ材によって形成された接合部には、100μm以上の径の前記大径粒子が複数含まれていることを特徴とする電力用半導体装置。
  5. 前記回路基板の前記電力用半導体素子が接合された面の反対側に、前記無鉛はんだ材を用いて接合された金属部材を備えたことを特徴とする請求項4に記載の電力用半導体装置。
  6. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項4または5に記載の電力用半導体装置。
  7. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項6に記載の電力用半導体装置。
  8. 回路基板の所定範囲に、請求項1から3のいずれか1項に記載の無鉛はんだ材を配置する工程と、
    前記配置した無鉛はんだ材上に電力用半導体素子を設置する工程と、
    前記はんだ合金が溶融するように加熱して、前記電力用半導体素子を前記回路基板の所定位置に接合する接合工程と、を含み、
    前記接合工程によって形成された接合部には、100μm以上の径の前記大径粒子が複数含まれていることを特徴とする電力用半導体装置の製造方法。
  9. 前記回路基板の前記電力用半導体素子が接合された反対側の面に、前記無鉛はんだ材を用いて金属部材を接合する第二接合工程を含み、
    前記第二接合工程は、前記接合工程の後に、前記接合工程の加熱温度よりも高く、前記接合工程で形成された接合部が溶融する温度よりも低い温度で実行されることを特徴とする請求項8に記載の電力用半導体装置の製造方法。
JP2014092241A 2014-04-28 2014-04-28 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法 Pending JP2015208765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014092241A JP2015208765A (ja) 2014-04-28 2014-04-28 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014092241A JP2015208765A (ja) 2014-04-28 2014-04-28 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015208765A true JP2015208765A (ja) 2015-11-24
JP2015208765A5 JP2015208765A5 (ja) 2017-03-09

Family

ID=54611433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014092241A Pending JP2015208765A (ja) 2014-04-28 2014-04-28 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015208765A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116316047A (zh) * 2023-05-17 2023-06-23 苏州长光华芯光电技术股份有限公司 一种高可靠性半导体封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215294A (ja) * 1983-05-24 1984-12-05 Toshiba Corp 半田接合材料とその材料を使用した接合方法
JPS62179889A (ja) * 1986-01-31 1987-08-07 Senjiyu Kinzoku Kogyo Kk クリ−ムはんだ
JPH0639583A (ja) * 1992-07-27 1994-02-15 Toshiba Lighting & Technol Corp 半田ペースト及び回路基板
JP2002254194A (ja) * 2000-06-12 2002-09-10 Hitachi Ltd 電子機器およびはんだ
JP2005167257A (ja) * 2000-12-25 2005-06-23 Tdk Corp はんだ付け方法
JP2009125753A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
WO2013017885A2 (en) * 2011-08-02 2013-02-07 Fry's Metals, Inc. Solder compositions

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215294A (ja) * 1983-05-24 1984-12-05 Toshiba Corp 半田接合材料とその材料を使用した接合方法
JPS62179889A (ja) * 1986-01-31 1987-08-07 Senjiyu Kinzoku Kogyo Kk クリ−ムはんだ
JPH0639583A (ja) * 1992-07-27 1994-02-15 Toshiba Lighting & Technol Corp 半田ペースト及び回路基板
JP2002254194A (ja) * 2000-06-12 2002-09-10 Hitachi Ltd 電子機器およびはんだ
JP2005167257A (ja) * 2000-12-25 2005-06-23 Tdk Corp はんだ付け方法
JP2009125753A (ja) * 2007-11-20 2009-06-11 Toyota Central R&D Labs Inc はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
WO2013017885A2 (en) * 2011-08-02 2013-02-07 Fry's Metals, Inc. Solder compositions
JP2014527466A (ja) * 2011-08-02 2014-10-16 アルファ・メタルズ・インコーポレイテッドAlpha Metals,Inc. はんだ組成物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116316047A (zh) * 2023-05-17 2023-06-23 苏州长光华芯光电技术股份有限公司 一种高可靠性半导体封装结构及其制备方法
CN116316047B (zh) * 2023-05-17 2023-08-15 苏州长光华芯光电技术股份有限公司 一种高可靠性半导体封装结构及其制备方法

Similar Documents

Publication Publication Date Title
JP6773143B2 (ja) 半導体装置用はんだ材
KR101773733B1 (ko) 파워 디바이스용의 땜납 합금과 고전류 밀도의 땜납 조인트
JP2011138968A (ja) 面実装部品のはんだ付け方法および面実装部品
JP3827322B2 (ja) 鉛フリーはんだ合金
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP6641524B1 (ja) 半導体装置の製造方法
US7413110B2 (en) Method for reducing stress between substrates of differing materials
JP4877046B2 (ja) 半導体装置およびその製造方法
US20190013308A1 (en) Die bonding to a board
JP2005340268A (ja) トランジスタパッケージ
JP6083451B2 (ja) 面実装部品のはんだ付け方法および面実装部品
JP2015208765A (ja) 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法
JP2019188456A (ja) はんだ合金、ソルダペースト、成形はんだ、及びはんだ合金を用いた半導体装置
US20150258637A1 (en) Solder alloy for die bonding
JP2012061508A (ja) 接合材料
JP5941036B2 (ja) 面実装部品のはんだ付け方法および面実装部品
JP6709944B2 (ja) 接合構造体の製造方法
JP2005177842A (ja) ろう材、これを用いた半導体装置の製造方法並びに半導体装置
JP2012049182A (ja) 半導体装置の製造方法
JP6036905B2 (ja) 面実装部品のはんだ付け方法および面実装部品
JP2005286121A (ja) 半導体装置及びその製造方法
CN110741465A (zh) 制造与焊料预形体连接的器件的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002