JP6641524B1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6641524B1
JP6641524B1 JP2019506750A JP2019506750A JP6641524B1 JP 6641524 B1 JP6641524 B1 JP 6641524B1 JP 2019506750 A JP2019506750 A JP 2019506750A JP 2019506750 A JP2019506750 A JP 2019506750A JP 6641524 B1 JP6641524 B1 JP 6641524B1
Authority
JP
Japan
Prior art keywords
solder material
material layer
solder
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019506750A
Other languages
English (en)
Other versions
JPWO2019163145A1 (ja
Inventor
政雄 中川
政雄 中川
桑野 亮司
亮司 桑野
洋平 篠竹
洋平 篠竹
英樹 西村
英樹 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6641524B1 publication Critical patent/JP6641524B1/ja
Publication of JPWO2019163145A1 publication Critical patent/JPWO2019163145A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233Sheets, foils
    • B23K35/0238Sheets, foils layered
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75272Oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本発明の半導体装置の製造方法は、電極24と電極接続片32との間に、電極24の表面に配置された、フラックスを含有する第1はんだ材層41と、電極接続片32の表面に配置された、フラックスを含有する第2はんだ材層42と、第1はんだ材層41と第2はんだ材層42との間に配置された、フラックスを含有しない第3はんだ材層43とが積層された構造を有するはんだ材44を配置し、電極24と電極接続片32とがはんだ材44を挟んで対向した状態となるように基板10、半導体チップ20及びリード30を配置した組立体50を形成する組立体形成工程と、電極24と電極接続片32とをはんだ40を介して接合する接合工程とを含む。本発明の半導体装置の製造方法によれば、信頼性が低下し難い半導体装置を製造することができ、かつ、接合工程が煩雑になることを防ぐことができる。

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体チップとリードとがはんだを介して接合された半導体装置を製造する半導体装置の製造方法が知られている(例えば、特許文献1参照。)。
特許文献1に記載された従来の半導体装置900は、図9に示すように、半導体チップ搭載面912を有する基板910と、半導体チップ搭載面912上に搭載され、半導体チップ搭載面912と対向する面に形成されたコレクタ電極922、並びに、半導体チップ搭載面912と対向する面とは反対側の面に形成されたエミッタ電極924(電極)及びエミッタ電極924とは離間した位置に形成されたゲート電極926を有する半導体チップ920と、電極接続片932を有し、電極接続片932がはんだ940を介してエミッタ電極924と接合されたリード930とを備える
従来の半導体装置900によれば、電極接続片932がはんだ940を介してエミッタ電極924と接合されている、すなわち、半導体チップ920とリード930とをはんだ940のみを介して(ワイヤ等の介在部材を介さずに)直接接続されているため、半導体装置900は、電流容量が大きく、大電流を使用する電子機器(例えば、電源)に適した半導体装置となる。
従来の半導体装置900は、以下のような製造方法(従来の半導体装置の製造方法)で製造される。すなわち、従来の半導体装置の製造方法は、エミッタ電極924と電極接続片932とがはんだ材を挟んで対向した状態となるように基板910、半導体チップ920及びリード930を配置した組立体を形成する組立体形成工程と、はんだ材を溶融した後ではんだ材を固化することにより、エミッタ電極924と電極接続片932とをはんだ940を介して接合する接合工程とを含む。
特開2010−123686号公報 特開2017−199809号公報
ところで、一般に、半導体チップとリードとの間のはんだに作用する応力(例えば熱応力)を緩和するためには、当該はんだの厚みをある一定以上の厚さに保つことが有効であることが知られている(例えば、特許文献2参照。)。
しかしながら、はんだ材944としてフラックスを含有するはんだ材(例えば、ペースト状のクリームはんだ)を用いる場合には、接合工程前のはんだ材944が厚くなりすぎるため(図10(a)参照。)、リード930をはんだ材944上に配置したときにはんだ材944が潰れて所望しない場所にはんだ材がはみ出してしまうおそれがあり、製造された半導体装置の信頼性が低下するおそれがある、という問題がある(図10(b)参照。)。
そうかといって、はんだ材944としてフラックスを含有しないはんだ材(ペレットはんだ)を用いる場合には、はんだ材表面の酸化物をフラックスによって除去することができないことから、はんだと半導体チップの間の接合強度やはんだとリードの間の接合強度が低くなることを防ぐためには特殊な条件(水素雰囲気下等)で接合工程を実施しなければならず、接合工程が煩雑になる、という問題がある。
そこで、本発明は、上記した問題を解決するためになされたものであり、信頼性が低下し難い半導体装置を製造することができ、かつ、接合工程が煩雑になることを防ぐことができる半導体装置の製造方法を提供することを目的とする。
[1]本発明の半導体装置の製造方法は、半導体チップ搭載面を有する基板と、前記半導体チップ搭載面上に搭載され、前記半導体チップ搭載面と対向する面とは反対側の面に形成された電極を有する半導体チップと、電極接続片を有し、前記電極接続片がはんだを介して前記電極と接合されたリードとを備える半導体装置を製造する半導体装置の製造方法であって、前記電極と前記電極接続片との間に、前記電極の表面に配置された、フラックスを含有する第1はんだ材層と、前記電極接続片の表面に配置された、フラックスを含有する第2はんだ材層と、前記第1はんだ材層と前記第2はんだ材層との間に配置された、フラックスを含有しない第3はんだ材層とが積層された構造を有するはんだ材を配置し、前記電極と前記電極接続片とが前記はんだ材を挟んで対向した状態となるように前記基板、前記半導体チップ及び前記リードを配置した組立体を形成する組立体形成工程と、前記はんだ材を溶融した後で前記はんだ材を固化することにより、前記電極と前記電極接続片とを前記はんだを介して接合する接合工程とを含むことを特徴とする。
なお、本明細書において、「はんだ材」とは、接合工程で対象物を接合する前のはんだのことをいう。
[2]本発明の半導体装置の製造方法においては、前記第1はんだ材層及び前記第2はんだ材層はいずれもペースト状のはんだ材からなり、前記第3はんだ材層は固体状のはんだ材からなることが好ましい。
[3]本発明の半導体装置の製造方法においては、前記組立体形成工程において、前記第3はんだ材層の厚さは、前記はんだ材の厚さの60%〜90%の範囲内にあることが好ましい。
[4]本発明の半導体装置の製造方法においては、前記組立体形成工程において、前記第3はんだ材層の組成は、フラックス成分を除いた前記第1はんだ材層の組成又はフラックス成分を除いた前記第2はんだ材層の組成と同じ組成であることが好ましい。
[5]本発明の半導体装置の製造方法においては、前記組立体形成工程においては、前記第2電極上に前記第1はんだ材層及び前記第3はんだ材層を配置し、かつ、前記電極接続片上に第2はんだ材層を配置した後に、前記第3はんだ材層と前記第2はんだ材層とを重ね合わせて前記組立体を形成することが好ましい。
[6]本発明の半導体装置の製造方法においては、前記組立体形成工程においては、前記半導体チップ上に前記第1はんだ材層、前記第3はんだ材層及び前記第2はんだ材層をこの順序で配置した後に、前記第2はんだ材層と前記リードの前記電極接続片とを重ね合わせて前記組立体を形成することが好ましい。
[7]本発明の半導体装置の製造方法においては、前記はんだの厚さは、300μm以上であることが好ましい。
[8]本発明の半導体装置の製造方法においては、前記組立体形成工程においては、ディスペンサを用いて前記第1はんだ材層及び前記第2はんだ材層を配置することが好ましい。
本発明の半導体装置の製造方法においては、組立体形成工程において、電極と電極接続片との間に、第1はんだ材層と第2はんだ材層との間に配置された、フラックスを含有しない第3はんだ材層を有するはんだ材を配置する。このような方法とすることにより、フラックスを含有しない第3はんだ材層においては、接合工程時(リフロー時)にフラックスが蒸発することがなく、フラックスが蒸発することに起因して接合工程後に第3はんだ材層の部分の厚さが薄くなることもないため、接合工程前の(第1〜第3はんだ材層全体の)はんだ材の厚さを厚くしすぎなくてもよくなる(接合工程後のはんだの厚さよりもわずかに厚くする程度の厚さでよくなる)。従って、リードをはんだ材上に配置したときでもはんだ材が潰れ難く、所望しない場所にはんだ材がはみ出してしまうことを防ぐことができる。その結果、信頼性が低下し難い半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によれば、組立体形成工程において、電極と電極接続片との間に、第1はんだ材層と第2はんだ材層との間に配置された、フラックスを含有しない第3はんだ材層を有するはんだ材を配置するため、はんだの厚みをある一定以上の厚さに保った半導体装置を製造することができる。従って、半導体チップとリードとの間のはんだに作用する応力(例えば、熱応力)を緩和することができ、この観点においても信頼性が低下し難い半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によれば、組立体形成工程において、電極と電極接続片との間に、電極の表面に配置された、フラックスを含有する第1はんだ材層と、リードにおける電極接続片の表面に配置された、フラックスを含有する第2はんだ材層とを有するはんだ材を配置するため、フラックスにより電極、電極接続片及び第3はんだ材層の表面の不純物を除去した状態で接合することができ、はんだと半導体チップやリードとの密着強度が高い半導体装置を製造することができる。よって、はんだと半導体チップの間の接合強度やはんだとリードとの間の接合強度が低くなることを防ぐために特殊な条件(水素雰囲気下等)で接合工程を実施する、という必要がなく、接合工程が煩雑になることを防ぐことができる。
実施形態1における半導体装置1を示す図である。図1(a)は半導体装置1の平面図であり、図1(b)は図1(a)のA−A断面図であり、図1(c)は半導体装置1の要部拡大断面図である。なお、図1(c)においては説明を簡単にするために樹脂80の図示を省略している。 実施形態1に係る半導体装置の製造方法のフローチャートである。 実施形態1に係る半導体装置の製造方法の工程図である。図3(a)は基板準備工程を示す図であり、図3(b)は半導体チップ搭載工程を示す図である。 実施形態1に係る半導体装置の製造方法の工程図である。図4(a)は第1はんだ材層配置工程を示す図であり、図4(b)は第2はんだ材層配置工程及び第3はんだ材層配置工程を示す図である。 実施形態1に係る半導体装置の製造方法の工程図である。図5(a)はリードフレーム配置工程を示す図であり、図5(b)は接合工程(リフロー工程)を示す図であり、図5(c)はワイヤボンディング工程を示す図である。 実施形態2に係る半導体装置の製造方法の工程図である。図6(a)は第1はんだ材層配置工程を示す図であり、図6(b)は第2はんだ材層配置工程及び第3はんだ材層配置工程を示す図であり、図6(c)はリードフレーム配置工程を示す図である。 変形例1に係る半導体装置の製造方法の工程図である。図7(a)は半導体チップ配置工程を示す図であり、図7(b)は第1はんだ材層配置工程、第2はんだ材層配置工程及び第3はんだ材層配置工程を示す図であり、図7(c)はリードフレーム配置工程を示す図である。 変形例2における半導体装置2を示す図である。図8(a)は半導体装置2の斜視図であり、図8(b)は図8(a)のB−B断面図である。図8中、符号10a、10bは基板を示し、12a、12bは半導体チップ搭載面を示し、14a、14bは絶縁性基板を示し、18a、18bは放熱用の金属板を示し、40a、40bははんだを示す。 従来の半導体装置900を示す断面図である。なお、図9中、符号946ははんだを示し、符号960、962は端子を示し、符号970はワイヤを示し、符号980は樹脂を示す。 従来の半導体装置の製造方法の問題点を示す図である。図10(a)はリード配置前の組立体の様子を示す図であり、図10(b)はリード配置後の組立体の様子を示す図である。なお、符号944,945ははんだ材(ペースト状のはんだ材)を示す。
以下、本発明の半導体装置の製造方法について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。
[実施形態1]
1.実施形態における半導体装置1の構成
実施形態1における半導体装置1は、半導体チップとリードとの間のはんだに作用する応力(例えば熱応力)を緩和するために、はんだの厚みをある一定以上の厚さに保った半導体装置である。実施形態に係る半導体装置1は、図1に示すように、基板10と、半導体チップ20と、リード30,62,64と、はんだ40,46と、ワイヤ70とを備え、リード30,62,64の外部接続端子及び放熱性の金属板18の一部を除いて樹脂80で樹脂封止されている。
基板10は、半導体チップ搭載面12を有する基板である。基板10としては適宜の基板(例えば、プリント基板)を用いることができるが、実施形態1においては、絶縁性基板14と、絶縁性基板14の一方の面に形成され、半導体チップ搭載面12を有する回路16と、絶縁性基板14の他方の面に形成された放熱用の金属板18とを有するDCB(Direct Cоpper Bonding)基板を用いる。なお、放熱用の金属板18は樹脂80から露出している。
半導体チップ20は、一方の面(半導体チップ搭載面12と対向する面)に形成されたコレクタ電極22、並びに、他方の面(半導体チップ搭載面12と対向する面とは反対側の面)に形成されたエミッタ電極24(電極)及びエミッタ電極24とは離間した位置に形成されたゲート電極26を有するIGBT(Insulated Gate Bipolar Transistor)である。
コレクタ電極22は、基板10の半導体チップ搭載面12とはんだ46を介して接合されており、はんだ46、基板10(回路16)及びリード64を介して外部と接続される。
エミッタ電極24は、リード30の電極接続片32とはんだ40を介して接合されており、はんだ40及びリード30(外部接続端子34)を介して外部と接続される。
リード30,62,64は、平板状の金属部材であり、リードフレームを切り離して形成されたものである。リード30,62,64はワイヤよりも断面積が大きく、大電流を流すことができる。
リード30は、一方の端部にエミッタ電極24と接続するための電極接続片32を有し、他方の端部に外部と接続するための外部接続端子34を有する。
リード62は、一方の端部がワイヤ70を介してゲート電極26と接続されており、他方の端部が外部接続用の端子となっている。
リード64は、一方の端部がコレクタ電極22と接続された回路16と接続されており、他方の端部が、他方の端部が外部接続用の端子となっている。
はんだ40,46は、導電性及び接着性を有する合金又は金属である。はんだ40、46ははんだ材を加熱することにより溶融して固化したものである。
はんだ40は、エミッタ電極24と電極接続片32とを接合している。はんだ40の厚さ(はんだ厚)は、はんだ46(基板10と半導体チップ20との間のはんだ)の厚さよりも厚く、例えば、300μm以上であり、例えば500μmである。はんだ40の形成方法については後述する。
はんだ46は、コレクタ電極22と半導体チップ搭載面12を接合している。はんだ40は、フラックスを含有するペースト状のはんだ材(例えば、いわゆるクリームはんだ)からなり、印刷により基板10の半導体チップ搭載面12に配置され、リフローして加熱することにより基板10と半導体チップ20とを接合する。なお、基板10と半導体チップ20との間のはんだ46においては、はんだに作用する応力(例えば熱応力)を緩和する、という半導体チップ20とリード30との間のはんだ40の場合のような事情がなく、厚くなると導通損失が大きくなるため、基板10と半導体チップ20との間のはんだ46は、半導体チップ20とリード30との間のはんだ40とは異なり、比較的薄い(はんだの厚みをある一定以下の厚さとする)方が好ましい。
樹脂80は、適宜の樹脂を用いることができる。
ところで、上記した実施形態1における半導体装置1においては、半導体チップ20とリード30との間のはんだ40に作用する応力(例えば熱応力)を緩和するために半導体チップ20とリード30との間のはんだ40の厚みをある一定以上の厚さに保っている。
一般的に、半導体チップとリードとの間を接合するためには、接合面上の不純物(酸化物等)を除去することができるフラックスを含有するはんだ材(例えば、いわゆるクリームはんだ)を用いるが、フラックスを含有するはんだ材は、接合工程時(リフロー時)にフラックスが蒸発することに起因してはんだの厚さが薄くなってしまうため、上記した実施形態1における半導体装置1の製造に用いるとすれば接合工程前(リフロー前)のはんだ材の厚さをかなり厚くしなければならない。
しかし、はんだ材の厚さをかなり厚くした場合には、接合工程前(リフロー前)において、リードをはんだ材上に配置したときにはんだ材が潰れて所望しない場所にはんだ材がはみ出してしまうおそれがある。
そこで、本発明においては、接合工程後(リフロー後)のはんだの厚みをある一定以上の厚さに保つことができ、かつ、接合工程前(リフロー前)のはんだ材の厚さが厚くなりすぎない下記の実施形態1に係る半導体装置の製造方法を用いることとした。
2.実施形態1に係る半導体装置の製造方法
実施形態1に係る半導体装置の製造方法は、図2に示すように、基板準備工程S100と、組立体形成工程S200と、接合工程S300と、ワイヤボンディング工程S400と、樹脂封止工程S500と、リード加工工程S600とを含む。
(1)基板準備工程S100
基板準備工程S100においては、基板10を準備する(図3(a)参照。)。具体的には、所定の治具上に基板10を位置決めして配置する。
(2)組立体形成工程S200
組立体形成工程S200においては、基板10の半導体チップ搭載面12と半導体チップのコレクタ電極22とがはんだ材45を挟んで対向した状態となり、かつ、半導体チップ20のエミッタ電極24とリード30の電極接続片32とがはんだ材44(図5(a)参照。)を挟んで対向した状態となるように基板10、半導体チップ20及びリード30を配置した組立体50(図5(a)参照。)を形成する。組立体形成工程S200は、半導体チップ搭載工程S210と、第1はんだ材層配置工程S220と、第3はんだ材層配置工程S230と、第2はんだ材層配置工程S240と、リードフレーム配置工程S250とを含む。
(2−1)半導体チップ搭載工程S210
半導体チップ搭載工程S210においては、基板10の半導体チップ搭載面12上にはんだ材45を介して半導体チップ20を搭載する(図3(b)参照。)。具体的には、まず、基板10の半導体チップ搭載面12上にペースト状のはんだ材45(例えば、いわゆるクリームはんだ)を印刷する。次に、半導体チップ搭載面12と半導体チップ20のコレクタ電極22とがはんだ材45を挟んで対向した状態となるように半導体チップ搭載面12上に半導体チップ20を搭載する。
なお、実施形態1においては、はんだ材45を印刷するが、ディスペンサによってはんだ材を供給する、はんだフィーダ等で送り出した糸はんだによってはんだ材を供給する、溶融したはんだ材を流し込むことによってはんだ材を供給する等、適宜の方法ではんだ材を供給してもよい。
なお、クリームはんだは、はんだ粉末にフラックスを添加して、適当な粘度のペースト状にしたものである。フラックスは、高温で揮発する成分である。フラックスとしては、ロジン、変性ロジン、合成樹脂などを主成分として用いた樹脂系フラックスが用いられ、さらに、チクソトロピック剤や、活性剤および活性剤用の溶剤、分散安定剤などが添加される場合もある。
(2−2)第1はんだ材層配置工程S220
第1はんだ材層配置工程S220においては、半導体チップ20のエミッタ電極24上にフラックスを含有するペースト状のはんだ材からなる第1はんだ材層41を配置する(図4(a)参照。)。第1はんだ材層配置工程S220は、例えばディスペンサDによってフラックスを含有するペースト状のはんだ材(例えば、いわゆるクリームはんだ)をエミッタ電極24上に供給することによって第1はんだ材層41を配置する。第1はんだ材層41の厚さは第3はんだ材層43とエミッタ電極24が接合できるのに十分な厚さがあればよい。
なお、ペースト状のはんだ材を供給する方法としては様々な方法が考えられるが、エミッタ電極24上にペースト状のはんだ材を供給するには、はんだ量の細かい調整や供給箇所の正確さが必要であるため、ディスペンサによってペースト状のはんだ材を供給することが好ましい。
(2−3)第3はんだ材層配置工程S230
第3はんだ材層配置工程S230においては、第1はんだ材層41上に第3はんだ材層43を配置する(図4(b)下側参照。)。
第3はんだ材層43は、フラックスを含有しない固体状のはんだ材からなる、板状又は膜状のはんだ材(いわゆる板はんだ)である。第3はんだ材層43の厚さは、はんだ材44(図5(a)参照。)の厚さのうちのおよそ60%〜90%の範囲内の厚さである。また、第3はんだ材層43の厚さは、はんだ40(リフロー後のはんだ厚)のおよそ75%〜95%の範囲内の厚さである。第3はんだ材層43の厚さは、第1はんだ材層41の少なくとも数倍の厚さを有している。実施形態1において、第3はんだ材層43の組成(主成分)は、フラックス成分を除いた第1はんだ材層41の組成及びフラックス成分を除いた第2はんだ材層42の組成(主成分)の両方と同じ組成であるが、どちらか一方とだけ同じ組成でもよいし、異なる組成でもよい。
(2−4)第2はんだ材層配置工程S240
第2はんだ材層配置工程S240においては、リード30の電極接続片32上にフラックスを含有するペースト状のはんだ材からなる第2はんだ材層42を配置する(図4(b)上側参照。)。具体的には、リード30,62,64を構成するリードフレームのうちの、リード30となる部分の電極接続片32の表面上に、例えばディスペンサによってフラックスを含有するペースト状のはんだ材(いわゆるクリームはんだ)を供給して第2はんだ材層42を配置する。第2はんだ材層42の厚さは、第1はんだ材層41と同じ厚さであり、第3はんだ材層43と電極接続片32が接合できるのに十分な厚さがあればよい。なお、第2はんだ材層配置工程S240は、リードフレーム配置工程S250の前であればどの段階で実施してもよい。
(2−5)リードフレーム配置工程S250
リードフレーム配置工程S250においては、半導体チップ20上に配置されている第3はんだ材層43の上にリード30(リードフレーム)を、リード30上の第2はんだ材層42を第3はんだ材層と重ね合わせるようにして配置する(図5(a)参照。)。このとき、リードフレーム内のリード62,64も所定の位置に配置される。こうして、エミッタ電極24と電極接続片32との間に、コレクタ電極22の表面に配置された、フラックスを含有する第1はんだ材層41と、リード30における電極接続片32の表面に配置された、フラックスを含有する第2はんだ材層42と、第1はんだ材層41と第2はんだ材層42との間に配置された、フラックスを含有しない第3はんだ材層43とが積層された構造を有するはんだ材44を配置する。
これにより、基板10の半導体チップ搭載面12と半導体チップのエミッタ電極24とがはんだ材45を挟んで対向した状態、かつ、半導体チップ20のコレクタ電極とリード30の電極接続片32とがはんだ材44を挟んで対向した状態で基板10、半導体チップ20及びリード30を配置した組立体50を形成することができる。
(3)接合工程(リフロー工程)S300
接合工程(リフロー工程)S300においては、組立体50をリフロー炉(図示せず。)に入れて加熱し、はんだ材44、45を溶融した後で、はんだ材44、45を固化してはんだ40、46とする(図5(b)参照。)。これにより、基板10の半導体チップ搭載面12と半導体チップ20のコレクタ電極22とをはんだ46を介して接合するとともに、半導体チップ20のエミッタ電極24とリード30の電極接続片32とをはんだ40を介して接合する。このとき、フラックスを含有している第1はんだ材層41及び第2はんだ材層42からはフラックスが蒸発するため、第1はんだ材層41及び第2はんだ材層42の厚さが薄くなる。
(4)ワイヤボンディング工程S400
次に、ゲート電極26と、リード(図1のリード62)とをワイヤ70を用いて接続する(図5(c)参照。)。ワイヤ70は適宜のものを用いることができる。
(5)樹脂封止工程S500及びリード加工工程S600
次に、リード30,62,64の外部端子及び放熱用の金属板18を除いて樹脂80で樹脂封止する(樹脂封止工程S500、図示せず。)、次に、リード30,62,64をリードフレームから切り離すとともに、所定の箇所の折り曲げ等の加工を行う(リード加工工程S600、図示せず。)。
このようにして実施形態1における半導体装置1を製造することができる。
3.実施形態1に係る半導体装置の製造方法の効果
実施形態1に係る半導体装置の製造方法においては、組立体形成工程において、エミッタ電極24と電極接続片32との間に、はんだ材44は、第1はんだ材層41と第2はんだ材層42との間に配置された、フラックスを含有しない第3はんだ材層43を有するはんだ材44を配置する。このような方法とすることにより、フラックスを含有しない第3はんだ材層43においては、接合工程時(リフロー時)にフラックスが蒸発することがなく、フラックスが蒸発することに起因して接合工程後に第3はんだ材層43の部分の厚さが薄くなることもないため、接合工程前の(第1〜第3はんだ材層全体の)はんだ材44の厚さを厚くしすぎなくてもよくなる(接合工程後のはんだの厚さよりもわずかに厚くする程度の厚さでよくなる)。従って、リード30(リードフレーム)をはんだ材44上に配置したときでもはんだ材44が潰れ難く、所望しない場所にはんだ材44がはみ出してしまうことを防ぐことができる。その結果、信頼性が低下し難い半導体装置を製造することができる。
また、本発明の半導体装置の製造方法によれば、組立体形成工程において、エミッタ電極24と電極接続片32との間に、第1はんだ材層41と第2はんだ材層42との間に配置された、フラックスを含有しない第3はんだ材層43を有するはんだ材44を配置するため、はんだ40の厚みをある一定以上の厚さに保った半導体装置を製造することができる。従って、半導体チップ20とリード30との間のはんだ40に作用する応力(例えば、熱応力)を緩和することができ、この観点においても信頼性が低下し難い半導体装置を製造することができる。
また、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程において、エミッタ電極24と電極接続片32との間に、エミッタ電極24の表面に配置された、フラックスを含有する第1はんだ材層41と、リード30における電極接続片32の表面に配置された、フラックスを含有する第2はんだ材層42とを有するはんだ材44を配置するため、フラックスによりエミッタ電極24、電極接続片32及び第3はんだ材層43の表面の不純物を除去した状態で接合することができ、はんだ40と半導体チップ20やリード30との接合強度が高い半導体装置を製造することができる。よって、はんだ40と半導体チップ20の間の接合強度やはんだ40とリード30との間の接合強度が低くなることを防ぐために特殊な条件(水素雰囲気下等)で接合工程を実施する、という必要がなく、接合工程が煩雑になることを防ぐことができる。
また、実施形態1に係る半導体装置の製造方法によれば、第1はんだ材層41及び第2はんだ材層42はいずれも適当な粘度を有するペースト状のはんだ材からなるため、エミッタ電極24上や電極接続片32上に第1はんだ材層41や第2はんだ材層42をとどめることができる(粘性が小さすぎてはんだやフラックスが電極から流れ落ちてしまうことを防ぐことができる)ことから、取り扱いが容易である。また、はんだ粉末とフラックスが適度に混ぜ込まれているため、接合面にフラックスを均一に供給することができる。
また、実施形態1に係る半導体装置の製造方法によれば、第3はんだ材層43は固体状のはんだ材からなるため、リード30をはんだ材上に配置したときでも第3はんだ材層43が潰れた形状となり難く、所望しない場所にはんだがはみ出してしまうことを確実に防ぐことができる。
また、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程において、第3はんだ材層43の厚さは、はんだ材44の厚さの60%〜90%の範囲内にあるため、すなわち、はんだ材44のうち、リードをはんだ材上に配置したときでも厚さがほとんど変化せず、かつ、はんだ材が潰れた形状となり難い第3はんだ材層43の割合が大きいため、リード30をはんだ材44上に配置したときでも、所望しない場所にはんだ材がはみ出してしまうことをより確実に防ぐことができる。なお、第1はんだ材層41及び第2はんだ材層42の厚さは、はんだ材44の厚さの10%〜40%の範囲内にあるため、はんだ材44のうちのフラックスを含有するはんだ材が占める割合が小さく、接合工程時(リフロー時)にフラックスが蒸発しても、接合工程後のはんだの厚さに与える影響が小さくて済む。
なお、第3はんだ材層43の厚さを60%以上としたのは、第3はんだ材層43の厚さが、はんだ材44の厚さの60%未満の場合には、接合工程においてはんだ材が潰れた形状となりやすくなってしまうおそれがあるからであり、第3はんだ材層43の厚さを90%未満としたのは、第3はんだ材層43の厚さが、はんだ材44の厚さの90%以上の場合には、第1はんだ材層41及び第2はんだ材層42の割合が小さくなってしまい、第1はんだ材層41及び第2はんだ材層42内のフラックスによって接合強度を高くすることが難しくなってしまうからである。この観点からいえば、第3はんだ材層43の厚さは、はんだ材44の厚さの65%〜85%の範囲内にあることがより好ましい。
また、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程において、第3はんだ材層43の厚さは、はんだ材44の厚さの60%〜90%の範囲内にあり、はんだ材44の厚さのうち、フラックスを含有しない第3はんだ材層43の割合が大きいため、接合工程(リフロー工程)の際に、はんだ材44が加熱されても、フラックスがガス化されることに起因してはんだが飛散するおそれを小さくすることができる。従って、飛散したはんだによる短絡や接続不良が起き難く、より信頼性が低下し難い半導体装置を製造することができる。
また、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程において、第3はんだ材層43の組成は、フラックス成分を除いた第1はんだ材層41の組成及びフラックス成分を除いた第2はんだ材層42の組成と同じ組成であるため、各はんだ材層が接合しやすく、接合工程後に第1はんだ材層、第3はんだ材層及び第2はんだ材層の接合強度がより一層高くなる。
また、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程においては、半導体チップ20上に第1はんだ材層41及び第3はんだ材層43を配置し、リード30上に第2はんだ材層42を配置した後に、第3はんだ材層43と第2はんだ材層42とを重ね合わせて組立体50を形成するため、第1はんだ材層41及び第2はんだ材層42を形成し易く、取り扱いが容易となる。
また、実施形態1に係る半導体装置の製造方法によれば、はんだ40の厚さは、300μm以上であるため、半導体チップ20とリード30との間のはんだ40に作用する応力(例えば熱応力)を緩和することができ、はんだ40にクラックが入る等の不具合が生じ難くなる。その結果、信頼性が低下し難い半導体装置を製造することができる。この観点で言えば、上記した不具合をより生じ難くするためには、はんだ40の厚さが400μm以上であることが好ましく、はんだ40の厚さが500μm以上であることがより一層好ましい。
さらにまた、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程S200においては、ディスペンサを用いて第1はんだ材層41及び第2はんだ材層42を配置するため、ペースト状のはんだを正確に、かつ、安定して供給することができ、はんだがはみ出し難く厚さバラツキの少ない第1はんだ材層41及び第2はんだ材層42を形成することができる。
[実施形態2]
実施形態2に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の工程を有するが、第2はんだ材層を配置する位置が実施形態1に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態2に係る半導体装置の製造方法においては、組立体形成工程において、第1はんだ材層配置工程後(図6(a)参照。)、半導体チップ20上に第1はんだ材層41、第3はんだ材層43及び第2はんだ材層42を配置した後に(図6(b)参照。)、第2はんだ材層42とリード30(リード30,62,64が形成されたリードフレーム)とを重ね合わせて組立体50を形成する(図6(c)参照。)。
このように、実施形態2に係る半導体装置の製造方法は、第2はんだ材層を配置する位置が実施形態1に係る半導体装置の製造方法の場合とは異なるが、実施形態1に係る半導体装置の製造方法の場合と同様に、組立体形成工程において、エミッタ電極24と電極接続片32との間に、第1はんだ材層41と第2はんだ材層42との間に配置された、フラックスを含有しない第3はんだ材層43を有するはんだ材44を配置する。このような方法とすることにより、フラックスを含有しない第3はんだ材層43においては、接合工程時(リフロー時)にフラックスが蒸発することがなく、フラックスが蒸発することに起因して接合工程後に第3はんだ材層43の部分の厚さが薄くなることもないため、接合工程前の(第1〜第3はんだ材層全体の)はんだ材44の厚さを厚くしすぎなくてもよくなる(接合工程後のはんだの厚さよりもわずかに厚くする程度の厚さでよくなる)。従って、リード30をはんだ材44上に配置したときでもはんだ材44が潰れ難く、所望しない場所にはんだ材がはみ出してしまうことを防ぐことができ、信頼性が低下し難い半導体装置を製造することができる。
また、実施形態2に係る半導体装置の製造方法によれば、組立体形成工程において、エミッタ電極24と電極接続片32との間に、第1はんだ材層41と第2はんだ材層42との間に配置された、フラックスを含有しない第3はんだ材層43を有するはんだ材44を配置するため、はんだ40の厚みをある一定以上の厚さに保った半導体装置を製造することができる。従って、半導体チップ20とリード30との間のはんだ40に作用する応力(例えば、熱応力)を緩和することができ、この観点においても信頼性が低下し難い半導体装置を製造することができる。
また、実施形態1に係る半導体装置の製造方法によれば、組立体形成工程において、エミッタ電極24と電極接続片32との間に、エミッタ電極24の表面に配置された、フラックスを含有する第1はんだ材層41と、リード30における電極接続片32の表面に配置された、フラックスを含有する第2はんだ材層42とを有するはんだ材44を配置するため、フラックスによりエミッタ電極24、電極接続片32及び第3はんだ材層43の表面の不純物を除去した状態で接合することができ、はんだ40と半導体チップ20やリード30との密着強度が高い半導体装置を製造することができる。よって、はんだ40と半導体チップ20の間の接合強度やはんだ40とリード30との間の接合強度が低くなることを防ぐために特殊な条件(水素雰囲気下等)で接合工程を実施する、という必要がなく、接合工程が煩雑になることを防ぐことができる。
また、実施形態2に係る半導体装置の製造方法によれば、半導体チップ20上に第1はんだ材層41、第3はんだ材層43及び第2はんだ材層42を配置した後に、第2はんだ材層42とリード30とを重ね合わせて組立体50を形成するため、第2はんだ材層42と第3はんだ材層43との位置合わせが容易であり、簡便に半導体装置を製造することができる。なお、第3はんだ材層43は固体状のはんだ材なので安定して表面に第2はんだ材層42を形成することができる。
なお、実施形態2に係る半導体装置の製造方法は、第2はんだ材層を配置する位置以外の点においては実施形態1に係る半導体装置の製造方法と同様の方法を有するため、実施形態1に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
(1)上記実施形態において記載した材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
(2)上記実施形態1においては、半導体チップ20上に第1はんだ材層41及び第3はんだ材層43を配置した後、リード30表面に配置された第2はんだ材層42とを重ね合わせて組立体50を形成し、実施形態2においては、半導体チップ20上に第1はんだ材層41、第3はんだ材層43及び第2はんだ材層42を配置した後、リード30を重ね合わせて組立体50を形成したが、本発明はこれに限定されるものではない。例えば、半導体チップ搭載工程(図7(a)参照。)を実施した後、第3はんだ材層43の一方の面にペースト状のはんだ材を供給して第1はんだ材層41を配置し、他方の面にペースト状のはんだ材を供給して第2はんだ材層42を配置し、はんだ材44を形成した後(図7(b)参照。)、半導体チップ20のエミッタ電極24の上に配置し、その後、はんだ材44上にリード30(リードフレーム)を配置することによって組立体50を形成してもよい(図7(c)参照。)。また、リード30の電極接続片32上に、第2はんだ材層42、第3はんだ材層43及び第1はんだ材層41を積層した後(はんだ材44を形成した後)、半導体チップ20のエミッタ電極24上にはんだ材44及びリード30(リードフレーム)を配置してもよい。
(3)上記各実施形態においては、半導体チップ20をIGBTとしたが、本発明はこれに限定されるものではない。半導体チップ20を他の3端子の半導体素子(例えば、MOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor))としてよいし、半導体チップ20を2端子の半導体素子(例えば、ダイオード)としてよいし、半導体チップ20を4端子以上の半導体素子(4端子の半導体素子としては、例えばサイリスタ)としてもよい。
(4)上記各実施形態においては、半導体装置を、半導体チップを1つ備える半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、半導体チップを2つ備える半導体装置(図8参照。)としてもよいし、半導体チップを3以上備える半導体装置としてもよい。
半導体チップを2つ備える半導体装置としては、例えば、以下のような、2つの半導体チップをカスコード接続した半導体装置(変形例2における半導体装置2、図8参照。)が考えられる。変形例2における半導体装置2は、第1の半導体チップ20aのエミッタ電極24aは第1のリード30aと電気的に接続され、第1の半導体チップ20aのコレクタ電極22aは、第1の基板10aの回路16aを介して第2のリード30bと接続されるとともに、第2の半導体チップ20bのエミッタ電極24bと第2のリード30bを介して電気的に接続され、図示されていないが第2の半導体チップ20bのコレクタ電極22bは回路16bを介してリード66と接続されている。このような構成の半導体装置においても、第1の半導体チップ20aのエミッタ電極24aと第1のリード30aとの間のはんだ、及び、第2の半導体チップ20bのエミッタ電極24bと第2のリード30bとの間のはんだを第1はんだ材層、第3はんだ材層及び第2はんだ材層を積層したはんだ材から形成してもよい。
(5)上記各実施形態において、半導体装置を、半導体チップの一方の面にコレクタ電極を有し、他方の面にエミッタ電極及びゲート電極を有する、いわゆる縦型の半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、基板側とは反対側の面に全ての電極を有する、いわゆる横型の半導体装置としてもよい。
(6)上記各実施形態においては、第1はんだ材層及び第2はんだ材層を配置する際に、ディスペンサを用いてはんだ材を供給したが、本発明はこれに限定されるものではない。例えば、可能であれば印刷によってはんだ材を供給してもよいし(例えば、実施形態1においてリード30上に第2はんだ材層42を配置する場合等に有効)、はんだフィーダ等で送り出した糸はんだによってはんだ材を供給してもよいし、その他適宜の方法ではんだ材を供給してもよい。
1…半導体装置、10,10a,10b…基板、12,12a,12b…チップ搭載面、14,14a,14b…絶縁性基板、16,16a,16b…回路、18、18a,18b…放熱用の金属板、20,20a,20b…チップ、22,22a,22b…コレクタ電極(第1電極)、24,24a,24b…エミッタ電極(第2電極)、26…ゲート電極、30,30a,30b,62,64,66…リード、32…電極接続片、34…外部接続端子、40,40a,40b,46…はんだ、41…第1はんだ材層、42…第2はんだ材層、43…第3はんだ材層、44,45…はんだ材、50…組立体、70…ワイヤ、80…樹脂

Claims (8)

  1. 半導体チップ搭載面を有する基板と、前記半導体チップ搭載面上に搭載され、前記半導体チップ搭載面と対向する面とは反対側の面に形成された電極を有する半導体チップと、電極接続片を有し、前記電極接続片がはんだを介して前記電極と接合されたリードとを備える半導体装置を製造する半導体装置の製造方法であって、
    前記電極と前記電極接続片との間に、前記電極の表面に配置された、フラックスを含有する第1はんだ材層と、前記電極接続片の表面に配置された、フラックスを含有する第2はんだ材層と、前記第1はんだ材層と前記第2はんだ材層との間に配置された、フラックスを含有しない第3はんだ材層とが積層された構造を有するはんだ材を配置し、前記電極と前記電極接続片とが前記はんだ材を挟んで対向した状態となるように前記基板、前記半導体チップ及び前記リードを配置した組立体を形成する組立体形成工程と、
    前記はんだ材を溶融した後で前記はんだ材を固化することにより、前記電極と前記電極接続片とを前記はんだを介して接合する接合工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記第1はんだ材層及び前記第2はんだ材層はいずれもペースト状のはんだ材からなり、前記第3はんだ材層は固体状のはんだ材からなることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記組立体形成工程において、前記第3はんだ材層の厚さは、前記はんだ材の厚さの60%〜90%の範囲内にあることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記組立体形成工程において、前記第3はんだ材層の組成は、フラックス成分を除いた前記第1はんだ材層の組成及びフラックス成分を除いた前記第2はんだ材層の組成のうちの少なくともいずれかと同じ組成であることを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. 前記組立体形成工程においては、前記電極上に前記第1はんだ材層及び前記第3はんだ材層を配置し、かつ、前記電極接続片上に第2はんだ材層を配置した後に、前記第3はんだ材層と前記第2はんだ材層とを重ね合わせて前記組立体を形成することを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記組立体形成工程においては、前記半導体チップ上に前記第1はんだ材層、前記第3はんだ材層及び前記第2はんだ材層を配置した後に、前記第2はんだ材層と前記リードの前記電極接続片とを重ね合わせて前記組立体を形成することを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
  7. 前記はんだの厚さは、300μm以上であることを特徴とする請求項1〜6のいずれかに記載の半導体装置の製造方法。
  8. 前記組立体形成工程においては、ディスペンサを用いて前記第1はんだ材層及び前記第2はんだ材層を配置することを特徴とする請求項1〜7のいずれかに記載の半導体装置の製造方法。
JP2019506750A 2018-02-26 2018-02-26 半導体装置の製造方法 Active JP6641524B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/007062 WO2019163145A1 (ja) 2018-02-26 2018-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6641524B1 true JP6641524B1 (ja) 2020-02-05
JPWO2019163145A1 JPWO2019163145A1 (ja) 2020-04-09

Family

ID=66867720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506750A Active JP6641524B1 (ja) 2018-02-26 2018-02-26 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6641524B1 (ja)
CN (1) CN111602233B (ja)
NL (1) NL2022578B1 (ja)
WO (1) WO2019163145A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7428595B2 (ja) * 2020-06-08 2024-02-06 日立Astemo株式会社 半導体装置、および半導体装置の製造方法
CN114300369A (zh) * 2022-03-10 2022-04-08 绍兴中芯集成电路制造股份有限公司 半导体封装结构的制作方法
JP2024006355A (ja) * 2022-07-01 2024-01-17 株式会社デンソー 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067990A (ja) * 1992-05-26 1994-01-18 Mitsubishi Electric Corp 半田材及び接合方法
JPH113952A (ja) * 1997-04-30 1999-01-06 Internatl Business Mach Corp <Ibm> 半導体基板用の多層ハンダ・シール・バンドおよびその方法
JPH11186331A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001332686A (ja) * 2000-05-19 2001-11-30 Sansha Electric Mfg Co Ltd 半導体モジュール
JP2008311273A (ja) * 2007-06-12 2008-12-25 Mitsubishi Electric Corp 接合体および電子モジュールならびに接合方法
JP2012049182A (ja) * 2010-08-24 2012-03-08 Fuji Electric Co Ltd 半導体装置の製造方法
JP2013183038A (ja) * 2012-03-02 2013-09-12 Mitsubishi Electric Corp 半導体装置
JP2019087700A (ja) * 2017-11-10 2019-06-06 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261435A (ja) * 2001-03-02 2002-09-13 Cimeo Precision Co Ltd レーザーダイオードサブマウントの構造とその製造方法
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5565147B2 (ja) * 2010-06-30 2014-08-06 株式会社デンソー 半導体モジュールの製造方法
JP2014157858A (ja) * 2013-02-14 2014-08-28 Fuji Electric Co Ltd 半導体装置の製造方法
TWI529880B (zh) * 2013-06-19 2016-04-11 日月光半導體製造股份有限公司 半導體元件,半導體封裝結構及其製造方法
JP6697944B2 (ja) 2016-04-27 2020-05-27 三菱電機株式会社 電力用半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067990A (ja) * 1992-05-26 1994-01-18 Mitsubishi Electric Corp 半田材及び接合方法
JPH113952A (ja) * 1997-04-30 1999-01-06 Internatl Business Mach Corp <Ibm> 半導体基板用の多層ハンダ・シール・バンドおよびその方法
JPH11186331A (ja) * 1997-12-19 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001332686A (ja) * 2000-05-19 2001-11-30 Sansha Electric Mfg Co Ltd 半導体モジュール
JP2008311273A (ja) * 2007-06-12 2008-12-25 Mitsubishi Electric Corp 接合体および電子モジュールならびに接合方法
JP2012049182A (ja) * 2010-08-24 2012-03-08 Fuji Electric Co Ltd 半導体装置の製造方法
JP2013183038A (ja) * 2012-03-02 2013-09-12 Mitsubishi Electric Corp 半導体装置
JP2019087700A (ja) * 2017-11-10 2019-06-06 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Also Published As

Publication number Publication date
WO2019163145A1 (ja) 2019-08-29
JPWO2019163145A1 (ja) 2020-04-09
CN111602233A (zh) 2020-08-28
NL2022578A (en) 2019-08-29
NL2022578B1 (en) 2020-02-10
CN111602233B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
JP6602480B2 (ja) 半導体装置
US20170278774A1 (en) Semiconductor device and method for manufacturing same
JP6641524B1 (ja) 半導体装置の製造方法
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
CN105006471A (zh) 一种igbt模块及焊接方法
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP2007044754A (ja) 金属板接合方法
JP2006066716A (ja) 半導体装置
JP2015188026A (ja) 電力用半導体装置、および電力用半導体装置の製造方法
JP5772050B2 (ja) 半導体装置及びその製造方法、電源装置
JP2014146645A (ja) 半導体装置
JP7107199B2 (ja) 半導体装置
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP6619120B1 (ja) 半導体装置及び半導体装置の製造方法
JP2011228604A (ja) 回路基板の製造方法及び回路基板
JP2003289129A (ja) 半導体装置
JP2005236019A (ja) 半導体装置の製造方法
JP6936310B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2005086218A1 (ja) 半導体モジュールの製造方法
US20170323801A1 (en) Method of generating a power semiconductor module
JP2006041363A (ja) 樹脂封止型半導体装置
JP2020088030A (ja) 板はんだおよび半導体装置の製造方法
JP6000227B2 (ja) 半導体装置の製造方法
JP2015208765A (ja) 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191227

R150 Certificate of patent or registration of utility model

Ref document number: 6641524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150