JP6000227B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6000227B2 JP6000227B2 JP2013240655A JP2013240655A JP6000227B2 JP 6000227 B2 JP6000227 B2 JP 6000227B2 JP 2013240655 A JP2013240655 A JP 2013240655A JP 2013240655 A JP2013240655 A JP 2013240655A JP 6000227 B2 JP6000227 B2 JP 6000227B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- external electrode
- solder material
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 171
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 229910000679 solder Inorganic materials 0.000 claims description 235
- 239000000463 material Substances 0.000 claims description 153
- 238000005304 joining Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000002844 melting Methods 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 17
- 238000003825 pressing Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000011888 foil Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
第1の方法は、特許文献1の図4に示される方法である。即ち、半導体素子の裏面を放熱板電極にはんだ箔を用いてはんだ接合する。接合後、外部電極と半導体素子の電極との隙間を平行に保持し、外部電極の中央部に設けた穴からはんだを供給し、加熱装置にて加熱する。外部電極の穴から供給されたはんだは、毛細管現象により、半導体素子と外部電極との間の隙間に広がり、外部電極と半導体素子の電極とを接合する。
または、特許文献2の図8に示される方法もある。即ち、外部電極と半導体素子の電極とを、隙間を保った状態で対向させた後、溶融したはんだを半導体素子の電極上に直接滴下する。外部電極と半導体素子の電極との間に、滴下したはんだを浸透させて、半導体素子の電極と上部電極とをはんだで接合する。
即ち、特許文献1の技術では、外部電極と半導体素子の電極とを、毛細管現象が生じる隙間に均一に保持する必要があり、また、毛細管現象によってはんだで電極間を埋めることから処理に時間を要し、生産性が悪いという問題がある。
即ち、本発明の一態様における半導体装置の製造方法は、半導体素子における電極と外部電極とをはんだ材を利用して接合し形成される半導体装置の製造方法であって、上記はんだ材の平面形状よりも小さい形状のヘッドにて、上記はんだ材を上記半導体素子の電極に押圧して、上記はんだ材に超音波を印加することで、上記半導体素子の電極に上記はんだ材が接合した接合部と、接合せずに上記半導体素子の電極から浮き上がった非接合部とを形成する工程と、上記半導体素子の電極の上方に上記はんだ材を介して上記外部電極を配置する工程と、上記半導体素子を上記はんだ材の融点以上に加熱して上記半導体素子の電極と上記外部電極とを接合する工程とを備えたことを特徴とする。
図1には、本発明の実施の形態による半導体装置製造方法で製造される半導体装置101の断面図(図1の(a))、及び平面図(図1の(b))を示す。この図1では、主な構成部分として、2種類の半導体素子10A,半導体素子10Bと、基板20と、外部電極30とを有し、基板20の主面20a及び外部電極30の一部(端部)を露出させてその他の構成部分を樹脂材40で封止して製造された半導体装置101を示している。このような半導体装置101の構成について、以下に説明する。
第1の半導体素子10Aにおいて対向する2つの表、裏面には、裏面側にてコレクタ電極に相当する裏面電極11aが、また、表面側にてエミッタ電極に相当する表面電極12a及びゲート電極に相当する第2表面電極12cが、それぞれ形成されている。また、第2の半導体素子10Bにおいて対向する2つの表、裏面には、裏面側にてカソード電極に相当する裏面電極11bが、また、表面側にてアノード電極に相当する表面電極12bが、それぞれ形成されている。
また外部電極30は、電気抵抗が小さいことが要求されることから銅を用いている。このような外部電極30のサイズは、一例として、幅70mm、長さ200mm、厚さ0.6mmである。
ここで、はんだ材60は、固体の、つまり溶融状態ではない、はんだであり、本実施形態では、Sn系のPbフリーはんだで、その融点が約220℃であり、そのサイズが供給時において縦5mm、横5mm、厚さ0.3mmの板状形状である。勿論、はんだ材60は、これらの物性及びサイズに限定されるものではない。
このように、固体で一定形状のはんだ材60を用いることで、一定量のはんだ供給が可能であり、安定した品質のはんだ接合を行うことが可能となる。
はんだ材60において超音波ヘッド201で押圧された部分では、表面電極12とはんだ材60とが擦りあった結果、はんだ材60の表面の酸化物と表面電極12の表面の酸化部とが除去されて、両者の金属接合が実現できる。
ここで、一例として、接合部61は、はんだ材60の平面形状中央部に位置し、非接合部62は、はんだ材60の周辺部に位置するように、超音波ヘッド201は、はんだ材60を吸着する。本実施形態では、はんだ材60及び超音波ヘッド201において上述のサイズ関係を有することから、通常、接合部61がはんだ材60の中央部に、非接合部62がはんだ材60の周辺部に位置させることは可能である(図10のステップS3)。尚、接合部61と非接合部62との位置関係は、このような関係に限るものではなく、はんだ材60の平面形状の一部分が接合部61となり、他部分で非接合部62となればよい。
表面電極12の金属材料は、はんだで接合可能なNi、Cuなどの金属で構成する。一方、Ni及びCuは酸化しやすく、その表面に酸化物を有する。この酸化物は、はんだに濡れにくいため、酸化を防止するために、最表面にAuを成膜したものを通常用いる。ここで、はんだに濡れる金属とは、はんだの濡れ角度が鋭角になる金属をいう。
また、吸引押圧振動装置202による超音波の振動数は、本実施形態では、40〜50KHzで、荷重は100N、超音波印加時間は1秒、また、半導体素子10の表面電極12の表面温度は、100℃で実施した。勿論、これらの値に限定するものではない。
図3の(b)に示すように、はんだ材60の周縁部に位置する非接合部62は、半導体素子10の表面電極12と接合していないため、表面電極12との間に隙間65が存在する。また、非接合部62における角部、つまり本実施形態でははんだ材60の四隅に相当する角部62bは、外部電極30と接触し、角部62b間には外部電極30との間に隙間65が存在する。
この加熱により、はんだ材60は溶融し、外部電極30の表面及び半導体素子10の表面電極12の表面を濡れ広がり、半導体素子10と外部電極30とは、はんだ接合55が行われる。
さらに、はんだ材60は、上述したように、溶融することなく表面電極12に接合されることから、表面電極12を構成するNiがはんだ中に拡散する量は極めて少ない。ちなみに、接合後の元素分析の結果から、接合界面付近のはんだ中のNi含有量は0.2%以下であった。よって、表面電極12を構成するNi膜厚を薄くすることができ、半導体素子10の製造コストの低減が可能になる。
本発明の実施の形態2に係る半導体装置の製造方法について、図4を参照して以下に説明する。本実施の形態2における製造方法も、基本的に実施の形態1による製造方法に同じであり、使用する外部電極の形態が異なる点でのみ相違する。よって以下では、この相違点に係る部分のみについて説明を行う。
次の工程における図4の(b)では、表面電極12に固定されたはんだ材60の上に、外部電極34を配置する。
このときはんだ材60の非接合部62は、上述したように、表面電極12から浮き上がっており、外部電極34側に凹状に形成されており、外部電極34と非接合部62における角部62bとが接触する。
このような外部電極34は、開口部35をはんだ材60に対向させて、一例として、開口部35をはんだ材60の接合部61に対向させて、半導体素子10の表面電極12の上方に配置される。
この加熱により、図2の(e)を参照して既に説明したように、はんだ材60は溶融し、外部電極34の表面及び半導体素子10の表面電極12の表面を濡れ広がり、半導体素子10と外部電極34とは、はんだ接合55が行われる。
その他、実施の形態1で説明した、従来に比べて良好な生産性で、かつ低コストにて半導体装置を製造することができるという効果も達成可能である。
次に、本発明の実施の形態3に係る半導体装置の製造方法について、図5を参照して以下に説明する。本実施の形態3における製造方法も、基本的には、実施の形態1による製造方法に同じであるが、実施の形態1では、半導体素子10の表面電極12にはんだ材60を接合したのに対し、本実施の形態では外部電極30にはんだ材60を接合する点で相違する。以下では、この相違点に係る部分のみについて説明を行う。
その結果、外部電極30に接合されたはんだ材60は、図5の(b)に示すように、はんだ材60の平面形状中央部は、外部電極30と接合して接合部61を形成し、中央部の周縁部、つまりはんだ材60の平面形状周縁部は、外部電極30とは接合せずに外部電極30から浮き上がった非接合部62を形成している。このように非接合部62は、外部電極30の厚み方向30aにおいて外部電極30とは反対側へ、つまり以下に述べるように本実施形態では半導体素子10の表面電極12側へ、反り、凹状に形成されている。
このとき、外部電極30に固定されたはんだ材60の非接合部62における角部62bが半導体素子10の表面電極12と接触している。よって、実施の形態1で説明したように、はんだ材60の角部62b間には、表面電極12との間に隙間65が存在している。
その他、実施の形態1で説明した、従来に比べて良好な生産性で、かつ低コストにて半導体装置を製造することができるという効果も併せて達成可能である。
次に、本発明の実施の形態4に係る半導体装置の製造方法について、図7を参照して以下に説明する。本実施の形態4に係る製造方法は、実施の形態2と実施の形態3とを組み合わせたものである。即ち、実施の形態2において説明した外部電極34を用いて、実施の形態3で説明したように外部電極にはんだ材60を接合させる製造方法を適用する。したがって、以下ではこの製造方法の要点のみを簡単に述べる。
よって、本実施形態4の製造方法では、さらにボイドの無いはんだ接合部55を実現することができる。また、実施の形態3における効果である、半導体素子10の設計の自由度を従来に比べて向上させることができる。その他、実施の形態1で説明した、従来に比べて良好な生産性で、かつ低コストにて半導体装置を製造することができるという効果も併せて達成可能である。
本発明の実施の形態5に係る半導体装置の製造方法について、図8を参照して以下に説明する。本実施の形態5における製造方法も、基本的に実施の形態1による製造方法に同じであり、使用する外部電極の形態が異なる点でのみ相違する。よって以下では、この相違点に係る部分のみについて説明を行う。
尚、以下に説明するように本実施の形態では、はんだ材60を半導体素子10の表面電極12に接合させるが、実施の形態3等による製造方法のように、はんだ材60を接合する電極を外部電極としてもよい。
本発明の実施の形態6に係る半導体装置の製造方法について、図9を参照して以下に説明する。本実施の形態6における製造方法も、基本的に実施の形態1による製造方法に同じであり、使用する外部電極の形態が異なる点でのみ相違する。よって以下では、この相違点に係る部分のみについて説明を行う。
30,34,36,38 外部電極、30a 厚み方向、36a 側縁部、
35,37,39 開口部、60 はんだ材、61 接合部、62 非接合部、
101 半導体装置、201 超音波ヘッド、220 加熱装置。
Claims (6)
- 半導体素子における電極と外部電極とをはんだ材を利用して接合し形成される半導体装置の製造方法であって、
上記はんだ材の平面形状よりも小さい形状のヘッドにて、上記はんだ材を上記半導体素子の電極に押圧して、上記はんだ材に超音波を印加することで、上記半導体素子の電極に上記はんだ材が接合した接合部と、接合せずに上記半導体素子の電極から浮き上がった非接合部とを形成する工程と、
上記半導体素子の電極の上方に上記はんだ材を介して上記外部電極を配置する工程と、
上記半導体素子を上記はんだ材の融点以上に加熱して上記半導体素子の電極と上記外部電極とを接合する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 上記外部電極は、外部電極の厚み方向において当該外部電極を貫通した開口部を有する、請求項1に記載の半導体装置の製造方法。
- 半導体素子における電極と外部電極とをはんだ材を利用して接合し形成される半導体装置の製造方法であって、
上記はんだ材の平面形状よりも小さい形状のヘッドにて、上記はんだ材を上記外部電極に押圧して、上記はんだ材に超音波を印加することで、上記外部電極に上記はんだ材が接合した接合部と、接合せずに上記外部電極から浮き上がった非接合部とを形成する工程と、
上記外部電極を上記はんだ材を介して上記半導体素子の電極の上方に配置する工程と、
還元ガス雰囲気中にて、上記半導体素子を上記はんだ材の融点以上に加熱して上記半導体素子の電極と上記外部電極とを接合する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 上記外部電極は、外部電極の厚み方向において当該外部電極を貫通した開口部を有する、請求項3に記載の半導体装置の製造方法。
- 上記開口部は、上記外部電極の側縁部に形成した切欠である、請求項2又は4に記載の半導体装置の製造方法。
- 上記開口部は、上記厚み方向において、上記半導体素子の電極側から反電極側に向けてテーパー状である、請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013240655A JP6000227B2 (ja) | 2013-11-21 | 2013-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013240655A JP6000227B2 (ja) | 2013-11-21 | 2013-11-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015103542A JP2015103542A (ja) | 2015-06-04 |
JP6000227B2 true JP6000227B2 (ja) | 2016-09-28 |
Family
ID=53379047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013240655A Active JP6000227B2 (ja) | 2013-11-21 | 2013-11-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6000227B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017104500A1 (ja) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191081A (ja) * | 1995-01-11 | 1996-07-23 | Toyota Autom Loom Works Ltd | 半導体装置 |
JP3087890B2 (ja) * | 1998-02-26 | 2000-09-11 | 日本電気株式会社 | ボンディング装置およびボンディング方法 |
JP2006196765A (ja) * | 2005-01-14 | 2006-07-27 | Mitsubishi Electric Corp | 半導体装置 |
JP5648200B2 (ja) * | 2010-12-17 | 2015-01-07 | 株式会社アドウェルズ | 接合方法 |
JP2012129467A (ja) * | 2010-12-17 | 2012-07-05 | Mitsubishi Electric Corp | 半導体装置の製造方法、超音波接合装置、及び半導体装置 |
JP5800778B2 (ja) * | 2011-11-25 | 2015-10-28 | 三菱電機株式会社 | 接合方法および半導体装置の製造方法 |
-
2013
- 2013-11-21 JP JP2013240655A patent/JP6000227B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015103542A (ja) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904767B2 (ja) | 半導体装置 | |
JP4940743B2 (ja) | 半導体装置 | |
WO2016199621A1 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP6448388B2 (ja) | 電力用半導体装置 | |
JP6366766B2 (ja) | 半導体装置 | |
CN115274465A (zh) | 电力用半导体装置 | |
JP5938390B2 (ja) | パワーモジュール | |
JP2007019360A (ja) | 電子部品の実装方法 | |
JP7319295B2 (ja) | 半導体装置 | |
JP2014135411A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6854810B2 (ja) | 半導体装置 | |
JP5936407B2 (ja) | パワーモジュール製造方法 | |
JP2013219139A (ja) | 半導体装置 | |
JP2015153966A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5252024B2 (ja) | 半導体装置 | |
JP7215206B2 (ja) | 半導体装置の製造方法 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP6091443B2 (ja) | 半導体モジュール | |
JP6641524B1 (ja) | 半導体装置の製造方法 | |
JP5017990B2 (ja) | 半導体装置およびその配線接合方法 | |
JP6000227B2 (ja) | 半導体装置の製造方法 | |
JP5919625B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
JP5418654B2 (ja) | 半導体装置 | |
JP2016127163A (ja) | 半導体装置の製造方法及び製造装置、並びに半導体装置 | |
JP2017103290A (ja) | 半導体装置およびその製造方法、パワーモジュール並びに車両 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6000227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |