JP2015188026A - 電力用半導体装置、および電力用半導体装置の製造方法 - Google Patents
電力用半導体装置、および電力用半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015188026A JP2015188026A JP2014065059A JP2014065059A JP2015188026A JP 2015188026 A JP2015188026 A JP 2015188026A JP 2014065059 A JP2014065059 A JP 2014065059A JP 2014065059 A JP2014065059 A JP 2014065059A JP 2015188026 A JP2015188026 A JP 2015188026A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- region
- semiconductor element
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
図1〜図6は、本発明の実施の形態1にかかる電力用半導体装置、およびその製造方法について説明するためのものである。図1(a)と(b)は、それぞれ電力用半導体装置の主回路部材である電力用半導体素子が焼結接合による接合材によって配線部材に接合された部分を示す断面図と、配線部材上の接合材の塗布領域を示す平面図である。また、図2は電力用半導体装置の製造方法における主な製造工程の流れを説明するためのフローチャートである。
上記実施の形態1にかかる電力用半導体装置では、接合する電力用半導体素子の数についてはとくに言及していなかったが、本実施の形態2にかかる電力用半導体装置では、複数の電力用半導体素子を接合する場合に特化した構成について説明する。図10〜図15は、本発明の実施の形態2にかかる電力用半導体装置について説明するためのものであり、図10は2つの電力用半導体素子が焼結接合による接合材によって配線部材に接合された部分を示す断面図、図11は配線部材上に2つの電力用半導体素子を接合する際の接合材の塗布領域を示す平面図、図12は2つの電力用半導体素子が焼結接合による接合材によって配線部材に接合された状態を示す平面図である。
実施の形態1、あるいは上述した図11、12では、素子毎の4つのコーナー部2cに対して、拡張領域R3kを設定する例について説明した。本変形例では、複数の電力用半導体素子を一群と捉えて拡張領域R3kを設定する例について検討した。
上記実施の形態1あるいは2においては、必要な加圧力を得る一方、接合材の使用量を低減するために拡張領域のサイズや設置個所について、最適化を行った例について説明した。本実施の形態3にかかる電力用半導体装置では、拡張領域内に段差を設けて厚み分布をつけ、接合材の使用量のさらなる低減を図ったものである。
Lk:拡張長さ(はみ出し量)、 PcG:素子群の4隅、 R3:接合材の塗布領域、 R3k:拡張領域、 R3kn:素子側の狭い領域、 R3kw:配線部材側の広い領域、 R3p:内側領域、 rk:拡張領域の半径(はみ出し量)、 Vc:内側領域の角。
Claims (9)
- 電力用半導体素子と、
金属焼結体の接合層を介して前記電力用半導体素子が接合された配線部材と、を備え、
前記接合層は、前記電力用半導体素子の外周よりも内側に設定された内側領域と、前記電力用半導体素子のコーナー部を内包するように、前記内側領域から拡張するように設定された拡張領域とに形成されていることを特徴とする電力用半導体装置。 - 複数の電力用半導体素子と、
金属焼結体の接合層を介して前記複数の電力用半導体素子のそれぞれが接合された配線部材と、を備え、
前記接合層は、前記複数の電力用半導体素子のそれぞれの外周に対して内側に間隔をおいて設定された内側領域に形成されるとともに、
前記複数の電力用半導体素子のうち、前記複数の電力用半導体素子全体を内包する矩形の4隅のいずれかに対応する電力用半導体素子に対しては、前記4隅のいずれかに対応するコーナー部を内包するように前記内側領域から拡張するように設定された拡張領域にも形成されていることを特徴とする電力用半導体装置。 - 前記拡張領域は、前記内側領域から外側に、0.1〜1.0mmはみ出すように設定されていることを特徴とする請求項1または2に記載の電力用半導体装置。
- 前記拡張領域は、前記内側領域の角を中心とする扇状に設定されていることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置。
- 前記拡張領域は、前記配線部材側よりも前記電力用半導体素子側の方が狭くなるように段差が形成されていることを特徴とする請求項1から4のいずれか1項に記載の電力用半導体装置。
- 前記電力用半導体素子側の拡張領域は、前記配線部材側の拡張領域に対して0.1〜0.2mm狭くなっていることを特徴とする請求項5に記載の電力用半導体装置。
- 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1から6のいずれか1項に記載の電力用半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項7に記載の電力用半導体装置。
- 配線部材の所定領域に、焼結性の接合材料を供給する工程と、
前記接合材料を間にはさむように、前記配線部材に電力用半導体素子を載置し、加圧板の間に設置する工程と、
前記電力用半導体素子と前記配線部材を介して、前記接合材料を加圧し、加熱して前記電力用半導体素子と前記配線部材とを接合する焼結接合工程と、を含み、
前記加圧板と前記電力用半導体素子との間には、樹脂シートを介在させており、
前記所定領域は、前記電力用半導体素子の外周よりも内側の内側領域に、前記電力用半導体素子のコーナー部を内包するように、前記内側領域から拡張する拡張領域を合わせて設定されることを特徴とする電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014065059A JP6129107B2 (ja) | 2014-03-27 | 2014-03-27 | 電力用半導体装置、および電力用半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014065059A JP6129107B2 (ja) | 2014-03-27 | 2014-03-27 | 電力用半導体装置、および電力用半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015188026A true JP2015188026A (ja) | 2015-10-29 |
JP6129107B2 JP6129107B2 (ja) | 2017-05-17 |
Family
ID=54430138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014065059A Expired - Fee Related JP6129107B2 (ja) | 2014-03-27 | 2014-03-27 | 電力用半導体装置、および電力用半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6129107B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092389A (ja) * | 2015-11-16 | 2017-05-25 | シャープ株式会社 | 半導体装置 |
JP2019165085A (ja) * | 2018-03-19 | 2019-09-26 | 新電元工業株式会社 | 電子部品の製造方法および導電性接続材マスク |
CN111247629A (zh) * | 2017-10-23 | 2020-06-05 | 日立化成株式会社 | 部件连接方法 |
WO2021235256A1 (ja) * | 2020-05-18 | 2021-11-25 | 三菱電機株式会社 | 半導体装置及びその製造方法並びに電力変換装置 |
WO2022196232A1 (ja) * | 2021-03-15 | 2022-09-22 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
WO2022209786A1 (ja) * | 2021-03-31 | 2022-10-06 | パナソニックIpマネジメント株式会社 | 熱電変換モジュール |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737839A (en) * | 1980-08-18 | 1982-03-02 | Nec Corp | Manufacture of hybrid integrated circuit |
JP2010536168A (ja) * | 2007-08-09 | 2010-11-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | コンポーネント並びに該コンポーネント製造方法 |
JP2012099798A (ja) * | 2010-10-04 | 2012-05-24 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
US20130328204A1 (en) * | 2012-06-07 | 2013-12-12 | Ixys Corporation | Solderless Die Attach to a Direct Bonded Aluminum Substrate |
JP2014053406A (ja) * | 2012-09-06 | 2014-03-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2014517546A (ja) * | 2011-07-04 | 2014-07-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子 |
-
2014
- 2014-03-27 JP JP2014065059A patent/JP6129107B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5737839A (en) * | 1980-08-18 | 1982-03-02 | Nec Corp | Manufacture of hybrid integrated circuit |
JP2010536168A (ja) * | 2007-08-09 | 2010-11-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | コンポーネント並びに該コンポーネント製造方法 |
JP2012099798A (ja) * | 2010-10-04 | 2012-05-24 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
JP2014517546A (ja) * | 2011-07-04 | 2014-07-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子 |
US20130328204A1 (en) * | 2012-06-07 | 2013-12-12 | Ixys Corporation | Solderless Die Attach to a Direct Bonded Aluminum Substrate |
JP2014053406A (ja) * | 2012-09-06 | 2014-03-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092389A (ja) * | 2015-11-16 | 2017-05-25 | シャープ株式会社 | 半導体装置 |
CN111247629A (zh) * | 2017-10-23 | 2020-06-05 | 日立化成株式会社 | 部件连接方法 |
CN111247629B (zh) * | 2017-10-23 | 2023-09-15 | 株式会社力森诺科 | 部件连接方法 |
JP2019165085A (ja) * | 2018-03-19 | 2019-09-26 | 新電元工業株式会社 | 電子部品の製造方法および導電性接続材マスク |
WO2021235256A1 (ja) * | 2020-05-18 | 2021-11-25 | 三菱電機株式会社 | 半導体装置及びその製造方法並びに電力変換装置 |
JP7407924B2 (ja) | 2020-05-18 | 2024-01-04 | 三菱電機株式会社 | 半導体装置及びその製造方法並びに電力変換装置 |
WO2022196232A1 (ja) * | 2021-03-15 | 2022-09-22 | ローム株式会社 | 半導体装置、および半導体装置の製造方法 |
WO2022209786A1 (ja) * | 2021-03-31 | 2022-10-06 | パナソニックIpマネジメント株式会社 | 熱電変換モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP6129107B2 (ja) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6129107B2 (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
US6448645B1 (en) | Semiconductor device | |
US6734551B2 (en) | Semiconductor device | |
KR100957078B1 (ko) | 전기적으로 절연된 전력 장치 패키지 | |
JP6206021B2 (ja) | 電力用半導体装置の製造方法および電力用半導体装置 | |
JP6120685B2 (ja) | 電力用半導体装置の製造方法 | |
US20220102249A1 (en) | Dual side cooling power module and manufacturing method of the same | |
CN110970325A (zh) | 一种提供电连接的装置和一种形成半导体器件的方法 | |
JP2019216214A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
US10468368B2 (en) | Power semiconductor device having void filled with resin | |
JP6399906B2 (ja) | パワーモジュール | |
JP6641524B1 (ja) | 半導体装置の製造方法 | |
US20230307400A1 (en) | Manufucturing method of packaging structure for bipolar transistor with constricted bumps | |
JP7367309B2 (ja) | 半導体モジュール、半導体装置及び半導体装置の製造方法 | |
JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
JP2017117869A (ja) | 半導体装置及びその製造方法 | |
JP5840102B2 (ja) | 電力用半導体装置 | |
JP2019212808A (ja) | 半導体装置の製造方法 | |
JP7473376B2 (ja) | 半導体装置 | |
JP2014123644A (ja) | 電力用半導体装置 | |
JP2018006492A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7322467B2 (ja) | 半導体装置 | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
WO2023017680A1 (ja) | 半導体装置及びその製造方法 | |
WO2020184304A1 (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170411 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6129107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |