JP2015188026A - 電力用半導体装置、および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置、および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP2015188026A
JP2015188026A JP2014065059A JP2014065059A JP2015188026A JP 2015188026 A JP2015188026 A JP 2015188026A JP 2014065059 A JP2014065059 A JP 2014065059A JP 2014065059 A JP2014065059 A JP 2014065059A JP 2015188026 A JP2015188026 A JP 2015188026A
Authority
JP
Japan
Prior art keywords
power semiconductor
region
semiconductor element
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014065059A
Other languages
English (en)
Other versions
JP6129107B2 (ja
Inventor
翔 熊田
Sho Kumada
翔 熊田
茂 内海
Shigeru Uchiumi
茂 内海
裕章 巽
Hiroaki Tatsumi
裕章 巽
藤野 純司
Junji Fujino
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014065059A priority Critical patent/JP6129107B2/ja
Publication of JP2015188026A publication Critical patent/JP2015188026A/ja
Application granted granted Critical
Publication of JP6129107B2 publication Critical patent/JP6129107B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることを目的とする。【解決手段】電力用半導体素子2と、金属焼結体の接合層3を介して電力用半導体素子2が接合された配線部材4と、を備え、接合層3は、電力用半導体素子2の外周2pよりも内側に設定された内側領域R3pと、電力用半導体素子2のコーナー部2cを内包するように、内側領域R3pから拡張するように設定された拡張領域R3kとに形成されている。【選択図】図1

Description

本発明は、焼結性金属粒子を用いた電力用半導体装置とその製造方法に関する。
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力(パワー)の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。一方で、従来のシリコン(Si)を用いた半導体素子に代えて、炭化珪素(SiC)等のワイドバンドギャップ半導体を用いた半導体素子を備えた電力用半導体装置の開発が進められており、高パワー密度化と高温動作化が進んでいる。
上記のような高温動作での接合信頼性を高めるためには、半導体素子自体の耐熱性を向上させるだけでなく、回路部材を接合する接合部分の信頼性を高める必要がある。そこで、焼結金属体を形成する接合材を用いて半導体素子を回路基板やヒートシンク等の回路部材に接合する、いわゆる焼結接合を用いた電力用半導体装置の製造方法が提案されている(例えば、特許文献1参照。)。
一般的に、金属粒子は粒子径が所定のサイズよりも小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、表面エネルギーを減らす方向へと容易に反応が進行する。そこで、焼結接合に用いる接合材には、ナノオーダーから数マイクロオーダーの焼結性金属粒子が含まれる。その結果、バルク金属の融点よりも低温で凝固するため、低温での接合が可能となるが、接合後はバルク金属の融点まで再溶融することがない。したがって、焼結接合を用いることで、融点よりも低い温度での接合が可能となるため、接合温度の上昇に伴う部材の損傷や製造コストの増加を抑制できるとともに、接合温度よりも高い耐熱性を有する電力用半導体装置が得られる。
このように、反応性の高い焼結性金属粒子は、接合前の状態での反応の進行を抑制するために、表面が有機保護膜で覆われている。そして、接合時の加熱により有機保護膜を分解させ、加圧により金属粒子同士の接触を促すことで焼結を進行させ接合が可能となる。そのため、焼結接合では、接合面全域に十分な圧力を加えることが必要となる。また、焼結接合では、接合層の密度が、半導体素子を搭載する前の接合材表面平坦度に大きく左右される。これは、焼結性金属粒子は、はんだ粒子と異なり、接合の過程で溶融することがないためである。表面平坦度が低いほど(凹凸が大きい)、接合層の密度は不均一になり、電気伝導率、熱伝導率が低下する。
特開2007−44754号公報(段落0012〜0014、図1〜図2)
一方、はんだ材を含め、接合材の回路部材上への供給は、スクリーン印刷法によって行われる。しかしながら、スクリーン印刷法では、供給領域のエッジ付近に凹凸が生じるため、本質的に接合層の密度が不均一になりやすい。そのため、上述したように、接合の均一性が損なわれることがあり、熱伝導率や電気伝導率といった接合層の特性が低下する恐れがあった。
本発明は、上記のような課題を解決するためになされたもので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることを目的とする。
本発明の電力用半導体装置は、電力用半導体素子と、金属焼結体の接合層を介して前記電力用半導体素子が接合された配線部材と、を備え、前記接合層は、前記電力用半導体素子の外周よりも内側に設定された内側領域と、前記電力用半導体素子のコーナー部を内包するように、前記内側領域から拡張するように設定された拡張領域とで構成されていることを特徴とする。
本発明の電力用半導体装置の製造方法は、配線部材の所定領域に、焼結性の接合材料を供給する工程と、前記接合材料を間にはさむように、前記配線部材に電力用半導体素子を載置し、加圧板の間に設置する工程と、前記電力用半導体素子と前記配線部材を介して、前記接合材料を加圧し、加熱して前記電力用半導体素子と前記配線部材とを接合する焼結接合工程と、を含み、前記加圧板と前記電力用半導体素子との間には、樹脂シートを介在させており、前記所定領域は、前記電力用半導体素子の外周よりも内側の内側領域に、前記電力用半導体素子のコーナー部を内包するように、前記内側領域から拡張する拡張領域を合わせて設定されることを特徴とする。
本発明の電力用半導体装置、あるいはその製造方法によれば、接合材を均一に十分に加圧できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。
本発明の実施の形態1にかかる電力用半導体装置の断面模式図と接合材の塗布領域を示す平面図である。 本発明の実施の形態1にかかる電力用半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態1にかかる電力用半導体装置の製造方法のうち、塗布工程における各段階の状態を示す断面図である。 本発明の実施の形態1にかかる電力用半導体装置の製造方法のうち、マウント工程と加圧接合工程における各段階の状態を示す断面図である。 本発明の実施の形態1にかかる塗布工程において、接合材から印刷マスクを外す際の各段階での接合材の状態を示す断面図である。 本発明の実施の形態1にかかる電力用半導体装置の接合部の構成を説明するための、断面ごとの、加圧加熱接合前後の断面図である。 従来の電力用半導体装置における接合材の塗布領域を示す平面図である。 従来の電力用半導体装置の接合部の構成を説明するための断面図である。 本発明の実施の形態1の変形例にかかる電力用半導体装置における接合材の塗布領域を示す平面図である。 本発明の実施の形態2にかかる電力用半導体装置の構成を説明するための断面模式図である。 本発明の実施の形態2にかかる電力用半導体装置における接合材の塗布領域を示す平面図である。 本発明の実施の形態2にかかる電力用半導体装置の構成を示す平面図である。 本発明の実施の形態2の変形例にかかる電力用半導体装置における接合材の塗布領域を示す平面図である。 本発明の実施の形態2の変形例にかかる電力用半導体装置における接合材の塗布領域の形状を示す拡大平面図である。 本発明の実施の形態2の変形例にかかる電力用半導体装置の接合部の構成を説明するための、断面ごとの、加圧加熱接合前後の断面図である。 本発明の実施の形態3にかかる電力用半導体装置を製造する際の接合材の塗布に用いる印刷マスクの開口部の形状を示す平面図である。 本発明の実施の形態3にかかる電力用半導体装置を製造する際の接合材の塗布に用いる印刷マスクの開口部の形状を示す断面図である。 印刷マスクの開口部の裏面側の形状を示す平面図である。 印刷マスクの開口部の裏面側の形状を示す部分拡大平面図である。 本発明の実施の形態3にかかる電力用半導体装置における接合材の塗布領域を示す平面図である。 本発明の実施の形態3にかかる塗布工程において、接合材から印刷マスクを外す際の各段階での接合材の状態を示す断面図である。 本発明の実施の形態3にかかる電力用半導体装置の接合部の構成を説明するための、加圧加熱接合前後の断面図である。 本発明の実施の形態3にかかる電力用半導体装置において、配線部材の寸法がばらついた際の塗布領域と配線部材端部との距離を説明するための平面図である。
実施の形態1.
図1〜図6は、本発明の実施の形態1にかかる電力用半導体装置、およびその製造方法について説明するためのものである。図1(a)と(b)は、それぞれ電力用半導体装置の主回路部材である電力用半導体素子が焼結接合による接合材によって配線部材に接合された部分を示す断面図と、配線部材上の接合材の塗布領域を示す平面図である。また、図2は電力用半導体装置の製造方法における主な製造工程の流れを説明するためのフローチャートである。
そして、図3は電力用半導体装置の製造方法のうち、塗布工程における、乾燥工程に移るまでの各段階での接合材(ペースト)の状態を示す断面図である。また、図4は製造方法のうち、マウント工程および加圧接合工程における各段階での接合材の状態を示す断面図である。さらに、図5は塗布工程の中の印刷用印刷マスクを離反させる際の、各段階における接合材(ペースト)の状態を示す断面図である。そして、図6(a)と(b)は、それぞれ加圧接合工程前後の接合材の状態を示すもので、図6(a)は図1(b)のA−A線による断面、図6(b)は図1(b)のB−B線による断面を示す。
また、図7と図8は本実施の形態にかかる電力用半導体装置との比較のため、従来の電力用半導体装置の構成を示すもので、図7は配線部材上の接合材の塗布領域を示す平面図、図8(a)と(b)は、それぞれ加圧接合工程前後の接合材の状態を示すもので、図8(a)は図7のA−A線による断面、図8(b)は図7のB−B線による断面を示す。
そして、図9は変形例にかかる電力用半導体装置における配線部材上の接合材の塗布領域を示す平面図である。以下、詳細に説明する。
本発明の実施の形態1にかかる電力用半導体装置1は、図1に示すように、配線部材4と、配線部材4の所定部分に、焼結性金属粒子を用いて形成した接合層3を介して裏面電極が接合された電力用半導体素子2とを備えるものである。電力用半導体素子2は、厚み0.1〜0.4mm程度で主面2f(外周2pで囲まれた形状)が矩形状をなしている。例えば、スイッチング素子としてIGBT(Insulated Gate Bipolar Transistor)を用いた場合、裏面にはコレクタ電極が形成され、主面2fには主電力電極であるエミッタ電極と、制御電極であるゲート電極が形成されている。
配線部材4としては、電気導電性と熱伝導性に優れた銅(Cu)や銅合金または、アルミニウム(Al)等の金属の矩形状ブロックを例に説明を行うが、実際には様々な形態のものが適用できる。例えば、リードフレームと称される板材、あるいは、絶縁性を有するセラミックの基材に金属配線パターンを形成したセラミック絶縁基板などである。さらに、電力用半導体素子2としては、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)、SBD(Schottky Barrier diode)、FWD(Free Wheeling Diode)などを用いることができる。
上述したように、電力用半導体素子2の主面2fにも電極があり、電力用半導体装置1としては、主面2f側にも図示しない配線部材等が接合される。また、配線部材4の下面側には冷却部材が設けられることもある。さらに、電力用半導体素子2を含む回路面が例えば封止樹脂によって封止されることもある。しかし、本発明の特徴的な部分は、接合層3が形成された領域、あるいは、製造工程において、接合材(ペースト)3P(図3以降参照)を塗布する塗布領域R3にあり、素子を含む回路構成やパッケージ構成等は一般的なものでよい。そこで、接合層3に関する構成以外の部分については、説明を省略し、接合層3(あるいは、製造方法)に特化して説明する。ただし、本発明が解決すべき課題を明確にするため、本発明の実施の形態に限定せず、焼結金属体を用いる一般的な電力用半導体装置の構成と製造方法も交えて説明を行う。
本発明の実施の形態1にかかる電力用半導体装置1の製造方法も、焼結金属体で接合を行う一般的な電力用半導体装置の製造方法と同様、図2に示すように、大きく4つの工程からなる。接合材塗布工程(ステップS100)では、スクリーン印刷法により配線部材4上に接合材料3Pを供給する。焼結性金属粒子を用いた接合法では、はんだ接合法と異なり、接合材が溶融しないため、塗布工程での接合材料3Pの表面平坦度が重要となる。乾燥工程(ステップS200)では、ペースト状態の接合材料3P中に含まれる溶剤成分を十分に揮発させる。
これは、加圧接合によって形成された接合層3中にボイドが発生するのを防止するための工程である。マウント工程(ステップS300)では、配線部材4上に供給された接合材料3P上の適正な位置に電力用半導体素子2を搭載する。加圧接合工程(ステップS400)では、接合に必要な温度(例えば、200℃〜350℃程度)に加熱した状態で、加圧接合する。このとき、電力用半導体素子2を保護するため、電力用半導体素子2と加圧部材との間には、緩衝シート50(図4参照)を介している。
接合材塗布工程(ステップS100)の詳細(ステップS110〜S170)について、図3を用いて説明する。はじめに、所定の位置に配線部材4を配置するための窪み部20aが設けられている塗布治具20を用意する(ステップS110)。つぎに、窪み部20aに、配線部材4を配置する(ステップS120)。このとき、窪み部20aのサイズは配線部材4の外形サイズに対して、長さ(紙面左右方向)、幅方向(紙面奥行き方向)とも大きくなっている。次に、配線部材4および塗布治具20上に、印刷マスク30を配置する(ステップS130)。印刷マスク30には、電力用半導体素子2の搭載個数と同じ数だけ開口部30aが設けられている。開口部30aを塗布治具20に対して位置決めすることで、配線部材4上の所定の位置に接合材料3Pを供給することができる。
ここで、一般的な電力用半導体装置を製造する際の開口部30aのサイズは、後ほど図7を用いて説明するように、電力用半導体素子2のサイズ(外形)に対して小さくなっている。これは、矩形領域CR3pのサイズを電力用半導体素子2の外形(外周2pによる輪郭)よりも小さくすることで、電力用半導体素子2を加圧接合する際に、緩衝シート50の伸張に伴い、接合材料3Pが周囲に押し出されるのを防止するためである。一方、本実施の形態1にかかる製造方法では、図1(b)に示すように、電力用半導体素子2の外周2pの内側に収まる矩形に対して、コーナー部が電力用半導体素子2から張り出すように拡張した拡張領域R3kを足した形状になっている。
そして、印刷マスク30上の開口部30a以外の部分(スキージ40の進行経路上)に、ペースト状の接合材料3Pを配置する(ステップS140)。そして、接合材料3Pをローリングさせながらスキージングすることで、開口部30a内に接合材料3Pを充填する(ステップS150、S160)。最後に、配線部材4から印刷マスク30を離反させる(ステップS160〜170)。これにより、接合材塗布工程が完了し、配線部材4とペースト状態の接合材料3Pの一体品4Pを一定時間、所定の温度で、大気雰囲気、もしくは窒素雰囲気下で乾燥させる乾燥工程(ステップS200)へ移行する。
つぎに、図4を用いて、マウント工程(ステップS300)と加圧接合工程(ステップS400)の詳細について説明する。マウント工程(ステップS300)では、一体品4Pの配線部材4上の接合材料3P上に、電力用半導体素子2の裏面を対向させて配置し、接合準備品1Pを形成する(ステップS310)。次に、接合準備品1Pの電力用半導体素子2の主面2f上に、主面2f全体を覆うように緩衝シート50を配置(ステップS320)し、マウント工程(ステップS300)を終了する。
続いて、加圧接合工程(ステップS400)では、加圧加熱装置60を用いて、緩衝シート50が載置された接合準備品1Pを加圧する。はじめに、緩衝シート50が載置された接合準備品1Pを、加圧加熱装置60の下側加圧板62上に配置する(ステップS410)。
その後、緩衝シート50を載せた接合準備品1Pを上側加圧板61と下側加圧板62とではさみ、加圧する(ステップS420)。ここで、接合準備品1Pに付加する加圧力は、1〜30MPa程度を想定している。そして、加圧力が必要な圧力範囲に達すると、上側加圧板61と下側加圧板62とを焼結接合に必要な温度(例えば、200℃〜350℃程度)まで加熱し保持する。これにより、電力用半導体素子2と配線部材4との接合が完了する。接合が完了すると接合材料3Pは焼結性金属粒子が凝固した焼結金属体の接合層3となり、加圧接合工程(ステップS400)が完了する。なお、接合準備品1Pの加圧を行う前に、事前にヒーター60hに通電することで、上側加圧板61と下側加圧板62とを、予備加熱しておくことが好ましい。
これらの工程において、拡張領域R3kが必要な理由として、接合材塗布工程(ステップS100)の印刷マスク30を離反させる際のペースト状の接合材料3Pの挙動について、図5を用いて説明する。なお、図5中では、塗布治具20および印刷マスク30の一部を省略してある。図5に示すように、配線部材4から印刷マスク30を離反させると、離反が進むにつれ(ステップS160〜S162〜S164〜S170)、印刷マスク30の開口部30aの内側面30apとの摩擦力により、接合材料3Pの端部3Peに、ドッグイヤー3Pdと呼ばれる凸部が発生する。このドッグイヤー3Pdの発生は、スクリーン印刷法では不可避である。
また、ドッグイヤー3Pdの近傍には、ドッグイヤー3Pdの形成に起因して、凹部3Pfが形成される。このため、ドッグイヤー3Pdが存在する端部3Pe付近と、中央部とでは、接合材料3Pにかかる加圧力に差が生じ、接合層3内の均一化が阻害される。
ところで、本発明者らは、印刷マスク30の開口部30a(内側面30ap)の形状と、接合材料3Pのドッグイヤー3Pdで囲まれる領域の形状には、明確な相関係があることを実験で確かめた。つまり、開口部30aの形状を拡大して、ドッグイヤー3Pdが発生する位置を電力用半導体装置1の接合に必要とされる領域の外側に移動させれば、電力用半導体装置1の接合に必要とされる領域で、均一化した接合層3を形成することができるようになる。
なお、均一化した領域を確保する別の手段として、加圧接合工程での加圧力を増加させるという手段がある。しかし、この場合は、過剰な加圧力により電力用半導体素子2の主面2fが損傷する恐れがある。また、加圧力を過剰にすると、前述したように、加圧に用いる緩衝シート50の伸張量が大きくなるため、接合材料3Pが周囲に押し出される恐れが増大する。本発明は、このような課題を解決するためになされたもので、電力用半導体素子2を損傷したり、接合材料3Pが過剰に押し出されたりすることなく、均一化した領域を確保するものである。
電力用半導体素子2の主面2fに対する、接合材料3Pの塗布領域R3のサイズが大きいほど、接合材料3Pの押し出しが顕著であることが、発明者らの実験により確認されている。つまり、接合材料3Pの押し出しを少なくするためには、塗布領域R3を拡張する領域を、目的とする効果が得られる範囲内で最小限にする必要がある。本発明は、この拡張する領域の位置を特定したものであり、さらに、そのサイズ、および形状についても検討を行った。
拡張する領域の位置、サイズ、形状を決定するにあたって、緩衝シート50を用いた際の、電力用半導体素子2の主面2fにかかる圧力分布を実験により確認した。その結果、電力用半導体素子2の主面2fの中心から離れるほど、同心円状に加圧力が低くなることが確認された。したがって、電力用半導体素子2の輪郭形状に対応する矩形の領域のうち、中心から最も離れたコーナー部2cにかかる圧力が、他の領域に比べて最も低くなることが判明した。実際、接合加圧力を低下させていった場合、初めに電力用半導体素子2のコーナー部2cで接合状態にバラツキが生じることが確認された。
このように、緩衝シート50を用いて加圧接合を行う場合には、本質的に電力用半導体素子2のコーナー部2c直下での加圧力が低下する。そこで、図1(b)に示すように、電力用半導体素子2のコーナー部2cに対応する部分に、接合材料3Pの塗布領域R3の拡張領域R3kを設けることとした。なお、図1(b)は、電力用半導体素子2の輪郭である外周2pの形状と塗布領域R3との関係を説明するためのものであるので、配線部材4の記載を省略している。
一般的な接合材料3Pの塗布領域である矩形領域CR3pは、図7に示すように、電力用半導体素子2の輪郭形状(外周2p)から、内側に向かって一定の間隔をおいた矩形に形成される。それに対して、本発明の実施の形態1にかかる電力用半導体装置1では、例えば、拡張領域R3kは、電力用半導体素子2の輪郭形状から、内側に一定の間隔を有する矩形の内側領域R3pに対し、そのコーナーVcを中心とした、3/4円(2/3πの扇型)とすることが考えられる。拡張領域R3kの半径rkは、少なくとも一部が外周2pからはみ出て、コーナー部2cを内包するとともに、前述した理由と接合材料3Pの節約の観点から、目的とする効果が得られる範囲で最小とすることが望ましい。
ここで、マウント工程(ステップS300)において、接合材料3Pの塗布領域R3に対する電力用半導体素子2の搭載精度に、ばらつき(誤差)があることを考慮する必要がある。そこで、ばらつきがあっても、確実に電力用半導体素子2のコーナー部2c直下が、ドッグイヤー3Pdの内側に位置し、接合材料3Pの平坦部が存在するためには、拡張領域R3kの半径rkは、0.1mm以上であることが望ましい。一方、緩衝シート50による接合材料3Pの押し出しを考えると、半径rkは1mm以下であることが望ましい。
このように、拡張領域R3kを設けたことによる効果について、図6を用いて説明する。図6では、塗布領域R3の中心に対して、電力用半導体素子2の主面2fの中心が一致するように搭載した場合について示している。この断面図において、対角断面であるA−A断面では、スクリーン印刷工程(ステップS300)の際に形成される凹部3Pfが、塗布領域R3を内側領域R3pから拡張したことで、電力用半導体素子2の外側に位置している。なお、図中、接合圧力が十分でなく、密度が疎となった部分を疎領域3sと記している。
一方、外周2pのうち、対向する側面間を横断するB−B断面では、凹部3Pfは、電力用半導体素子2の直下に存在する。しかし、凹部3Pfが発生する部分は、外周2pのうち、コーナー部2cではない部分の近傍であるので、前述したように十分に加圧力がかかるので、凹部3Pfが存在しても、接合層3の金属粒子密度の低下を招くことはない。したがって、ドッグイヤー3Pdで囲まれた領域内の接合層3の均一性が向上する。
一方、一般的な塗布領域である矩形領域CR3p(図7)で形成された接合層3Cは、図8に示すように、B−B断面については、本実施の形態と同様に、内側に凹部3Pfが形成されるものの、十分に加圧力がかかる領域であるため、特に問題はない。しかし、A−A断面では、スクリーン印刷時に形成される凹部3Pfが、コーナー部2c近傍の電力用半導体素子2の直下に存在する。そのため、上述したように、コーナー部2c近傍直下に十分な加圧力がかからず、信頼性の高い接合層3を得ることが困難である。
このように、本実施の形態1にかかる電力用半導体装置1、あるいはその製造方法により、加圧接合時の緩衝シート50による、接合材料3Pの押し出しを最小限に抑制しつつ、コーナー部2c近傍直下であっても、十分に加圧して、配線部材4と電力用半導体素子2との良好な接合層3を形成することが可能となる。加えて、拡張領域R3kのサイズを限定することで、接合材料3Pの使用量を最小限にできるので、低コストで電力用半導体装置1を製造することができる。なお、接合後の接合層3のうち、外周2pより外側にはみ出た部分は加圧されないため、電力用半導体素子2直下の部分より高さが高くなり、その分、低密度(疎領域3s)になる。
また、拡張領域R3kの形状は、上述した円形状に限らず、本変形例に示すように、図9のような矩形状であっても良い。この場合も、拡張長さLkは、少なくとも一部が外周2pからはみ出て、コーナー部2cを内包するとともに、前述した理由と接合材料3Pの節約の観点から、目的とする効果が得られる範囲で最小とすることが望ましい。そこで、ばらつきがあっても、確実に電力用半導体素子2のコーナー部2c直下が、ドッグイヤー3Pdの内側に位置し、接合材料3Pの平坦部が存在するためには、拡張長さLkは、0.1mm以上であることが望ましい。一方、緩衝シート50による接合材料3Pの押し出しを考えると、Lkは1mm以下であることが望ましい。なお、拡張領域R3kの形状は、本変形例のように矩形状であっても良いが、印刷マスク開口部30aへの接合材料3Pの充填性や、側面からのはみ出し量(半径LrまたはLk)を同一とした場合に、接合材料3Pの使用量がより少なくなる円形状(扇状)にする方が好ましい。
以上のように、本発明の実施の形態1にかかる電力用半導体装置1によれば、電力用半導体素子2と、金属焼結体の接合層3を介して電力用半導体素子2が接合された配線部材4と、を備え、接合層3は、電力用半導体素子2の外周2pよりも内側に設定された内側領域R3pと、電力用半導体素子2のコーナー部2cを内包するように、内側領域R3pから拡張するように設定された拡張領域R3kとに形成(張出部3kとで構成)されている。そのため、接合材料3Pを過剰に使用することなく、接合材料3Pを均一に十分に加圧できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体装置1を得ることができる。
とくに、拡張領域R3kは、内側領域R3pから外側に、0.1〜1.0mmはみ出すように設定されている(0.1mm ≦ rkまたは Lk ≦1.0mm)ので、確実に電力用半導体素子2のコーナー部2c直下が、ドッグイヤー3Pdの内側に位置し、接合材料3Pの平坦部が存在するようにでき、緩衝シート50による接合材料3Pの押し出しをも最小限にできる。その際、扇状に形成すれば、より効率的に接合材料3Pの使用量を抑制できる。
また、本実施の形態1にかかる電力用半導体装置の製造方法によれば、配線部材4の所定領域(塗布領域R3)に、焼結性の接合材料3Pを供給する工程(ステップS100)と、接合材料3Pを間にはさむように、配線部材4に電力用半導体素子2を載置し、加圧板(加圧加熱装置60)の間に設置する工程(ステップS300)と、電力用半導体素子2と配線部材4を介して、接合材料3Pを加圧し、加熱して電力用半導体素子2と配線部材4とを接合する焼結接合工程(ステップS400)と、を含み、加圧板(上側加圧板61)と電力用半導体素子2との間には、樹脂シート(緩衝シート50)を介在させており、所定領域(塗布領域R3)は、電力用半導体素子2の外周2pよりも内側の内側領域R3pと、電力用半導体素子2のコーナー部2cを内包するように、内側領域R3pから拡張する拡張領域R3kとを合わせて設定される。そのため、接合材料3Pを過剰に使用することなく、接合材料3Pを均一に十分に加圧できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体装置1を得ることができる。
実施の形態2.
上記実施の形態1にかかる電力用半導体装置では、接合する電力用半導体素子の数についてはとくに言及していなかったが、本実施の形態2にかかる電力用半導体装置では、複数の電力用半導体素子を接合する場合に特化した構成について説明する。図10〜図15は、本発明の実施の形態2にかかる電力用半導体装置について説明するためのものであり、図10は2つの電力用半導体素子が焼結接合による接合材によって配線部材に接合された部分を示す断面図、図11は配線部材上に2つの電力用半導体素子を接合する際の接合材の塗布領域を示す平面図、図12は2つの電力用半導体素子が焼結接合による接合材によって配線部材に接合された状態を示す平面図である。
なお、本実施の形態2においても、電力用半導体装置としての基本的な構成は、実施の形態1と同様であり、共通する部分については、同様の符号を付し、詳細な説明は省略する。また、製造方法については、実施の形態1で説明したものをそのまま適用できるので、説明を省略する。
そして、図13は変形例にかかる電力用半導体装置における、配線部材上に2つの電力用半導体素子を接合する際の接合材の塗布領域を示す平面図、図14(a)は塗布領域の形状を説明するための拡大図、図14(b)はさらなる変形例として、拡張領域を矩形状にした際の塗布領域の形状を説明するための拡大図である。そして、図15(a)と(b)は、それぞれ加圧接合工程前後の接合材の状態を示すもので、図15(a)は図14(a)のA−A線による断面、図15(b)は図14(a)のB−B線による断面を示す。
本実施の形態2にかかる電力用半導体装置1は、図10に示すように、1つの配線部材4に、2つの電力用半導体素子2(それぞれを区別する場合、素子2A、素子2Bと称する。)のそれぞれが、焼結金属体の接合層3を介して裏面電極側が接合されたものである。そして、図11に示すように、素子2A、素子2Bのそれぞれに対して設けられた塗布領域R3AとR3Bには、4つのコーナー部2cのそれぞれに対応して拡張領域R3kが設けられている。
ペースト状の接合材料3Pの断面形状については、実施の形態1で説明したとおりなので、説明を省略するが、電力用半導体素子2を加圧接合した後の電力用半導体装置1の平面形状は、図12にようになる。つまり、各素子2A、2Bともに、コーナー部2cを含め、均質な接合層3によって配線部材4に接合されている。
変形例.
実施の形態1、あるいは上述した図11、12では、素子毎の4つのコーナー部2cに対して、拡張領域R3kを設定する例について説明した。本変形例では、複数の電力用半導体素子を一群と捉えて拡張領域R3kを設定する例について検討した。
図12に示すように、複数(図では2つ)の素子2A、素子2Bを同時に加圧接合する場合の、それぞれの主面2fにかかる圧力分布を実験により確認した。その結果、2つの素子2A、2Bをひとつの素子群G2とみなすと、素子群G2を包含する矩形の領域RG2の中心PmGから離れるほど、同心円状に加圧力が低くなることが実験によって確認された。つまり、各素子のコーナー部2cのうち、素子群G2の中心PmGから最も遠い4隅PcGに対応するコーナー部2cにかかる加圧力は、他の領域および他のコーナー部2cに比べて最も加圧力が低くなることが判明した。
実際、接合加圧力を低下させていった場合、素子群G2の4隅PcGに対応するコーナー部2cで接合状態にバラツキが生じることが確認された。以上から、接合材料3Pの塗布領域の拡張領域R3kは、図13に示すように、電力用半導体素子2のコーナー部2cのうち、素子群G2の4隅PcGに対応するコーナー部2cの直下近傍とすることが望ましい。これにより、接合材料3Pの押し出し量を最小限に抑えて、接合材料3P全域を十分に加圧することができて良好な接合層3が形成できることが確認できた。
上記のようにして拡張領域R3kが設定された一つの素子(例えば素子A)に対する塗布領域の詳細形状を図14(a)に示す。例えば、2箇所の拡張領域R3kの形状は、実施の形態1等で説明したように、従来の接合材料3Pの矩形領域CR3pのコーナーを中心とする3/4円とすることが考えられる。また、搭載精度のばらつきを考慮すると、素子群G2の4隅PcGに対応するコーナー部2c直下が、ドッグイヤー3Pdの内側に位置し、接合材料3Pの平坦部が存在するためには、拡張領域R3kの半径rkは、0.1mm以上であることが望ましい。一方、緩衝シート50による接合材料3Pの押し出しを考えると、半径rkは1mm以下であることが望ましい。
また、拡張領域R3kの形状は、本変形例においても、実施の形態1で説明したように、図14(b)のような矩形状であっても良い。この場合も、拡張長さLkは、少なくとも一部が外周2pからはみ出て、コーナー部2cを内包するとともに、前述した理由と接合材料3Pの節約の観点から、目的とする効果が得られる範囲で最小とすることが望ましい。そのため、拡張長さLkは、0.1mm以上、かつ、1mm以下であることが望ましい。なお、拡張領域R3kの形状は、印刷マスク開口部30aへの接合材料3Pの充填性や、側面からのはみ出し量(半径LrまたはLk)を同一とした場合に、接合材料3Pの使用量がより少なくなることを考慮すると、矩形状よりも円形状の方が好ましい。
このように、素子群G2の4隅PcGに拡張領域R3kを設けたことによる効果について、図15を用いて説明する。図15では、一つの素子(例えば素子A)の塗布領域R3のうち、矩形部分(内側領域R3p)の中心と電力用半導体素子2の主面2fの中心が一致するように搭載した場合について示している。この断面図において、対角断面であるA−A断面では、スクリーン印刷工程(ステップS300)の際に形成される凹部3Pfのうち、左側部分が、塗布領域を拡張したことで、電力用半導体素子2の外側に位置している。
一方、反対側の右側部分では、塗布領域を拡張していないので、凹部3Pfは、電力用半導体素子2の直下に存在する。しかし、凹部3Pfが発生する部分は、素子群G2の4隅PcGではなく、必要な加圧力がかかるので、凹部3Pfが存在しても、接合層3の金属粒子密度の低下を招くことはない。したがって、ドッグイヤー3Pdで囲まれた領域内の接合層3の均一性が向上する。
また、対向する側面(外周2p)間を横断するB−B断面では、凹部3Pfは、電力用半導体素子2の直下に存在する。しかし、凹部3Pfが発生する部分は、外周2pのうち、コーナー部2cではない部分の近傍であるので、前述したように十分に加圧力がかかるので、凹部3Pfが存在しても、接合層3の金属粒子密度の低下を招かない。したがって、ドッグイヤー3Pdで囲まれた領域内の接合層3の均一性が向上する。
なお、本変形例では、素子群G2内に2つの素子がある場合について説明したが、2×2や2×3のように複数行×複数列に配置された場合でもよい。この場合も、各素子のコーナー部2cのうち、素子群G2の4隅PcGに対応するコーナー部2cにのみ拡張領域R3kを設けるようにすればよい。
このように、一部のコーナー部2cのみに、拡張領域R3kを設けた本変形例においても、加圧接合時の緩衝シート50による、接合材料3Pの押し出しを最小限に抑制しつつ、コーナー部2c近傍直下であっても、十分に加圧して、配線部材4と電力用半導体素子2との良好な接合層3を形成することが可能となる。加えて、拡張領域R3kの設置個所を限定することで、接合材料3Pの使用量を最小限にできるので、低コストで電力用半導体装置1を製造することができる。
以上のように、本実施の形態2にかかる電力用半導体装置1によれば、複数の電力用半導体素子2と、金属焼結体の接合層3を介して複数の電力用半導体素子2のそれぞれが接合された配線部材4と、を備え、複数の電力用半導体素子2のそれぞれに対して実施の形態1と同様に拡張領域R3kを設けて塗布領域R3に接合材料3Pを塗布しているので、接合材料3Pを過剰に使用することなく、接合材料3Pを均一に十分に加圧できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体装置1を得ることができる。
あるいは、本実施の形態2の変形例にかかる電力用半導体装置1によれば、複数の電力用半導体素子2と、金属焼結体の接合層3を介して複数の電力用半導体素子2のそれぞれが接合された配線部材4と、を備え、接合層3は、複数の電力用半導体素子2のそれぞれの外周2pに対して内側に間隔をおいて設定された内側領域R3pに形成されるとともに、複数の電力用半導体素子2のうち、複数の電力用半導体素子全体(素子群2G)を内包する矩形の領域RG2の4隅PcGのいずれかに対応する電力用半導体素子に対しては、4隅PcGのいずれかに対応するコーナー部2cを内包するように内側領域R3pから拡張するように設定された拡張領域R3kにも形成されている。そのため、接合材料3Pの使用量をより抑制し、接合材料3Pを均一に十分に加圧できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体装置1を得ることができる。
実施の形態3.
上記実施の形態1あるいは2においては、必要な加圧力を得る一方、接合材の使用量を低減するために拡張領域のサイズや設置個所について、最適化を行った例について説明した。本実施の形態3にかかる電力用半導体装置では、拡張領域内に段差を設けて厚み分布をつけ、接合材の使用量のさらなる低減を図ったものである。
図16〜図23は、本発明の実施の形態3にかかる電力用半導体装置について説明するためのものであり、図16は電力用半導体装置を製造する際の接合材塗布工程において使用する印刷マスクの開口部の形状を示す平面図である。また、図17(a)と(b)は、それぞれ印刷マスクの開口部の形状を示す断面図であり、図17(a)は図16のA−A線による断面、図17(b)はB−B線による断面を示す。そして、図18は印刷マスクを配線部材に対向させる面である裏面側から見たときの平面図であり、図19は図18の領域D部分を拡大した部分拡大平面図である。
図20は配線部材上の接合材の塗布領域を示す平面図、図21は塗布工程の中の印刷用印刷マスクを離反させる際の、各段階における接合材(ペースト)の状態を示す断面図、段階での接合材の状態を示す断面図、図22は加圧接合工程前後の接合材の状態を示すもので、図20のA−A線による断面である。また、図23(a)と(b)は、配線部材の寸法がばらついた際の塗布領域と配線部材端部(絶縁材)との距離を説明するためのもので、それぞれ、配線部材に対する塗布位置が異なる場合の平面図である。
なお、本実施の形態3においても、電力用半導体装置としての基本的な構成は、実施の形態1と同様であり、共通する部分については、同様の符号を付し、詳細な説明は省略する。また、製造方法については、実施の形態1で説明したものをそのまま適用できるので、説明を省略する。
本実施の形態3においても、印刷マスク30の開口部30aの4隅には、拡張領域R3kを設けるための張出部30akが設けられている。そのため、図16に示すように、表側から見たときは、実施の形態1と一見、同様の形状をしている。しかし、図17〜図20に示すように、本実施の形態3で用いる印刷マスク30の張出部30akは、裏面(配線部材4と接触する面)側の内側面30apwよりも、表面側の内側面30apnの方が狭くなるように、厚み方向の半分の部分で段差が設けられている。
つまり、配線部材4側の厚みtks(印刷マスク30の厚みの半分相当)分の領域R3kwは、電力用半導体素子2の輪郭形状から、内側に一定の間隔を有する矩形の内側領域R3pのコーナーVcを中心とした、半径rkの円形(扇型)をなしている。一方、表面側(素子側)の残りの厚み部分の領域R3knは、半径rkよりもΔr分狭い半径の円形(扇型)をなしている。
領域R3knと領域R3kwの径の差Δrは、接合材料3Pの塗布領域と配線部材4端部までの距離にもよるが、0.1mm〜0.2mmを想定している。また、裏面側の領域R3kwの厚さtwについては、印刷マスク30の厚さt30の1/2に限定されるものではなく、1/5〜4/5の範囲であればよい。また、内側面30apwは、例えば、印刷マスク30の裏面の一部をエッチング加工することにより形成可能である。
配線部材4から印刷マスク30を離反させると、図21に示すように、離反が進むにつれ(ステップS160〜S162〜S164〜S170)、印刷マスク30の開口部30aの内側面30apとの摩擦力により、接合材料3Pの端部3Peに、ドッグイヤー3Pdと呼ばれる凸部が発生する。このドッグイヤー3Pdの発生は、スクリーン印刷法では不可避である。また、ドッグイヤー3Pdの近傍には、ドッグイヤー3Pdの形成に起因して、凹部3Pfが形成される。このため、ドッグイヤー3Pdが存在する端部3Pe付近と、平坦な中央部とでは、接合材料3Pにかかる加圧力に差が生じ、接合層3内の均一化が阻害される。
このとき、本実施の形態3の拡張領域R3kにおいては、厚み方向に段差があるので、左右の端部のそれぞれに、2つのドッグイヤー3Pdと凹部3Pfが形成されることになる。一つの端部に2つのドッグイヤーが形成される場合と、実施の形態1の図5で説明したように、段差がなく、1つのドッグイヤー3Pdが形成される場合について、ドッグイヤー3Pdに伴い形成された凹部3Pfの状態を比較検討する。
ここで、凹部3Pfの最低点と接合材料3Pの平坦部との高低差と定義した凹部3Pfの深さDfと、ドッグイヤー3Pdの頂点から接合材料3Pの平坦部までの距離で定義した凹部3Pfの長さWfを比較対象とする。すると、深さDf、長さWfともに、図5で説明した接合材料3Pを一律厚みに塗布した場合よりも、本実施の形態3の図21で示した、段差をつけて塗布した場合の方が、小さくなる。これは、本実施の形態3における印刷マスク30では、張出部30akにおける内側面30apが、裏面側と表面側で2箇所に分かれている。そのため、各内側面(30apwと30apn)のそれぞれの厚み方向長さは、厚さt30よりも薄くなっているので、印刷マスク30を離反させるときに、接合材料3Pが内側面30apに引っ張られる距離が短くなるためである。
したがって、本実施の形態3では、領域R3kn部分の接合材料3Pの平坦性が実施の形態1の場合よりも高くなるので、凹部3Pfに存在する接合材料3Pにも十分に加圧力を加えることが可能となる。そのため、図22に示すように、凹部3Pfが電力用半導体素子2の直下に存在しても、深さDf、および長さWfが小さいため、接合材料3Pに十分に加圧力がかかる。
実験により、凹部3Pfの深さDfが0.1mm以内で、かつ長さWfが0.4mm以内であれば、加圧接合後にドッグイヤー3Pdで囲まれた領域全域で良好な接合層3が形成できることが確認されている。つまり、この条件であれば、領域R3kn部分は、実質的に凹部3Pf部分のない平坦形状であるとみなせ、その範囲内のどこにコーナー部2cが接してもよいことになる。
つまり、領域R3knの半径は、段差をつけることで領域R3kwの径(rk)よりもΔr分狭くなっているが、実質的に平坦である部分の径は、単純に半径rkで拡張領域R3kを形成したときの有効な径よりも広くなる。そのため、領域R3kwの径rkを実施の形態1あるいは2で示した範囲(0.1〜1.0mm)から広げることなく、領域R3knの径をrkよりも小さくできるので、実施の形態1または2よりもさらに接合材料3Pの使用量を低減することができる。つまり、低コストで電力用半導体装置1を製造することができる。
それにとどまらず、領域R3kwの径rkは、実施の形態1あるいは2で示した範囲よりも狭めることができる。そのため、接合材料3Pの使用量をより低減することができる。さらに、図23に示すように、配線部材4の寸法がばらついた場合にも、接合材料3Pの塗布領域R3と配線部材4の端部までの最短距離L34がある一定値以上、確実に確保され、絶縁距離を確保した適正な回路を製造することができる。
以上のように、本実施の形態3にかかる電力用半導体装置1によれば、拡張領域R3kは、配線部材4側の領域R3kwよりも電力用半導体素子2側の領域R3knの方が狭くなるように段差が形成されているので、より、接合材料3Pの使用量を低減できる。さらに、rkの範囲を一段の時と比べて小さく設定できるので、さらなる接合材料3Pの使用量を低減でき、絶縁距離(最短距離L34)を確保しやすくなり、信頼性が高くなる。
とくに、領域R3knは、領域R3kwに対して0.1〜0.2mm(Δr)狭くなっているので、確実に上記効果を達成できる。
なお、上記各実施の形態においては、電力用半導体素子2には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素(SiC)や窒化ガリウム(GaN)系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、高耐圧および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
その際、背景技術で説明したように、高温で信頼性の高い焼結性銀族材を用いた接合が有力であり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子および整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。
1:電力用半導体装置、 2:電力用半導体素子、 2c:コーナー部、 2f:主面、 2p:側面(輪郭、端部)、 3:接合層、 3k:張出部、 3s:疎領域、 3P:金属接合材、 4:配線部材、 50:緩衝シート(樹脂シート)、 60:加圧加熱装置、 61:上側加圧板、 62:下側加圧板、
Lk:拡張長さ(はみ出し量)、 PcG:素子群の4隅、 R3:接合材の塗布領域、 R3k:拡張領域、 R3kn:素子側の狭い領域、 R3kw:配線部材側の広い領域、 R3p:内側領域、 rk:拡張領域の半径(はみ出し量)、 Vc:内側領域の角。

Claims (9)

  1. 電力用半導体素子と、
    金属焼結体の接合層を介して前記電力用半導体素子が接合された配線部材と、を備え、
    前記接合層は、前記電力用半導体素子の外周よりも内側に設定された内側領域と、前記電力用半導体素子のコーナー部を内包するように、前記内側領域から拡張するように設定された拡張領域とに形成されていることを特徴とする電力用半導体装置。
  2. 複数の電力用半導体素子と、
    金属焼結体の接合層を介して前記複数の電力用半導体素子のそれぞれが接合された配線部材と、を備え、
    前記接合層は、前記複数の電力用半導体素子のそれぞれの外周に対して内側に間隔をおいて設定された内側領域に形成されるとともに、
    前記複数の電力用半導体素子のうち、前記複数の電力用半導体素子全体を内包する矩形の4隅のいずれかに対応する電力用半導体素子に対しては、前記4隅のいずれかに対応するコーナー部を内包するように前記内側領域から拡張するように設定された拡張領域にも形成されていることを特徴とする電力用半導体装置。
  3. 前記拡張領域は、前記内側領域から外側に、0.1〜1.0mmはみ出すように設定されていることを特徴とする請求項1または2に記載の電力用半導体装置。
  4. 前記拡張領域は、前記内側領域の角を中心とする扇状に設定されていることを特徴とする請求項1から3のいずれか1項に記載の電力用半導体装置。
  5. 前記拡張領域は、前記配線部材側よりも前記電力用半導体素子側の方が狭くなるように段差が形成されていることを特徴とする請求項1から4のいずれか1項に記載の電力用半導体装置。
  6. 前記電力用半導体素子側の拡張領域は、前記配線部材側の拡張領域に対して0.1〜0.2mm狭くなっていることを特徴とする請求項5に記載の電力用半導体装置。
  7. 前記電力用半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1から6のいずれか1項に記載の電力用半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンド、のうちのいずれかであることを特徴とする請求項7に記載の電力用半導体装置。
  9. 配線部材の所定領域に、焼結性の接合材料を供給する工程と、
    前記接合材料を間にはさむように、前記配線部材に電力用半導体素子を載置し、加圧板の間に設置する工程と、
    前記電力用半導体素子と前記配線部材を介して、前記接合材料を加圧し、加熱して前記電力用半導体素子と前記配線部材とを接合する焼結接合工程と、を含み、
    前記加圧板と前記電力用半導体素子との間には、樹脂シートを介在させており、
    前記所定領域は、前記電力用半導体素子の外周よりも内側の内側領域に、前記電力用半導体素子のコーナー部を内包するように、前記内側領域から拡張する拡張領域を合わせて設定されることを特徴とする電力用半導体装置の製造方法。
JP2014065059A 2014-03-27 2014-03-27 電力用半導体装置、および電力用半導体装置の製造方法 Expired - Fee Related JP6129107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014065059A JP6129107B2 (ja) 2014-03-27 2014-03-27 電力用半導体装置、および電力用半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014065059A JP6129107B2 (ja) 2014-03-27 2014-03-27 電力用半導体装置、および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015188026A true JP2015188026A (ja) 2015-10-29
JP6129107B2 JP6129107B2 (ja) 2017-05-17

Family

ID=54430138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014065059A Expired - Fee Related JP6129107B2 (ja) 2014-03-27 2014-03-27 電力用半導体装置、および電力用半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6129107B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092389A (ja) * 2015-11-16 2017-05-25 シャープ株式会社 半導体装置
JP2019165085A (ja) * 2018-03-19 2019-09-26 新電元工業株式会社 電子部品の製造方法および導電性接続材マスク
CN111247629A (zh) * 2017-10-23 2020-06-05 日立化成株式会社 部件连接方法
WO2021235256A1 (ja) * 2020-05-18 2021-11-25 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
WO2022196232A1 (ja) * 2021-03-15 2022-09-22 ローム株式会社 半導体装置、および半導体装置の製造方法
WO2022209786A1 (ja) * 2021-03-31 2022-10-06 パナソニックIpマネジメント株式会社 熱電変換モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737839A (en) * 1980-08-18 1982-03-02 Nec Corp Manufacture of hybrid integrated circuit
JP2010536168A (ja) * 2007-08-09 2010-11-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング コンポーネント並びに該コンポーネント製造方法
JP2012099798A (ja) * 2010-10-04 2012-05-24 Hitachi Chem Co Ltd 半導体装置の製造方法
US20130328204A1 (en) * 2012-06-07 2013-12-12 Ixys Corporation Solderless Die Attach to a Direct Bonded Aluminum Substrate
JP2014053406A (ja) * 2012-09-06 2014-03-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2014517546A (ja) * 2011-07-04 2014-07-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737839A (en) * 1980-08-18 1982-03-02 Nec Corp Manufacture of hybrid integrated circuit
JP2010536168A (ja) * 2007-08-09 2010-11-25 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング コンポーネント並びに該コンポーネント製造方法
JP2012099798A (ja) * 2010-10-04 2012-05-24 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014517546A (ja) * 2011-07-04 2014-07-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子
US20130328204A1 (en) * 2012-06-07 2013-12-12 Ixys Corporation Solderless Die Attach to a Direct Bonded Aluminum Substrate
JP2014053406A (ja) * 2012-09-06 2014-03-20 Rohm Co Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092389A (ja) * 2015-11-16 2017-05-25 シャープ株式会社 半導体装置
CN111247629A (zh) * 2017-10-23 2020-06-05 日立化成株式会社 部件连接方法
CN111247629B (zh) * 2017-10-23 2023-09-15 株式会社力森诺科 部件连接方法
JP2019165085A (ja) * 2018-03-19 2019-09-26 新電元工業株式会社 電子部品の製造方法および導電性接続材マスク
WO2021235256A1 (ja) * 2020-05-18 2021-11-25 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
JP7407924B2 (ja) 2020-05-18 2024-01-04 三菱電機株式会社 半導体装置及びその製造方法並びに電力変換装置
WO2022196232A1 (ja) * 2021-03-15 2022-09-22 ローム株式会社 半導体装置、および半導体装置の製造方法
WO2022209786A1 (ja) * 2021-03-31 2022-10-06 パナソニックIpマネジメント株式会社 熱電変換モジュール

Also Published As

Publication number Publication date
JP6129107B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
JP6129107B2 (ja) 電力用半導体装置、および電力用半導体装置の製造方法
US6448645B1 (en) Semiconductor device
US6734551B2 (en) Semiconductor device
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
JP6206021B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP6120685B2 (ja) 電力用半導体装置の製造方法
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
CN110970325A (zh) 一种提供电连接的装置和一种形成半导体器件的方法
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
US10468368B2 (en) Power semiconductor device having void filled with resin
JP6399906B2 (ja) パワーモジュール
JP6641524B1 (ja) 半導体装置の製造方法
US20230307400A1 (en) Manufucturing method of packaging structure for bipolar transistor with constricted bumps
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP2017117869A (ja) 半導体装置及びその製造方法
JP5840102B2 (ja) 電力用半導体装置
JP2019212808A (ja) 半導体装置の製造方法
JP7473376B2 (ja) 半導体装置
JP2014123644A (ja) 電力用半導体装置
JP2018006492A (ja) 半導体装置及び半導体装置の製造方法
JP7322467B2 (ja) 半導体装置
JP6119553B2 (ja) 電力用半導体装置およびその製造方法
WO2023017680A1 (ja) 半導体装置及びその製造方法
WO2020184304A1 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R151 Written notification of patent or utility model registration

Ref document number: 6129107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees