JP2014517546A

JP2014517546A - 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子

Info

Publication number: JP2014517546A
Application number: JP2014516395A
Authority: JP
Inventors: ギュエノミヒャエル; ギュンターミヒャエル; ヘアボートトーマス
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2011-07-04
Filing date: 2012-06-26
Publication date: 2014-07-17
Anticipated expiration: 2032-06-26
Also published as: WO2013004543A1; CN103635997B; DE102011078582A1; US20140225274A1; WO2013004543A9; US9887173B2; EP2729965B1; JP5762632B2; EP2729965A1; CN103635997A

Abstract

本発明が基礎とする着想は、基板（１１）とチップ（１３）との間に良好な電気的及び熱的な結合を確立し、更にはチップ（１３）内の機械的な応力も低減する焼結結合部を基板（１１）とチップ（１３）との間に形成することである。本発明は焼結層（１２）の製造方法に関し、この方法は、焼結層（１２）を形成する出発材料から成る複数の焼結要素（２２ａ，２２ｂ，２２ｃ）を構造化して、基板（１１）の主表面（１１ａ）のコンタクト面（２１）上に被着させるステップと、基板（１１）と接続すべきチップ（１３）を焼結要素（２２ａ，２２ｂ，２２ｃ）の上に配置するステップと、基板（１１）とチップ（１３）を接続し、且つコンタクト面（２１）の内側に延在する、構造化された焼結層（１２）を形成するために焼結要素（２２ａ，２２ｂ，２２ｃ）を加熱及び圧縮するステップとを備えており、コンタクト面（２１）の中心領域（２１ａ）における、基板（１１）上の焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率は、コンタクト面（２１）の縁部領域（２１ｃ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率よりも大きく、また、各焼結要素（２２ａ，２２ｂ，２２ｃ）からは、基板（１１）の主表面（１１ａ）に対して水平方向に延在している少なくとも一つの通路（２３）がコンタクト面（２１）の縁部まで形成されている。コンタクト面（２１）の中心領域（２１ａ）には一つの大面積の焼結要素（２２ａ）を配置することができ、またコンタクト面（２１）の縁部領域（２１ｃ）には、例えば円形の形状の多数の焼結要素（２２ｃ）を配置することができる。焼結要素（２２ａ，２２ｂ，２２ｃ）はノッチ（２４）も有することができる。本発明は更に相応の装置（１０，１０’，１０''）に関する。

Description

本発明は、構造化された焼結層の製造方法及び構造化された焼結層を備えている半導体素子、特にパワーエレクトロニクス素子に関する。

パワーダイオード、（バーティカル）パワートランジスタ又は他の素子のようなパワーエレクトロニクス素子は基板上に実装する必要がある。その種の素子には大電流が流れることから、素子と基板との間において良好な電気的及び熱的な結合を保証することが重要である。

半導体と金属層、例えば銅層とを機械的に結合させるために、銀をベースとする焼結結合（「銀焼結」）、例えば、パワーエレクトロニクスの低温結合技術（Fortschritt-Berichte des VDI，シリーズ２１，第３６５号，VDI出版社）及び類似の方法を使用することができる。銀焼結では、銀をベースとするマイクロ粒子又はナノ粒子を含むペーストが高温高圧下で圧縮され、その際に個々の粒子が一緒に堆積されて機械的に安定した一つの焼結層と成り、その焼結層に接する二つのコンポーネント間の安定した機械的な結合部として機能する。

半導体の熱膨張係数と金属層の熱膨張係数が異なることから、焼結層内に機械的な張力が生じる可能性があり、この張力によって焼結層の安定性及び信頼性が損なわれる虞がある。

刊行物EP 2 075 835 A2には、半導体チップと基板との間に焼結層を形成するための方法が開示されており、この方法では、半導体チップのエッジから距離を置いて焼結層を設けることによって、また個々の焼結部分間に隙間を形成することによって、機械的な安定性が改善されている。

一つの実施の形態によれば、本発明は、焼結層を形成する出発材料から成る複数の焼結要素を構造化して、基板の主表面のコンタクト面上に被着させるステップと、基板と接続すべきチップを焼結要素の上に配置するステップと、基板とチップを接続し、且つコンタクト面の内側に延在する、構造化された焼結層を形成するために焼結要素を加熱及び圧縮するステップとを備えており、但し、コンタクト面の中心領域における基板上の焼結要素の面占有率は、コンタクト面の縁部領域における焼結要素の面占有率よりも大きく、また、各焼結要素からは、基板の主表面に対して水平方向に延在している少なくとも一つの通路がコンタクト面の縁部まで形成されている、焼結層の製造方法を提供する。

別の実施の形態によれば、本発明は、半導体素子、特にパワーエレクトロニクス半導体素子を提供し、この半導体素子は、主表面を備えている基板と、この基板の主表面上に配置されている半導体チップと、基板と半導体チップとの間において主表面のコンタクト面上に配置されており、且つ、チップを基板に接続させる、構造化された焼結層とを有しており、焼結層は複数の焼結要素を含んでおり、コンタクト面の中心領域における、基板上の焼結要素の面占有率は、コンタクト面の縁部領域における焼結要素の面占有率よりも大きく、また、各焼結要素からは、基板の主表面に対して水平方向に延在している少なくとも一つの通路が基板とチップとの間においてコンタクト面の縁部まで形成されている。

発明の利点
本発明が基礎とする着想は、基板とチップとの間に良好な電気的及び熱的な結合を確立し、更にはチップ内の機械的な応力も低減する焼結結合部を基板とチップとの間に形成することである。このことは、基板とチップとの間においてコンタクト面上に構造化されて位置決めされる複数の焼結要素から成る焼結層によって解決される。コンタクト面の中心における焼結要素の面占有率が高くなっていることによって、チップの動作時に一般的に高い温度が発生する領域において、良好な熱伝性及び導電性を保証することができる。コンタクト面の縁部においては、焼結要素の面占有率が中心における面占有率よりも低いので、それにより縁部領域では焼結時に各焼結要素に作用する圧縮圧力が中心領域よりも著しく高くなっており、それによって縁部領域における焼結結合部の信頼性が高められている。

各焼結要素に関して、チップと基板との間において基板の主表面に沿って通路が形成され、それにより、焼結過程中の各焼結要素へのガス供給及び各焼結要素からのガス排出が保証されている。特に各焼結要素に関して、焼結中においては、焼結に必要とされる十分な酸素供給をその通路を介して保証することができる。それと同時に、焼結時に焼結要素から発生するガスをそれらの通路を介して排出することができ、それにより有利には、均一で予測可能な焼結層の形成をコンタクト面の全ての領域において実現することができる。

有利には、特に縁部領域に多数の焼結要素を形成することができ、それにより、焼結中又は焼結後に個々の焼結結合部が破損した場合でも、即ち、個々の焼結要素を介する熱伝性又は導電性が欠如した場合でも、縁部領域における他の焼結要素が破損した焼結要素の機能を担うことができるので、焼結層の全体としての熱伝性又は導電性に影響が及ぼされることはない。

中心領域と縁部領域との間のコンタクト面の領域における、基板上の焼結要素の面占有率が、コンタクト面の縁部領域における面占有率からコンタクト面の中心領域における面占有率へと段階的に高まっていく場合には有利である。

有利には、コンタクト面の縁部を、水平方向において、基板の主表面に沿って、チップのエッジから所定の長さだけ離隔させて設けることができる。このことは有利には、機械的な応力による破損の危険に曝されているチップエッジの負荷を軽減することを保証することができる。

更に有利には、コンタクト面の中心領域内の焼結要素の水平方向の寸法を、コンタクト面の縁部領域内の焼結要素の水平方向の寸法に比べて大きく選定することができる。これによって一方では、機械的な負荷が比較的弱いコンタクト面の中心領域においては高い面占有率が達成され、従って焼結層とチップとの熱的及び電気的な接触接続を改善することができる。他方では、縁部領域における面占有率が比較的低いことによって、縁部領域内の比較的小さい各焼結要素に作用する実効焼結圧力が高められ、また機械的に強い負荷が掛かるコンタクト面の縁部領域内の焼結結合部の安定性が高められる。

有利な発展形態は従属請求項に記載されている。

上述の実施の形態及び発展形態を、有用な範囲において、相互に任意に組み合わせることができる。本発明の考えられる別の実施の形態及び発展形態及び実現形態は、本発明の上述の特徴並びに以下において実施例に関連させて説明する特徴の明示していない組み合わせも含むものである。

本発明の実施の形態の更なる特徴及び利点は、添付の図面と関連させた以下の記述より明らかになる。

本発明の一つの実施の形態による、基板上に構造化された焼結層を製造するための方法における一つの段階の概略図を示す。本発明の一つの実施の形態による、基板上に構造化された焼結層を製造するための方法における一つの段階の概略図を示す。本発明の一つの実施の形態による、基板上に構造化された焼結層を製造するための方法における一つの段階の概略図を示す。本発明の別の実施の形態による、構造化された焼結層を備えている素子の概略図を示す。本発明の別の実施の形態による、構造化された焼結層を備えている素子の概略図を示す。本発明の別の実施の形態による、焼結層を備えている素子の表面構造化部の概略図を示す。本発明の別の実施の形態による、焼結層を備えている素子の表面構造化部の概略図を示す。

図面の個々の図において、同一及び機能が等しい構成要素、特徴部及びコンポーネントには、別個の記載が無い限りは、それぞれ同一の参照番号を付している。図面におけるコンポーネント及び構成要素は、見易くするため、また理解しやすいように、必ずしも縮尺通りには描かれていないことを言及しておく。

図１ａから図１ｃには、基板１１上に構造化された焼結層１２を製造するための方法の種々の段階が示されている。図１ａには、第１の主表面１１ａと、この第１の主表面１１ａとは反対側の第２の主表面１１ｂとを備えている基板１１が概略的に示されている。基板１１として、例えば金属基板、特に銅基板、又は金属コーティングされた基板が考えられる。例えば銅基板におけるニッケルと金のメタライジングにより得られる貴金属表面は、焼結層の基板への良好な付着を保証することができる。主表面１１ａ上には、焼結層１２を形成するための焼結要素１２を被着させることができる。焼結要素を例えば構造化させて被着させることができる。即ち、基板１１の主表面１１ａにおける特定の領域を、焼結層１２を形成する材料、例えば焼結ペーストで覆うことができるが、その他の領域はその材料によって覆われていないように焼結要素を被着させることができる。例えば、これに関して図１ａには焼結層１２の四つの領域が示されており、それらの四つの領域は露出された領域によって隔てられている。

焼結層１２を、コンタクト層２１の内側において基板１１の主表面１１ａ上に被着される複数の焼結要素から構成することができる。焼結要素を例えばシルクスクリーン法、孔板印刷法、マスク印刷法、インク印刷法、スプレーコーティング法又は類似の構造化技術によって、構造化された形態で被着させることができる。それらの焼結要素を、焼結層１２のための出発材料から、例えば銀マイクロ粒子を含む銀ペーストから製造することができる。銀ペーストは溶媒の他に、熱処理時に揮発する一つ又は複数の成分、特に安定剤を有することができる。この成分としてワックス、特に粉体ワックス、有利にはステアリン酸が考えられる。この成分は、焼結過程を進行させる熱処理の際に少なくとも部分的に放出され、それによって銀ペーストがまとまり層を成すことができる。

焼結層１２を、プリント層厚と区別することができる５μｍから１００μｍの間、特に１５μｍから１００μｍの間、特に約２５μｍの焼結層厚でもって製造することができる。焼結層１２の焼結要素を、本来の焼結過程の前に乾燥法によって乾燥させることができるので、焼結要素に含まれる材料から溶剤が十分に除去され、それによって、所期のような圧縮強さが達成され、また本来の焼結過程の間の溶剤の事後的なガス発生を回避することができるか、又は低減することができる。

図１ｂには、本方法の第２段階が概略的に示されている。チップ１３、例えば半導体チップがその主表面１３ｂを用いて焼結要素上に載置される。チップ１３として例えばパワートランジスタ、パワーダイオード又は他のパワーエレクトロニクス素子が考えられる。有利には、チップ１３にはＭＯＳＦＥＴ、ＩＧＢＴ、ＪＦＥＴ、ＢＪＴ、スイッチングサイリスタ又は類似の素子が含まれる。

チップ１３は表面１３ｂを有しており、その水平方向の寸法はコンタクト面２１の水平方向の寸法よりも大きい。特に、コンタクト面２１が、チップ１３の側縁から所定の間隔ｄを空けて設けられていることが考えられる。この間隔ｄはコンタクト面２１の周囲にわたり延びていると考えられ、いわゆる「アンダープリント」を形成することができる。つまり、焼結層１２を介してチップ１３の表面全体１３ｂが完全に結合されることはない。このことは、有利には破損の危険のあるチップエッジの負荷軽減を保証することができる。

焼結要素間には通路２３を形成することができる。それらの通路２３は、例えば基板１１とチップ１３との間において、基板１１の主表面１１ａに対して水平方向に延在することができる。特に、各焼結要素をそれらの通路２３を介して、コンタクト面の縁部と接続させることができる。これに関して、焼結過程中にプロセスガスを焼結要素へと案内するため、またプロセスガスを焼結要素から案内するために通路３２を使用することができる。例えば、それらの通路を介して、酸素を各焼結要素に向かって案内することができ、それにより焼結ペーストの十分な焼結を行うことができる。焼結要素の焼結の際に焼結材料から発生するガスを、通路２３を介して半導体素子から排出することもできる。その種の通路２３が存在しなければ、それらのガスが予期せぬ経路を介して半導体素子から流出することが考えられ、したがって、焼結層１２の特性に悪影響を及ぼす可能性がある再現性のないガス放出チャネルが形成される可能性が生じる。

図１ｃに示されている、本方法の第３段階においては、温度経過設定に応じた２００℃から４００℃の間の所定の焼結温度への加熱、並びに圧力経過設定に応じたチップ１３及び基板１１の圧縮によって、焼結層１２を形成することができる。このために、３０ＭＰａよりも低い圧力ｐ、特に１０ＭＰａよりも低い圧力を、基板の主表面１１ａに対して垂直な方向においてチップ１３又は基板１１に掛けることができ、これは図１ｃにおいて矢印によって概略的に示されている。この圧縮によって、焼結要素の厚みを低減することができる。これによって、基板１１と、半導体チップ１３と、それら基板１１及び半導体チップ１３を結合する焼結層１２とを備えている半導体素子１０を製造することができる。

図２には、構造化された焼結層１２，１４を備えている素子１０’の概略図が示されている。この素子１０’は図１ｃに示した素子１０とは異なり、チップ１３がその二つの主表面上において焼結層１２又は１４を用いて基板１１又は１５とそれぞれ結合されている。基板１５は基板１１と同様のものであって良い。

図３には、構造化された焼結層１２を備えている素子１０''の概略図が示されている。この素子１０''は図１ｃに示した素子１０とは異なり、チップ１３が焼結層１２を介して基板１１と結合されているバーティカルパワーＭＯＳＦＥＴ又はパワーＩＧＢＴである。基板１１としてＤＢＣ（directly bonded copper）基板が考えられ、このＤＢＣ基板は例えば熱膨張係数の低いセラミックを有しており、また二つの主表面には銅層１６が設けられている。基板にはＩＭＳ（Insulated Metal Substrate）基板、ＰＣＢ（Printed Circuit Board）基板、ＡＭＢ（Active Metal Brazing）基板又はセラミック性の単層又は多層の基板が含まれる。基板１１を完全に金属から、例えば銅から製造されたヒートシンク１７の上に配置することができ、このヒートシンク１７を介してパワーＭＯＳＦＥＴにおいて発生した熱を排出することができる。

図４及び図５には、複数の焼結要素２２ａ，２２ｂ，２２ｃの種々の形状及び分布を介する焼結層１２の構造化に関する実施例が示されている。図４及び図５には、図１ａに示した切断線ｘ−ｘに沿った断面図が示されている。

図４及び図５にはそれぞれ、図面の平面に向けられている主表面１１ａを備えている基板１１が示されており、その主表面１１ａ上にはコンタクト面２１が形成されており、そのコンタクト面２１の内側には複数の焼結要素２２ａ，２２ｂ，２２ｃがそれぞれ形成されている。コンタクト面の縁部、即ち、コンタクト面の中心に関して最も外側に位置する焼結要素２２ｃはそれぞれ、有利には、少なくとも基板１１の縁部から所定の間隔ｄを空けて設けられている。

図４及び図５には、基板１１の１／４の部分が示されており、右下の角はそれぞれ基板１１の中心に位置している。換言すれば、基板１１を四つのカドラントに区分することができ、各カドラントは、焼結要素２２ａ，２２ｂ，２２ｃの配置構成に応じた鏡面対称の配置構成を備えている。このようにして、コンタクト面２１を備えている基板１１がそれぞれ得られ、このコンタクト面２１は基板１１の中心に位置する中心領域２１ａと、コンタクト面２１の縁部に位置する縁部領域２１ｃと、中心領域２１ａと縁部領域２１ｃとの間に位置する中間領域２１ｂとを有している。図４及び図５において、コンタクト面２１の各領域２１ａ，２１ｂ及び２１ｃの境界はそれぞれ相応の境界線によって示唆されている。

図４に示した実施例においては、中心領域２１ａ内に一つの大面積の焼結要素２２ａが配置されている。この中心領域２１ａは例えば、コンタクト面の少なくとも１０％、特に２０％以上を占有することができる。焼結要素２２ａは、この中心領域において基板１１とチップ１３との間において良好な熱的及び／又は電気的な接触接続が確立されることを保証する。つまり、中心領域２１ａの面占有率、即ち、焼結要素によって覆われている主表面１１ａの面積単位当りの割合は非常に大きい。

これに対し縁部領域２１ｃにおいては、例えば円形の形状を有することができる複数の焼結要素２２ｃが配置されている。焼結要素２２ｃの水平方向の寸法、即ち、例えばその直径は焼結要素２２ａの水平方向の寸法よりも遙かに小さい。他方では、焼結要素２２ｃの数は中心領域２１ａにおける焼結要素２２ａの数よりも遙かに多い。縁部領域２１ｃにおける面占有率は中心領域２１ａにおける面占有率よりも低い。これによって、一方では、焼結過程の際に縁部領域２１ｃ内の個々の焼結要素２２ｃに作用する圧力は、中心領域内の焼結要素２２ａに作用する圧力よりも高いことを達成することができる。これによって、縁部領域２１ｃにおける焼結結合部の機械的な安定性は中心領域２１に比べて高くなっている。他方では、各焼結要素２２ｃは相互的に補償結合部を表している。換言すれば、縁部領域２１ｃ内の個々の焼結要素２２ｃの内の一つの焼結結合部が破損しても、チップ１３の電気的、熱的又は機械的な過負荷は生じない。何故ならば、機能している残りの多数の焼結要素２２ｃがその破損を補償することができるからである。これによって、焼結層１２全体の機能性を保証することができる。

縁部領域２１ｃと中心領域２１ａとの間に位置する中間領域２１ｂ内には、中心領域２１ａ内の焼結要素２２ａの寸法と縁部領域２１ｃ内の焼結要素２２ｃの寸法との間の大きさの水平方向の寸法を有している焼結要素２２ｂを設けることができる。更には、中間領域２１ｂ内の焼結要素２２ｂの面占有率は、中心領域２１ａにおける面占有率と縁部領域２１ｃにおける面占有率との間の大きさを有することができる。

焼結要素２２ａ，２２ｂ，２２ｃの総数は例えば６から３００の間、特に１２から２４０の間である。もっともこの数は、チップ１３の水平方向の寸法に応じて変更することができる。縁部領域内の焼結要素２２ｃは例えば、基板１１の中心から測定された角度範囲Δ内に位置する。縁部領域２１ｃ内の各焼結要素２２ｃは例えば、７５°、特に３０°を下回る角度範囲Δを取っていると考えられる。

各焼結要素２２ａ，２２ｂ，２２ｃに関して通路２３がコンタクト面２１の縁部へと延びており、この通路２３を介して焼結要素２２ａ，２２ｂ，２２ｃの焼結過程中にプロセスガスを排出又は供給することができる。図４においては、中心領域２１ａ内の焼結要素２２ａについての通路の内の一つが点線の双方向矢印によって例示的に示されている。

図５に示されている実施例においては、中心領域２１ａ内に大面積の焼結要素２２ａが配置されている。中間領域２１ｂ内の焼結要素２２ｂ又は縁部領域２１ｃ内の焼結要素２２ｃは台形、多角形又はその他の適切な形状を有することができる。図５に示された形状は単に例示的なものであると解するべきであり、焼結要素２２ｂ及び２２ｃの他の形状及び大きさも同様に適していると考えられる。焼結要素２２ａ，２２ｂ及び２２ｃは付加的にノッチ２４を有しており、それらのノッチ２４によって焼結要素２２ａ，２２ｂ，２２ｃの内部領域へのより良好なアクセスが実現される。それらのノッチ又はアクセスチャネル２４を介して、プロセスガスを焼結要素２２ａ，２２ｂ及び２２ｃの中心部へと一層容易に供給することができるか、又は焼結要素２２ａ，２２ｂ及び２２ｃから一層容易に排出することができる。これによって均一で安定した焼結プロセスが実現される。ここでもまた、各焼結要素２２ａ，２２ｂ及び２２ｃには少なくとも一つの通路２３が案内されており、それらの通路２３の内、中心領域２１ａ内の焼結要素２２ａに案内されている通路が例示的に破線の双方向矢印で示されている。

焼結層１２に付加的に、半導体素子１０，１０’及び１０''にそれぞれ、熱的及び／又は電気的な結合を改善するための別の材料を設けることができ、例えばアンダーフィル材料、導電性接着剤、はんだ、熱伝ペースト又は類似の材料を設けることができる。

Claims

焼結層（１２）の製造方法において、
前記焼結層（１２）を形成する出発材料から成る複数の焼結要素（２２ａ，２２ｂ，２２ｃ）を構造化して、基板（１１）の主表面（１１ａ）のコンタクト面（２１）上に被着させるステップと、
前記基板（１１）と接続すべきチップ（１３）を前記焼結要素（２２ａ，２２ｂ，２２ｃ）の上に配置するステップと、
前記基板（１１）と前記チップ（１３）を接続し、且つ前記コンタクト面（２１）の内側に延在する、構造化された焼結層（１２）を形成するために前記焼結要素（２２ａ，２２ｂ，２２ｃ）を加熱及び圧縮するステップとを備えており、
前記コンタクト面（２１）の中心領域（２１ａ）における、前記基板（１１）上の焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率は、前記コンタクト面（２１）の縁部領域（２１ｃ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率よりも大きく、
各焼結要素（２２ａ，２２ｂ，２２ｃ）からは、前記基板（１１）の前記主表面（１１ａ）に対して水平方向に延在している少なくとも一つの通路（２３）が前記コンタクト面（２１）の縁部まで形成されていることを特徴とする、焼結層（１２）の製造方法。
前記出発材料は、マイクロ粒子及び／又はナノ粒子から成るものであり、且つ、主成分として銀を含有している焼結ペーストである、請求項１に記載の方法。
前記コンタクト面（２１）の前記縁部領域（２１ｃ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の数は、前記コンタクト面（２１）の中心領域（２１ａ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の数よりも多い、請求項１又は２に記載の方法。
前記中心領域（２１ａ）と前記縁部領域（２１ｃ）との間の前記コンタクト面（２１）の領域（２１ｂ）における、前記基板（１１）上の焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率は、前記コンタクト面（２１）の前記中心領域（２１ａ）における面占有率と、前記縁部領域（２１ｃ）における面占有率との間にある、請求項１乃至３のいずれか一項に記載の方法。
前記コンタクト面（２１）の縁部は、水平方向において、前記基板（１１）の前記主表面（１１ａ）に沿って、前記チップ（１３）のエッジから所定の長さだけ離隔されて設けられている、請求項１乃至４のいずれか一項に記載の方法。
半導体素子（１０）において、
該半導体素子（１０）は、
主表面（１１ａ）を備えている基板（１１）と、
前記基板（１１）の前記主表面（１１ａ）上に配置されている半導体チップ（１３）と、
前記基板（１１）と前記半導体チップ（１３）との間において前記主表面（１１ａ）のコンタクト面（２１）上に配置されており、且つ、前記半導体チップ（１３）を前記基板（１１）に接続させる、構造化された焼結層（１２）とを有しており、
前記焼結層（１２）は複数の焼結要素（２２ａ，２２ｂ，２２ｃ）を含んでおり、前記コンタクト面（２１）の中心領域（２１ａ）における、前記基板（１１）上の焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率は、前記コンタクト面（２１）の縁部領域（２１ｃ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率よりも大きく、
各焼結要素（２２ａ，２２ｂ，２２ｃ）からは、前記基板（１１）の前記主表面（１１ａ）に対して水平方向に延在している少なくとも一つの通路（２３）が、前記基板（１１）と前記半導体チップ（１３）との間において前記コンタクト面（２１）の縁部まで形成されている、ことを特徴とする半導体素子（１０）。
前記コンタクト面（２１）の前記縁部領域（２１ｃ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の数は、前記コンタクト面（２１）の中心領域（２１ａ）における焼結要素（２２ａ，２２ｂ，２２ｃ）の数よりも多い、請求項６に記載の半導体素子（１０）。
前記中心領域（２１ａ）と前記縁部領域（２１ｃ）との間の前記コンタクト面（２１）の領域（２１ｂ）における、前記基板（１１）上の焼結要素（２２ａ，２２ｂ，２２ｃ）の面占有率は、前記コンタクト面（２１）の前記中心領域（２１ａ）における面占有率と、前記縁部領域（２１ｃ）における面占有率との間にある、請求項６又は７に記載の半導体素子（１０）。
前記半導体チップ（１３）にはパワートランジスタ又はパワーダイオード又はサイリスタが含まれ、
前記基板（１１）にはＤＢＣ基板、ＩＭＳ（Insulated Metal Substrate）基板、ＰＣＢ（Printed Circuit Board）基板、ＡＭＢ（Active Metal Brazing）基板又はセラミック性の単層又は多層の基板が含まれる、請求項６乃至８のいずれか一項に記載の半導体素子（１０）。
前記コンタクト面（２１）の前記中心領域（２１ａ）における焼結要素（２２ａ）の水平方向の寸法は、前記コンタクト面（２１）の前記縁部領域（２１ｃ）における焼結要素（２２ｃ）の水平方向の寸法よりも大きい、請求項６乃至９のいずれか一項に記載の半導体素子（１０）。