JP2019165085A - 電子部品の製造方法および導電性接続材マスク - Google Patents

Abstract

【課題】素子の電気特性の悪化を防止することができる電子部品の製造方法および導電性接続材マスクを提供する。【解決手段】電極面上に、導電性接続材を配置するための貫通孔が設けられた導電性接続材マスクを配置し、貫通孔の内部に導電性接続材を配置することで電極面上に導電性接続材を配置し、導電性接続材上に、角部と辺部で囲まれた底面を有する素子を配置し、導電性接続材を加熱して、導電性接続材を介して電極面に素子を底面で接続し、導電性接続材マスクは、貫通孔の内周縁のうちの辺部の配置予定位置近くに配置される第１内周縁部が、角部の配置予定位置近くに配置される第２内周縁部よりも貫通孔の中心側に位置し、導電性接続材のうちの第１内周縁部により辺部の配置予定位置の近くに配置される第１部分を、第２内周縁部により角部の配置予定位置の近くに配置される第２部分よりも貫通孔の中心側に配置する。【選択図】図１Ａ

Description

本発明は、電子部品の製造方法および導電性接続材マスクに関する。

従来から、半導体装置等の電子部品の製造においては、貫通孔が設けられた印刷マスクを用いてリードフレーム上に貫通孔と同じ形状のはんだを印刷（転写）し、印刷されたはんだ上に半導体チップ等の素子を配置した後にはんだをリフローしていた。

従来は、印刷マスクとして、円形または四角形の貫通孔が設けられた印刷マスクが採用されていた。

特開２００２−７６５９９号公報

しかしながら、従来の印刷マスクにおいては、素子配置時に、素子の底面で押圧されたはんだが、素子の底面から側方にはみ出してしまっていた。これにより、はんだリフロー後に、素子からはみ出したはんだが、はんだボールとして素子の側面に付着してしまい、素子の電気特性を悪化させてしまうといった問題が生じていた。

そこで、本発明は、素子の電気特性の悪化を防止することができる電子部品の製造方法および導電性接続材マスクを提供することを目的とする。

本発明の一態様に係る電子部品の製造方法は、
電子素子の電極面上に、導電性接続材を配置するための貫通孔が設けられた導電性接続材マスクを配置する工程と、
前記貫通孔の内部に前記導電性接続材を配置することで、前記電極面上に前記導電性接続材を配置する工程と、
前記導電性接続材上に、角部および前記角部に連続する辺部で囲まれた底面を有する素子を配置する工程と、
前記導電性接続材を加熱することで、前記導電性接続材を介して前記電極面に前記素子を前記底面で接続する工程と、を備え、
前記導電性接続材マスクは、前記貫通孔の内周縁のうちの前記辺部の配置予定位置の近くに配置される第１内周縁部が、前記貫通孔の内周縁のうちの前記角部の配置予定位置の近くに配置される第２内周縁部よりも前記貫通孔の中心側に位置し、
前記導電性接続材を配置する工程では、前記導電性接続材のうちの前記第１内周縁部によって前記辺部の配置予定位置の近くに配置される第１部分を、前記導電性接続材のうちの前記第２内周縁部によって前記角部の配置予定位置の近くに配置される第２部分よりも前記貫通孔の中心側に配置する。

前記電子部品の製造方法において、
前記導電性接続材上に前記素子を配置する工程は、前記素子の底面で押圧された前記導電性接続材が前記底面から前記素子の側面にはみ出さない工程であってもよい。

前記電子部品の製造方法において、
前記導電性接続材上に前記素子を配置する工程は、前記素子の底面で押圧された前記導電性接続材が前記底面の全域に広がる工程であってもよい。

前記電子部品の製造方法において、
前記第１内周縁部は、前記貫通孔の中心点を通って前記辺部に直交する方向に延びる直線を仮定した場合に、前記直線との交点において最も中心点側に位置してもよい。

前記電子部品の製造方法において、
前記第２内周縁部は、前記素子の底面の対角線方向に向かって円弧状に膨出していてもよい。

前記電子部品の製造方法において、
前記第２内周縁部は、前記素子の底面の対角線方向に向かってＶ字状に突出していてもよい。

前記電子部品の製造方法において、
前記導電性接続材は、はんだ、鉛フリーはんだ、銀ナノペースト、または高融点焼結材であってもよい。

前記電子部品の製造方法において、
前記素子上に第２の導電性接続材を介して配線を配置する工程を更に備えてもよい。

前記電子部品の製造方法において、
前記素子は、前記底面にカソード電極を有し、上面にアノード電極を有する整流素子であり、
前記電極面は、カソード端子の上面であり、
前記配線は、前記アノード電極をアノード端子に接続する接続子であってもよい。

本発明の一態様に係る導電性接続材マスクは、
電子素子の電極面上に導電性接続材を配置するための貫通孔が設けられた導電性接続材マスクであって、
前記貫通孔の内周縁のうちの前記導電性接続材上に配置される素子の辺部の配置予定位置の近くに配置される第１内周縁部が、前記貫通孔の内周縁のうちの前記素子の角部の配置予定位置の近くに配置される第２内周縁部よりも前記貫通孔の中心側に位置する。

本発明の一態様に係る電子部品の製造方法は、電子素子の電極面上に、導電性接続材を配置するための貫通孔が設けられた導電性接続材マスクを配置する工程と、貫通孔の内部に導電性接続材を配置することで、電極面上に前記導電性接続材を配置する工程と、導電性接続材上に、角部および角部に連続する辺部で囲まれた底面を有する素子を配置する工程と、導電性接続材を加熱することで、導電性接続材を介して電極面に素子を底面で接続する工程と、を備え、導電性接続材マスクは、貫通孔の内周縁のうちの辺部の配置予定位置の近くに配置される第１内周縁部が、貫通孔の内周縁のうちの角部の配置予定位置の近くに配置される第２内周縁部よりも貫通孔の中心側に位置し、導電性接続材を配置する工程では、導電性接続材のうちの第１内周縁部によって辺部の配置予定位置の近くに配置される第１部分を、導電性接続材のうちの第２内周縁部によって角部の配置予定位置の近くに配置される第２部分よりも貫通孔の中心側に配置する。
このように、導電性接続材マスクの貫通孔が、素子の角部側の第２内周縁部よりも素子の辺部側の第１内周縁部の方が貫通孔の中心側に位置する形状を有することで、素子配置後に導電性接続材が素子の底面から側面にはみ出さないようにすることができる。これにより、導電性接続材の加熱後に、素子からはみ出した導電性接続材が素子の側面に付着して素子の電気特性を悪化させることを防止することができる。
したがって、本発明によれば、素子の電気特性の悪化を防止することができる。

図１Ａは、本実施形態に係るはんだマスクを示す平面図であり、図１Ｂは、はんだマスクを示す側面図である。 図２Ａは、本実施形態に係る電子部品の製造方法において、マスク配置工程を示す平面図であり、図２Ｂは、図２Ａの断面図である。 図３Ａは、本実施形態に係る電子部品の製造方法において、はんだ配置工程を示す平面図であり、図３Ｂは、図３Ａの断面図である。 図４Ａは、本実施形態に係る電子部品の製造方法において、マスク除去工程を示す平面図であり、図４Ｂは、図４Ａの側面図である。 図５Ａは、本実施形態に係る電子部品の製造方法において、素子搭載工程を示す平面図であり、図５Ｂは、図５Ａの断面図である。 図６は、本実施形態に係る電子部品の製造方法において、リフロー工程を示す側面図である。 本実施形態の第１の変形例に係るはんだマスクを示す平面図である。 図８Ａは、本実施形態の第２の変形例に係る電子部品の製造方法を示す側面図であり、図８Ｂは、図８Ａに続く電子部品の製造方法を示す側面図であり、図８Ｃは、図８Ｂに続く電子部品の製造方法を示す側面図であり、図８Ｄは、図８Ｃに続く電子部品の製造方法を示す側面図である。

以下、図面を参照して本発明に係る実施形態を説明する。実施形態は、本発明を限定するものではない。

図１Ａは、本実施形態に係る導電性接続材マスクの一例であるはんだマスク１を示す平面図である。図１Ｂは、はんだマスク１を示す断面図（図１ＡのＩＢ−ＩＢ断面図）である。図１Ａには、はんだマスク１に対する素子２の位置関係を示すために、素子２が想像線で図示されている。

図１Ａおよび図１Ｂに示されるはんだマスク１は、電子部品を構成する電子素子の電極面上に、電子素子とともに電子部品を構成する素子２を電気的および機械的に接続するために用いることができる。より詳しくは、はんだマスク１は、電子素子の電極面上にはんだを配置するために用いることができる。

はんだマスク１は、導電性接続材として、鉛を含有する通常のはんだ以外にも、鉛を含有しない鉛フリーはんだ、銀ナノペーストまたは高融点焼結材等に有効に適用することができる。

図１Ａの例において、素子２は、角部２１および角部２１に連続する辺部２２で囲まれた底面２３を有する。より詳しくは、素子２は、矩形状の底面２３を有する。

図１Ａおよび図１Ｂに示すように、はんだマスク１は、第１面１１と、第１面１１の反対側の第２面１２とを有し、第１面１１から第２面１２まで貫通するように、はんだを配置するための貫通孔１３が設けられている。はんだマスク１は、金属で構成されている。

図１Ａに示すように、貫通孔１３の内周縁１３１のうちの素子２の辺部２２の配置予定位置Ｐ２２の近くに配置される第１内周縁部１３１ａは、内周縁１３１のうちの素子２の角部２１の配置予定位置Ｐ２１の近くに配置される第２内周縁部１３１ｂよりも貫通孔１３の中心側に位置する。なお、図１Ａの例において、第１内周縁部１３１ａおよび第２内周縁部１３１ｂは４つずつ存在するが、代表的に１つずつの第１内周縁部１３１ａおよび第２内周縁部１３１ｂのみを破線で囲んで図示している。また、第２内周縁部１３１ｂの位置は、第１内周縁部１３１ａの位置よりも角部２１の配置予定位置Ｐ２１に近い位置であれば、辺部２２の配置予定位置Ｐ２２にも近い位置であってもよい。

また、図１Ａの例において、第１内周縁部１３１ａは、貫通孔１３の中心点Ｃを通って辺部２２に直交する方向に延びる直線Ｌを仮定した場合に、直線Ｌとの交点Ｐにおいて最も中心点Ｃ側に位置する。

また、図１Ａの例において、第２内周縁部１３１ｂは、素子２の底面２３の対角線方向ｄに向かって円弧状に膨出している。

以下、既述したはんだマスク１を適用した本実施形態に係る電子部品の製造方法について説明する。

図２Ａは、本実施形態に係る電子部品の製造方法において、マスク配置工程を示す平面図である。図２Ｂは、図２Ａの断面図である。

先ず、図２Ａおよび図２Ｂに示すように、電子素子３の電極面３１上に、はんだを配置するための貫通孔１３が設けられたはんだマスク１を配置する。

図３Ａは、本実施形態に係る電子部品の製造方法において、はんだ配置工程を示す平面図である。図３Ｂは、図３Ａの断面図である。図３Ａには、はんだ４と素子２との位置関係を示すために、素子２が想像線で図示されている。

電極面３１上にはんだマスク１を配置した後、図３Ａおよび図３Ｂに示すように、貫通孔１３の内部にはんだ４を配置することで、電極面３１上にはんだ４を配置する。

はんだ４の配置においては、はんだ４のうちの第１内周縁部１３１ａによって辺部２２の配置予定位置の近くに配置される第１部分４１を、はんだ４のうちの第２内周縁部１３１ｂによって角部２１の配置予定位置の近くに配置される第２部分４２よりも貫通孔１３の中心側に配置する。

はんだ４の配置は、例えば、はんだ印刷機において、はんだマスク１の第１面１１上に、フラックスとの混同によって適当な粘度に調整されたペースト状のはんだ４を塗布し、塗布されたはんだ４を、スキージで貫通孔１３の内部に移動させることで行ってもよい。

図４Ａは、本実施形態に係る電子部品の製造方法において、マスク除去工程を示す平面図である。図４Ｂは、図４Ａの側面図である。

はんだ４を配置した後、図４Ａおよび図４Ｂに示すように、はんだマスク１を除去する。これにより、電極面３１上には、貫通孔１３と同じ形状のはんだ４が残存する。

図５Ａは、本実施形態に係る電子部品の製造方法において、素子搭載工程を示す平面図である。図５Ｂは、図５ＡのＶＢ−ＶＢ断面図である。

はんだマスク１を除去した後、図５Ａおよび図５Ｂに示すように、はんだ４上に、角部２１および角部２１に連続する辺部２２で囲まれた底面２３を有する素子２を配置する。

素子２の配置においては、素子２の辺部２２をはんだ４の第１部分４１の近くに配置し、素子２の角部２１をはんだ４の第２部分４２の近くに配置する。このとき、素子２の底面２３ではんだ４が押圧されることにより、図５Ａおよび図５Ｂに矢印で示す外側方向にはんだ４が変形する。なお、図５Ａおよび図５Ｂには、素子２の底面２３で押圧される前のはんだ４を破線で図示している。

ここで、辺部２２に近い第２部分４２が角部２１に近い第１部分４１よりも中心側に凹んだ形状ではんだ４が配置されているため、素子２の底面２３で押圧されたはんだ４は、底面２３から側面２４にはみ出さない。また、素子２の底面２３で押圧されたはんだ４は、底面２３の全域に広がる。なお、はんだ４は、リフロー工程によって底面２３の全域に広がってもよい。

図６は、本実施形態に係る電子部品の製造方法において、リフロー工程を示す側面図である。

素子２を配置した後、図６に示すように、はんだ４を加熱して溶融させることで、はんだ４を介して電極面３１に素子２を底面２３で接続する。

以下、本実施形態によってもたらされる作用について説明する。

既述したように、本実施形態に係る電子部品の製造方法は、電子素子３の電極面３１上に、はんだ４を配置するための貫通孔１３が設けられたはんだマスク１を配置する工程と、貫通孔１３の内部にはんだ４を配置することで、電極面３１上にはんだ４を配置する工程と、はんだ４上に、角部２１および角部２１に連続する辺部２２で囲まれた底面２３を有する素子２を配置する工程と、はんだ４を加熱することで、はんだ４を介して電極面３１に素子２を底面２３で接続する工程と、を備える。はんだマスク１は、貫通孔１３の内周縁３１のうちの辺部２２の配置予定位置の近くに配置される第１内周縁部１３１ａが、貫通孔１３の内周縁３１のうちの角部２１の配置予定位置の近くに配置される第２内周縁部１３１ｂよりも貫通孔１３の中心側に位置する。また、はんだ４を配置する工程では、はんだ４のうちの第１内周縁部１３１ａによって辺部２２の配置予定位置の近くに配置される第１部分４１を、はんだ４のうちの第２内周縁部１３１ｂによって角部２１の配置予定位置の近くに配置される第２部分４２よりも貫通孔１３の中心側に配置する。

このような構成によれば、はんだマスク１の貫通孔１３が、素子２の角部２１側の第２内周縁部１３１ｂよりも素子２の辺部２２側の第１内周縁部１３１ａの方が貫通孔１３の中心側に位置する形状を有することで、素子配置後にはんだ４が素子２の底面２３から側面２４にはみ出さないようにすることができる。これにより、はんだ４の加熱後に、素子２からはみ出したはんだ４が素子２の側面２４にはんだボールとして付着して素子２の電気特性を悪化させることを防止することができる。したがって、本実施形態によれば、素子２の電気特性の悪化を防止することができる。

また、既述したように、本実施形態に係る電子部品の製造方法において、はんだ４上に素子２を配置する工程は、素子２の底面２３で押圧されたはんだ４が底面２３から素子２の側面２４にはみ出さない工程である。

はんだ４が粘性を有するため、はんだ４上に素子２を配置する際に、素子２によってはんだ４が押圧されることで、はんだ４が素子２の側面２４に向かって変形する。しかるに、本実施形態においては、貫通孔１３によって辺部２２に近いはんだ４の第１部分４１を角部２１に近いはんだ４の第２部分４２よりも中心側に配置することで、素子２で押圧されたはんだ４が素子２の側面２４にはみ出さないようにすることができる。これにより、素子２の電気特性の悪化をより効果的に防止することができる。

また、既述したように、本実施形態に係る電子部品の製造方法において、はんだ４上に素子２を配置する工程は、素子２の底面２３で押圧されたはんだ４が底面２３の全域に広がる工程である。

このような構成によれば、素子２の底面２３を全面的に電極面３１に接続することができるので、側面２４へのはんだ４のはみ出しによる素子２の電気特性の悪化を抑制しつつ、十分な接続面積を確保することで素子２を安定的に電極面３１に接続することができる。

また、既述したように、本実施形態に係る電子部品の製造方法において、第１内周縁部１３１ａは、貫通孔１３の中心点Ｃを通って辺部２２に直交する方向に延びる直線Ｌを仮定した場合に、直線Ｌとの交点Ｐにおいて最も中心点Ｃ側に位置する。

このような構成によれば、素子２の側面２４へのはんだ４のはみ出しを更に効果的に抑制することができる。

また、既述したように、本実施形態に係る電子部品の製造方法において、第２内周縁部１３１ｂは、素子２の底面２３の対角線方向ｄに向かって円弧状に膨出している。

このような構成によれば、素子２の側面２４へのはんだ４のはみ出しを更に効果的に抑制することができる。

（変形例）
上述した構成以外にも、本実施形態には以下に示される変形例を適用することができる。図７は、本実施形態の第１の変形例に係るはんだマスク１を示す平面図である。第１の変形例において、はんだマスク１の第２内周縁部１３１ｂは、素子２の底面２３の対角線方向ｄに向かってＶ字状に突出している。第１の変形例においても、素子２の配置後にはんだ４が素子２の底面２３から側面２４にはみ出さないようにすることができるので、はんだ４の加熱後に、素子２からはみ出したはんだ４が素子２の側面２４にはんだボールとして付着して素子２の電気特性を悪化させることを防止することができる。したがって、第１の変形例においても、素子２の電気特性の悪化を防止することができる。

図８Ａは、本実施形態の第２の変形例に係る電子部品の製造方法を示す側面図である。図８Ｂは、図８Ａに続く電子部品の製造方法を示す側面図である。図８Ｃは、図８Ｂに続く電子部品の製造方法を示す側面図である。図８Ｄは、図８Ｃに続く電子部品の製造方法を示す側面図である。

第２の変形例では、底面にカソード電極Ｋを有し、上面にアノード電極Ａを有する素子２の一例である整流素子２０と、電子素子３の一例であるカソード端子３０（すなわち、リードフレーム）と、アノード端子５と、配線の一例である接続子６とを備える電子部品１０を製造する。なお、電子部品１０は、図示しない樹脂によって封止されている。

先ず、図８Ａに示すように、電極面３１の一例であるカソード端子３０の上面に、図１Ａおよび図１Ｂに示したはんだマスク１を用いてはんだ４を配置する。はんだ４を配置した後、はんだ４上に、カソード電極Ｋを下にして整流素子２０を配置する。

整流素子２０を配置した後、図８Ｂに示すように、整流素子２０のアノード電極Ａ上に、第２の導電性接続材の一例であるはんだ４１を配置する。このとき、アノード端子５の表面上にもはんだ４２を配置する。

はんだ４１、４２を配置した後、図８Ｃに示すように、はんだ４１、４２上に接続子６を配置する。

接続子６を配置した後、図８Ｄに示すように、はんだ４、４１、４２を加熱して溶融させることで、カソード端子３０への整流素子２０の接続と、整流素子２０およびアノード端子５への接続子６の接続とを同時に行う。

第２の変形例においても、整流素子２０の配置後にはんだ４が整流素子２０の底面２３から側面２４にはみ出さないようにすることができるので、はんだ４の加熱後に、整流素子２０からはみ出したはんだ４が整流素子２０の側面２４にはんだボールとして付着して整流素子２０の電気特性を悪化させることを防止することができる。したがって、第２の変形例においても、素子の電気特性の悪化を防止することができる。

上述した実施形態は、あくまで一例であって、発明の範囲を限定するものではない。発明の要旨を逸脱しない限度において、上述した実施形態に対して種々の変更を行うことができる。変更された実施形態は、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ はんだマスク
１３ 貫通孔
１３１ 内周縁
１３１ａ 第１内周縁部
１３１ｂ 第２内周縁部
２ 素子
２１ 角部
２２ 辺部
２３ 底面
３ 電子素子
３１ 電極面
４ はんだ

Claims (10)

1. 電子素子の電極面上に、導電性接続材を配置するための貫通孔が設けられた導電性接続材マスクを配置する工程と、
   前記貫通孔の内部に前記導電性接続材を配置することで、前記電極面上に前記導電性接続材を配置する工程と、
   前記導電性接続材上に、角部および前記角部に連続する辺部で囲まれた底面を有する素子を配置する工程と、
   前記導電性接続材を加熱することで、前記導電性接続材を介して前記電極面に前記素子を前記底面で接続する工程と、を備え、
   前記導電性接続材マスクは、前記貫通孔の内周縁のうちの前記辺部の配置予定位置の近くに配置される第１内周縁部が、前記貫通孔の内周縁のうちの前記角部の配置予定位置の近くに配置される第２内周縁部よりも前記貫通孔の中心側に位置し、
   前記導電性接続材を配置する工程では、前記導電性接続材のうちの前記第１内周縁部によって前記辺部の配置予定位置の近くに配置される第１部分を、前記導電性接続材のうちの前記第２内周縁部によって前記角部の配置予定位置の近くに配置される第２部分よりも前記貫通孔の中心側に配置することを特徴とする電子部品の製造方法。
2. 前記導電性接続材上に前記素子を配置する工程は、前記素子の底面で押圧された前記導電性接続材が前記底面から前記素子の側面にはみ出さない工程であることを特徴とする請求項１に記載の電子部品の製造方法。
3. 前記導電性接続材上に前記素子を配置する工程は、前記素子の底面で押圧された前記導電性接続材が前記底面の全域に広がる工程であることを特徴とする請求項２に記載の電子部品の製造方法。
4. 前記第１内周縁部は、前記貫通孔の中心点を通って前記辺部に直交する方向に延びる直線を仮定した場合に、前記直線との交点において最も中心点側に位置することを特徴とする請求項１に記載の電子部品の製造方法。
5. 前記第２内周縁部は、前記素子の底面の対角線方向に向かって円弧状に膨出していることを特徴とする請求項１に記載の電子部品の製造方法。
6. 前記第２内周縁部は、前記素子の底面の対角線方向に向かってＶ字状に突出していることを特徴とする請求項１に記載の電子部品の製造方法。
7. 前記導電性接続材は、はんだ、鉛フリーはんだ、銀ナノペースト、または高融点焼結材であることを特徴とする請求項１に記載の電子部品の製造方法。
8. 前記素子上に第２の導電性接続材を介して配線を配置する工程を更に備えることを特徴とする請求項１に記載の電子部品の製造方法。
9. 前記素子は、前記底面にカソード電極を有し、上面にアノード電極を有する整流素子であり、
   前記電極面は、カソード端子の上面であり、
   前記配線は、前記アノード電極をアノード端子に接続する接続子である、請求項８に記載の電子部品の製造方法。
10. 電子素子の電極面上に導電性接続材を配置するための貫通孔が設けられた導電性接続材マスクであって、
    前記貫通孔の内周縁のうちの前記導電性接続材上に配置される素子の辺部の配置予定位置の近くに配置される第１内周縁部が、前記貫通孔の内周縁のうちの前記素子の角部の配置予定位置の近くに配置される第２内周縁部よりも前記貫通孔の中心側に位置することを特徴とする導電性接続材マスク。

Images