JP2014157858A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014157858A
JP2014157858A JP2013026593A JP2013026593A JP2014157858A JP 2014157858 A JP2014157858 A JP 2014157858A JP 2013026593 A JP2013026593 A JP 2013026593A JP 2013026593 A JP2013026593 A JP 2013026593A JP 2014157858 A JP2014157858 A JP 2014157858A
Authority
JP
Japan
Prior art keywords
solder
semiconductor chip
plate
circuit board
hydrogen gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013026593A
Other languages
English (en)
Inventor
Takeshi Matsushita
毅 松下
Eiji Mochizuki
英司 望月
Tatsuo Nishizawa
龍男 西澤
Shunsuke Saito
俊介 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013026593A priority Critical patent/JP2014157858A/ja
Priority to US14/175,339 priority patent/US8944310B2/en
Priority to CN201410048867.4A priority patent/CN103996631A/zh
Publication of JP2014157858A publication Critical patent/JP2014157858A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32054—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】Ｓｎ−高Ｓｂはんだ材料を用いた絶縁回路基板と半導体チップ等のはんだ接合を、ボイドが少なく良好な接合状態が得られるはんだ付け方法を提供する。
【解決手段】表面の酸化膜が厚く、濡れ性が劣るＳｎ−高Ｓｂ系はんだ材料に対し、表面積が低減するように形成したコの字形状のはんだ板を用いて、絶縁回路基板と半導体チップ等とのはんだ接合を行なうことで、酸化膜が少なく、ボイドが生じにくい良好なはんだ接合面の形成が可能になる。さらに、コの字形状に形成したはんだ板上に半導体チップを積層させたはんだ溶融前の状態は、半導体チップおよび絶縁回路基板のはんだ接合面中央部に隙間が設けられ、水素ガスとの接触面積が増大するため、還元現象によるはんだ接合面のクリーニング効果が高められる。
【選択図】図２

Description

本発明は半導体装置を製造する方法に関する。特に接合対象物をはんだ付けする方法に関する。
ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＦＷＤ（フリーホイーリングダイオード）などの半導体チップを搭載した、パワー半導体モジュールと呼ばれる半導体装置の製造方法において、半導体チップと絶縁回路基板などとを接合する手段としては、はんだ付けがよく用いられている。
従来からはんだ付けの際には、はんだや半導体チップ表面の酸化を抑制しはんだ濡れ性を良くするために、フラックスが用いられる場合が多い。一方でリフロー炉内で加熱してはんだが溶融する際に、このフラックスによりリフロー炉の内部や絶縁回路基板などが汚染されることが問題となっている。
この汚染を起こさないためにフラックスを使用せず、かつはんだ濡れ性を高める方法として、リフロー炉の内部に水素ガスを導入し、この水素を用いた酸素還元反応（２Ｈ２＋Ｏ２→２Ｈ２Ｏ）を利用して、接合対象物の酸化膜を除去する方法が知られている（特許文献１）。
特許文献１に開示されたはんだ付け方法によれば、２つの接合対象物のうちの一方の接合対象物（例えば絶縁回路基板）の接合面の上にはんだ板を配置し、さらにその上に他方の接合対象物（例えば半導体チップ）を積層した状態で、還元性ガス（例えば水素ガス）を供給しながらはんだが溶融する温度を超える温度で加熱を行ない、その後に冷却する。
このはんだ付け方法では、はんだ及び接合対象物に対して、水素ラジカル等の遊離基ガスを供給することにより、はんだの溶融ではんだに含まれる酸化物の還元が行われ、同時に接合対象物の接合面も還元して洗浄を行う。これにより、はんだ濡れ性を良好にすることができる。
上記方法において水素による還元反応を高めるためには、はんだを溶融させるときに接合面に水素ガスを効率よく供給する必要がある。実際上、例えば平らなはんだ板を絶縁回路基板と半導体チップとの間に配置する場合、はんだ板は絶縁回路基板と半導体チップの各接合面に隙間なく密着するので、絶縁回路基板及び半導体チップの各接合面には水素ガスが十分に供給されない。
そこで特許文献１では、はんだ板の外周部に凸部形状を形成し、接合面の水素ガスの接触面積を増大させ、還元効果を高めるはんだ付け方法が開示されている。
一方、近年パワー半導体モジュールの使用環境条件が厳しく、はんだ付け接合面に対する要求も、さらなる高強度・高耐熱性が必要になってきている。そこで従来用いられているＳｎ−Ａｇ系などのはんだ材料に代わり、機械的な接合強度に優れているＳｎ−高Ｓｂ系はんだ材料が適用されるようになってきている。
しかしながらＳｎ−高Ｓｂ系はんだ材料は、Ｓｎ−Ａｇ系などのはんだ材料と比較して、はんだ板の表面に形成する酸化膜が厚く、はんだが濡れにくい材料である。そのため従来のはんだ付け方法では表面の酸化膜を十分還元できず、はんだ付けの接合面に酸化膜に起因するボイドが生じやすいという問題が提起されている。特にパワー半導体モジュールを負荷に接続した実運転条件では、半導体チップ中央部のはんだ接合面にボイドが生じた場合、発熱した半導体チップがボイドによる熱抵抗により温度上昇し、パワー半導体モジュールの性能低下を招く要因に挙げられている。
このようなはんだ接合面へのボイドを低減する手法としては、枠状に成形したはんだ部材を用いる方法が開示されている（特許文献２）。これは第一接合部材の接合面と第二接合部材の接合面の間に枠状に成形したはんだ部材を配置して溶融し、第一接合部材と、第二接合部材と、溶融したはんだ部材とで接合領域の雰囲気ガスを閉じ込める工程を追加することにより、その後の減圧工程でボイドが外部に勢いよく排出されるため、結果的にはんだ内部のボイドを低減することができるというものである。
特開２００９−２７２５５４号公報 特開２００６−１１６５６４号公報
しかしながら本発明者の鋭意研究の結果、上記方法によるはんだ付け方法をＳｎ−高Ｓｂ系はんだ材料に適用した場合、以下の課題が明らかとなった。
まず特許文献１に記載されたはんだ付け方法を、従来のはんだ材に比べ表面に形成する酸化膜が厚いＳｎ−高Ｓｂ系はんだ材料に適用した場合、板形状に凹凸を形成したはんだ板の表面積は広く、はんだ中の酸化膜量が増大するために、水素ガスとの接触面積を増大させるのみでは十分な還元処理を行なうことができない。その結果、半導体チップとはんだの接合面に酸化膜が残存するためボイドが発生し、接合状態を低下させるという課題がある。
また特許文献２に記載されたはんだ付け方法を、従来のはんだ材料に比べ粘度が高いＳｎ−高Ｓｂ系はんだ材料に適用した場合、その内部に雰囲気ガスを閉じ込める工程を追加することは、むしろガスをはんだ中に残留させ、ボイドを発生させる要因となることが明らかとなった。
本発明の目的は、上記の課題に鑑み、Ｓｎ−高Ｓｂはんだ材料を用いた絶縁回路基板と半導体チップ等のはんだ接合をボイドが少なく、接合状態が安定するはんだ付け方法を提供することにある。
前記の目的を達成するために、この発明の一態様では、半導体装置の製造方法において、コの字形状を有するはんだ板を準備する工程と、基板上に前記はんだ板を載置する工程と、前記はんだ板上に半導体チップを載置する工程と、還元性ガス雰囲気中で前記はんだ板を溶融する工程と、前記はんだ板が溶融している際に前記還元性ガスを大気圧より低い圧力に減圧する工程と、を有する構成とする。
上記の手段によれば、表面の酸化膜が厚く、濡れ性が劣るＳｎ−高Ｓｂ系はんだ材料に対し、表面積が低減するように形成したコの字形状のはんだ板を用いて、絶縁回路基板と半導体チップ等とのはんだ接合を行なうことで、酸化膜が少なく、ボイドが生じにくい良好なはんだ接合面の形成が可能になる。
また、コの字形状に形成したはんだ板上に半導体チップを積層させたはんだ溶融前の状態は、半導体チップの中央部の下面と絶縁回路基板間に隙間が設けられ、水素ガスとの接触面積が増大するため、還元現象によるはんだ接合面のクリーニング効果が高められる。
さらに、前記状態から加熱を行ない、はんだ板が溶融した状態では、半導体装置動作時の発熱量が大きい半導体チップのはんだ接合面中央部へ、酸化物が含まれない濡れ性が良好なはんだが供給される。それゆえはんだ接合面中央部にボイドが少ない良好なはんだ接合面が形成でき、熱抵抗が低減できるため、半導体チップの性能を最大限に活用することができる。
この発明の実施例に係るはんだ溶融前のパワーセルユニットの全体斜視図である。 この発明の実施例に係る半導体装置の製造フロー図である。 この発明の実施例に係る半導体チップ載置前のパワーセルユニット主要部の斜視図である。 この発明の実施例に係るはんだ溶融前のパワーセルユニットの断面図である。 この発明の実施例に係るはんだ付け装置の要部構造図である。 この発明の従来例および実施例に係るはんだ付け方法を用いたはんだ接合実験のＳＡＴ画像である
以下に、本発明の好適な実施形態（実施例）を図面に基づいて説明する。
実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
なお、この実施例は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
図１は、本発明の実施形態に係る半導体装置の製造におけるはんだ付け対象の、はんだ溶融前の全体斜視図を示している。
図１で示すパワーセルユニット１０は、絶縁回路基板１１と第一の半導体チップ１３および第二の半導体チップ１５とを電気的及び熱的に接合するために、絶縁回路基板１１上の所定の接合面に第一のはんだ板１２および第二のはんだ板１４が載置されている。さらにそれらの上にＩＧＢＴなどの第一の半導体チップ１３、およびＦＷＤなどの第二の半導体チップ１５が載置されて構成されている。
ここで絶縁回路基板１１は、セラミックス等の絶縁材料で形成した絶縁板１１ｂの下面に、銅もしくはアルミ材料で形成した放熱板１１ａが貼り付けられている。また絶縁板１１ｂの上面には、パワー半導体モジュールの電気回路パターンを設けた銅もしくはアルミ材で形成した回路板１１ｃが貼り付けられて構成されているものである。一般的に絶縁回路基板１１は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板あるいは金属絶縁基板とも呼称されるものである。
図２は本発明の実施形態に係る半導体装置の製造フロー図であり、ここでは図中の「(1)パワーセルユニット準備工程」について説明する。
最初にコの字形状を有する第一のはんだ板１２および第二のはんだ板１４を準備する。続いて絶縁回路基板１１の所定の接合面に第一のはんだ板１２および第二のはんだ板１４を載置する。さらに第一のはんだ板１２および第二のはんだ板１４上に、第一の半導体チップ１３および第二の半導体チップ１５を載置することにより、パワーセルユニット１０の準備が完了する。
図３は、本発明の実施形態に係るはんだ付け対象の半導体チップ載置前の主要部の斜視図、図４は図１におけるIV−IV’断面図を示している。第一のはんだ板１２および第二のはんだ板１４は、図３及び図４で示すように、第一の半導体チップ１３および第二の半導体チップ１５の外形サイズに応じてサイズを合わせ、さらにその中央部及び外周の一辺をくりぬいて形成する平面視コの字形状のものである。
第一のはんだ板１２および第二のはんだ板１４の枠幅は、マウンターでピックアップしやすいよう１〜２mm程度で形成することが望ましく、その厚さは溶融して接合する際の必要はんだ厚さをもとに、はんだ板の体積と表面積から決定する。例えば外形１０ｍｍ×１０ｍｍの半導体チップをはんだ厚０．１ｍｍで接合する場合、はんだ板の厚さを０．２５ｍｍ、枠幅を１．５ｍｍで形成すると良い。
前述したコの字形状に形成するはんだ板は、従来のはんだ付け方法で使用する四角形状（板状）のはんだ板と比較し、同じ体積でも表面積を２０〜４０％程度減少させることができるため、はんだ材料の表面に生じる酸化膜量の低減が可能になる。
またはんだ板の形状をコの字形状にすることにより、接合部の各辺ごとに細長いはんだ板を複数枚用意する場合に比べ、ピックアップ等の取り扱いを容易にすることができる。
なお本発明の実施形態に係るはんだ板は、Ｓｎ−高Ｓｂ系はんだ材料で構成されている。これはＳｎ−Ａｇ系などの既存の鉛フリーはんだ材料に比べて機械的な接合強度に優れており、高強度・高耐熱性を備えたパワー半導体モジュールの実現に寄与することができる。一方で従来のはんだ材に比べ表面に形成する酸化膜が厚く、濡れ性で劣っているが、はんだ板をコの字形状にすることにより表面積を小さくできるため、高い酸化膜量低減の効果を得ることができる。
図５は、本発明の実施形態に係る半導体装置の製造方法に用いるはんだ付け装置の要部構造図である。
気密状態を維持することができるチャンバー２１の内部には、ヒータなどの加熱手段（図示せず）が搭載されている加熱板２２と、冷却水などの冷却手段（図示せず）が搭載されている冷却板２３とが設置されている。
また前記加熱板２２と冷却板２３の間を移動することができる搬送機構（図示せず）が備えられ、熱伝導率が高いカーボン材等で成形された搬送トレイ２４は、加熱板２２もしくは冷却板２３の上面に移動することができる。またこの搬送トレイ２４は、図１から図３において説明したパワーセルユニット１０を、複数個搭載することができるものである。
チャンバー２１には、チャンバー２１内の雰囲気ガスを排気するために設けられた真空ポンプ（図示せず）が、排気管３１及び排気弁３２を介して接続されている。
また、チャンバー２１にはチャンバー２１内部に水素ガスを供給可能とする水素ガス供給機構（図示せず）が、水素ガス供給管３５及び水素ガス供給弁３６を介して接続されており、はんだ付けの際の還元ガスとして供給できるようにされている。さらに、チャンバー２１にはチャンバー２１内部に窒素ガスを供給可能とする窒素ガス供給機構（図示せず）が、窒素ガス供給管３３及び窒素ガス供給弁３４を介して接続されており、チャンバー２１を開放する際の置換ガスとして供給できるようにされている。
また前記パワーセルユニット１０をはんだ付け処理させるチャンバー２１内部の圧力が、還元性ガスで正圧状態にならないよう、圧力をベントする放出管（図示せず）が設けられた構造である。
このはんだ付け装置を用いたプロセスのフローについて、図２に記載の半導体装置の製造フロー図中「(2)はんだ付け工程」により説明する。
チャンバー２１内が開放されている状態で、冷却板２３上で待機される搬送トレイ２４上に、パワーセルユニット１０をセットした後、チャンバー２１を閉鎖する。次に真空ポンプを作動し、排気弁３２を開放すると、チャンバー２１内部のガスが排気管３１より排出されて、チャンバー２１内に真空状態が形成される。
次に排気弁３２を閉じ、水素ガス供給弁３６を開放させ、チャンバー２１内部に水素ガスを供給することにより、チャンバー２１内部の雰囲気を水素ガスで置換する。同時にチャンバー内部が正圧状態にならないようにするため、放出管も解放される。
次に搬送機構により搬送トレイ２４が加熱板２２上に移動され、パワーセルユニット１０の加熱処理が行なわれる。
搬送トレイ２４上にセットされたパワーセルユニット１０が加熱され、第一のはんだ板１２および第二のはんだ板１４が十分溶融する温度に達すると、水素ガス供給弁３６を閉じると同時に排気弁３２を再び開放させて、チャンバー２１内部のガスを排出し、真空状態を形成させる。
この時に形成する真空状態は、絶縁回路基板１１と第一の半導体チップ１３および第二の半導体チップ１５間に挿入した、第一のはんだ板１２および第二のはんだ板１４内に混入しているガスを圧力差で脱気させ、ボイドを低減するための処理である。
チャンバー２１内部が真空状態に達した後、再び排気弁３２を閉じ、水素ガス供給弁３４を開放させ、チャンバー２１内部に水素ガスを供給して還元処理を行なう。
一定時間経過した後、搬送トレイ２４を冷却板２３に移動し、パワーセルユニット１０を冷却させる。さらに、水素ガス供給弁３６を閉じると同時に排気弁３２を開放し、チャンバー２１内部の水素ガスを排出する。チャンバー２１内部の水素ガスが十分排出されると、排気弁３２を閉じ、窒素ガス供給弁３４を開放し、チャンバー２１内を窒素ガスで置換させた後、チャンバー２１を開放してパワーセルユニット１０を取り出す。
このように水素ガス中で加熱を行なうことにより、はんだ溶融前の絶縁回路基板１１、第一の半導体チップ１３および第二の半導体チップ１５の接合面を直接還元することができ、表面のクリーニング効果が発揮されている。
さらに本実施例においては、コの字形状のはんだ材料を適用することにより、はんだ溶融前の絶縁回路基板１１、第一の半導体チップ１３および第二の半導体チップ１５の接合面の中央部に対しても水素ガスが円滑にいきわたるため、さらに表面のクリーニング効果を高めることができる。
図６は、本発明に係るはんだ付け方法で、絶縁回路基板上と半導体チップをＳｎ−１３ｗｔ％Ｓｂはんだ板を用いて実施したはんだ接合実験のＳＡＴ（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｇｈ：超音波映像装置）画像である。本画像の観察範囲ははんだ接合面全体に対応しており、黒い部分ははんだを、白い部分はボイドを表している。
図６（ａ）は従来から実施されている四角形状（板状）のはんだ板を、絶縁回路基板と半導体チップ間にセットし加熱させ、はんだ溶融時にチャンバー２１内を真空状態にさせた場合のＳＡＴ画像である。
この場合四角形状（板状）で打ち抜かれたはんだ板を用いているため、半導体チップ裏面とＳｎ−高Ｓｂ系はんだ材料が接触する部位に集中したボイドが発生する。このボイドは、Ｓｎ−高Ｓｂ系はんだ材料の表面に生じている酸化膜が、半導体チップ裏面の界面に現れ、接合状態を低下させていることを示している。
図６（ｂ）は本発明に係るコの字形状に形成したはんだ板を、絶縁回路基板と半導体チップ間にセットし加熱させ、はんだ溶融時にチャンバー２１内を真空状態にさせた場合のＳＡＴ画像である。
これは前述した図６（ａ）と同様、コの字形状に形成したＳｎ−高Ｓｂ系はんだ材料を、絶縁回路基板と半導体チップ間にセットし、加熱板上で溶融させた後、チャンバー２１内部のガスを排気して真空処理した場合のＳＡＴ画像であり、半導体チップ裏面中央部にボイドがほとんどみられず、半導体チップの一部外周部のみにボイドが生じている。
その理由としては、Ｓｎ−高Ｓｂ系はんだ材料の表面に形成されている酸化膜は、加熱されて溶融した時にも流出しにくく、溶融前にコの字形状であった接合面外周部に残存する。一方、接合面中央部には酸化膜が除かれた溶融はんだのみが流出して濡れ広がる。この状態において、はんだ板の内部に残存するガスを排出させるために、前記のような真空処理を行なうと、ボイドが低減されたはんだ付け接合面を得ることができるのである。
さらに本発明ではコの字形状を適用しているため、四角形状（板状）のはんだ材料を適用した際に発生するような接合面中央部へのボイドの残留も起こっていないことがわかる。
本発明に係るＳｎ−高Ｓｂ系はんだ材料のＳｂの含有量については、９〜１５ｗｔ％が適している。理由としては、Ｓｂが９ｗｔ％以下の場合は粘性が従来のＳｎ系はんだ材料と大きな違いが無いことから、はんだ材のコの字形状を適用せずとも、はんだ溶融時の脱気工程のみでボイドを除去することが可能だからである。またＳｂが１５ｗｔ％以上の場合は、はんだ自体が脆くなってしまい、はんだ接合後の半導体装置の信頼性が悪化するからである。またＳｂが１５ｗｔ％以上になると、融点が３００℃を超えてさらに高くなり、それに伴いはんだ付け時の処理温度も高くする必要があるが、一方半導体チップ等の被接合物の耐熱温度はそれほど高くないため、それらの耐熱温度とはんだ付け時の処理温度とのマージンが小さくなる結果、被対象物の電気的特性が悪化するからである。
１０ パワーセルユニット
１１ 絶縁回路基板
１１ａ 放熱板
１１ｂ 絶縁板
１１ｃ 回路板
１２ 第一のはんだ板
１３ 第一の半導体チップ
１４ 第二のはんだ板
１５ 第二の半導体チップ
２１ チャンバー
２２ 加熱板
２３ 冷却板
２４ 搬送トレイ
３１ 排気管
３２ 排気弁
３３ 窒素ガス供給管
３４ 窒素ガス供給弁
３５ 水素ガス供給管
３６ 水素ガス供給弁

Claims (4)

  1. コの字形状を有するはんだ板を準備する工程と、
    基板上に前記はんだ板を載置する工程と、
    前記はんだ板上に半導体チップを載置する工程と、
    還元性ガスの雰囲気中で前記はんだ板を溶融する工程と、
    前記はんだ板が溶融している際に前記還元性ガスの雰囲気を大気圧より低い圧力に減圧する工程と、
    を有する半導体装置の製造方法。
  2. 前記はんだ板がＳｎおよびＳｂを含んでいることを特徴とする、
    請求項１に記載の半導体装置の製造方法。
  3. 前記はんだ板がＳｂを９〜１５ｗｔ％含んでいることを特徴とする、
    請求項２に記載の半導体装置の製造方法。
  4. 前記還元性ガスが水素ガスであることを特徴とする、
    請求項１ないし３のいずれか一項に記載の半導体装置の製造方法。
JP2013026593A 2013-02-14 2013-02-14 半導体装置の製造方法 Pending JP2014157858A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013026593A JP2014157858A (ja) 2013-02-14 2013-02-14 半導体装置の製造方法
US14/175,339 US8944310B2 (en) 2013-02-14 2014-02-07 Method of manufacturing a semiconductor device
CN201410048867.4A CN103996631A (zh) 2013-02-14 2014-02-12 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013026593A JP2014157858A (ja) 2013-02-14 2013-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014157858A true JP2014157858A (ja) 2014-08-28

Family

ID=51296807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013026593A Pending JP2014157858A (ja) 2013-02-14 2013-02-14 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8944310B2 (ja)
JP (1) JP2014157858A (ja)
CN (1) CN103996631A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9764430B2 (en) * 2014-02-24 2017-09-19 Koki Company Limited Lead-free solder alloy, solder material and joined structure
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
JP6641524B1 (ja) * 2018-02-26 2020-02-05 新電元工業株式会社 半導体装置の製造方法
JP7078595B2 (ja) * 2019-11-15 2022-05-31 矢崎総業株式会社 回路体と導電体との接続構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195163U (ja) * 1984-06-05 1985-12-26 アルプス電気株式会社 板状半田
JP2001196393A (ja) * 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004130351A (ja) * 2002-10-10 2004-04-30 Shinko Seiki Co Ltd フラックスを使用しない半田接合方法
JP2006116564A (ja) * 2004-10-20 2006-05-11 Toyota Motor Corp 接合構造材およびその製造方法
WO2012077228A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 無鉛はんだ合金、半導体装置、および半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020987A (en) * 1975-09-22 1977-05-03 Norman Hascoe Solder preform for use in hermetically sealing a container
US4076637A (en) * 1976-09-29 1978-02-28 Tyler Corporation Metal dispersions and method for producing same
US4506822A (en) * 1982-03-18 1985-03-26 The United States Of America As Represented By The United States Department Of Energy Method for brazing together planar and nonplanar metal members
US4705205A (en) * 1983-06-30 1987-11-10 Raychem Corporation Chip carrier mounting device
US5373984A (en) * 1993-09-27 1994-12-20 Sundstrand Corporation Reflow process for mixed technology on a printed wiring board
US5620129A (en) * 1995-02-17 1997-04-15 Rogren; Philip E. Device and method for forming and attaching an array of conductive balls
FR2735053B1 (fr) * 1995-06-09 1997-07-25 Air Liquide Procede et dispositif de brasage a la vague integrant une operation de fluxage par voie seche
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
JP2002111170A (ja) * 2000-09-29 2002-04-12 Mitsumi Electric Co Ltd プリント基板に於ける金属板の取付機構
TW570856B (en) * 2001-01-18 2004-01-11 Fujitsu Ltd Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP3809806B2 (ja) * 2002-03-29 2006-08-16 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
WO2006124625A2 (en) * 2005-05-12 2006-11-23 Nanosys, Inc. Use of nanoparticles in film formation and as solder
JP2007180447A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法、半田付け装置、及び半導体装置の製造方法
US7648901B2 (en) * 2006-09-28 2010-01-19 Asm Assembly Automation Ltd. Manufacturing process and apparatus therefor utilizing reducing gas
JP4471002B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP4471004B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP4691133B2 (ja) 2008-05-09 2011-06-01 本田技研工業株式会社 ハンダ付け方法
US20100122997A1 (en) * 2008-11-17 2010-05-20 Liu Ting-Pan Method of manufacturing irregular shapes of solder wires and product thereof
JP5378078B2 (ja) * 2009-06-19 2013-12-25 株式会社東芝 半導体装置の製造方法
CN103229604A (zh) * 2010-11-23 2013-07-31 三菱电机株式会社 回流焊装置及回流焊方法
JP2014515887A (ja) * 2011-04-27 2014-07-03 アイエムアイ ユーエスエー，インコーポレイテッド 真空パレットリフロー
JP5868614B2 (ja) * 2011-05-30 2016-02-24 有限会社ヨコタテクニカ 半田付け装置
TWI440196B (zh) * 2011-07-12 2014-06-01 Au Optronics Corp 背電極太陽能電池模組及其電極焊接方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195163U (ja) * 1984-06-05 1985-12-26 アルプス電気株式会社 板状半田
JP2001196393A (ja) * 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004130351A (ja) * 2002-10-10 2004-04-30 Shinko Seiki Co Ltd フラックスを使用しない半田接合方法
JP2006116564A (ja) * 2004-10-20 2006-05-11 Toyota Motor Corp 接合構造材およびその製造方法
WO2012077228A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 無鉛はんだ合金、半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
CN103996631A (zh) 2014-08-20
US20140224862A1 (en) 2014-08-14
US8944310B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
JP3809806B2 (ja) 半導体装置の製造方法
US9807865B2 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
WO2014115677A1 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
US20140192486A1 (en) Power module substrate, power module substrate with heat sink, power module, and method of manufacturing power module substrate
KR20170073618A (ko) 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법
JP2014099596A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
KR20140147090A (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP2010093225A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
JP2015043393A (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP5938390B2 (ja) パワーモジュール
US12002732B2 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JPWO2012070264A1 (ja) リフローはんだ付け装置およびリフローはんだ付け方法
JP2014060215A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
CN103934534A (zh) 一种厚膜基板与功率外壳的真空焊接方法
JP2005205418A (ja) 接合構造体の製造方法
JP2014157858A (ja) 半導体装置の製造方法
JP2014222788A (ja) パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
JP2015209356A (ja) 接合体の製造方法、パワーモジュール用基板の製造方法
JP2009253157A (ja) 半田付け方法及び半導体装置の製造方法
WO2020044590A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
JP6750422B2 (ja) 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ｌｅｄモジュール、熱電モジュール
JP2011228604A (ja) 回路基板の製造方法及び回路基板
JP2017063127A (ja) 発光モジュール用基板、発光モジュール、冷却器付き発光モジュール用基板、および発光モジュール用基板の製造方法
WO2020045403A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法
CN108581168B (zh) 一种散热芯片的固体焊接工艺

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228