JP2001196393A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001196393A JP2001196393A JP2000003103A JP2000003103A JP2001196393A JP 2001196393 A JP2001196393 A JP 2001196393A JP 2000003103 A JP2000003103 A JP 2000003103A JP 2000003103 A JP2000003103 A JP 2000003103A JP 2001196393 A JP2001196393 A JP 2001196393A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- metal film
- film
- antimony
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 鉛フリー化に伴う実装温度の上昇に対応でき
る耐熱性を有し、良好な接合特性を有する半導体装置を
提供する。 【解決手段】 大電力用の半導体素子１の接合面に、予
めニッケル被膜などの第１の金属被膜２と、Ｓｎまたは
Ｓｂを含有する第２の金属被膜３とを形成する。リード
フレーム６上にもニッケル被膜などの金属被膜５を形成
する。半導体素子１とリードフレーム６とを接合用はん
だ材４を用いて接合する。第２の金属被膜３とはんだ材
４とが融合して形成される接合部を、Ｓｎを主成分と
し、Ｓｂを１０重量％以上含有する合金とする。
る耐熱性を有し、良好な接合特性を有する半導体装置を
提供する。 【解決手段】 大電力用の半導体素子１の接合面に、予
めニッケル被膜などの第１の金属被膜２と、Ｓｎまたは
Ｓｂを含有する第２の金属被膜３とを形成する。リード
フレーム６上にもニッケル被膜などの金属被膜５を形成
する。半導体素子１とリードフレーム６とを接合用はん
だ材４を用いて接合する。第２の金属被膜３とはんだ材
４とが融合して形成される接合部を、Ｓｎを主成分と
し、Ｓｂを１０重量％以上含有する合金とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に、大電力用の半導体装置に適した製造方法に
関する。
方法、特に、大電力用の半導体装置に適した製造方法に
関する。
【０００２】
【従来の技術】比較的大きな電力を扱うパワートランジ
スタのような大電力用の半導体装置は、所定の素子を形
成した半導体基板を分割して得た半導体素子（半導体チ
ップ）をリードフレームにはんだ材を用いて固定（ダイ
ボンディング）して製造される。この半導体装置は、さ
らに、プリント配線板等にはんだ付けして実装される。
このため、ダイボンディング用はんだ材には、実装の際
に適用される実装温度に耐え得る耐熱性を有することが
求められる。ダイボンディング用はんだ材としては、従
来、融点が３２０℃の９７Ｐｂ／３Ｓｎ合金（９７重量
％の鉛と３重量％の錫との合金；以下、合金の組成表示
に関しては上記と同様の表記により簡略化して示すこと
がある）が用いられてきた。
スタのような大電力用の半導体装置は、所定の素子を形
成した半導体基板を分割して得た半導体素子（半導体チ
ップ）をリードフレームにはんだ材を用いて固定（ダイ
ボンディング）して製造される。この半導体装置は、さ
らに、プリント配線板等にはんだ付けして実装される。
このため、ダイボンディング用はんだ材には、実装の際
に適用される実装温度に耐え得る耐熱性を有することが
求められる。ダイボンディング用はんだ材としては、従
来、融点が３２０℃の９７Ｐｂ／３Ｓｎ合金（９７重量
％の鉛と３重量％の錫との合金；以下、合金の組成表示
に関しては上記と同様の表記により簡略化して示すこと
がある）が用いられてきた。
【０００３】近年、環境保護の観点から、各種電子機器
から環境負荷が大きい鉛を排除することが求められてい
る。半導体装置をプリント配線板上に実装するために用
いられてきた低融点のはんだ材（代表的はんだ材として
融点１８３℃の３７Ｐｂ／６３Ｓｎ）として鉛を排除し
た材料を用いると、はんだ材の融点が上昇する。このた
め、半導体装置の実装温度も上げざるを得ない。実装温
度を上げても、従来通り９７Ｐｂ／３Ｓｎ合金をダイボ
ンディング用はんだ材として使用できれば支障はない。
しかし、ダイボンディング用の材料からも鉛を排除する
ことが必要とされている。
から環境負荷が大きい鉛を排除することが求められてい
る。半導体装置をプリント配線板上に実装するために用
いられてきた低融点のはんだ材（代表的はんだ材として
融点１８３℃の３７Ｐｂ／６３Ｓｎ）として鉛を排除し
た材料を用いると、はんだ材の融点が上昇する。このた
め、半導体装置の実装温度も上げざるを得ない。実装温
度を上げても、従来通り９７Ｐｂ／３Ｓｎ合金をダイボ
ンディング用はんだ材として使用できれば支障はない。
しかし、ダイボンディング用の材料からも鉛を排除する
ことが必要とされている。
【０００４】鉛を含まない高融点のはんだ材としては、
亜鉛、アルミニウムを主体とする合金が知られている
が、この合金は半導体素子とのぬれ性が悪くダイボンデ
ィング用はんだ材としては実用的ではない。実用的な鉛
フリーはんだとしては錫系合金が知られているが、錫系
合金は一般には融点が低く、むしろ低融点のはんだ材と
して使用されている。
亜鉛、アルミニウムを主体とする合金が知られている
が、この合金は半導体素子とのぬれ性が悪くダイボンデ
ィング用はんだ材としては実用的ではない。実用的な鉛
フリーはんだとしては錫系合金が知られているが、錫系
合金は一般には融点が低く、むしろ低融点のはんだ材と
して使用されている。
【０００５】錫系合金の中では、錫−アンチモン系合金
が比較的高融点となる。特開平５５−１２７０２７号公
報には、鉛フリー化に伴う実装温度上昇に対応するため
ではなく引っ張り強度を改善するためであるが、アンチ
モンを６．０〜１１．５重量％含有する錫合金をダイボ
ンディング用はんだ材として用いた半導体装置が開示さ
れている。この半導体装置は、図６に示すように、予め
ニッケル被膜１０２および金被膜１０３を形成した半導
体素子１０１を、上記錫合金をはんだ材１０４として、
ニッケル被膜１０５を形成したリードフレーム１０６に
固定したものである。
が比較的高融点となる。特開平５５−１２７０２７号公
報には、鉛フリー化に伴う実装温度上昇に対応するため
ではなく引っ張り強度を改善するためであるが、アンチ
モンを６．０〜１１．５重量％含有する錫合金をダイボ
ンディング用はんだ材として用いた半導体装置が開示さ
れている。この半導体装置は、図６に示すように、予め
ニッケル被膜１０２および金被膜１０３を形成した半導
体素子１０１を、上記錫合金をはんだ材１０４として、
ニッケル被膜１０５を形成したリードフレーム１０６に
固定したものである。
【０００６】
【発明が解決しようとする課題】特開平５５−１２７０
２７号公報に記載のように、半導体素子の接合面にニッ
ケル被膜を形成すると接合部の機械的強度が向上する。
また、ニッケル被膜上にさらに金や銀の被膜を形成する
とはんだ材のぬれ性を改善できる。しかし、金や銀の被
膜を用いてはんだ材のぬれ性を改善したのでは、はんだ
材を溶融して半導体素子を接合する際に金や銀がはんだ
材に融合してはんだ材の融点が過度に低下する。その一
方、はんだ材とのぬれ性を改善しなければ、ボイドの多
発による接合不良を招きやすい。
２７号公報に記載のように、半導体素子の接合面にニッ
ケル被膜を形成すると接合部の機械的強度が向上する。
また、ニッケル被膜上にさらに金や銀の被膜を形成する
とはんだ材のぬれ性を改善できる。しかし、金や銀の被
膜を用いてはんだ材のぬれ性を改善したのでは、はんだ
材を溶融して半導体素子を接合する際に金や銀がはんだ
材に融合してはんだ材の融点が過度に低下する。その一
方、はんだ材とのぬれ性を改善しなければ、ボイドの多
発による接合不良を招きやすい。
【０００７】そこで、本発明は、鉛フリー化に伴う実装
温度の上昇に対応しながらも、はんだのぬれ性を改善し
て良好な接合特性が得られる半導体装置の製造方法を提
供することを目的とする。
温度の上昇に対応しながらも、はんだのぬれ性を改善し
て良好な接合特性が得られる半導体装置の製造方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の半導体装置の製造方法は、半導体支
持板との接合面となる表面に、第１の金属被膜と第２の
金属被膜とをこの順に形成した半導体素子を作製し、前
記半導体素子の前記接合面をはんだ材を用いて前記半導
体支持板上に接合するに際し、前記はんだ材とともに前
記第２の金属被膜を溶融して前記第２の金属被膜を前記
はんだ材に融合させて接合部を形成する半導体装置の製
造方法であって、前記第２の金属被膜を錫またはアンチ
モンを含む被膜とし、前記接合部を、錫を主成分とし、
アンチモンを１０重量％以上含有する合金とすることを
特徴とする。
に、本発明の第１の半導体装置の製造方法は、半導体支
持板との接合面となる表面に、第１の金属被膜と第２の
金属被膜とをこの順に形成した半導体素子を作製し、前
記半導体素子の前記接合面をはんだ材を用いて前記半導
体支持板上に接合するに際し、前記はんだ材とともに前
記第２の金属被膜を溶融して前記第２の金属被膜を前記
はんだ材に融合させて接合部を形成する半導体装置の製
造方法であって、前記第２の金属被膜を錫またはアンチ
モンを含む被膜とし、前記接合部を、錫を主成分とし、
アンチモンを１０重量％以上含有する合金とすることを
特徴とする。
【０００９】上記第１の製造方法によれば、はんだ材の
融点の低下を抑制しながらも、第２の金属被膜がはんだ
材のぬれ性を改善するため、良好な接合特性を得ること
ができる。
融点の低下を抑制しながらも、第２の金属被膜がはんだ
材のぬれ性を改善するため、良好な接合特性を得ること
ができる。
【００１０】本発明の第１の製造方法では、第２の金属
被膜を錫およびアンチモンを含有する被膜とすることが
好ましい。この場合は、第２の金属被膜に、半導体素子
に近くなるほどアンチモンの濃度が高くなる濃度分布を
付与するか、あるいは、第２の金属被膜を多層膜とし、
この多層膜における半導体素子に最も近い層を、錫を主
成分とし、アンチモンを１５重量％以上含有する層とす
ることが好ましい。このように、被膜中の半導体素子に
近い部分におけるアンチモン濃度を高くすると、この部
分での合金の融点が高くなる。このため、真空蒸着によ
って被膜形成する際に第２の金属被膜の溶融が少なくな
り、その後の工程に来る、例えば半導体基板をチップ分
割する際の作業性を改善できる。
被膜を錫およびアンチモンを含有する被膜とすることが
好ましい。この場合は、第２の金属被膜に、半導体素子
に近くなるほどアンチモンの濃度が高くなる濃度分布を
付与するか、あるいは、第２の金属被膜を多層膜とし、
この多層膜における半導体素子に最も近い層を、錫を主
成分とし、アンチモンを１５重量％以上含有する層とす
ることが好ましい。このように、被膜中の半導体素子に
近い部分におけるアンチモン濃度を高くすると、この部
分での合金の融点が高くなる。このため、真空蒸着によ
って被膜形成する際に第２の金属被膜の溶融が少なくな
り、その後の工程に来る、例えば半導体基板をチップ分
割する際の作業性を改善できる。
【００１１】上記第１の製造方法では、第２の金属被膜
およびはんだ材に、それぞれ、錫およびアンチモンを含
有させることが好ましい。
およびはんだ材に、それぞれ、錫およびアンチモンを含
有させることが好ましい。
【００１２】上記第１の製造方法では、接合部を２４０
℃以上の融点を有する合金とすることが好ましい。はん
だ材の鉛フリー化に伴って半導体装置の実装温度が高く
なっているためである。錫−アンチモン合金の融点は、
例えば９０Ｓｎ／１０Ｓｂ合金で２４６℃であり、アン
チモン含有量が増すにつれて融点（液相温度）が上昇す
る。
℃以上の融点を有する合金とすることが好ましい。はん
だ材の鉛フリー化に伴って半導体装置の実装温度が高く
なっているためである。錫−アンチモン合金の融点は、
例えば９０Ｓｎ／１０Ｓｂ合金で２４６℃であり、アン
チモン含有量が増すにつれて融点（液相温度）が上昇す
る。
【００１３】上記第１の製造方法では、第２の金属被膜
の厚さを０．５μｍ以上１０μｍ以下とすることが好ま
しい。第２の金属被膜の厚さが薄すぎるとボイドの減少
に対しての効果が十分得にくくなる。
の厚さを０．５μｍ以上１０μｍ以下とすることが好ま
しい。第２の金属被膜の厚さが薄すぎるとボイドの減少
に対しての効果が十分得にくくなる。
【００１４】上記第１の製造方法では、接合部の厚さを
１０μｍ以上４０μｍ以下とすることが好ましい。接合
部の厚さが薄すぎると半導体素子が破損するおそれがあ
り、厚すぎると後述する熱抵抗（ΔＶｂｅ）が増加する
ことがある。
１０μｍ以上４０μｍ以下とすることが好ましい。接合
部の厚さが薄すぎると半導体素子が破損するおそれがあ
り、厚すぎると後述する熱抵抗（ΔＶｂｅ）が増加する
ことがある。
【００１５】また、本発明の第２の半導体装置の製造方
法は、半導体支持板との接合面となる表面に、第１の金
属被膜と、錫を主成分とし、アンチモンを１０重量％以
上含有する合金である第２の金属被膜とをこの順に形成
した半導体素子を作製し、前記半導体素子の前記接合面
を、前記第２の金属被膜を溶融して形成した接合部によ
り、前記半導体支持板上に接合することを特徴とする。
法は、半導体支持板との接合面となる表面に、第１の金
属被膜と、錫を主成分とし、アンチモンを１０重量％以
上含有する合金である第２の金属被膜とをこの順に形成
した半導体素子を作製し、前記半導体素子の前記接合面
を、前記第２の金属被膜を溶融して形成した接合部によ
り、前記半導体支持板上に接合することを特徴とする。
【００１６】上記第２の製造方法によれば、接合の際に
はんだ材に微量成分が混入することがなく、融点の低下
を防止できる。同時に、予め接合面にはんだ材となる被
膜を形成しているため、良好な接合特性を実現できる。
はんだ材に微量成分が混入することがなく、融点の低下
を防止できる。同時に、予め接合面にはんだ材となる被
膜を形成しているため、良好な接合特性を実現できる。
【００１７】上記第２の製造方法では、第２の金属被膜
の厚さを１０μｍ以上４０μｍ以下とすることが好まし
い。接合部を構成する第２の金属被膜の厚さが薄すぎる
と半導体素子が破損するおそれがあり、厚すぎると熱抵
抗（ΔＶｂｅ）が増加することがある。
の厚さを１０μｍ以上４０μｍ以下とすることが好まし
い。接合部を構成する第２の金属被膜の厚さが薄すぎる
と半導体素子が破損するおそれがあり、厚すぎると熱抵
抗（ΔＶｂｅ）が増加することがある。
【００１８】また、上記第２の製造方法では、第１の製
造方法と同様の理由から、第２の金属被膜に、半導体素
子に近くなるほどアンチモンの濃度が高くなる濃度分布
を付与するか、あるいは、第２の金属被膜を多層膜と
し、この多層膜における半導体素子に最も近い層を、錫
を主成分とし、アンチモンを１５重量％以上含有する層
とすることが好ましい。また、第２の金属被膜が溶融し
て形成された接合部を、２４０℃以上の融点を有する合
金とすることが好ましい。
造方法と同様の理由から、第２の金属被膜に、半導体素
子に近くなるほどアンチモンの濃度が高くなる濃度分布
を付与するか、あるいは、第２の金属被膜を多層膜と
し、この多層膜における半導体素子に最も近い層を、錫
を主成分とし、アンチモンを１５重量％以上含有する層
とすることが好ましい。また、第２の金属被膜が溶融し
て形成された接合部を、２４０℃以上の融点を有する合
金とすることが好ましい。
【００１９】
【発明の実施の形態】以下、本発明の好ましい形態につ
いて図面を参照しながら説明する。 （第１の実施形態）図１に示したように、本実施形態で
は、所定の素子を形成した半導体基板を分割して得た半
導体素子１の接合面に、第１の金属被膜２と第２の金属
被膜３とがこの順に形成されている。
いて図面を参照しながら説明する。 （第１の実施形態）図１に示したように、本実施形態で
は、所定の素子を形成した半導体基板を分割して得た半
導体素子１の接合面に、第１の金属被膜２と第２の金属
被膜３とがこの順に形成されている。
【００２０】第１の金属被膜２としては、ニッケルを主
成分とする被膜が好ましい。第１の金属被膜は多層膜と
してもよい。多層膜としては、例えば、半導体素子に近
い側の層をクロム、バナジウムなどの層とし、この層の
上にニッケル層を形成した膜が挙げられる。半導体素子
の表面は、元来、直接はんだ材と接着しないが、第１の
金属被膜を形成することによってはんだ材との接着性を
得る。すなわち、第１の金属被膜を形成することによ
り、半導体装置の機械的強度やオーミック特性が改善さ
れる。第１の金属被膜は、図２に示すように、基本的
に、ダイボンディングの後にも被膜として残存する。第
１の金属被膜２の厚さは、０．１μｍ以上１．０μｍ以
下が好ましい。
成分とする被膜が好ましい。第１の金属被膜は多層膜と
してもよい。多層膜としては、例えば、半導体素子に近
い側の層をクロム、バナジウムなどの層とし、この層の
上にニッケル層を形成した膜が挙げられる。半導体素子
の表面は、元来、直接はんだ材と接着しないが、第１の
金属被膜を形成することによってはんだ材との接着性を
得る。すなわち、第１の金属被膜を形成することによ
り、半導体装置の機械的強度やオーミック特性が改善さ
れる。第１の金属被膜は、図２に示すように、基本的
に、ダイボンディングの後にも被膜として残存する。第
１の金属被膜２の厚さは、０．１μｍ以上１．０μｍ以
下が好ましい。
【００２１】第２の金属被膜３としては、錫−アンチモ
ン合金を主成分とする被膜が好ましい。第２の金属被膜
は、ダイボンディングの際には、はんだ材と融合して接
合部を形成する。第２の金属被膜の組成は、接合部７の
組成が、錫を主成分とし、アンチモンを１０重量％以上
含有する合金となる範囲において、はんだ材の組成とと
もに調整される。このような第２の金属被膜を形成する
ことにより、接合部の融点を過度に低下させることな
く、はんだ材のぬれ性が改善され、接合部のボイド発生
も抑制される。
ン合金を主成分とする被膜が好ましい。第２の金属被膜
は、ダイボンディングの際には、はんだ材と融合して接
合部を形成する。第２の金属被膜の組成は、接合部７の
組成が、錫を主成分とし、アンチモンを１０重量％以上
含有する合金となる範囲において、はんだ材の組成とと
もに調整される。このような第２の金属被膜を形成する
ことにより、接合部の融点を過度に低下させることな
く、はんだ材のぬれ性が改善され、接合部のボイド発生
も抑制される。
【００２２】第１の金属被膜２および第２の金属被膜３
の形成方法については特に制限はなく、蒸着法、スパッ
タリング法、メッキなどを適用することができる。これ
らの被膜は、各素子へとチップ分割する前に予め半導体
基板上に成膜することが好ましい。
の形成方法については特に制限はなく、蒸着法、スパッ
タリング法、メッキなどを適用することができる。これ
らの被膜は、各素子へとチップ分割する前に予め半導体
基板上に成膜することが好ましい。
【００２３】はんだ材４も、第２の金属被膜と同様、錫
−アンチモン合金を主成分とすることが好ましい。はん
だ材の組成は、第２の金属被膜と同様、接合部の組成が
所定範囲となるように調整される。
−アンチモン合金を主成分とすることが好ましい。はん
だ材の組成は、第２の金属被膜と同様、接合部の組成が
所定範囲となるように調整される。
【００２４】接合部７は、第２の金属被膜３とはんだ材
４とが融合して形成される。この接合部７は、鉛フリー
化に伴う半導体装置の実装温度の上昇に対応できる耐熱
性を有する。半導体装置の実装温度は、具体的には、リ
フロー実装については２４０℃、フロー実装については
２６０℃が想定される。この温度が適用される実装工程
では、２６０℃、１０秒間の耐熱試験に耐え得ることが
求められる。この耐熱試験に耐える接合部を構成するた
めには、接合部を構成する合金の融点としては、概略２
４０℃以上が必要となる。
４とが融合して形成される。この接合部７は、鉛フリー
化に伴う半導体装置の実装温度の上昇に対応できる耐熱
性を有する。半導体装置の実装温度は、具体的には、リ
フロー実装については２４０℃、フロー実装については
２６０℃が想定される。この温度が適用される実装工程
では、２６０℃、１０秒間の耐熱試験に耐え得ることが
求められる。この耐熱試験に耐える接合部を構成するた
めには、接合部を構成する合金の融点としては、概略２
４０℃以上が必要となる。
【００２５】接合部は、錫を主成分とし、アンチモンを
１２重量％以上含有する合金とすることが好ましい。上
記のように、９０Ｓｎ／１０Ｓｂ合金は２４６℃の融点
（液相温度）を有するが、８５Ｓｎ／１５Ｓｂ合金は２
５０℃を超える融点（液相温度）を有する。合金の融点
の上限は、本発明の目的が達成される限り制限されな
い。しかし、融点が上がりすぎてダイボンディングに支
障を生じさせないためには、融点を３３０℃以下とする
ことが好ましい。
１２重量％以上含有する合金とすることが好ましい。上
記のように、９０Ｓｎ／１０Ｓｂ合金は２４６℃の融点
（液相温度）を有するが、８５Ｓｎ／１５Ｓｂ合金は２
５０℃を超える融点（液相温度）を有する。合金の融点
の上限は、本発明の目的が達成される限り制限されな
い。しかし、融点が上がりすぎてダイボンディングに支
障を生じさせないためには、融点を３３０℃以下とする
ことが好ましい。
【００２６】なお、接合部は、実質的に錫−アンチモン
合金からなることが好ましいが、この合金の融点を基準
として融点の低下が１０℃を超えない範囲で、パラジウ
ム、銀、銅などの微量成分が含まれていてもよい。
合金からなることが好ましいが、この合金の融点を基準
として融点の低下が１０℃を超えない範囲で、パラジウ
ム、銀、銅などの微量成分が含まれていてもよい。
【００２７】半導体支持板となるリードフレーム６の表
面にも、予め金属被膜５を形成しておくことが好まし
い。この金属被膜５も、ダイボンディングの後にも被膜
として残存する。金属被膜５としては、ニッケルを主成
分とする被膜が好ましいが、後に行うワイヤボンディン
グとの関連から、ワイヤーボンド部分は、銀などその他
の金属を主成分とする被膜としてもよい。
面にも、予め金属被膜５を形成しておくことが好まし
い。この金属被膜５も、ダイボンディングの後にも被膜
として残存する。金属被膜５としては、ニッケルを主成
分とする被膜が好ましいが、後に行うワイヤボンディン
グとの関連から、ワイヤーボンド部分は、銀などその他
の金属を主成分とする被膜としてもよい。
【００２８】半導体素子をリードフレームにダイボンデ
ィングした後、通常は、図５に示すように、半導体素子
１１を外部電極１２と導体ワイヤ１４により接続し（ワ
イヤボンディング）、さらに樹脂１３により、半導体素
子１１を接合部１７とともに封止して、リードフレーム
１６と一体化する（ただし、図５では第１の金属被膜の
図示を省略している）。こうして、鉛フリーはんだを用
いながらも、接合特性と耐熱性に優れた半導体装置が完
成する。
ィングした後、通常は、図５に示すように、半導体素子
１１を外部電極１２と導体ワイヤ１４により接続し（ワ
イヤボンディング）、さらに樹脂１３により、半導体素
子１１を接合部１７とともに封止して、リードフレーム
１６と一体化する（ただし、図５では第１の金属被膜の
図示を省略している）。こうして、鉛フリーはんだを用
いながらも、接合特性と耐熱性に優れた半導体装置が完
成する。
【００２９】（第２の実施形態）図３に示したように、
本実施形態においても、所定の素子を形成した半導体基
板を分割して得た半導体素子１の接合面に、第１の金属
被膜２と第２の金属被膜８とがこの順に形成されてい
る。ダイボンディング後の断面形状も、図２と同様とな
る。
本実施形態においても、所定の素子を形成した半導体基
板を分割して得た半導体素子１の接合面に、第１の金属
被膜２と第２の金属被膜８とがこの順に形成されてい
る。ダイボンディング後の断面形状も、図２と同様とな
る。
【００３０】しかし、本実施形態では、第２の金属被膜
８がはんだ材として使用されるため、ダイボンディング
後の接合部７が、実質的に第２の金属被膜のみから構成
される。したがって、本実施形態では、第２の金属被膜
の組成を、接合部の組成が上記で説明した範囲となるよ
うに調整すればよい。また、本実施形態では、第２の金
属被膜をはんだ材として機能する程度に厚膜化される。
第２の金属被膜の膜厚は、１０μｍ以上４０μｍ以下、
特に２０μｍ以上３０μｍ以下が好適である。
８がはんだ材として使用されるため、ダイボンディング
後の接合部７が、実質的に第２の金属被膜のみから構成
される。したがって、本実施形態では、第２の金属被膜
の組成を、接合部の組成が上記で説明した範囲となるよ
うに調整すればよい。また、本実施形態では、第２の金
属被膜をはんだ材として機能する程度に厚膜化される。
第２の金属被膜の膜厚は、１０μｍ以上４０μｍ以下、
特に２０μｍ以上３０μｍ以下が好適である。
【００３１】本実施形態のようにはんだ材を用いない形
態は、第１の実施形態よりもダイボンド工程の簡易化と
いう点で優れ、比較的小型の半導体素子に適している。
一方、第１の実施形態は、接合部のボイド発生を減少さ
せるという点で本実施形態よりも有利であり、比較的大
型の半導体素子に適している。
態は、第１の実施形態よりもダイボンド工程の簡易化と
いう点で優れ、比較的小型の半導体素子に適している。
一方、第１の実施形態は、接合部のボイド発生を減少さ
せるという点で本実施形態よりも有利であり、比較的大
型の半導体素子に適している。
【００３２】本実施形態も、上記で説明した点を除いて
は、第１の実施形態と同様にして実施できる。
は、第１の実施形態と同様にして実施できる。
【００３３】なお、上記両実施形態では、第２の金属被
膜３，８において、半導体素子１側が相対的にアンチモ
ン濃度が高くなるように濃度分布を付与することが好ま
しい。このような濃度分布は、例えば、錫−アンチモン
合金を蒸着法により成膜する際に、アンチモンと錫との
蒸気圧の差を利用することにより形成できる。また例え
ば、スパッタリング法により成膜する際に、各ターゲッ
トへの電圧印加を調整することにより濃度分布を形成し
てもよい。
膜３，８において、半導体素子１側が相対的にアンチモ
ン濃度が高くなるように濃度分布を付与することが好ま
しい。このような濃度分布は、例えば、錫−アンチモン
合金を蒸着法により成膜する際に、アンチモンと錫との
蒸気圧の差を利用することにより形成できる。また例え
ば、スパッタリング法により成膜する際に、各ターゲッ
トへの電圧印加を調整することにより濃度分布を形成し
てもよい。
【００３４】これに代えて、第２の金属被膜３，８を２
層以上の層からなる多層膜とし、半導体素子に最も近い
層のアンチモン濃度を１５重量％以上とした形態も好ま
しい。多層膜を２層膜として、第２の実施形態に適用し
た場合の例を、図４に示す。この例では、２層の被膜８
ａ，８ｂのうち、半導体素子に近い層８ａを、錫を主成
分とし、アンチモンを１５重量％以上含む層とする。
層以上の層からなる多層膜とし、半導体素子に最も近い
層のアンチモン濃度を１５重量％以上とした形態も好ま
しい。多層膜を２層膜として、第２の実施形態に適用し
た場合の例を、図４に示す。この例では、２層の被膜８
ａ，８ｂのうち、半導体素子に近い層８ａを、錫を主成
分とし、アンチモンを１５重量％以上含む層とする。
【００３５】第２の金属被膜３，８を、第１の金属被膜
とともに、チップ分割前の半導体基板に形成する場合、
半導体素子に近い側の膜の融点がより高いと、チップ分
割の際の作業性が向上する。第２の金属被膜に、上記の
ような濃度分布または多層構成として素子側のアンチモ
ン濃度を上昇させると、製造加工歩留まりが向上する。
とともに、チップ分割前の半導体基板に形成する場合、
半導体素子に近い側の膜の融点がより高いと、チップ分
割の際の作業性が向上する。第２の金属被膜に、上記の
ような濃度分布または多層構成として素子側のアンチモ
ン濃度を上昇させると、製造加工歩留まりが向上する。
【００３６】
【実施例】以下、本発明の実施例によりさらに詳細に説
明するが、本発明は以下の実施例に制限されるものでは
ない。
明するが、本発明は以下の実施例に制限されるものでは
ない。
【００３７】図５に示した装置と同様の半導体装置を、
（表１）に示した被膜、接合用はんだ材、および接合法
を用いて作製した。半導体素子としては、３ｍｍ角のｎ
ｐｎトランジスタを用いた。この半導体素子の接合面に
は、第１の金属被膜として厚さ０．３μｍのニッケル被
膜を真空蒸着法により成膜した。なお、半導体支持板と
しては表面に予めメッキによりニッケル被膜を成膜した
リードフレームを用いた。
（表１）に示した被膜、接合用はんだ材、および接合法
を用いて作製した。半導体素子としては、３ｍｍ角のｎ
ｐｎトランジスタを用いた。この半導体素子の接合面に
は、第１の金属被膜として厚さ０．３μｍのニッケル被
膜を真空蒸着法により成膜した。なお、半導体支持板と
しては表面に予めメッキによりニッケル被膜を成膜した
リードフレームを用いた。
【００３８】表１に示した組成を有する第２の金属被膜
は、蒸着法によりニッケル被膜上に成膜した。ただし、
サンプル１３については第２の金属被膜の成膜を省略し
た。また、サンプル６については、第２の金属被膜をト
ランジスタに近い側から７０Ｓｎ／３０Ｓｂ合金層と９
５Ｓｎ／５Ｓｂ合金層とからなる２層膜とした。さら
に、サンプル７については、第２の金属被膜を、トラン
ジスタに最も近い部分が７０Ｓｎ／３０Ｓｂ合金とな
り、最も遠い部分が９５Ｓｎ／５Ｓｂ合金となるように
アンチモン濃度がほぼ連続的に変化する濃度分布を有す
る膜とした。
は、蒸着法によりニッケル被膜上に成膜した。ただし、
サンプル１３については第２の金属被膜の成膜を省略し
た。また、サンプル６については、第２の金属被膜をト
ランジスタに近い側から７０Ｓｎ／３０Ｓｂ合金層と９
５Ｓｎ／５Ｓｂ合金層とからなる２層膜とした。さら
に、サンプル７については、第２の金属被膜を、トラン
ジスタに最も近い部分が７０Ｓｎ／３０Ｓｂ合金とな
り、最も遠い部分が９５Ｓｎ／５Ｓｂ合金となるように
アンチモン濃度がほぼ連続的に変化する濃度分布を有す
る膜とした。
【００３９】接合（ダイボンディング）の方法は、以下
の方法Ａ、方法Ｂのいずれかとした。 ・方法Ａ；所定組成を有するはんだ箔（厚さ０．１ｍ
ｍ、３．２ｍｍ角）を用いて３４０℃に加熱してダイボ
ンディングした。 ・方法Ｂ；所定組成を有するはんだワイヤ（直径１ｍ
ｍ）を用いて３３０℃に加熱してダイボンディングし
た。
の方法Ａ、方法Ｂのいずれかとした。 ・方法Ａ；所定組成を有するはんだ箔（厚さ０．１ｍ
ｍ、３．２ｍｍ角）を用いて３４０℃に加熱してダイボ
ンディングした。 ・方法Ｂ；所定組成を有するはんだワイヤ（直径１ｍ
ｍ）を用いて３３０℃に加熱してダイボンディングし
た。
【００４０】ただし、サンプル８および９では、厚膜化
した第２金属被膜自体をはんだ材として用いたため、接
合用はんだ材は使用していない。すなわちこの場合は、
以下の方法Ｃにより接合した。 ・方法Ｃ；蒸着法により形成した第２の電極被膜を３６
０℃に加熱して直接ダイボンディングした。
した第２金属被膜自体をはんだ材として用いたため、接
合用はんだ材は使用していない。すなわちこの場合は、
以下の方法Ｃにより接合した。 ・方法Ｃ；蒸着法により形成した第２の電極被膜を３６
０℃に加熱して直接ダイボンディングした。
【００４１】さらに、直径２５０μｍのアルミニウム細
線を用いて、超音波溶接法により外部電極と半導体素子
をワイヤボンディングし、さらにオルソラッククレゾー
ルノボラック系エポキシ樹脂を用い、型締めしながら１
８０℃で３分間加熱して半導体素子を封止し、さらに１
８０℃で１０時間熱処理した。
線を用いて、超音波溶接法により外部電極と半導体素子
をワイヤボンディングし、さらにオルソラッククレゾー
ルノボラック系エポキシ樹脂を用い、型締めしながら１
８０℃で３分間加熱して半導体素子を封止し、さらに１
８０℃で１０時間熱処理した。
【００４２】 （表１） ―――――――――――――――――――――――――――――――――― サンプル 第２の金属被膜 接合用はんだ材 接合法 成 分 重量[mg] 成 分 重量[mg] ―――――――――――――――――――――――――――――――――― １ 100Sn 0.19 71Sn/29Sb 18 Ａ ２ 95Sn/5Sb 0.12 80Sn/20Sb 12 Ａ ３ 91.5Sn/8.5Sb 0.06 85Sn/15Sb 18 Ａ ４ 90Sn/10Sb 0.12 90Sn/10Sb 18 Ａ ５ 85Sn/15Sb 0.12 90Sn/10Sb 18 Ａ ６ 70Sn/30Sb-95Sn/5Sb 0.12 90Sn/10Sb 18 Ａ ７ 70Sn/30Sb-95Sn/5Sb 0.12 90Sn/10Sb 18 Ａ ８ 75Sn/15Sb 14 − Ｃ ９ 75Sn/15Sb 30 − Ｃ 10 75Sn/15Sb 0.12 90Sn/10Sb 18 Ｂ 11 90Sn/10Sb 0.12 90Sn/10Sb 18 Ｂ 12 Ag 0.05 85Sn/15Sb 18 Ａ 13 − 85Sn/15Sb 18 Ａ ―――――――――――――――――――――――――――――――――― ＊表中、サンプル６および７の第２金属被膜は、上記の
ように、それぞれ２層膜および濃度分布を有する膜であ
り、いずれも表示左側が半導体素子に近い層（最も近い
部分）の組成、表示右側が半導体素子から遠い層（最も
遠い部分）の組成である。
ように、それぞれ２層膜および濃度分布を有する膜であ
り、いずれも表示左側が半導体素子に近い層（最も近い
部分）の組成、表示右側が半導体素子から遠い層（最も
遠い部分）の組成である。
【００４３】なお、表１において、第２の金属被膜の重
量０．１ｍｇは、ほぼ膜厚０．３μｍに相当する。ま
た、各サンプルとも、接合部の膜厚は、約３０μｍであ
った。
量０．１ｍｇは、ほぼ膜厚０．３μｍに相当する。ま
た、各サンプルとも、接合部の膜厚は、約３０μｍであ
った。
【００４４】こうして得た各半導体装置について、以下
の項目について評価した。 ・ボイドの状態：Ｘ線透視像によりボイド数を確認し
た。大きなボイドの発生の有無によって良否を判定し
た。 ・ΔＶｂｅ法による耐熱不良率；２７０℃に保持した３
７Ｐｂ／６３Ｓｎ合金中に１０秒間浸漬させた後の熱抵
抗値（４０Ｗの電力を０．１秒間印加）を測定し、ΔＶ
ｂｅ値が２５０ｍＶを超えたものを耐熱不良と判定し
た。この基準に基づき、各サンプルについて２０個の測
定を行い、その不良率を測定した。 ・耐熱温度；所定温度の３７Ｐｂ／６３Ｓｎ合金中に１
０秒間浸漬させた後の熱抵抗値（ΔＶｂｅ）を測定し、
ボイド観察を行った。浸漬前後でのΔＶｂｅ値およびボ
イドが変化しない上限温度を耐熱温度とした。さらに、
製造検査におけるΔＶｂｅ不良率と最終検査における熱
抵抗（ΔＶｂｅ）不良率を測定した。
の項目について評価した。 ・ボイドの状態：Ｘ線透視像によりボイド数を確認し
た。大きなボイドの発生の有無によって良否を判定し
た。 ・ΔＶｂｅ法による耐熱不良率；２７０℃に保持した３
７Ｐｂ／６３Ｓｎ合金中に１０秒間浸漬させた後の熱抵
抗値（４０Ｗの電力を０．１秒間印加）を測定し、ΔＶ
ｂｅ値が２５０ｍＶを超えたものを耐熱不良と判定し
た。この基準に基づき、各サンプルについて２０個の測
定を行い、その不良率を測定した。 ・耐熱温度；所定温度の３７Ｐｂ／６３Ｓｎ合金中に１
０秒間浸漬させた後の熱抵抗値（ΔＶｂｅ）を測定し、
ボイド観察を行った。浸漬前後でのΔＶｂｅ値およびボ
イドが変化しない上限温度を耐熱温度とした。さらに、
製造検査におけるΔＶｂｅ不良率と最終検査における熱
抵抗（ΔＶｂｅ）不良率を測定した。
【００４５】 （表２） ―――――――――――――――――――――――――――――――――― サンプル 接合部組成 耐熱温度 ボイド 製造検査時 ΔＶbe ［℃］ のΔＶbe 耐熱不良率 不良率[％] [％] ―――――――――――――――――――――――――――――――――― １ 71Sn/29Sb ２７０ ○ ０．５５ ０ ２ 80Sn/20Sb ２６５ ○ ０．５０ ５ ３ 85Sn/15Sb ２６０ ○ ０．４０ １５ ４ 90Sn/10Sb ２６０ ○ ０．４１ １５ ５ 90Sn/10Sb ２６０ ○ ０．３５ １０ ６ 90Sn/10Sb ２６０ ○ ０．３６ １５ ７ 90Sn/10Sb ２６０ ○ ０．３５ １０ ８ 85Sn/15Sb ２６０ ○ ０．４５ ２０ ９ 85Sn/15Sb ２６０ ○ ０．５０ ３０ 10 90Sn/10Sb ２６０ ○ ０．３０ １５ 11 90Sn/10Sb ２６０ ○ ０．３０ １０ 12 85Sn/15Sb ２４０ ○ ０．３０ １００ 13 85Sn/15Sb ２６０ × １２．５ １０ ――――――――――――――――――――――――――――――――――
【００４６】サンプル１２では、第２の金属被膜として
Ａｇ膜を用いたため、耐熱温度が２４０℃にまで低下し
ている。サンプル１３では、第２の金属被膜を形成しな
かったため、ボイドの発生が顕著であった。ボイド２１
の発生が抑制された良好な接合面２２と大きなボイド２
１が発生している接合面２２（サンプル１３）とをＸ線
透視像で観察した結果を、それぞれ図７および図８とし
て示す。
Ａｇ膜を用いたため、耐熱温度が２４０℃にまで低下し
ている。サンプル１３では、第２の金属被膜を形成しな
かったため、ボイドの発生が顕著であった。ボイド２１
の発生が抑制された良好な接合面２２と大きなボイド２
１が発生している接合面２２（サンプル１３）とをＸ線
透視像で観察した結果を、それぞれ図７および図８とし
て示す。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
鉛フリー化に伴う実装温度の上昇に対応できる耐熱性を
有し、かつ、はんだのぬれ性を改善して良好な接合特性
が得られる半導体装置を提供できる。
鉛フリー化に伴う実装温度の上昇に対応できる耐熱性を
有し、かつ、はんだのぬれ性を改善して良好な接合特性
が得られる半導体装置を提供できる。
【図１】 本発明の半導体装置の製造方法の一形態を説
明するための断面図である。
明するための断面図である。
【図２】 本発明の製造方法により接合された半導体素
子の状態を示す断面図である。
子の状態を示す断面図である。
【図３】 本発明の半導体装置の製造方法の別の一形態
を説明するための断面図である。
を説明するための断面図である。
【図４】 本発明の半導体装置の製造方法のまた別の一
形態を説明するための断面図である。
形態を説明するための断面図である。
【図５】 本発明の製造方法により得られる半導体装置
の一形態の断面図である。
の一形態の断面図である。
【図６】 従来の半導体装置の製造方法を説明するため
の断面図である。
の断面図である。
【図７】 本発明の製造方法により接合された接合面の
状態を示す図である。
状態を示す図である。
【図８】 従来の製造方法により接合された接合面の状
態を示す図である。
態を示す図である。
１，１１ 半導体素子 ２ 第１の金属被膜 ３，８ 第２の金属被膜 ４ （接合用）はんだ材 ５ 金属被膜 ６，１６ リードフレーム ７，１７ 接合部 １２ 電極端子 １３ 封止樹脂 １４ 導体ワイヤ ２１ ボイド ２２ 接合面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 裕司 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 室田 敏明 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F047 AA11 AB08 BA19 BC06
Claims (13)
- 【請求項１】 半導体支持板との接合面となる表面に、
第１の金属被膜と第２の金属被膜とをこの順に形成した
半導体素子を作製し、前記半導体素子の前記接合面をは
んだ材を用いて前記半導体支持板上に接合するに際し、
前記はんだ材とともに前記第２の金属被膜を溶融して前
記第２の金属被膜を前記はんだ材に融合させて接合部を
形成する半導体装置の製造方法であって、前記第２の金
属被膜を錫またはアンチモンを含む被膜とし、前記接合
部を、錫を主成分とし、アンチモンを１０重量％以上含
有する合金とすることを特徴とする半導体装置の製造方
法。 - 【請求項２】 第２の金属被膜を錫およびアンチモンを
含有する被膜とする請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 第２の金属被膜に、半導体素子に近くな
るほどアンチモンの濃度が高くなる濃度分布を付与する
請求項２に記載の半導体装置の製造方法。 - 【請求項４】 第２の金属被膜を多層膜とし、この多層
膜における半導体素子に最も近い層を、錫を主成分と
し、アンチモンを１５重量％以上含有する層とする請求
項２に記載の半導体装置の製造方法。 - 【請求項５】 第２の金属被膜およびはんだ材に、それ
ぞれ、錫およびアンチモンを含有させる請求項２〜４の
いずれかに記載の半導体装置の製造方法。 - 【請求項６】 接合部を２４０℃以上の融点を有する合
金とする請求項１〜５のいずれかに記載の半導体装置の
製造方法。 - 【請求項７】 第２の金属被膜の厚さを０．５μｍ以上
１０μｍ以下とする請求項１〜６のいずれかに記載の半
導体装置の製造方法。 - 【請求項８】 接合部の厚さを１０μｍ以上４０μｍ以
下とする請求項１〜７のいずれかに記載の半導体装置の
製造方法。 - 【請求項９】 半導体支持板との接合面となる表面に、
第１の金属被膜と、錫を主成分とし、アンチモンを１０
重量％以上含有する合金である第２の金属被膜とをこの
順に形成した半導体素子を作製し、前記半導体素子の前
記接合面を、前記第２の金属被膜を溶融して形成した接
合部により、前記半導体支持板上に接合することを特徴
とする半導体装置の製造方法。 - 【請求項１０】 第２の金属被膜の厚さを１０μｍ以上
４０μｍ以下とする請求項９に記載の半導体装置の製造
方法。 - 【請求項１１】 第２の金属被膜に、半導体素子に近く
なるほどアンチモンの濃度が高くなる濃度分布を付与す
る請求項９または１０に記載の半導体装置の製造方法。 - 【請求項１２】 第２の金属被膜を多層膜とし、この多
層膜における半導体素子に最も近い層を、錫を主成分と
し、アンチモンを１５重量％以上含有する層とする請求
項９または１０に記載の半導体装置の製造方法。 - 【請求項１３】 接合部を、２４０℃以上の融点を有す
る合金とする請求項９〜１２のいずれかに記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003103A JP3444832B2 (ja) | 2000-01-12 | 2000-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000003103A JP3444832B2 (ja) | 2000-01-12 | 2000-01-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196393A true JP2001196393A (ja) | 2001-07-19 |
| JP3444832B2 JP3444832B2 (ja) | 2003-09-08 |
Family
ID=18532097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000003103A Expired - Fee Related JP3444832B2 (ja) | 2000-01-12 | 2000-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3444832B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119944A (ja) * | 2002-09-30 | 2004-04-15 | Toyota Industries Corp | 半導体モジュールおよび実装基板 |
| US7644855B2 (en) | 2002-09-19 | 2010-01-12 | Sumitomo Metal Mining Co., Ltd. | Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device |
| CN103996631A (zh) * | 2013-02-14 | 2014-08-20 | 富士电机株式会社 | 半导体装置的制造方法 |
| WO2019088068A1 (ja) | 2017-10-31 | 2019-05-09 | 千住金属工業株式会社 | はんだ継手、およびはんだ継手の形成方法 |
| EP4140635A1 (en) * | 2021-08-31 | 2023-03-01 | Infineon Technologies AG | Semiconductor device with a ni comprising layer and method for fabricating the same |
-
2000
- 2000-01-12 JP JP2000003103A patent/JP3444832B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7644855B2 (en) | 2002-09-19 | 2010-01-12 | Sumitomo Metal Mining Co., Ltd. | Brazing filler metal, assembly method for semiconductor device using same, and semiconductor device |
| JP2004119944A (ja) * | 2002-09-30 | 2004-04-15 | Toyota Industries Corp | 半導体モジュールおよび実装基板 |
| CN103996631A (zh) * | 2013-02-14 | 2014-08-20 | 富士电机株式会社 | 半导体装置的制造方法 |
| JP2014157858A (ja) * | 2013-02-14 | 2014-08-28 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| WO2019088068A1 (ja) | 2017-10-31 | 2019-05-09 | 千住金属工業株式会社 | はんだ継手、およびはんだ継手の形成方法 |
| JPWO2019088068A1 (ja) * | 2017-10-31 | 2020-04-02 | 千住金属工業株式会社 | はんだ継手、およびはんだ継手の形成方法 |
| KR20200046121A (ko) | 2017-10-31 | 2020-05-06 | 센주긴조쿠고교 가부시키가이샤 | 납땜 이음 및 납땜 이음의 형성 방법 |
| TWI703645B (zh) * | 2017-10-31 | 2020-09-01 | 日商千住金屬工業股份有限公司 | 焊接接頭、及焊接接頭的形成方法 |
| US10968932B2 (en) | 2017-10-31 | 2021-04-06 | Senju Metal Industry Co., Ltd. | Soldered joint and method for forming soldered joint |
| EP4140635A1 (en) * | 2021-08-31 | 2023-03-01 | Infineon Technologies AG | Semiconductor device with a ni comprising layer and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3444832B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8896119B2 (en) | Bonding material for semiconductor devices | |
| EP2312622B1 (en) | Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor | |
| TWI505899B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
| US20110223718A1 (en) | Semiconductor device and automotive ac generator | |
| US9773721B2 (en) | Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part | |
| JPH0788680A (ja) | 高温無鉛すずベースはんだの組成 | |
| TWI454332B (zh) | 焊料、焊接方法及半導體裝置 | |
| CN100483707C (zh) | 用于半导体器件的引线框架 | |
| JP3475147B2 (ja) | はんだ接続部 | |
| JP4136845B2 (ja) | 半導体モジュールの製造方法 | |
| JP4959539B2 (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
| CN100384309C (zh) | 焊接方法、通过该焊接方法连接的元件和连接结构 | |
| JP2011243752A (ja) | 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群 | |
| US8071472B2 (en) | Semiconductor device with solder balls having high reliability | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP3444832B2 (ja) | 半導体装置の製造方法 | |
| JPH11343594A (ja) | 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品 | |
| JP2002160089A (ja) | 気密端子およびその製造方法 | |
| JP6329212B2 (ja) | 鉛半田接合構造及び製造方法 | |
| JP4369643B2 (ja) | はんだ接合層 | |
| JP6543890B2 (ja) | 高温はんだ合金 | |
| JP6887184B1 (ja) | 積層体および積層体の製造方法 | |
| JP2007329224A (ja) | コイル部品 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH09266373A (ja) | 電子部品及びその接合方法、並びに回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |