JP2005167257A - はんだ付け方法 - Google Patents

はんだ付け方法 Download PDF

Info

Publication number
JP2005167257A
JP2005167257A JP2004351199A JP2004351199A JP2005167257A JP 2005167257 A JP2005167257 A JP 2005167257A JP 2004351199 A JP2004351199 A JP 2004351199A JP 2004351199 A JP2004351199 A JP 2004351199A JP 2005167257 A JP2005167257 A JP 2005167257A
Authority
JP
Japan
Prior art keywords
soldering
metal component
alloy
soldering method
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004351199A
Other languages
English (en)
Other versions
JP4081073B2 (ja
Inventor
Katsuhiko Igarashi
克彦 五十嵐
Hirobumi Tanaka
博文 田中
Toru Sotomi
透 外海
Ryuji Ninomiya
隆二 二宮
Junichi Matsunaga
純一 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
TDK Corp
Original Assignee
Mitsui Mining and Smelting Co Ltd
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd, TDK Corp filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2004351199A priority Critical patent/JP4081073B2/ja
Publication of JP2005167257A publication Critical patent/JP2005167257A/ja
Application granted granted Critical
Publication of JP4081073B2 publication Critical patent/JP4081073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract


【課題】特定組成のはんだ付け組成物を用いることによりリフローソルダリング時に容易に且つ短時間に合金化してその組成物よりも融点の上昇した合金を形成し、その結果として、はんだ付け済みの基板等に更にはんだ付けを実施する際にもほぼ同一温度条件下ではんだ付けが可能となるはんだ付け方法を提供すること。
【解決手段】鉛を含まず、第一金属成分と第二金属成分とを含み、第一金属成分の融点は183〜260℃の範囲内であり、第二金属成分の種類及び第一金属成分と第二金属成分との相対量は、溶融状態の第一金属成分中に第二金属成分が拡散して融点が260〜1500℃の範囲内である合金を形成し得る種類及び相対量であるはんだ付け用組成物を用いてはんだ付けする方法であって、該第一金属成分を溶融させ、その溶融物中に該第二金属成分を拡散させて合金化した状態ではんだ付けするはんだ付け方法。
【選択図】 図1

Description

本発明ははんだ付け方法に関し、より詳しくは、鉛を含まないはんだ付け用組成物であって、リフローソルダリング時に合金化してその組成物よりも融点の上昇した合金を形成し、その結果として、はんだ付け済みの基板等に更にはんだ付けを実施する際にもほぼ同一温度条件下ではんだ付けが可能となるはんだ付け用組成物を用いて実施するはんだ付け方法に関する。
例えば、電子回路モジュール等の各種の電子回路装置の製作においては、両面実装タイプの電子部品搭載用基板を用い、該電子部品搭載用基板の一面側に高温はんだを介して電子部品を搭載させ、通炉してはんだ付けした後、他面側にはんだを介して電子部品を搭載させ、再び通炉してはんだ付けしている。従って、電子部品搭載用基板の他面側に電子部品をはんだ付けする際には、その一面側に用いる高温はんだよりも低い融点を持つ低温はんだを用いる必要がある。このように融点の異なる2種類のはんだは、従来は一般的には、鉛含有はんだの鉛含有量を調整することによって用意していた。
ところが、近年、地球環境保全の立場から、鉛を含まないはんだ(鉛フリーはんだ)が要求されてきており、鉛フリーはんだの開発が盛んに行われている。しかしながら、鉛フリーはんだで従来の鉛含有高温はんだに匹敵する高融点のはんだは、現在のところ、実用化されていない。現在実用化されている鉛フリーはんだの融点は、高いものでも250℃程度(Sn−10Sbで246℃)である。
このため、例えば、両面実装タイプの電子部品搭載用基板の片面に鉛フリー高温はんだを用いて電子部品をはんだ付けした後に、その反対側の面に230〜260℃の範囲内の温度でリフローソルダリングを実施すると、鉛フリー高温はんだを用いてはんだ付けされていた電子部品が電子部品搭載用基板から浮動したり、脱落したりする等の不具合が生じる。
また、ろう付けすべき二部材のうちの少なくとも一方に合金化してろう材となる異種の金属層を積層形成し、これら二部材を接触させて加熱することにより、少なくとも一つの金属層を液相とし、他方の金属層を固相の状態を含めて前記液相の金属層に溶け込ませ、任意の組成になるように合金化したろう材により二部材をろう付けする方法が提案されている(特許文献1参照。)。しかし、この場合には、異種の金属成分が別個の層となっているので、全体が均一に合金化するのに長時間を要することになり、またろう付けされる対象品、ろう付け態様も制限されることになる。
特開2001−062561号公報
本発明は、上記のような従来技術の問題点の解消された鉛フリーのはんだ付け方法であって、特定組成のはんだ付け組成物を用いることによりリフローソルダリング時に容易に且つ短時間に合金化してその組成物よりも融点の上昇した合金を形成し、その結果として、はんだ付け済みの基板等に更にはんだ付けを実施する際にもほぼ同一温度条件下ではんだ付けが可能となるはんだ付け方法を提供することを目的としている。
本発明者等は上記の目的を達成するために鋭意検討した結果、はんだ付け用組成物として、リフローソルダリング温度で溶融する金属成分と溶融しない金属成分とからなり、リフローソルダリング操作中に合金化する金属組成物を用いることにより上記の目的が達成されることを見いだし、本発明を完成した。
即ち、本発明のはんだ付け方法は、鉛を含まず、第一金属成分と第二金属成分とを含み、第一金属成分の融点は183〜260℃の範囲内であり、第二金属成分の種類及び第一金属成分と第二金属成分との相対量は、溶融状態の第一金属成分中に第二金属成分が拡散して融点が260〜1500℃の範囲内である合金を形成し得る種類及び相対量であるはんだ付け用組成物を用いてはんだ付けする方法であって、該第一金属成分を溶融させ、その溶融物中に該第二金属成分を拡散させて合金化した状態ではんだ付けすることを特徴とする。
また、本発明のはんだ付け方法は、電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成するはんだ付け方法において、少なくとも片面でのはんだ付けを本発明のはんだ付け方法によって実施することを特徴とする。
更に、本発明の好ましい実施態様においては、電子部品搭載用基板の片面に本発明のはんだ付け方法によって電子部品をはんだ付けし、その後、電子部品搭載用基板の反対側の面に本発明のはんだ付け方法によって電子部品をはんだ付けして、電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成することを特徴とする。
本発明のはんだ付け方法においては、用いるはんだ付け用組成物中に第一金属成分と第二金属成分とが組成物、即ち混合物として存在しているので、リフローソルダリング操作で比較的短時間に全体が均一に合金化してそのはんだ付け用組成物よりも融点の上昇した合金を形成し、その結果として、はんだ付け済みの基板等に更にはんだ付けを実施する際にもほぼ同一温度条件下ではんだ付けが可能となり、例えば、両面実装タイプの電子部品搭載用基板の片面に電子部品をはんだ付けした後に、その反対側の面にリフローソルダリングを実施しても、先にはんだ付けされていた電子部品が電子部品搭載用基板から浮動したり、脱落したりする等の不具合が生じることがない。
従来の高温はんだは融点が280〜295℃程度であり、そのようなはんだを用いてはんだ付けする際にはリフロー温度を320〜350℃程度に設定する必要があった。しかしながら、そのような温度域でははんだ付けされる電子部品に熱的ストレスを与えることになり、電子部品の信頼性を大きく低下させる原因になっており、更に、電子部品を実装するプリント基板として耐熱性のない紙フェノール系樹脂基板等を使用することができないので、金属系の基板等を使用する必要があった。それで、熱的ストレスが低減されることや、通常の樹脂基板が使用できることが望まれており、260〜320℃程度で実装可能な高温はんだが望まれていた。
本発明のはんだ付け方法においては、第一金属成分として融点が183〜260℃の範囲内の金属成分(単一金属又は合金)を用いる。リフローソルダリング操作を260〜320℃で実施する場合を想定すると、融点が183℃よりも低い場合には、リフローソルダリング時の溶融状態において濡れ性接触角が50°よりも小さくなり、ショート不良の危険性があり、また融点が260℃よりも高い場合に、リフローソルダリング時の溶融状態において濡れ性接触角が130°よりも大きくなり、はんだ付けする部品と基板との固着強度が低くなる傾向があるので好ましくない。
上記の融点条件を満足する第一金属成分として、例えば、Sn単独、又はSn、Ag、Cu、In、Bi、Sb、Zn及びNiからなる群より選択された2種以上の金属元素からなる合金、具体的には、Sn単独、Sn−Ag系合金(例えば、Sn−3.5Ag)、Sn−Cu系合金(例えば、Sn−0.7Cu)、Sn−In系合金(例えば、Sn−5In)、Sn−Bi系合金(例えば、Sn−58Bi)、Sn−Sb系合金(例えば、Sn−5Sb、Sn−10Sb)、Sn−Zn系合金(例えば、Sn−9Zn)、Sn−Ag−Bi系合金(例えば、Sn−3Ag−4Bi)、Sn−Ag−Cu−Bi系合金(例えば、Sn−2Ag−0.5Cu−8Bi)等を挙げることができる。
本発明のはんだ付け方法においては、第二金属成分としてリフローソルダリング操作の際に溶融することのない融点が400℃以上の金属成分(単一金属又は合金)を用いることが好ましい。第二金属成分として、例えば、Ag、Cu、Sb、Zn及びNiからなる群より選択された金属元素又はそれらの合金を用いることができる。
第一金属成分との組合せで用いる第二金属成分の種類及び第一金属成分と第二金属成分との相対量は、溶融状態の第一金属成分中に第二金属成分が拡散して融点が260〜1500℃の範囲内、好ましくは融点が300〜1300℃の範囲内、より好ましくは325〜1000℃の範囲内である合金を形成し得る種類及び相対量である必要がある。このような第一金属成分と第二金属成分との組合せ及び第一金属成分と第二金属成分との相対量は既に知られている合金状態図を参照して適切に選定することができる。なお、本発明において、「溶融状態」とは完全に液相となっている状態だけでなく、一部分固相が残っている状態をも包含する。
溶融状態の第一金属成分中に第二金属成分が拡散して形成される合金であって上記の範囲内の融点を有する合金として、例えば、Sn40〜55質量%とSb45〜60質量%とからなるSn−Sb系合金、Sn60〜74質量%とNi26〜40質量%とからなるSn−Ni系合金、Sn40〜60質量%とCu40〜60質量%とからなるSn−Cu系合金、Sn15〜24.5質量%とAg75.5〜85質量%とからなるSn−Ag系合金等を挙げることできる。
本発明のはんだ付け方法で用いるはんだ付け用組成物は、リフローソルダリング時の溶融状態において50°〜130°の範囲内の濡れ性接触角を示すものであることが好ましく、リフローソルダリング時の溶融状態において70°〜120°の範囲内の濡れ性接触角を示すものであることが一層好ましい。本発明でいう濡れ性接触角とは、粉末状のはんだ付け用組成物から直径1mm、高さ1mmの円筒状の成形体を作製し、Cu板上に載せて所定温度のリフロー炉に通炉し、得られた試料をはんだの中心点を通り、Cu板とは垂直な面でCu板と共に切断し、切断面を研磨し、SEMで観察して、JIS C 0050(1996)の「3.2接触角」で説明されている溶融はんだの接触角として測定して得た値である。
また、本発明のはんだ付け方法で用いるはんだ付け用組成物は、その使用態様に応じて粉末状態のものであっても、圧縮成形した固形物であっても、フラックスを含有するペースト状態のものであってもよい。
更に、本発明のはんだ付け方法で用いるはんだ付け用組成物は、微量の第三金属成分を含有することができる。第三金属成分としてP、Si、Ge及びGaを挙げることができ、それらの群より選ばれる少なくとも1種を用いることができる。
本発明のはんだ付け方法においては、上記したはんだ付け用組成物を用い、その第一金属成分を溶融させる。この溶融状態の第一金属成分中に第二金属成分が拡散する。即ち、第二金属成分ははんだ付け温度では溶融しない。しかし、溶融した第一金属成分の溶融物がこの第二金属成分の周囲を覆うので、その溶融物中に第二金属成分が拡散して合金化が進み、均一な組成、ほぼ均一な組成或いは第二金属成分の一部が拡散しないで島状に残った組成となる。この合金化により、融点が260〜1500℃の範囲内、好ましくは300〜1300℃、より好ましくは325〜1000℃の範囲内の合金が形成されてはんだ付けが達成される。本発明において、「溶融させる」とは完全に液相となっている状態にするだけでなく、一部分固相が残っている状態にする場合も包含する。
本発明の好ましい態様のはんだ付け方法は、電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成するはんだ付け方法であり、少なくとも片面でのはんだ付けを本発明のはんだ付け方法によって実施する。即ち、電子部品搭載用基板の片面でのはんだ付けを本発明のはんだ付け方法によって実施し、他の片面でのはんだ付けを本発明以外のはんだ付け方法によって実施してもよい。
また、本発明のはんだ付け方法においては、電子部品搭載用基板の片面に本発明のはんだ付け方法によって電子部品をはんだ付けし、その後、電子部品搭載用基板の反対側の面に本発明のはんだ付け方法によって電子部品をはんだ付けして、電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成することが好ましい。この場合に、電子部品搭載用基板の両面のそれぞれのはんだ付けに同一のはんだ付け用組成物を用いることができる。
本発明の好ましい態様のはんだ付け方法においては、260〜320℃の範囲内の温度でリフローソルダリングを実施する。このリフローソルダリングにより融点が260〜1500℃の範囲内、好ましくは300〜1300℃の範囲内、より好ましくは325〜1000℃の範囲内である合金を形成させる。電子部品搭載用基板の両面のそれぞれのはんだ付けを本発明のはんだ付け方法に従って実施する場合には、最初のリフローソルダリングにより形成される合金の融点が次回のリフローソルダリング温度よりも高くなるようにはんだ付け用組成物を選定する必要がある。このように選定することにより次回のリフローソルダリングにおいてはんだの溶融による電子部品の浮動や接合強度の低下を回避することができる。
以下に、電子部品搭載用基板の片面に本発明のはんだ付け方法によって電子部品をはんだ付けし、その後、電子部品搭載用基板の反対側の面に本発明のはんだ付け方法によって電子部品をはんだ付けして、電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成する本発明のはんだ付け方法を図1〜図4に基づいて説明する。
まず、図1に示すように、電子部品搭載用基板1の片面に導電パターン2及び3を形成し、この導電パターン2及び3のそれぞれの上で、チップ状の電子部品4の端子電極5及び6をはんだ付けする位置に、フラックスを含有するペースト状のはんだ付け用組成物(例えば、第一金属成分がSn微粉末であり、第二金属成分がNi微粉末であり、Sn:Niの質量比が70:30である組成物)7及び8を塗布する。一般的には、フラックスとしてロジン系のものが用いられるが、これらに限定されるものではなく、その他の成分系のフラックスであってもよい。図1に示す電子部品搭載用基板1は両面実装用基板であり、導電パターン2及び3を形成した面とは反対側の面にも、他の電子部品をはんだ付けするための導電パターン9及び10が形成されている。
次に、はんだ付け用組成物7及び8の上にチップ状の電子部品4を載せ、所定温度(例えば、270℃)のリフロー炉に通炉して、はんだ付け用組成物7及び8を合金化させて合金はんだ11及び12を形成させ、図2に示すように、合金はんだ11及び12を介して電子部品4の端子電極5及び6をそれぞれ導電パターン2及び3にはんだ付けする。
例えば、はんだ付け用組成物として、第一金属成分がSn微粉末であり、第二金属成分がNi微粉末であり、Sn:Niの質量比が70:30である組成物を用い、270℃のリフロー炉に通炉すると、溶融したSn中にNiが拡散してほぼSn−30Niの合金が形成される。このようにして形成された合金の融点は約790℃である。従って、このはんだ合金は冷却後には、260〜320℃の範囲内の温度でリフローソルダリングを実施しても溶融することはない。
図1及び図2に示すようにして電子部品搭載用基板1の片面に電子部品4の端子電極5及び6をそれぞれ導電パターン2及び3にはんだ付けした後、電子部品搭載用基板1を裏返しにする。そして、図3に示すように、電子部品搭載用基板1の反対側の面に形成されている導電パターン9及び10のそれぞれの上で、チップ状の電子部品13の端子電極14及び15をはんだ付けする位置に、フラックスを含有するペースト状のはんだ付け用組成物(上記のはんだ付け用組成物7及び8と同一の組成物であっても、異なる組成物であってもよい)16及び17を塗布する。
次に、はんだ付け用組成物16及び17の上にチップ状の電子部品13を載せ、所定温度(例えば、270℃)のリフロー炉に通炉して、はんだ付け用組成物16及び17を合金化させて合金はんだ18及び19を形成させ、図4に示すように、合金はんだ18及び19を介して電子部品13の端子電極14及び15をそれぞれ導電パターン9及び10にはんだ付けする。リフロー炉に通炉しても上記の合金はんだ11及び12が溶融することはない。
以下に、実施例及び比較例に基づいて本発明を具体的に説明する。
実施例1
紙フェノール系樹脂基板又はアルミニウム基板を用いてプリント基板を作製した。また、第一金属成分がSn(融点232℃)微粉末であり、第二金属成分がSb(融点630.5℃)微粉末であり、Sn:Sbの質量比が50:50である(Sn−50Sb合金の融点は325℃である)はんだ粉80質量部と、ロジン50質量%、カルビトール35質量%、ハロゲン化水素酸アミン塩5質量%及びワックス10質量%からなるフラックス20質量部とを含有するはんだペーストを調製した。
上記のプリント基板上に0.25mm間隔で上記のはんだペーストを、各箇所でのペーストの塗布量が0.5mgとなるように塗布した。それらのはんだペースト上にC0603(縦0.6mm×横0.3mm×厚み0.1mm)の積層セラミックコンデンサの両端子部が来るようにして載せ、下記の第1表に示すリフロー温度のリフロー炉に滞留時間が10分となるように通炉してリフローソルダリングを実施した。リフロー温度320℃までは紙フェノール系樹脂基板で実施し、320℃を超えるリフロー温度ではアルミニウム基板で実施した。各リフロー温度毎に100個の試料を用いた。
リフローソルダリング後にはんだ間にブリッジが生じているものを不良とし、ブリッジの生じた試料数(ショート個数)を目視で調べた。また、固着強度については、チップ側面から押し、はんだが破壊される時点での押し圧力を測定して固着強度とした。なお、実用上必要な固着強度は10N以上である。それらの結果は第1表に示す通りであった。
更に、濡れ性接触角については、Sn微粉末50質量%とSb微粉末50質量%とからなる粉末状のはんだ付け用組成物から直径1mm、高さ1mmの円筒状の成形体を作製し、Cu板上に載せて第1表に示すリフロー温度のリフロー炉に滞留時間が10分となるように通炉し、得られた試料をはんだの中心点を通り、Cu板とは垂直な面でCu板と共に切断し、切断面を研磨し、SEMで観察して、JIS C 0050(1996)の「3.2接触角」で説明されている溶融はんだの接触角を測定した。それらの結果は第1表に示す通りであった。
Figure 2005167257
比較例1
実施例1で用いたはんだペーストの代わりに、市販のPb−10Sn(単一合金)(融点290℃)はんだペーストを用いた以外は、実施例1と同様にしてチップ間のショート個数を調べ、固着強度及び濡れ性接触角を測定した。それらの結果は第2表に示す通りであった。
Figure 2005167257
第2表のデータから明らかなように、市販のPb−10Snはんだペーストを用いた場合には、はんだの融点が290℃であるので、リフロー温度が300℃以下の場合には固着することがなく、リフロー温度が320℃以上の場合には固着強度が得られるが、濡れ性接触角が小さくなり、ショートが多発した。これに対して、第1表のデータから明らかなように、50Sn+50Sbのはんだ付け用組成物を用いる本発明のはんだ付け方法では、260〜320℃の好ましいリフロー温度において十分な強度を確保でき、ショートの発生を防止することができ、且つ濡れ性も好適であった。
実施例2
実施例1で用いたはんだペーストの代わりに、第一金属成分がSn−3.5Ag(融点221℃)微粉末であり、第二金属成分がAg(融点960.5℃)微粉末であり、Sn−3.5Ag:Agの質量比が24.9:75.1であり(Sn−76Ag合金の融点は480℃である)、実施例1で用いたフラックスを含有するはんだペーストを用い、第3表に示すリフロー温度を用いた以外は、実施例1と同様にしてチップ間のショート個数を調べ、固着強度及び濡れ性接触角を測定した。それらの結果は第3表に示す通りであった。
Figure 2005167257
比較例2
実施例2で用いたはんだペーストの代わりに、第一金属成分がSn−3.5Ag(融点221℃)微粉末であり、第二金属成分がAg(融点960℃)微粉末であり、Sn−3.5Ag:Agの質量比が72.5:27.5であり(Sn−30Ag合金の融点は221℃である)、実施例1で用いたフラックスを含有するはんだペーストを用いた以外は、実施例2と同様にしてチップ間のショート個数を調べ、固着強度及び濡れ性接触角を測定した。それらの結果は第4表に示す通りであった。
Figure 2005167257
第4表のデータから明らかなように、比較例2のはんだペーストを用いた場合に、リフロー温度が260〜300℃の場合にもショート不良が認められ、リフロー温度がそれよりも高くなるとショート個数が多くなっていた。これに対し、第3表のデータから明らかなように、本発明のはんだ付け方法では、測定した全温度域でショート不良は認められず、固着強度も十分であり、濡れ性も良好であった。
実施例3
実施例1で用いたはんだペーストの代わりに、第一金属成分がSn(融点232℃)微粉末であり、第二金属成分がNi(融点1453℃)微粉末であり、Sn:Niの質量比が70:30であり(Sn−30Ni合金の融点は790℃である)、実施例1で用いたフラックスを含有するはんだペーストを用い、第5表に示すリフロー温度を用いた以外は、実施例1と同様にしてチップ間のショート個数を調べ、固着強度及び濡れ性接触角を測定した。それらの結果は第5表に示す通りであった。
Figure 2005167257
比較例3
実施例3で用いたはんだペーストの代わりに、第一金属成分がSn(融点232℃)微粉末であり、第二金属成分がNi(融点1453℃)微粉末であり、Sn:Niの質量比が90:10であり(Sn−10Ni合金の融点は221℃である)、実施例1で用いたフラックスを含有するはんだペーストを用いた以外は、実施例3と同様にしてチップ間のショート個数を調べ、固着強度及び濡れ性接触角を測定した。それらの結果は第6表に示す通りであった。
Figure 2005167257
第6表のデータから明らかなように、比較例3のはんだペーストを用いた場合に、リフロー温度が260〜270℃の場合にもショート不良が認められ、リフロー温度がそれよりも高くなるとショート個数が多くなっていた。これに対し、第5表のデータから明らかなように、本発明のはんだ付け方法では、測定した全温度域でショート不良は認められず、固着強度も十分であり、濡れ性も良好であった。
実施例4
電子部品搭載用基板の両面に導電パターンを形成した。その片面の導電パターン上に実施例1で用いてはんだペーストを塗布し、そのはんだペースト上に電子部品を載せ、実施例1と同様にして270℃でリフローソルダリングを実施した。リフローソルダリング後の固着強度は24Nであった。
次いで、片面に電子部品をはんだ付けした電子部品搭載用基板を裏返しにし、反対側の面に形成された導電パターン上に実施例1で用いてはんだペーストを塗布し、そのはんだペースト上に電子部品を載せ、実施例1と同様にして下記の第7表に示すリフロー温度で2回目のリフローソルダリングを実施した。2回目のリフローソルダリング後に、最初のリフローソルダリングで形成されたはんだ付け部分の固着強度を測定した。その結果は第7表に示す通りであった。
Figure 2005167257
第7表のデータから明らかなように、本発明のはんだ付け方法によって形成したはんだは、その後に再度リフローソルダリング条件下に置いても、固着強度が変化する(低下する)ことはない。従って、本発明のはんだ付け方法は電子部品搭載用基板の両面に電子部品をはんだ付けするのに適している。
本発明の両面はんだ付け方法の第一段階を示す概略図である。 本発明の両面はんだ付け方法の図1に示す段階の次の段階を示す概略図である。 本発明の両面はんだ付け方法の図2に示す段階の次の段階を示す概略図である。 本発明の両面はんだ付け方法の図3に示す段階の次の段階を示す概略図である。
符号の説明
1 電子部品搭載用基板
2、3、9、10 導電パターン
4、13 電子部品
5、6、14、15 端子電極
7、8、16、17 はんだ付け用組成物
11、12、18、19 合金はんだ

Claims (14)

  1. 鉛を含まず、第一金属成分と第二金属成分とを含み、第一金属成分の融点は183〜260℃の範囲内であり、第二金属成分の種類及び第一金属成分と第二金属成分との相対量は、溶融状態の第一金属成分中に第二金属成分が拡散して融点が260〜1500℃の範囲内である合金を形成し得る種類及び相対量であるはんだ付け用組成物を用いてはんだ付けする方法であって、該第一金属成分を溶融させ、その溶融物中に該第二金属成分を拡散させて合金化した状態ではんだ付けすることを特徴とするはんだ付け方法。
  2. 第一金属成分がSn単独であるか、又はSn、Ag、Cu、In、Bi、Sb、Zn及びNiからなる群より選択された2種以上の金属元素からなる合金である請求項1記載のはんだ付け方法。
  3. 第一金属成分がSn単独、Sn−Ag系合金、Sn−Cu系合金、Sn−In系合金、Sn−Bi系合金、Sn−Sb系合金、Sn−Zn系合金、又はSn−Ni系合金である請求項2記載のはんだ付け方法。
  4. 第二金属成分が融点400℃以上のものである請求項1、2又は3記載のはんだ付け方法。
  5. 第二金属成分がAg、Cu、Sb、Zn及びNiからなる群より選択された金属元素又はそれらの合金である請求項4記載のはんだ付け方法。
  6. 第二金属成分の種類及び第一金属成分と第二金属成分との相対量が、溶融状態の第一金属成分中に第二金属成分が拡散して融点が325〜1000℃の範囲内である合金を形成し得る種類及び相対量である請求項1〜5の何れかに記載のはんだ付け方法。
  7. リフローソルダリング時の溶融状態において50°〜130°の範囲内の濡れ性接触角を示すはんだ付け用組成物を用いる請求項1〜6の何れかに記載のはんだ付け方法。
  8. 粉末状態のはんだ付け用組成物を用いる請求項1〜7の何れかに記載のはんだ付け方法。
  9. ペースト状態のはんだ付け用組成物を用いる請求項1〜7の何れかに記載のはんだ付け方法。
  10. 溶融状態の第一金属成分中に第二金属成分が拡散して形成される合金の組成が、Sn40〜55質量%とSb45〜60質量%とからなるSn−Sb系合金組成、Sn60〜74質量%とNi26〜40質量%とからなるSn−Ni系合金組成、Sn40〜60質量%とCu40〜60質量%とからなるSn−Cu系合金組成、又はSn15〜24.5質量%とAg75.5〜85質量%とからなるSn−Ag系合金組成である請求項1〜9の何れかに記載のはんだ付け方法。
  11. 電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成するはんだ付け方法において、少なくとも片面でのはんだ付けを請求項1〜10の何れかに記載のはんだ付け方法によって実施することを特徴とするはんだ付け方法。
  12. 電子部品搭載用基板の片面に請求項1〜10の何れかに記載のはんだ付け方法によって電子部品をはんだ付けし、その後、電子部品搭載用基板の反対側の面に請求項1〜10の何れかに記載のはんだ付け方法によって電子部品をはんだ付けして、電子部品搭載用基板とその両面にはんだ付けされた複数の電子部品とを含む電子回路装置を形成することを特徴とするはんだ付け方法。
  13. 電子部品搭載用基板の両面のそれぞれのはんだ付けに同一のはんだ付け用組成物を用いる請求項12記載のはんだ付け方法。
  14. 260〜320℃の範囲内の温度でリフローソルダリングを実施する請求項1〜13の何れかに記載のはんだ付け方法。

JP2004351199A 2000-12-25 2004-12-03 はんだ付け方法 Expired - Fee Related JP4081073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004351199A JP4081073B2 (ja) 2000-12-25 2004-12-03 はんだ付け方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000392663 2000-12-25
JP2004351199A JP4081073B2 (ja) 2000-12-25 2004-12-03 はんだ付け方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001280381A Division JP3763520B2 (ja) 2000-12-25 2001-09-14 はんだ付け用組成物

Publications (2)

Publication Number Publication Date
JP2005167257A true JP2005167257A (ja) 2005-06-23
JP4081073B2 JP4081073B2 (ja) 2008-04-23

Family

ID=34740914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004351199A Expired - Fee Related JP4081073B2 (ja) 2000-12-25 2004-12-03 はんだ付け方法

Country Status (1)

Country Link
JP (1) JP4081073B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005254254A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 無鉛はんだ、無鉛はんだの製造方法および電子部品
JP2007150051A (ja) * 2005-11-29 2007-06-14 Tokuyama Corp 基板上への半田パターン形成方法
JP2008135691A (ja) * 2006-10-30 2008-06-12 Denso Corp 配線板
JP2008218833A (ja) * 2007-03-06 2008-09-18 Citizen Electronics Co Ltd メタルコア基板の外部接続端子
US7436649B2 (en) 2005-05-23 2008-10-14 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing the same
US8283783B2 (en) 2007-11-20 2012-10-09 Toyota Jidosha Kabushiki Kaisha Solder material, method for manufacturing the same, joined body, method for manufacturing the same, power semiconductor module, and method for manufacturing the same
JP2015208765A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005254254A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 無鉛はんだ、無鉛はんだの製造方法および電子部品
US7436649B2 (en) 2005-05-23 2008-10-14 Murata Manufacturing Co., Ltd. Ceramic electronic component and method for manufacturing the same
JP2007150051A (ja) * 2005-11-29 2007-06-14 Tokuyama Corp 基板上への半田パターン形成方法
JP2008135691A (ja) * 2006-10-30 2008-06-12 Denso Corp 配線板
JP2008218833A (ja) * 2007-03-06 2008-09-18 Citizen Electronics Co Ltd メタルコア基板の外部接続端子
US8283783B2 (en) 2007-11-20 2012-10-09 Toyota Jidosha Kabushiki Kaisha Solder material, method for manufacturing the same, joined body, method for manufacturing the same, power semiconductor module, and method for manufacturing the same
JP2015208765A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法

Also Published As

Publication number Publication date
JP4081073B2 (ja) 2008-04-23

Similar Documents

Publication Publication Date Title
KR101233926B1 (ko) 솔더 페이스트
JP3763520B2 (ja) はんだ付け用組成物
JP5045673B2 (ja) 機能部品用リッドとその製造方法
CN100491053C (zh) 焊膏以及印刷电路板
DK2147740T3 (en) Lead-free solder paste
US5415944A (en) Solder clad substrate
CN102596487B (zh) 无铅焊料合金、接合用构件及其制造方法、以及电子部件
TW200538226A (en) Solder paste
US20030178476A1 (en) Solder paste, electronic -component assembly and soldering method
JP2002001573A (ja) 無鉛クリームはんだ、およびそれを使用した接着方法
JP2002224880A (ja) はんだペースト、および電子装置
JP2003311469A (ja) ソルダペースト、電子部品およびステップ・ソルダリング方法
JP4081073B2 (ja) はんだ付け方法
JPWO2005089999A1 (ja) 鉛フリーはんだボール
JP2005021958A (ja) 鉛フリーソルダペースト
JPH09277082A (ja) ソルダペースト
EP1180411A1 (en) Lead-free paste for reflow soldering
JP3864172B2 (ja) はんだ付け用組成物
JP2002185130A (ja) 電子回路装置及び電子部品
JP3654161B2 (ja) ソルダペーストとはんだ付け方法
KR20110026666A (ko) 솔더 페이스트, 이를 사용하여 형성된 솔더링 접합부, 및 상기 솔더링 접합부를 갖는 인쇄 회로 기판
JP3877300B2 (ja) 中温はんだ付け用組成物及びはんだ付け方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2005297011A (ja) ソルダーペーストおよび半田付け物品
JP2018144076A (ja) はんだバンプ製造用金属粉末、はんだバンプ製造用ペーストおよびはんだバンプの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071107

A521 Written amendment

Effective date: 20071219

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080130

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080207

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120215

LAPS Cancellation because of no payment of annual fees