CN116316047A - 一种高可靠性半导体封装结构及其制备方法 - Google Patents
一种高可靠性半导体封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116316047A CN116316047A CN202310553996.8A CN202310553996A CN116316047A CN 116316047 A CN116316047 A CN 116316047A CN 202310553996 A CN202310553996 A CN 202310553996A CN 116316047 A CN116316047 A CN 116316047A
- Authority
- CN
- China
- Prior art keywords
- welding
- layer
- alloy blocks
- solder
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 238000003466 welding Methods 0.000 claims abstract description 321
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 202
- 239000000956 alloy Substances 0.000 claims abstract description 202
- 229910000679 solder Inorganic materials 0.000 claims description 106
- 239000000463 material Substances 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 36
- 230000008018 melting Effects 0.000 claims description 28
- 238000002844 melting Methods 0.000 claims description 28
- 230000008020 evaporation Effects 0.000 claims description 11
- 238000001704 evaporation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000008901 benefit Effects 0.000 abstract description 4
- 238000005476 soldering Methods 0.000 description 51
- 230000004888 barrier function Effects 0.000 description 20
- 229910052738 indium Inorganic materials 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 10
- 239000011295 pitch Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010008 shearing Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种高可靠性半导体封装结构及其制备方法，高可靠性半导体封装结构包括：热沉；位于所述热沉上的半导体激光器芯片；连接所述热沉和所述半导体激光器芯片的焊接结构，所述焊接结构包括主焊接层和若干合金块，所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。所述高可靠性半导体封装结构兼顾缓解封装应力、可靠性高和寿命长。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种高可靠性半导体封装结构及其制备方法。
背景技术
高功率激光巴条芯片是多个单发光点并联组成，其特点是功率高（超过100W），需要采用高热导的热沉材料进行封装，一般热沉采用纯铜材料。高功率巴条芯片一般采用回流焊的方式，通过焊料与热沉焊接在一起，形成半导体封装结构。
然而，现有的半导体封装结构无法兼顾缓解封装应力、可靠性高和寿命长。
发明内容
因此，本发明要解决的技术问题在于解决现有技术中无法兼顾缓解封装应力、可靠性高和寿命长的问题，从而提供一种高可靠性半导体封装结构及其制备方法。
本发明提供一种高可靠性半导体封装结构，包括：热沉；位于所述热沉上的半导体激光器芯片；连接所述热沉和所述半导体激光器芯片的焊接结构，所述焊接结构包括主焊接层和若干合金块，所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。
可选的，所述合金块的平均宽度为0.1微米-3微米。
可选的，所述若干合金块的总体积占据所述焊接结构的体积的10%~60%。
可选的，所述若干合金块的总体积占据所述焊接结构的体积的40%~60%。
可选的，所述主焊接层的材料为In；所述合金块的材料包括AuIn和/或AuIn2。
可选的，所述半导体激光器芯片为边发射半导体激光器芯片；在平行于半导体激光器芯片的出光方向上分布有多个合金块，在平行于半导体激光器芯片的慢轴方向上分布有多个合金块。
可选的，在出光方向上相邻的合金块之间的间距为0.1微米-10微米，在慢轴方向上相邻的合金块之间的间距为0.1微米-10微米。
可选的，在焊接结构的厚度方向上分布有多个合金块。
可选的，在焊接结构的厚度方向上相邻的合金块之间的间距为0.1微米-3微米。
本发明还提供一种高可靠性半导体封装结构的制备方法，包括：提供热沉和半导体激光器芯片，所述热沉的一侧表面设置有热沉焊接层，所述半导体激光器芯片的正面设置有电极焊接层；在所述热沉焊接层背离热沉的一侧表面形成初始焊接结构，所述初始焊接结构包括若干层第一焊接膜和位于相邻层的第一焊接膜之间的第二焊接膜；将所述半导体激光器芯片放置在所述初始焊接结构背离所述热沉的一侧上，所述电极焊接层和所述初始焊接结构接触；进行焊接加热处理，使得初始焊接结构、电极焊接层和热沉焊接层形成焊接结构，所述焊接结构包括主焊接层和若干合金块，主焊接层的材料和所述第一焊接膜的材料一致，部分合金块由第二焊接膜的材料与所述第一焊接膜的部分材料熔融形成，部分合金块由电极焊接层的材料与所述第一焊接膜的部分材料熔融形成，部分合金块由热沉焊接层的材料与所述第一焊接膜的部分材料熔融形成；所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。
可选的，每层第一焊接膜为整面结构；每层第二焊接膜为整面结构；或者；每层第二焊接膜包括若干个间隔的第二子焊接块；或者，每层第二焊接膜包括沿着第一方向延伸且沿第二方向排列的若干第一焊接条、以及沿第二方向延伸且沿第一方向排列的若干第二焊接条，第一焊接条和第二焊接条交叉设置，第一方向和第二方向不同。
可选的，任意一层第二焊接膜的厚度为任意一层第一焊接膜的厚度的2%~45%。
可选的，每层的所述第二焊接膜的厚度为5纳米至50纳米；每层的第一焊接膜的厚度为0.1微米至2微米。
可选的，所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比为6%~55%。
可选的，形成所述第一焊接膜的工艺包括蒸镀工艺；形成所述第二焊接膜的工艺包括蒸镀工艺。
本发明的技术方案具有以下有益效果：
本发明技术方案中的高可靠性半导体封装结构，主焊接层的硬度小于所述合金块的硬度。所述主焊接层的硬度较小，这样主焊接层延展性、抗疲劳性好，各合金块周围的主焊接层连接在一起，所述主焊接层用于较好的缓冲热沉和半导体激光器芯片之间的应力，即使热沉和半导体激光器芯片之间的热膨胀系数差异较大，也能较好的降低封装降温过程中热沉和半导体激光器芯片因热胀冷缩形变量差异带来的封装应力。所述合金块的硬度较大，合金块有效的减小主焊接层的蠕变，有效的增加热沉和半导体激光器芯片之间的切向剪切力，这样使得半导体封装结构的可靠性高和寿命长。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的高可靠性半导体封装结构的结构示意图；
图2至图6为本发明一实施例提供的高可靠性半导体封装结构的制备过程的结构示意图；
图7至图10为本发明另一实施例提供的高可靠性半导体封装结构的制备过程的结构示意图；
图11至图14为本发明另一实施例提供的高可靠性半导体封装结构的制备过程的结构示意图。
具体实施方式
经研究发现，半导体巴条芯片封装所使用的焊料，根据其特性分两类，一种是硬性焊料，一种是软性焊料。硬性焊料一般是金锡（AuSn）合金，它具有剪切结合力高、可靠性高的优点，但仅适用于热膨胀系数差异很小的材料间焊接；若热沉和半导体巴条芯片的膨胀系数差异大，采用硬性焊料会导致巨大封装应力，影响性能甚至造成芯片断裂。软性焊料，如铟（In）焊料，具有良好的延展性、抗疲劳性，可用于热膨胀系数差异大的热沉和半导体巴条芯片间的焊接，其缺点是铟易氧化、易蠕变、剪切结合力低于AuSn焊料，故可靠性和寿命远低于AuSn焊料。当半导体巴条芯片与热沉的热膨胀系数不同时，从焊料凝固点降温到常温时，半导体巴条芯片与热沉自身的热胀冷缩形变量不同，从而产生封装应力。若是采用硬焊料，硬焊料对两者形变量的差异无法做到缓冲，封装应力会很大。若是采用软焊料，可以有效的缓冲两者的形变量差异，封装应力会小。高功率半导体巴条芯片材料主要为砷化镓，热膨胀系数为6.86×10-6/K；热沉为铜材料，热膨胀系数16.7×10-6/K，热导率401 W/m*K，铜相对是一种成熟的高热导热沉材料。对于铜热沉与半导体巴条芯片的封装过程，一种方法是在热沉上通过蒸发的方式预制一层铟焊料，厚度5微米-10微米，然后将半导体巴条芯片通过夹具压在铟焊料上，与焊料In接触，放置于真空回流焊设备中。在焊接过程中，铜热沉表面镀有Au层，半导体巴条芯片表面一般为镀Ti层、Pt层和Au层，巴条、铟焊料和热沉三者紧密贴合在一起，通过160℃(铟的熔点)以上的高温将三者焊接在一起。在高温焊接中，Au层和焊料In形成合金层，合金层的材料为AuIn和/或AuIn2两种合金。
在以上焊接完成后，半导体巴条芯片表面与铟焊料、热沉表面与铟焊料之间形成合金层，两个合金层之间仍然有剩余（3微米-4微米）的铟焊料。铟焊料仍然是呈现软焊料特性，可以缓冲热沉和半导体巴条芯片之间的膨胀系数差异；但缺陷是铟焊料易氧化、剪切强度不高的特性，无法提高封装器件的可靠性和寿命。
在此基础上，本发明提供一种高可靠性半导体封装结构，包括：热沉；位于所述热沉上的半导体激光器芯片；连接所述热沉和所述半导体激光器芯片的焊接结构，所述焊接结构包括主焊接层和若干合金块，所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。高可靠性半导体封装结构兼顾缓解封装应力、可靠性高和寿命长。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种高可靠性半导体封装结构，参考图1，包括：
热沉30；
位于所述热沉30上的半导体激光器芯片20；
连接所述热沉30和所述半导体激光器芯片20的焊接结构40a，所述焊接结构40a包括主焊接层401a和若干合金块401b，所述主焊接层401a包围合金块401b，各合金块401b周围的主焊接层401a连接在一起，所述主焊接层401a的硬度小于所述合金块401b的硬度。
本实施例中，主焊接层401a的硬度小于所述合金块401b的硬度。所述主焊接层401a的硬度较小，这样主焊接层401a延展性、抗疲劳性好，各合金块401b周围的主焊接层401a连接在一起，所述主焊接层401a用于较好的缓冲热沉30和半导体激光器芯片之间的应力，即使热沉30和半导体激光器芯片之间的热膨胀系数差异较大，也能较好的降低热沉30和半导体激光器芯片20因热胀冷缩形变量差异带来的封装应力。所述合金块401b的硬度较大，合金块401b有效的减小主焊接层401a的蠕变，有效的增加热沉和半导体激光器芯片的切向剪切力，这样使得半导体封装结构的可靠性高和寿命长。
在一个实施例中，所述主焊接层401a的材料为In；所述合金块401b的材料包括AuIn和/或AuIn2。
在一个实施例中，所述合金块401b的平均宽度为0.1微米-3微米，例如0.1微米、0.2微米、0.5微米、0.8微米、1微米、1.5微米、2微米或者3微米。
当所述合金块401b的形状为圆形时，合金块401b的平均宽度指的就是圆形的直径。当所述合金块401b的形状为长方体或正方体时，合金块401b的平均宽度指的就是长方体或正方体的对角线长度；当合金块401b的形状为不规则时，合金块401b的平均宽度为合金块的外接圆的直径。
在一个实施例中，所述若干合金块401b的总体积占据所述焊接结构40a的体积的10%~60%。若所述若干合金块401b的总体积占据所述焊接结构40a的体积的比值过小，则对主焊接层的蠕变性抑制不足，增加热沉和芯片的切向剪切力的程度较小；若所述若干合金块401b的总体积占据所述焊接结构40a的体积的比值过大，则合金块过多，硬度过高，焊接结构对封装应力的缓冲作用提高的程度减弱。
在一个优选的实施例中，所述若干合金块401b的总体积占据所述焊接结构40a的体积的40%~60%，例如40%、45%、50%、55%或60%。
在一个实施例中，在沿着第一方向分布有多个合金块401b，在沿着第二方向分布有多个合金块401b，第一方向和第二方向垂直，且第一方向平行于热沉和半导体激光器芯片20相对的表面，第二方向平行于热沉和半导体激光器芯片20相对的表面。
在一个实施例中，当所述半导体激光器芯片为边发射半导体激光器芯片时，在平行于半导体激光器芯片20的出光方向上分布有多个合金块401b，在平行于半导体激光器芯片20的慢轴方向上分布有多个合金块401b。当所述半导体激光器芯片为边发射半导体激光器芯片时，半导体激光器芯片20的慢轴方向指的是平行于热沉和半导体激光器芯片20相对的表面且与半导体激光器芯片20的出光方向垂直。
在一个实施例中，所述半导体激光器芯片为边发射半导体激光器芯片，在出光方向上相邻的合金块401b之间的间距为0.1微米~10微米，例如0.1微米、0.5微米、0.8微米、1微米、1.5微米、2微米、3微米、5微米、8微米或10微米，在慢轴方向上相邻的合金块401b之间的间距为0.1微米~10微米，例如0.1微米、0.5微米、0.8微米、1微米、1.5微米、2微米、3微米、5微米、8微米或10微米。
在一个实施例中，在焊接结构40a的厚度方向上分布有多个合金块401b。在一个实施例中，在焊接结构40a的厚度方向上相邻的合金块401b之间的间距为0.1微米~3微米，例如0.1微米、0.5微米、0.8微米、1微米、1.5微米、2微米或3微米。
保证合适的合金块体积占比时，合金块间距越小、体积越小，即越密集、均匀，将越能增加热沉和芯片之间的切向剪切力。
所述半导体激光器芯片20包括：阻挡层2202和降阻层2203。
本发明另一实施例还提供一种高可靠性半导体封装结构的制备方法，包括：提供热沉和半导体激光器芯片，所述热沉的一侧表面设置有热沉焊接层，所述半导体激光器芯片的正面设置有电极焊接层；在所述热沉焊接层背离热沉的一侧表面形成初始焊接结构，所述初始焊接结构包括若干层第一焊接膜和位于相邻层的第一焊接膜之间的第二焊接膜；将所述半导体激光器芯片放置在所述初始焊接结构背离所述热沉的一侧上，所述电极焊接层和所述初始焊接结构接触；进行焊接加热处理，使得初始焊接结构、电极焊接层和热沉焊接层形成焊接结构，所述焊接结构包括主焊接层和若干合金块，主焊接层的材料和所述第一焊接膜的材料一致，部分合金块由第二焊接膜的材料与所述第一焊接膜的部分材料熔融形成，部分合金块由电极焊接层的材料与所述第一焊接膜的部分材料熔融形成，部分合金块由热沉焊接层的材料与所述第一焊接膜的部分材料熔融形成；所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。
下面结合图2至图6具体介绍本实施例的制备过程。
参考图2，提供半导体激光器芯片20，所述半导体激光器芯片的正面设置有电极焊接层2206。
所述半导体激光器芯片20可以呈若干个发光点的阵列排布，若干个发光点的阵列排布的半导体激光器芯片构成巴条。
所述半导体激光器芯片20包括：半导体衬底层200；位于所述半导体衬底层200一侧的有源层210；位于所述有源层210背离所述半导体衬底层200一侧的第一电极层220。
在一个实施例中，所述半导体激光器芯片为边发射半导体激光器芯片，所述半导体激光器芯片20还包括：位于所述半导体衬底层200和有源层210之间的下限制层230；位于所述下限制层230和有源层210之间的下波导层240；位于所述有源层210和第一电极层220之间的上波导层250；位于所述上波导层250和所述第一电极层220之间的上限制层260；进一步，所述半导体激光器芯片20还包括：位于所述上限制层260和所述第一电极层220之间的接触层270。
在另一个实施例中，所述半导体激光器芯片是垂直腔面发射半导体激光器芯片，所述半导体激光器芯片还包括：位于半导体衬底层和有源层之间的第一布拉格反射镜；位于有源层和第一电极层之间的第二布拉格反射镜。
所述第一电极层220的结构在图2中描述，第一电极层220包括：电极焊接层2206，电极焊接层2206用于和后续的初始焊接结构进行焊接。所述第一电极层220还包括：位于电极焊接层2206和有源层210之间的阻挡层2202；位于阻挡层2202和有源层210之间的降阻层2203。所述降阻层2203用于降低阻挡层2202和半导体激光器芯片20中的半导体膜层之间的肖特基势垒。所述阻挡层2202用于阻挡电极焊接层2206中的原子扩散。形成所述阻挡层2202的工艺包括溅射工艺。形成所述降阻层2203的工艺包括溅射工艺。电极焊接层2206的材料包括金，阻挡层2202的材料包括Pt，降阻层2203的材料包括Ti。
在另一个实施例中，第一电极层包括：电极焊接层；主电极层，位于电极焊接层和有源层之间；位于主电极层和有源层之间的第一阻挡层；位于第一阻挡层和有源层之间的降阻层；位于电极焊接层和主电极层之间的第二阻挡层。主电极层的材料包括金。所述主电极层和电极焊接层的材料相同，例如均为金。第一阻挡层的材料包括Pt。降阻层的材料包括Ti。第二阻挡层的材料包括Pt。形成所述主电极层的工艺包括电镀工艺。所述主电极层的致密度较大。形成所述第一阻挡层的工艺包括溅射工艺。形成所述第二阻挡层的工艺包括溅射工艺。形成所述电极焊接层的工艺包括溅射工艺。
参考图3，提供热沉30，所述热沉30的一侧表面设置有热沉焊接层303。
在一个实施例中，所述热沉30和热沉焊接层303之间还设置有第三阻挡层302。第三阻挡层302的材料包括镍，热沉焊接层303的材料包括金。在其他实施例中，可以不设置第三阻挡层302。
所述第三阻挡层302能提高热沉焊接层303和所述热沉30之间的结合力，且阻挡热沉30的材料向热沉焊接层303扩散。
所述热沉30的材料包括铜。
第三阻挡层302和热沉焊接层303均为整面结构。
参考图4，在热沉焊接层303背离所述热沉30的一侧表面形成初始焊接结构40，所述初始焊接结构40包括若干层第一焊接膜401和位于相邻层的第一焊接膜401之间的第二焊接膜402。
形成所述第一焊接膜401的工艺包括蒸镀工艺；形成所述第二焊接膜402的工艺包括蒸镀工艺。
初始焊接结构40中靠近热沉焊接层303的第一焊接膜401与热沉焊接层303接触。
第一焊接膜401的材料硬度小于第二焊接膜402的材料硬度。
在一个实施例中，第一焊接膜401的材料包括In，第二焊接膜402的材料包括Au。
第二焊接膜402的层数可以为一层或者多层。
在一个实施例中，参考图4，每层的第一焊接膜401为整面结构，每层第二焊接膜402为整面结构。
在一个实施例中，任意一层第二焊接膜402的厚度为任意一层第一焊接膜401的厚度的2%~45%，例如2%、5%、10%、15%、20%、25%、30%、35%、40%或45%。若任意一层第二焊接膜402的厚度大于任意一层第一焊接膜401的厚度的45%，则焊接结构的整体硬度大，对应力的缓冲作用差；若任意一层第二焊接膜402的厚度小于任意一层第一焊接膜401的厚度的2%，则焊接结构对主焊料层蠕变性的抑制作用降低。
在一个实施例中，每层的所述第二焊接膜402的厚度为5纳米至50纳米，例如5纳米、10纳米、15纳米、10纳米、25纳米、30纳米、35纳米、40纳米、45纳米、或50纳米；每层的第一焊接膜401的厚度为0.1微米至2微米，例如0.1微米、0.3微米、0.5微米、0.8微米、1微米、1.2微米、1.5微米、1.8微米或2微米。
在一个实施例中，所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比为6%~55%，例如6%、10%、15%、20%、25%、30%、35%、40%、45%、50%或55%。若所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比大于55%，则焊接结构的整体硬度大，对应力的缓冲作用差；若所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比小于6%，则焊接结构对主焊料层蠕变性的抑制作用降低。
若第二焊接膜为一层时，所述第二焊接膜的总重量指的是该层的第二焊接膜的总重量，若第二焊接膜为多层时，第二焊接膜的总重量指的是所有层的第二焊接膜的总重量。
在一个优选的实施例中，所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比为22%~55%。
参考图5，将所述半导体激光器芯片20放置在所述初始焊接结构40背离所述热沉30的一侧，所述电极焊接层2206和所述初始焊接结构40接触。
将所述半导体激光器芯片20放置在所述初始焊接结构40背离所述热沉30的一侧的步骤中，电极焊接层2206与初始焊接结构40接触，电极焊接层2206与初始焊接结构40中顶层的第一焊接膜401接触。
参考图6，进行焊接加热处理，使得初始焊接结构40、电极焊接层2206和热沉焊接层303形成焊接结构40a，所述焊接结构40a包括主焊接层401a和若干合金块401b，主焊接层401a的材料和所述第一焊接膜401的材料一致，部分合金块401b由第二焊接膜402的材料与所述第一焊接膜401的部分材料熔融形成，部分合金块401b由电极焊接层2206的材料与所述第一焊接膜401的部分材料熔融形成，部分合金块401b由热沉焊接层303的材料与所述第一焊接膜401的部分材料熔融形成；所述主焊接层401a包围合金块401b，各合金块401b周围的主焊接层401a连接在一起，所述主焊接层401a的硬度小于所述合金块401b的硬度。
若干合金块401b间隔设置，由第二焊接膜402的材料与所述第一焊接膜401的部分材料熔融形成的合金块401b被第一焊接膜401完全包裹，由电极焊接层2206的材料与所述第一焊接膜401的部分材料熔融形成的合金块401b被第一焊接膜401部分包围，由热沉焊接层303的材料与所述第一焊接膜401的部分材料熔融形成的合金块401b被第一焊接膜401部分包围。
在一个实施例中，所述合金块401b的平均宽度为0.1微米-3微米。
在一个实施例中，所述若干合金块401b的总体积占据所述焊接结构40a的体积的10%~60%。
在一个实施例中，所述若干合金块401b的总体积占据所述焊接结构40a的体积的40%~60%。
在一个实施例中，所述主焊接层401a的材料为In；所述合金块401b的材料包括AuIn和/或AuIn2。
所述合金块401b的数量为一个或若干个。
在一个实施例中，在沿着第一方向分布有多个合金块401b，在沿着第二方向分布有多个合金块401b，第一方向和第二方向垂直，且第一方向平行于热沉和半导体激光器芯片20相对的表面，第二方向平行于热沉和半导体激光器芯片20相对的表面。
在一个实施例中，当所述半导体激光器芯片为边发射半导体激光器芯片时，在平行于半导体激光器芯片的出光方向上分布有多个合金块401b，在平行于半导体激光器芯片的慢轴方向上分布有多个合金块401b。在一个实施例中，当所述半导体激光器芯片为边发射半导体激光器芯片时，在平行于半导体激光器芯片的出光方向上相邻的合金块之间的间距为0.1微米-10微米，在慢轴方向上相邻的合金块之间的间距为0.1微米-10微米。
在一个实施例中，在焊接结构40a的厚度方向上分布有多个合金块401b，在焊接结构的厚度方向上相邻的合金块之间的间距为0.1微米-3微米。
在另一个实施例中，在沿着第一方向分布有多个合金块401b，在沿着第二方向分布有多个合金块401b，在焊接结构的厚度方向上分布一层合金块401b。当所述半导体激光器芯片为边发射半导体激光器芯片时，在平行于半导体激光器芯片的出光方向上分布有多个合金块401b，在平行于半导体激光器芯片的慢轴方向上分布有多个合金块401b，在焊接结构的厚度方向上分布一层合金块401b。
下面结构图7至图9具体介绍另一实施例的制备过程。
参考图7和图8，图7为在图3基础上的示意图，图8为第二焊接膜502的俯视图，在所述热沉焊接层303背离热沉30的一侧表面形成初始焊接结构50，所述初始焊接结构50包括若干层第一焊接膜501和位于相邻层的第一焊接膜501之间的第二焊接膜502。
所述第一焊接膜501为整面结构，所述第二焊接膜502为非整面结构。每层第二焊接膜502包括若干个间隔的第二子焊接块5021，任意一层的第二焊接膜502中的若干个间隔的第二子焊接块5021在一个实施例中呈阵列排布。
在一个实施例中，任意层的第二焊接膜502中，相邻的第二子焊接块5021之间的间距相等。这样后续焊接之后形成的合金块的分布均匀，好处在于，合金块间距越均匀，将越能增加热沉和半导体激光器芯片之间整体的切向剪切力。
在另一个实施例中，任意层的第二焊接膜中，相邻的第二子焊接块5021之间的间距可以是部分不相等，或者全部不相等。
在一个实施例中，任意层的第二焊接膜502中，相邻的第二子焊接块5021之间的间距为0.1微米-10微米。任意层的第二焊接膜502中，相邻的第二子焊接块5021之间的间距过大，则对蠕变性抑制作用较差。
所述第二焊接膜502层数的设置可以为一层或多层。
当所述第二焊接膜502的层数为多层时，在一个实施例中，对于相邻的第二焊接膜502，一层第二焊接膜502中相邻的第二子焊接块5021之间的间距和另一层的第二焊接膜502中相邻的第二子焊接块5021之间的间距相同。在另一个实施例中，对于相邻的第二焊接膜，一层第二焊接膜中相邻的第二子焊接块之间的间距和另一层的第二焊接膜中相邻的第二子焊接块之间的间距可以部分不相同或全部不相同。
形成所述第一焊接膜501的工艺包括蒸镀工艺；形成所述第二焊接膜502的工艺包括蒸镀工艺。
在一个实施例中，第一焊接膜501的材料包括In，第二焊接膜502的材料包括Au。
第一焊接膜501的材料硬度小于第二焊接膜502的材料硬度。
在一个实施例中，所述第二焊接膜502的总重量与所述若干第一焊接膜501的总重量之比为6%~55%。在一个优选的实施例中，所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比为22%~55%。
在一个实施例中，任意一层第二焊接膜502的厚度为任意一层第一焊接膜501的厚度的2%~45%。
每层的所述第二焊接膜502的厚度为5纳米至50纳米，每层的第一焊接膜401的厚度为0.1微米至2微米。
参考图9，将所述半导体激光器芯片20放置在所述初始焊接结构50背离所述热沉30的一侧，所述电极焊接层2206和所述初始焊接结构50接触。
将所述半导体激光器芯片20放置在所述初始焊接结构50背离所述热沉30的一侧的步骤中，电极焊接层2206与初始焊接结构50接触，电极焊接层2206与初始焊接结构50中顶层的第一焊接膜501接触。
参考图10，进行焊接加热处理，使得初始焊接结构50、电极焊接层2206和热沉焊接层303形成焊接结构50a，所述焊接结构50a包括主焊接层501a和若干合金块501b，主焊接层501a的材料和所述第一焊接膜501的材料一致，部分合金块501b由第二焊接膜502的材料与所述第一焊接膜501的部分材料熔融形成，部分合金块501b由电极焊接层2206的材料与所述第一焊接膜501的部分材料熔融形成，部分合金块501b由热沉焊接层303的材料与所述第一焊接膜501的部分材料熔融形成；所述主焊接层501a包围合金块501b，各合金块501b周围的主焊接层501a连接在一起，所述主焊接层501a的硬度小于所述合金块501b的硬度。
若干合金块501b间隔设置，由第二焊接膜502的材料与所述第一焊接膜501的部分材料熔融形成的合金块501b被第一焊接膜501完全包裹，由电极焊接层2206的材料与所述第一焊接膜501的部分材料熔融形成的合金块501b被第一焊接膜501部分包围，由热沉焊接层303的材料与所述第一焊接膜501的部分材料熔融形成的合金块501b被第一焊接膜501部分包围。
合金块501b的尺寸、材料、间距描述参照合金块401b的描述。
主焊接层501a的描述参照主焊接层401a的描述。
合金块501b的分布均匀度大于合金块401b的分布均匀度。
本发明另一实施例提供一种高可靠性半导体封装结构，参考图10，包括：
热沉30；
位于所述热沉30上的半导体激光器芯片20；
连接所述热沉30和所述半导体激光器芯片20的焊接结构50a，所述焊接结构50a包括主焊接层501a和若干合金块501b，所述主焊接层501a包围合金块501b，各合金块501b周围的主焊接层501a连接在一起，所述主焊接层501a的硬度小于所述合金块501b的硬度。
在一个实施例中，所述主焊接层501a的材料为In；所述合金块501b的材料包括AuIn和/或AuIn2。
在一个实施例中，所述合金块501b的平均宽度为0.1微米-3微米。
在一个实施例中，所述若干合金块501b的总体积占据所述焊接结构50a的体积的10%~60%。若所述若干合金块501b的总体积占据所述焊接结构50a的体积的比值过小，则对主焊接层的蠕变性抑制不足，增加热沉和半导体激光器芯片的切向剪切力的程度较小；若所述若干合金块501b的总体积占据所述焊接结构50a的体积的比值过大，则合金块过多，硬度过高，焊接结构对封装应力的缓冲作用提高的程度减弱。
在一个优选的实施例中，所述若干合金块501b的总体积占据所述焊接结构50a的体积的40%~60%。
在一个实施例中，在沿着第一方向分布有多个合金块501b，在沿着第二方向分布有多个合金块501b，第一方向和第二方向垂直，且第一方向平行于热沉和半导体激光器芯片20相对的表面，第二方向平行于热沉和半导体激光器芯片20相对的表面。
在一个实施例中，当所述半导体激光器芯片为边发射半导体激光器芯片时，在平行于半导体激光器芯片20的出光方向上分布有多个合金块501b，在平行于半导体激光器芯片20的慢轴方向上分布有多个合金块501b。
在一个实施例中，在焊接结构50a的厚度方向上分布有多个合金块501b。在其他实施例中，在焊接结构50a的厚度方向上分布有一层合金块501b。
在一个实施例中，在出光方向上相邻的合金块501b之间的间距为0.1微米-10微米，在慢轴方向上相邻的合金块501b之间的间距为0.1微米-10微米，在焊接结构50a的厚度方向上相邻的合金块501b之间的间距为0.1微米-3微米。
关于本实施例与前一实施例中结构相同的部分，不再相述。
下面结构图11至图14具体介绍另一实施例的制备过程。
参考图11和图12，图11为在图3基础上的示意图，图12为第二焊接膜602的俯视图，在热沉焊接层303背离所述热沉30的一侧表面形成初始焊接结构60，所述初始焊接结构60包括若干层第一焊接膜601和位于相邻层的第一焊接膜601之间的第二焊接膜602。
形成所述第一焊接膜601的工艺包括蒸镀工艺；形成所述第二焊接膜602的工艺包括蒸镀工艺。
所述第一焊接膜601为整面结构，所述第二焊接膜602为非整面结构。每层第二焊接膜602包括沿着第一方向延伸且沿第二方向排列的若干第一焊接条6021、以及沿第二方向延伸且沿第一方向排列的若干第二焊接条6022，第一焊接条6021和第二焊接条6022交叉设置，第一方向和第二方向不同。在一个实施例中，第一方向和第二方向垂直。
在一个实施例中，任意层的第二焊接膜602中，相邻的第一焊接条6021之间的间距相等，相邻的第二焊接条6022之间的间距相等，这样后续焊接之后形成的合金块的分布均匀，合金块间距越均匀，将越能增加热沉和半导体激光器芯片之间整体的切向剪切力。在另一个实施例中，任意层的第二焊接膜602中，相邻的第一焊接条6021之间的间距可以是部分不相等，或者全部不相等，相邻的第二焊接条6022之间的间距可以是部分不相等，或者全部不相等。
在一个实施例中，任意层的第二焊接膜602中，相邻的第一焊接条6021之间的间距为0.1微米-10微米，相邻的第二焊接条6022之间的间距为0.1微米-10微米。
若任意层的第二焊接膜602中，相邻的第一焊接条6021之间的间距过大，相邻的第二焊接条6022之间的间距过大，则对蠕变性抑制作用较差。
所述第二焊接膜602层数的设置可以为一层或多层。
当所述第二焊接膜602的层数为多层时，在一个实施例中，对于相邻的第二焊接膜602，一层第二焊接膜602中相邻的第一焊接条6021之间的间距和另一层的第二焊接膜602中相邻的第一焊接条6021之间的间距相同，一层第二焊接膜602中相邻的第二焊接条6022之间的间距和另一层的第二焊接膜602中相邻的第二焊接条6022之间的间距相同。
当所述第二焊接膜602的层数为多层时，在另一个实施例中，对于相邻的第二焊接膜602，一层第二焊接膜602中相邻的第二焊接条6022之间的间距和另一层的第二焊接膜602中相邻的第二焊接条6022之间的间距可以部分不相同或全部不相同，一层第二焊接膜602中相邻的第一焊接条6021之间的间距和另一层的第二焊接膜602中相邻的第一焊接条6021之间的间距可以部分不相同或全部不相同。
在一个实施例中，第一焊接膜601的材料包括In，第二焊接膜602的材料包括Au。
第一焊接膜601的材料硬度小于第二焊接膜602的材料硬度。
在一个实施例中，所述第二焊接膜602的总重量与所述若干第一焊接膜601的总重量之比为6%~55%。在一个优选的实施例中，所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比为22%~55%。
在一个实施例中，任意一层第二焊接膜602的厚度为任意一层第一焊接膜601的厚度的2%~45%。
每层的所述第二焊接膜602的厚度为5纳米至50纳米，每层的第一焊接膜601的厚度为0.1微米至2微米。
参考图13，将所述半导体激光器芯片20放置在所述初始焊接结构60背离所述热沉30的一侧，所述电极焊接层2206和所述初始焊接结构60接触。
参考图14，进行焊接加热处理，使得初始焊接结构60、电极焊接层2206和热沉焊接层303形成焊接结构60a，所述焊接结构60a包括主焊接层601a和若干合金块601b，主焊接层601a的材料和所述第一焊接膜601的材料一致，部分合金块601b由第二焊接膜602的材料与所述第一焊接膜601的部分材料熔融形成，部分合金块601b由电极焊接层2206的材料与所述第一焊接膜601的部分材料熔融形成，部分合金块601b由热沉焊接层303的材料与所述第一焊接膜601的部分材料熔融形成；所述主焊接层601a包围合金块601b，各合金块601b周围的主焊接层601a连接在一起，所述主焊接层601a的硬度小于所述合金块601b的硬度。
若干合金块601b间隔设置，由第二焊接膜602的材料与所述第一焊接膜601的部分材料熔融形成的合金块601b被第一焊接膜601完全包裹，由电极焊接层2206的材料与所述第一焊接膜601的部分材料熔融形成的合金块601b被第一焊接膜601部分包围，由热沉焊接层303的材料与所述第一焊接膜601的部分材料熔融形成的合金块601b被第一焊接膜601部分包围。
合金块601b尺寸、材料、间距的描述参照合金块401b的描述。
主焊接层601a的描述参照主焊接层401a的描述。
合金块601b的分布均匀度大于合金块401b的分布均匀度。
本发明另一实施例提供一种高可靠性半导体封装结构，参考图14，包括：
热沉30；
位于所述热沉30上的半导体激光器芯片20；
连接所述热沉30和所述半导体激光器芯片20的焊接结构60a，所述焊接结构60a包括主焊接层601a和若干合金块601b，所述主焊接层601a包围合金块601b，各合金块601b周围的主焊接层601a连接在一起，所述主焊接层601a的硬度小于所述合金块601b的硬度。
在一个实施例中，所述主焊接层601a的材料为In；所述合金块601b的材料包括AuIn和/或AuIn2。
在一个实施例中，所述合金块601b的平均宽度为0.1微米-3微米。
在一个实施例中，所述若干合金块601b的总体积占据所述焊接结构60a的体积的10%~60%。若所述若干合金块601b的总体积占据所述焊接结构60a的体积的比值过小，则对主焊接层的蠕变性抑制不足，增加热沉和半导体激光器芯片的切向剪切力的程度较小；若所述若干合金块601b的总体积占据所述焊接结构60a的体积的比值过大，则合金块过多，硬度过高，焊接结构对封装应力的缓冲作用提高的程度减弱。
在一个优选的实施例中，所述若干合金块601b的总体积占据所述焊接结构60a的体积的40%~60%。
在一个实施例中，在沿着第一方向分布有多个合金块601b，在沿着第二方向分布有多个合金块601b，第一方向和第二方向垂直，且第一方向平行于热沉和半导体激光器芯片20相对的表面，第二方向平行于热沉和半导体激光器芯片20相对的表面。
在一个实施例中，当所述半导体激光器芯片为边发射半导体激光器芯片时，在平行于半导体激光器芯片20的出光方向上分布有多个合金块601b，在平行于半导体激光器芯片20的慢轴方向上分布有多个合金块601b。
在一个实施例中，在焊接结构60a的厚度方向上分布有多个合金块601b。在其他实施例中，在焊接结构60a的厚度方向上分布有一层合金块601b。
在一个实施例中，在出光方向上相邻的合金块601b之间的间距为0.1微米~10微米，在慢轴方向上相邻的合金块601b之间的间距为0.1微米~10微米，在焊接结构60a的厚度方向上相邻的合金块601b之间的间距为0.1微米~3微米。
关于本实施例与前一实施例中结构相同的部分，不再相述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (15)
1.一种高可靠性半导体封装结构，其特征在于，包括：
热沉；
位于所述热沉上的半导体激光器芯片；
连接所述热沉和所述半导体激光器芯片的焊接结构，所述焊接结构包括主焊接层和若干合金块，所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。
2.根据权利要求1所述的高可靠性半导体封装结构，其特征在于，所述合金块的平均宽度为0.1微米-3微米。
3.根据权利要求1所述的高可靠性半导体封装结构，其特征在于，所述若干合金块的总体积占据所述焊接结构的体积的10%~60%。
4.根据权利要求3所述的高可靠性半导体封装结构，其特征在于，所述若干合金块的总体积占据所述焊接结构的体积的40%~60%。
5.根据权利要求1所述的高可靠性半导体封装结构，其特征在于，所述主焊接层的材料为In；所述合金块的材料包括AuIn和/或AuIn2。
6.根据权利要求1至5任意一项所述的高可靠性半导体封装结构，其特征在于，所述半导体激光器芯片为边发射半导体激光器芯片；在平行于半导体激光器芯片的出光方向上分布有多个合金块，在平行于半导体激光器芯片的慢轴方向上分布有多个合金块。
7.根据权利要求6所述的高可靠性半导体封装结构，在出光方向上相邻的合金块之间的间距为0.1微米-10微米，在慢轴方向上相邻的合金块之间的间距为0.1微米-10微米。
8.根据权利要求1至5任意一项所述的高可靠性半导体封装结构，在焊接结构的厚度方向上分布有多个合金块。
9.根据权利要求8所述的高可靠性半导体封装结构，在焊接结构的厚度方向上相邻的合金块之间的间距为0.1微米-3微米。
10.一种高可靠性半导体封装结构的制备方法，其特征在于，包括：
提供热沉和半导体激光器芯片，所述热沉的一侧表面设置有热沉焊接层，所述半导体激光器芯片的正面设置有电极焊接层；
在所述热沉焊接层背离热沉的一侧表面形成初始焊接结构，所述初始焊接结构包括若干层第一焊接膜和位于相邻层的第一焊接膜之间的第二焊接膜；
将所述半导体激光器芯片放置在所述初始焊接结构背离所述热沉的一侧上，所述电极焊接层和所述初始焊接结构接触；
进行焊接加热处理，使得初始焊接结构、电极焊接层和热沉焊接层形成焊接结构，所述焊接结构包括主焊接层和若干合金块，主焊接层的材料和所述第一焊接膜的材料一致，部分合金块由第二焊接膜的材料与所述第一焊接膜的部分材料熔融形成，部分合金块由电极焊接层的材料与所述第一焊接膜的部分材料熔融形成，部分合金块由热沉焊接层的材料与所述第一焊接膜的部分材料熔融形成；所述主焊接层包围合金块，各合金块周围的主焊接层连接在一起，所述主焊接层的硬度小于所述合金块的硬度。
11.根据权利要求10所述的高可靠性半导体封装结构的制备方法，其特征在于，
每层第一焊接膜为整面结构；
每层第二焊接膜为整面结构；或者；每层第二焊接膜包括若干个间隔的第二子焊接块；或者，每层第二焊接膜包括沿着第一方向延伸且沿第二方向排列的若干第一焊接条、以及沿第二方向延伸且沿第一方向排列的若干第二焊接条，第一焊接条和第二焊接条交叉设置，第一方向和第二方向不同。
12.根据权利要求10或11所述的高可靠性半导体封装结构的制备方法，其特征在于，任意一层第二焊接膜的厚度为任意一层第一焊接膜的厚度的2%~45%。
13.根据权利要求12所述的高可靠性半导体封装结构的制备方法，其特征在于，每层的所述第二焊接膜的厚度为5纳米至50纳米；每层的第一焊接膜的厚度为0.1微米至2微米。
14.根据权利要求10或11所述的高可靠性半导体封装结构的制备方法，所述第二焊接膜的总重量与所述若干第一焊接膜的总重量之比为6%~55%。
15.根据权利要求10所述的高可靠性半导体封装结构的制备方法，形成所述第一焊接膜的工艺包括蒸镀工艺；形成所述第二焊接膜的工艺包括蒸镀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310553996.8A CN116316047B (zh) | 2023-05-17 | 2023-05-17 | 一种高可靠性半导体封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310553996.8A CN116316047B (zh) | 2023-05-17 | 2023-05-17 | 一种高可靠性半导体封装结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116316047A true CN116316047A (zh) | 2023-06-23 |
| CN116316047B CN116316047B (zh) | 2023-08-15 |
Family
ID=86801712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310553996.8A Active CN116316047B (zh) | 2023-05-17 | 2023-05-17 | 一种高可靠性半导体封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116316047B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980046383A (ko) * | 1996-12-12 | 1998-09-15 | 양승택 | 레이저 다이오드의 접합 정밀도 증대방법 |
| JP2000294586A (ja) * | 1999-04-02 | 2000-10-20 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP2002299744A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体レーザアセンブリ |
| US20040177997A1 (en) * | 2001-04-18 | 2004-09-16 | Hanae Hata | Electronic apparatus |
| US20060060636A1 (en) * | 2004-09-22 | 2006-03-23 | International Business Machines Corporation | Solder interconnection array with optimal mechanical integrity |
| JP2008153502A (ja) * | 2006-12-19 | 2008-07-03 | Sony Corp | 発光装置、発光装置の製造方法および画像出力装置 |
| JP2008263046A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | 実装基板および半導体レーザ装置 |
| JP2015208765A (ja) * | 2014-04-28 | 2015-11-24 | 三菱電機株式会社 | 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法 |
| CN112992701A (zh) * | 2021-04-23 | 2021-06-18 | 度亘激光技术（苏州）有限公司 | 半导体器件的封装方法及半导体器件 |
| CN113889449A (zh) * | 2020-07-03 | 2022-01-04 | 英飞凌科技股份有限公司 | 具有异质焊接接合部的半导体器件及其制造方法 |
-
2023
- 2023-05-17 CN CN202310553996.8A patent/CN116316047B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980046383A (ko) * | 1996-12-12 | 1998-09-15 | 양승택 | 레이저 다이오드의 접합 정밀도 증대방법 |
| JP2000294586A (ja) * | 1999-04-02 | 2000-10-20 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| JP2002299744A (ja) * | 2001-04-02 | 2002-10-11 | Sony Corp | 半導体レーザアセンブリ |
| US20040177997A1 (en) * | 2001-04-18 | 2004-09-16 | Hanae Hata | Electronic apparatus |
| US20060060636A1 (en) * | 2004-09-22 | 2006-03-23 | International Business Machines Corporation | Solder interconnection array with optimal mechanical integrity |
| JP2008153502A (ja) * | 2006-12-19 | 2008-07-03 | Sony Corp | 発光装置、発光装置の製造方法および画像出力装置 |
| JP2008263046A (ja) * | 2007-04-12 | 2008-10-30 | Sony Corp | 実装基板および半導体レーザ装置 |
| JP2015208765A (ja) * | 2014-04-28 | 2015-11-24 | 三菱電機株式会社 | 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法 |
| CN113889449A (zh) * | 2020-07-03 | 2022-01-04 | 英飞凌科技股份有限公司 | 具有异质焊接接合部的半导体器件及其制造方法 |
| CN112992701A (zh) * | 2021-04-23 | 2021-06-18 | 度亘激光技术（苏州）有限公司 | 半导体器件的封装方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116316047B (zh) | 2023-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6954034B2 (en) | Semiconductor light-emitting device | |
| JP4617051B2 (ja) | 高反射率オーミックコンタクトを有するＡｌＧａＩｎＮフリップ・チップ発光デバイス | |
| JP5810323B2 (ja) | 発光装置 | |
| KR101130151B1 (ko) | 발광 다이오드 본딩 구조 및 발광 다이오드 본딩 방법 | |
| US7795053B2 (en) | Light-emitting device manufacturing method and light-emitting device | |
| US7605403B2 (en) | Semiconductor light-emitting device and fabrication method of the same | |
| US9001856B1 (en) | Diode laser bar mounted on a copper heat-sink | |
| US7696523B2 (en) | Light emitting device having vertical structure and method for manufacturing the same | |
| US8232120B2 (en) | Manufacturing method of semiconductor light-emitting apparatus and semiconductor light-emitting apparatus | |
| TWI440068B (zh) | 基材接合方法以及半導體元件 | |
| KR101574911B1 (ko) | 실장 구조 및 그 제조 방법 | |
| JP5608824B2 (ja) | 接合構造体 | |
| JP2003031895A (ja) | 半導体発光装置およびその製造方法 | |
| Sharma et al. | Design of a GaN-based Flip Chip Light Emitting Diode (FC-LED) with au Bumps & Thermal Analysis with different sizes and adhesive materials for performance considerations | |
| US20230146321A1 (en) | Semiconductor device | |
| CN116316047B (zh) | 一种高可靠性半导体封装结构及其制备方法 | |
| JP2003198038A (ja) | 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法 | |
| JP5712368B2 (ja) | 発光装置 | |
| CN112331572B (zh) | 半导体器件的封装方法 | |
| WO2021114550A1 (zh) | 一种发光装置 | |
| JP5338029B2 (ja) | 半導体レーザ素子、半導体レーザ装置及びその製造方法 | |
| US7123640B2 (en) | Nitride semiconductor laser device chip and laser apparatus including the same | |
| JP2005203519A (ja) | 半導体発光装置 | |
| JP7189441B2 (ja) | 実装方法 | |
| CN210182774U (zh) | 半导体激光器的封装结构及叠阵结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |