JP2005203519A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2005203519A
JP2005203519A JP2004007321A JP2004007321A JP2005203519A JP 2005203519 A JP2005203519 A JP 2005203519A JP 2004007321 A JP2004007321 A JP 2004007321A JP 2004007321 A JP2004007321 A JP 2004007321A JP 2005203519 A JP2005203519 A JP 2005203519A
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
semiconductor light
conductive bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004007321A
Other languages
English (en)
Inventor
Yoshiyuki Hirose
義幸 広瀬
Hirohisa Saito
裕久 齊藤
Yoichi Nagai
陽一 永井
Hiroyuki Kitabayashi
弘之 北林
Ayako Ikeda
亜矢子 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004007321A priority Critical patent/JP2005203519A/ja
Publication of JP2005203519A publication Critical patent/JP2005203519A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

【課題】 半導体発光素子において発生した熱を効率よく放散できる半導体発光装置を提供する。
【解決手段】 半導体発光装置１は、発光ダイオード３及び放熱板２１を備えている。発光ダイオード３と放熱板２１とは、はんだ等の導電性接合層１３によって接合されている。導電性接合層１３は、放熱板２１の主面２１ａに対向するアノード電極９の面上における周辺領域に囲まれた領域上に設けられている。また、導電性接合層１３は、アノード電極９との接触面積が、放熱板２１の主面２１ａに対向するアノード電極９の面の面積の６０％以上９８％以下となるように形成されている。さらに、カソード電極１１は、基板５の裏面５ｂに導電性接合層１３を投影した領域上に配置されている。
【選択図】 図１

Description

本発明は、窒化物系の半導体発光素子を備える半導体発光装置に関するものである。
近年、青色ＬＥＤや紫外ＬＥＤといった短波長のＬＥＤが盛んに開発され、実用化されている。これらのＬＥＤの発光層に使用する半導体としては、バンドギャップが比較的大きいＧａＮ系の化合物半導体が用いられる。従来、ＧａＮ系の化合物半導体は、絶縁性のサファイア基板上に形成されていた。しかし、最近では導電性のＧａＮ系化合物からなる半導体基板が得られるようになり、この基板の主面上にＧａＮ系の化合物半導体層が形成された構成のＬＥＤが提案されている。
上記したような構成のＬＥＤを実装基板（例えば放熱板等）上に実装する際には、半導体層が実装基板側に位置するように実装する（すなわち半導体基板の裏面を光出射面とする）場合が多い。これは、次のような理由による。すなわち、光出射面から効率よく光を出射させるためには光出射面上の電極を小さくすることが好ましく、また、半導体層では駆動電流が広い範囲にわたって流れることが好ましい。従って、半導体基板の裏面を光出射面とすることにより、光出射面上の電極と半導体層との間に半導体基板が配置され、半導体基板において駆動電流が拡散するので、駆動電流を半導体層の広い範囲にわたって流すことができる。
上記したような基板裏面を光出射面とする構成は、例えば下記特許文献１に開示されている。ここで、図６（ａ）及び図６（ｂ）は、特許文献１に開示された半導体発光装置の構成を示す断面図であり、図６（ｃ）は、特許文献１の文中から推測される半導体発光装置の構成を示す断面図である。図６（ａ）を参照すると、半導体発光装置１００ａは、半導体発光素子１０１ａと、リードフレーム１１０とを備えている。半導体発光素子１０１ａは、半導体基板１０２上にｎ型半導体層１０３、発光層１０４、及びｐ型半導体層１０５を有している。そして、半導体発光素子１０１ａは、ｐ型半導体層１０５上に複数のｐ電極１０６ａを有しており、ｐ電極１０６ａがリードフレーム１１０と接するようにリードフレーム１１０上に実装され、接着剤１０７によって固定されている。
また、図６（ｂ）を参照すると、半導体発光装置１００ｂの半導体発光素子１０１ｂは、ｐ型半導体層１０５上に一つの小さなｐ電極１０６ｂを有している。そして、ｐ電極１０６ｂが、一つのマイクロバンプ１０８ｂを介してリードフレーム１１０に接合されている。また、図６（ｃ）を参照すると、半導体発光装置１００ｃの半導体発光素子１０１ｃは、ｐ型半導体層上の全面にわたって設けられたｐ電極１０６ｃを有している。そして、ｐ電極１０６ｃが、複数のマイクロバンプを介してリードフレーム１１０に接合されている。
特開平１１−３１７５４６号公報
半導体層が実装基板側に位置するように半導体発光素子を実装基板上に実装することによって、放熱効果も期待できる。すなわち、半導体層と実装基板との間に基板が存在している場合と比較して、半導体層が実装基板側に位置している場合には、半導体層において発生した熱をより効率よく実装基板へ放散させることができる。
しかしながら、一般的にマイクロバンプは径が約１０μｍと小さく、図６（ａ）〜（ｃ）に示した従来の半導体発光装置では、いずれもｐ型電極（またはマイクロバンプ）とリードフレームとの接触面積が小さくなる。従って、発光層において発生した熱を効率よくリードフレームへ放散することができない。また、図６（ｃ）に示した半導体発光装置では複数のマイクロバンプが用いられているが、このような構成ではマイクロバンプ同士の間隙において部分的に熱が集中するおそれがある。
本発明は、上記の問題点を鑑みてなされたものであり、半導体発光素子において発生した熱を効率よく放散できる半導体発光装置を提供することを目的とする。
上記した課題を解決するために、本発明による半導体発光装置は、（１）ＧａＮ系化合物からなる第１導電型の半導体基板、半導体基板の主面上に設けられた第１導電型半導体層、第１導電型半導体層上に設けられた第２導電型半導体層、第１導電型半導体層と第２導電型半導体層との間に設けられた活性層、半導体基板の裏面上に設けられた第１の電極、及び第２導電型半導体層上に設けられた第２の電極を有する半導体発光素子と、（２）半導体発光素子の第２の電極に対向する主面を有する放熱部材と、（３）半導体発光素子の第２の電極と放熱部材の主面との間に設けられた導電性接合層と、（４）導電性接合層の周囲に設けられ、導電性接合層の側面、第２の電極、及び放熱部材に接する絶縁部とを備え、導電性接合層が、放熱部材の主面に対向する第２の電極の面上における周辺領域に囲まれた領域上に設けられており、導電性接合層と第２の電極との接触面積が、放熱部材の主面に対向する第２の電極の面の面積の６０％以上９８％以下であり、第１の電極が、半導体基板の裏面に導電性接合層を投影した領域上に配置されていることを特徴とする。
上記した半導体発光装置では、半導体発光素子が、第２の電極が放熱部材側に位置するように放熱部材上に実装されるとともに、導電性接合層と第２の電極との接触面積が、放熱部材の主面に対向する第２の電極の面の面積の６０％以上９８％以下となっている。導電性接合層と第２の電極との接触面積が第２の電極の面の面積の６０％未満である場合には、半導体発光素子において発生した熱を放熱部材に効率よく放散することができず、また、導電性接合層と第２の電極との接触面積が第２の電極の面の面積の９８％より大きい場合には、半導体発光素子を放熱部材上に実装する際に導電性接合材料が第２の電極以外の半導体層に接触するおそれがある。従って、導電性接合層と第２の電極との接触面積を上記のようにすることによって、半導体発光素子において発生した熱を効率よく放散できるとともに、導電性接合材料が第２の電極以外の半導体層に接触することも防止できる。
また、上記した半導体発光装置は、導電性接合層の周囲に設けられ、導電性接合層の側面、第２の電極、及び放熱部材に接する絶縁部を備えている。これによって、半導体発光素子から絶縁部を介して放熱部材へ熱を伝えることができるので、半導体発光素子において発生した熱を放熱部材へさらに効率よく放散することができる。
また、上記した半導体発光装置では、半導体発光素子の第１の電極が、半導体基板の裏面に導電性接合層を投影した領域上に配置されている。これによって、第１の電極と導電性接合層との間に位置する半導体基板及び各半導体層に駆動電流を好適に流すことができる。
また、半導体発光装置は、導電性接合層が、放熱部材の主面に対向する第２の電極の面上において単一領域上に設けられていることを特徴としてもよい。これによって、導電性接合層と第２の電極との接触面積を比較的広くできるので、半導体発光素子において発生した熱をさらに効率よく放散することができる。さらに、複数のマイクロバンプを設けた場合に生じるような部分的な熱の集中を防止することができる。また、複数のマイクロバンプを設けた場合には、絶縁部を形成する際に絶縁性材料を複数のマイクロバンプの間隙に流し込む工程が複雑になるが、導電性接合層が単一領域上に設けられることによって、そのような工程を必要としないので絶縁部を容易に形成することができる。
また、半導体発光装置は、導電性接合層の室温での熱伝導率が１０Ｗ／ｍＫ以上であることを特徴としてもよい。これによって、半導体発光素子において発生した熱を放熱部材へさらに効率よく放散することができる。なお、ここでいう室温での熱伝導率とは、半導体発光装置の周囲温度が例えば２０℃〜２５℃であるときの熱伝導率を意味する。
また、半導体発光装置は、（５）半導体発光素子上及び絶縁部上に設けられ、半導体発光素子からの光を集光するレンズ部をさらに備え、絶縁部とレンズ部とが同じ材料からなることを特徴としてもよい。これによって、絶縁部とレンズ部との界面の接着状態を良好にすることができ、半導体発光装置の信頼性を高めることができる。
また、半導体発光装置は、放熱部材の室温での熱伝導率が７０Ｗ／ｍＫ以上であることを特徴としてもよい。これによって、半導体発光素子において発生した熱を放熱部材へさらに効率よく放散することができる。なお、ここでいう室温での熱伝導率も、半導体発光装置の周囲温度が上記した温度範囲であるときの熱伝導率を意味する。
本発明による半導体発光装置によれば、半導体発光素子において発生した熱を効率よく放散できる。
以下、添付図面を参照しながら本発明による半導体発光装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明による半導体発光装置の第１実施形態を示す断面図である。図１を参照すると、半導体発光装置１は、発光ダイオード３と、導電性接合層１３と、放熱板２１と、樹脂レンズ２３と、樹脂３１とを備えている。
本実施形態の発光ダイオード３は、例えば波長４５０ｎｍの青色光を発光する半導体発光素子である。発光ダイオード３は、基板５を有している。また、発光ダイオード３は、基板５の主面５ａ上に設けられたエピタキシャル層７と、エピタキシャル層７上に設けられたアノード電極９と、基板５の裏面５ｂ上に設けられたカソード電極１１とを有している。基板５は、本実施形態における半導体基板である。アノード電極９は、本実施形態における第２の電極である。カソード電極１１は、本実施形態における第１の電極である。
放熱板２１は、本実施形態における放熱部材である。放熱板２１は、例えばＣｕまたはその合金（ＣｕＷ、ＣｕＭｏ等）、Ａｌまたはその合金（ＡｌＳｉＣ、ＡｌＳｉ等）、Ｗまたはその合金（ＷＮｉ等）、Ｍｏまたはその合金、Ｓｉまたはその合金（ＳｉＣ等）、Ｆｅまたはその合金、ＡｌＮ、ダイヤモンド等のうち少なくとも一種類の材料からなることが好ましい。放熱板２１は主面２１ａを有しており、主面２１ａ上には発光ダイオード３が導電性接合層１３を介して接合されている。発光ダイオード３は、アノード電極９が放熱板２１側に位置するように、換言すればアノード電極９と放熱板２１の主面２１ａとが対向するように、放熱板２１に接合されている。なお、後述する導電性接合層１３と好適に接合するために、放熱板２１の主面２１ａは導電性接合層１３の材料の種類に応じためっき処理（例えば、導電性接合層がＡｕＳｎからなる場合は、Ａｕめっき処理）が施されていることが好ましい。
発光ダイオード３からの熱を効率よく放散するために、放熱板２１の熱伝導率は、室温で７０Ｗ／ｍＫ以上であることが好ましい。また、放熱板２１のうち、発光ダイオード３からの熱を放散する役割を果たす部分の厚さは、０．５ｍｍ以上であることが好ましい。また、放熱板２１の主面２１ａ上に接合される導電性接合層１３のクラックを防止するために、放熱板２１の導電性接合層１３と接する部分の熱膨張率は、１０×１０−６／℃以下であることが好ましい。なお、例えば厚さ０．１ｍｍ程度のサブマウントを発光ダイオード３と放熱板２１との間に配置し、発光ダイオード３からの熱をサブマウントを介して放熱板２１へ伝えてもよい。なお、この場合、サブマウントと放熱板２１共に熱伝導率は７０Ｗ／ｍＫ以上であることが好ましい。一方、熱膨張率については、サブマウントは１０×１０−６／℃以下であることが望ましいが、放熱板２１は直接発光ダイオード３と接しないため、特に１０×１０−６／℃以下でなくてもよい。
また、放熱板２１は、リードピン２５及び２７を有している。リードピン２５は、放熱板２１の厚さ方向に沿って放熱板２１を貫通しており、絶縁部材２９を間にはさんで放熱板２１に固定されている。リードピン２５の端部にはボンディングワイヤ１５の一端が接続されており、ボンディングワイヤ１５の他端は発光ダイオード３のカソード電極１１に接続されている。リードピン２７は、放熱板２１の厚さ方向に沿って延びており、放熱板２１と一体となっている。リードピン２５及び２７には半導体発光装置１外部の配線等が接続され、発光ダイオード３への駆動電圧が印加される。なお、発光ダイオード３へ充分な駆動電流を供給できるように、ボンディングワイヤ１５としては直径５０μｍ以上のワイヤ、またはその直径に相当する断面積を有するワイヤを用いることが好ましい。或いは、ボンディングワイヤ１５としては、上記した直径に相当する断面積となるように小さな径のワイヤを複数束ねたものを用いてもよい。
樹脂レンズ２３は、本実施形態におけるレンズ部である。樹脂レンズ２３は、放熱板２１の主面２１ａ上において、発光ダイオード３上及び樹脂３１上に設けられている。樹脂レンズ２３は、放熱板２１と接触している端部とは反対側の端部がレンズ状に成型されており、発光ダイオード３からの光を集光する。樹脂レンズ２３は、例えばエポキシ樹脂、脂環式エポキシ樹脂、シリコーンなどの樹脂材料からなることが好ましい。なお、樹脂レンズ２３の材料には、フィラーが含まれていないことが好ましい。
樹脂３１は、本実施形態における絶縁部である。樹脂３１は、導電性接合層１３の周囲に設けられており、導電性接合層１３のすべての側面に接している。すなわち、樹脂３１と導電性接合層１３との間には気泡が混入していない。樹脂３１は、導電性接合層１３の周囲における発光ダイオード３と放熱板２１との隙間に容易に注入することができるように、その形成時に液状である材料からなることが好ましい。このようなことから、樹脂３１は、例えばエポキシ樹脂、脂環式エポキシ樹脂、シリコーンなどの樹脂材料からなることが好ましい。また、樹脂３１と樹脂レンズ２３との界面の接着状態を良好にするために、樹脂３１は、樹脂レンズ２３の組成と同じ材料からなることが好ましい。
ここで、図２は、本実施形態における発光ダイオード３及び導電性接合層１３の構成を示す拡大断面図である。図２を参照すると、発光ダイオード３は、前述したように基板５と基板５の主面５ａ上に設けられたエピタキシャル層７とを有している。エピタキシャル層７は、ｎ型（第１導電型）半導体層７６と、ｐ型（第２導電型）半導体層７７と、活性層７３とを備えている。ｎ型半導体層７６は、ｎ型バッファ層７１及びｎ型クラッド層７２を含んでいる。ｐ型半導体層７７は、ｐ型クラッド層７４及びｐ型コンタクト層７５を含んでいる。ｎ型バッファ層７１、ｎ型クラッド層７２、活性層７３、ｐ型クラッド層７４、及びｐ型コンタクト層７５は、基板５の主面５ａ上に順にＭＯＶＰＥ法によってエピタキシャル成長される。
基板５は、導電性を有するＧａＮ系化合物からなる。本実施形態では、基板５はＧａＮからなる。基板５は、活性層７３において発生する光Ｌを透過することができる。また、ｎ型バッファ層７１は、基板５の主面５ａ上に形成されている。ｎ型バッファ層７１は、ｎ型の不純物がドープされた窒化物半導体からなり、例えば本実施形態ではＳｉがドープされたＧａＮからなる。
ｎ型クラッド層７２は、ｎ型の不純物がドープされた窒化物半導体からなる。例えば、本実施形態ではｎ型クラッド層７２はＳｉがドープされたＡｌＸ１Ｇａ１−Ｘ１Ｎ（０≦Ｘ１＜１）からなる。ｎ型クラッド層７２は、ｎ型バッファ層７１上に形成されている。
活性層７３は、ｎ型クラッド層７２上に形成されており、多重量子井戸構造を有している。すなわち、活性層７３は、バリア層及び井戸層を有しており、バリア層及び井戸層が交互にｎ型クラッド層７２上に積層されることにより構成されている。バリア層及び井戸層は、例えばＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ（０≦Ｘ２＜１、０≦Ｙ２＜１、０≦Ｘ２＋Ｙ２＜１）などの窒化物半導体からなる。バリア層及び井戸層の組成は、バリア層のバンドギャップが井戸層のバンドギャップよりも大きくなるように調整されている。
ｐ型クラッド層７４は、ｐ型の不純物がドープされた窒化物半導体からなる。例えば、本実施形態ではｐ型クラッド層７４はＭｇがドープされたＡｌＸ１Ｇａ１−Ｘ１Ｎ（０≦Ｘ１＜１）からなる。ｐ型クラッド層７４は、活性層７３上に形成されており、活性層７３は、ｎ型クラッド層７２とｐ型クラッド層７３との間に設けられることとなる。
ｐ型コンタクト層７５は、ｐ型クラッド層７４とアノード電極９とを電気的に接続するための層であり、ｐ型の不純物がドープされた窒化物半導体からなる。例えば、本実施形態ではｐ型コンタクト層７５はＭｇがドープされたＧａＮからなる。ｐ型コンタクト層７５は、ｐ型クラッド層７４上に形成されている。
アノード電極９は、ｐ型コンタクト層７５上（すなわちｐ型半導体層７７上）のほぼ全面にわたって設けられており、ｐ型コンタクト層７５上に設けられたオーミック電極９１と、オーミック電極９１上に設けられた光反射電極９３と、光反射電極９３上に設けられた接合用電極９５とを含んで構成されている。
オーミック電極９１は、ｐ型コンタクト層７５とアノード電極９とが好適にオーミック接触するための層である。オーミック電極９１は、例えばＮｉ／Ａｕ、Ｐｔまたはその合金、Ｐｄまたはその合金、Ｒｈまたはその合金などの金属材料からなることが好ましい。オーミック電極９１の厚さを例示すれば、Ｎｉ／Ａｕからなる場合には例えばＮｉ層及びＡｕ層のそれぞれが１ｎｍ以上１０ｎｍ以下であり、他の材料からなる場合には例えば１０ｎｍ以下である。
光反射電極９３は、活性層７３において発生した光Ｌを反射することにより、光出射面（基板５の裏面５ｂ）からの光取り出し効率を高めるための層である。光反射電極９３は、例えばＡｌまたはその合金、Ａｇまたはその合金、Ｒｈまたはその合金などの金属材料からなることが好ましい。光反射電極９３の厚さは、例えば１００ｎｍ以上１μｍ以下である。
接合用電極９５は、アノード電極９と導電性接合層１３とが好適に接合するように設けられる層である。接合用電極９５は、例えばＡｕまたはその合金、Ｐｔまたはその合金、Ａｇまたはその合金、Ｃｕまたはその合金、Ｐｄまたはその合金などの金属材料からなることが好ましい。接合用電極９５の厚さは、例えば１００ｎｍ以上である。
なお、上記したオーミック電極９１は、アノード電極９における光Ｌの反射率を高めるためにｐ型コンタクト層７５上において格子状や斑点状などのパターンに形成されてもよい。また、上記したオーミック電極９１、光反射電極９３、及び接合用電極９５は、互いに機能を兼ねてもよく、例えば光反射電極９３及び接合用電極９５にＡｇなどの同一材料を用いた場合には、ひとつの層が光反射機能及び接合機能を兼ねることとなる。また、アノード電極９は、オーミック電極９１、光反射電極９３、及び接合用電極９５の相互の接合強度を向上させるために、ＩＶａ族元素（Ｔｉ、Ｚｒ、Ｈｆ）またはその合金からなる層を下地層として各層間に有してもよい。
導電性接合層１３は、アノード電極９の接合用電極９５と放熱板２１（図１参照）との間に設けられる層であり、アノード電極９と放熱板２１とを接合するとともに互いを電気的に接続している。導電性接合層１３は、放熱板２１の主面２１ａに対向するアノード電極９の面上（すなわち接合用電極９５上）における周辺領域Ａに囲まれた領域Ｂ上に設けられている。
また、導電性接合層１３は、アノード電極９（接合用電極９５）との接触面積が、放熱板２１の主面２１ａに対向するアノード電極９（接合用電極９５）の面の面積の６０％以上９８％以下となるように設けられている。また、導電性接合層１３は、接合用電極９５上の領域Ｂ上において複数領域に分割されず単一領域上に設けられていることが好ましい。また、発光ダイオード３からの熱を効率よく放熱板２１へ伝えるために、導電性接合層１３の熱伝導率は、室温で１０Ｗ／ｍＫ以上、さらに好ましくは室温で５０Ｗ／ｍＫ以上であることが好ましい。なお、導電性接合層１３や放熱板２１に関する上記した熱伝導率は、例えばレーザーフラッシュ法などの測定方法に基づくものである。
導電性接合層１３は、例えばＡｕ系はんだ（ＡｕＳｎ、ＡｕＧｅ、ＡｕＳｉ等）、Ｐｂ系はんだ、Ｐｂ系フリーはんだ（Ｓｎ系合金、ＳｎＡｇ、ＳｎＡｇＣｕ等）、Ａｕまたは最表層にＡｕを含む積層構造（Ｃｕ／Ａｕ、Ｃｕ／Ｎｉ／Ａｕ等）などの金属材料からなることが好ましい。導電性接合層１３の厚さを例示すれば、Ａｕ系はんだからなる場合には例えば１μｍ以上５０μｍ以下であり、他の材料からなる場合には例えば１μｍ以上１００μｍ以下である。
カソード電極１１は、基板５の裏面５ｂ上において、裏面５ｂに対して導電性接合層１３を厚さ方向に投影した領域５ｃ上に配置されている。カソード電極１１は、例えばＴｉ／Ａｌ、Ｗ／Ｓｉなどの金属材料の積層構造を有することが好ましい。カソード電極１１の厚さを例示すれば、Ｔｉ／Ａｌからなる場合には、Ｔｉ層が１００ｎｍより小さく、Ｔｉ層及びＡｕ層の厚さの合計が１００ｎｍ以上２μｍ以下である。また、Ｗ／Ｓｉからなる場合には、Ｗ層及びＳｉ層の厚さの合計が１００ｎｍ以上２μｍ以下である。
なお、カソード電極１１は、ボンディングワイヤ１５（図１参照）と好適に接合するための接合層を必要に応じて含んでもよい。この接合層の推奨材料等は、上記したアノード電極９の接合用電極９５と同様である。また、カソード電極１１は、積層構造における各層同士の接合強度を向上させるために、ＩＶａ族元素（Ｔｉ、Ｚｒ、Ｈｆ）またはその合金からなる層を下地層として各層間に有してもよい。
以上、本実施形態による半導体発光装置１の構成について説明した。続いて、本実施形態による半導体発光装置１の第１の製造方法について説明する。ここで、図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｃ）は、半導体発光装置１の第１の製造方法について説明するための図である。なお、説明を簡略化するために、以下の説明においてはカソード電極１１の形成方法を省略する。
まず、図３（ａ）に示すように、ＧａＮ系化合物からなるウェハ４１を用意する。そして、ウェハ４１の主面４１ａ上にエピタキシャル層７を成長させた後、エピタキシャル層７上にアノード電極９を蒸着等により形成する。
続いて、図３（ｂ）に示すように、アノード電極９上に導電性接合層１３を形成する。具体的には、導電性接合層１３を、ウェハ４１の主面４１ａにおける各チップ領域４１ｂ上にそれぞれ形成する。このとき、導電性接合層１３を、各チップ領域４１ｂ内における周辺領域に囲まれた領域上に形成する。また、このとき、例えばメタルマスク等を用いてＡｕＳｎ等の金属材料を厚さ１μｍ〜５μｍにパターン蒸着することにより、導電性接合層１３を形成するとよい。
また、上記した構成の半導体発光装置１では、導電性接合層１３とアノード電極９との接触面積が、放熱板２１の主面２１ａに対向するアノード電極９の面の面積（ここでは、チップ領域４１ｂの面積）の６０％以上９８％以下となるように導電性接合層１３が設けられている。このように導電性接合層１３を設けるためには、導電性接合層１３をパターン蒸着する際のパターン面積を、半導体発光装置１完成後に望まれる導電性接合層１３の接触面積よりも１０％〜３０％小さくするとよい。
続いて、図３（ｃ）に示すように、ウェハ４１を各チップ領域４１ｂ単位に切断することにより、発光ダイオード３を形成する。このとき、例えばウェハ４１の主面４１ａをスクライブして各チップ領域４１ｂの境界線に沿った溝を形成した後に、ウェハ４１を溝に沿ってブレーキングすることによりウェハ４１を切断するとよい。或いは、各チップ領域４１ｂの境界線に沿ってウェハ４１をダイシングすることによりウェハ４１を切断してもよい。
続いて、図３（ｄ）に示すように、発光ダイオード３を放熱板２２の主面２２ａ上に実装する。なお、図３（ｄ）に示す放熱板２２は、図１に示した放熱板２１と異なり、発光ダイオード３の周囲に斜面２２ｂを有しているが、発光ダイオード３からの熱を放散する機能は放熱板２１と同等である。斜面２２ｂは、後の工程において樹脂３１を好適に流し込むために設けられた部分であり、放熱板２２と一体に形成されていてもよいし、放熱板２２とは別の部材が放熱板２２に接合されることによって形成されていてもよい。
発光ダイオード３を放熱板２２の主面２２ａ上に実装する際には、発光ダイオード３のアノード電極９と放熱板２２の主面２２ａとが対向するように（すなわち発光ダイオード３と放熱板２２との間に導電性接合層１３が位置するように）発光ダイオード３を実装する。また、このとき、ダイボンダ等を用いて発光ダイオード３を実装してもよいし、炉内温度を３００℃程度に保持したリフロー炉を用いて実装してもよい。なお、リフロー炉を用いる場合には、放熱板２２の主面２２ａ上の所定位置に発光ダイオード３を固定する治具を用いるとともに、発光ダイオード３に荷重を加えることが好ましい。なお、リフロー炉の炉内温度は用いる導電性接合層１３の材料により適宜変更する必要がある。
なお、本製造方法では、発光ダイオード３のアノード電極９上に導電性接合層１３を形成した後に発光ダイオード３を放熱板２２上に実装しているが、まず放熱板２２上に導電性接合層１３を形成し、次いで発光ダイオード３を放熱板２２上（導電性接合層１３上）に実装してもよい。この場合でも、導電性接合層１３の形成方法は上記した方法と同様である。
続いて、図４（ａ）に示すように、ディスペンサ４５等を用いて導電性接合層１３の周囲に樹脂３１を流し込む。本実施形態では導電性接合層１３が複数に分割されていないので、導電性接合層１３の隙間がなく、従って樹脂３１の粘度を特別に制御する工程や放熱板２２を斜めに傾けるといった工程を行わなくても毛細管現象により樹脂３１を好適に流し込むことができる。また、放熱板２２が発光ダイオード３の周囲に斜面２２ｂを有しているので、斜面２２ｂに沿って樹脂３１を流し込むことによっても、導電性接合層１３の周囲に樹脂３１を好適に流し込むことができる。
続いて、図４（ｂ）に示すように、発光ダイオード３上及び樹脂３１上に樹脂２３ａを流し込む。なお、樹脂２３ａは、図１に示した樹脂レンズ２３の一部となる。このとき、樹脂２３ａを樹脂３１と同じ組成の材料にすれば、ディスペンサ４５を用いて樹脂３１及び樹脂２３ａを連続して流し込むことができる。
続いて、図４（ｃ）に示すように、レンズ形状の窪み４７ａが形成された成形型４７を用意する。そして、窪み４７ａ内に液状の樹脂２３ｂを満たし、その中に発光ダイオード３が実装された放熱板２２を挿入する。窪み４７ａ内の樹脂２３ｂが硬化すると、樹脂レンズ２３が形成されて半導体発光装置１が完成する。
ここで、本実施形態による半導体発光装置１の第２の製造方法について説明する。図５（ａ）〜図５（ｄ）は、半導体発光装置１の第２の製造方法を説明するための図である。本製造方法では、まず、図５（ａ）に示すように、ウェハ４１を用意する。そして、第１の製造方法と同様に、ウェハ４１の主面４１ａ上にエピタキシャル層７及びアノード電極９を形成する。
続いて、図５（ｂ）に示すように、アノード電極９上にＡｕめっき層１４を形成する。Ａｕめっき層１４は、本製造方法における導電性接合層である。具体的には、Ａｕめっき層１４を、ウェハ４１の主面４１ａにおける各チップ領域４１ｂ上にそれぞれ形成する。このとき、Ａｕめっき層１４を、各チップ領域４１ｂ内における周辺領域に囲まれた領域上に形成する。また、このとき、例えばレジスト等を用いてＡｕを厚さ１０μｍ〜５０μｍにパターンめっきすることにより、Ａｕめっき層１４を形成するとよい。なお、Ａｕめっき層１４を形成する前にＣｕめっき層を形成し、その上にＡｕめっき層１４を例えば２μｍ〜５μｍの厚さで形成してもよい。
また、第１の製造方法では、導電性接合層１３をパターン蒸着する際のパターン面積を、半導体発光装置１完成後の導電性接合層１３とアノード電極９との接触面積よりも１０％〜３０％小さく形成している。これに対し、本製造方法では、Ａｕめっき層１４を形成する際のレジストパターン面積を、半導体発光装置１完成後に望まれるＡｕめっき層１４とアノード電極９との接触面積とほぼ同じにするとよい。
続いて、図５（ｃ）に示すように、ウェハ４１を各チップ領域４１ｂ単位に切断することにより、発光ダイオード３を形成する。このときの切断方法は、上記した製造方法（図３（ｃ）参照）と同様である。
続いて、図５（ｄ）に示すように、発光ダイオード３を放熱板２２の主面２２ａ上に実装する。このとき、例えばダイボンダのコレット５１により発光ダイオード３を吸引して放熱板２２の主面２２ａ上へ移動させ、発光ダイオード３に超音波Ｗを印加することによりＡｕめっき層１４と放熱板２２とを互いに接合させるとよい。なお、このとき、放熱板２２を１５０℃〜２００℃程度に加熱することが好ましい。
なお、本製造方法では、発光ダイオード３のアノード電極９上にＡｕめっき層１４を形成した後に発光ダイオード３を放熱板２２上に実装しているが、まず放熱板２２上にＡｕめっき層１４を形成し、次いで発光ダイオード３を放熱板２２上（Ａｕめっき層１４上）に実装してもよい。この場合でも、Ａｕめっき層１４の形成方法は上記した方法と同様である。また、本製造方法においては、発光ダイオード３を放熱板２２の主面２２ａ上に実装する前に、放熱板２２の主面２２ａ上にもＡｕめっきを施すことが好ましい。
以降、発光ダイオード３を放熱板２２上に実装した後の製造方法は上記した第１の製造方法と同様なので、詳細な説明を省略する。
上記した本実施形態による半導体発光装置１は、次の効果を有する。すなわち、本実施形態の半導体発光装置１では、発光ダイオード３が、アノード電極９が放熱板２１側に位置するように放熱板２１上に実装されるとともに、導電性接合層１３とアノード電極９との接触面積が、放熱板２１の主面２１ａに対向するアノード電極９の面の面積の６０％以上９８％以下となっている。導電性接合層１３とアノード電極９との接触面積がアノード電極９の面の面積の６０％未満である場合には、発光ダイオード３において発生した熱を放熱板２１に効率よく放散することができず、また、導電性接合層１３とアノード電極９との接触面積がアノード電極９の面の面積の９８％より大きい場合には、発光ダイオード３を放熱板２１上に実装する際にはんだ等の導電性接合材料がアノード電極９以外の半導体層に接触するおそれがある。従って、導電性接合層１３とアノード電極９との接触面積を上記のようにすることによって、発光ダイオード３において発生した熱を放熱板２１へ効率よく放散できるとともに、導電性接合材料がアノード電極９以外の半導体層に接触することも防止できる。
また、本実施形態による半導体発光装置１は、導電性接合層１３の周囲に設けられ、導電性接合層１３の側面、アノード電極９、及び放熱板２１に接する樹脂３１を備えている。これによって、発光ダイオード３から樹脂３１を介して放熱板２１へ熱を伝えることができるので、発光ダイオード３において発生した熱を放熱板２１へさらに効率よく放散することができる。また、導電性接合層１３の周囲に気泡があると導電性接合層１３に異常な応力が発生してクラックが生じる等のおそれがある。本実施形態の半導体発光装置１では、樹脂３１が導電性接合層１３の側面に接しているため、導電性接合層１３の周囲に気泡が存在しない。従って、導電性接合層１３に異常な応力が発生することを防止できる。
また、本実施形態による半導体発光装置１では、発光ダイオード３のカソード電極１１が、基板５の裏面５ｂに導電性接合層１３を投影した領域上に配置されている。これによって、カソード電極１１と導電性接合層１３との間に位置する基板５及び各半導体層に駆動電流を好適に流すことができる。
また、半導体発光装置１では、本実施形態のように、放熱板２１の主面２１ａに対向するアノード電極９の面上において導電性接合層１３が単一領域上に設けられていることが好ましい。これによって、導電性接合層１３とアノード電極９との接触面積を比較的広くできるので、発光ダイオード３において発生した熱をさらに効率よく放散することができる。さらに、従来の半導体発光装置のように複数のマイクロバンプを設けた場合に生じるような部分的な熱の集中を防止することができる。また、複数のマイクロバンプを設けた場合には、絶縁部を形成する際に絶縁性材料を複数のマイクロバンプの間隙に流し込む工程が複雑になるが、本実施形態のように導電性接合層１３が単一領域上に設けられることによって、そのような工程を必要としないので樹脂３１といった絶縁部を容易に形成することができる。
また、半導体発光装置１では、本実施形態のように、導電性接合層１３の室温での熱伝導率は１０Ｗ／ｍＫ以上であることが好ましい。これによって、発光ダイオード３において発生した熱を導電性接合層１３を介して放熱板２１へさらに効率よく放散することができる。
また、本実施形態のように、半導体発光装置１は、発光ダイオード３上及び樹脂３１上に設けられて発光ダイオード３からの光Ｌを集光する樹脂レンズ２３を備え、樹脂３１と樹脂レンズ２３とが同じ材料からなることが好ましい。これによって、発光ダイオード３からの光Ｌを好適に出射できるとともに、樹脂３１と樹脂レンズ２３との界面の接着状態を良好にすることができ、半導体発光装置１の信頼性を高めることができる。
また、半導体発光装置１では、本実施形態のように、放熱板２１の室温での熱伝導率が７０Ｗ／ｍＫ以上であることが好ましい。これによって、発光ダイオード３において発生した熱を放熱板２１へさらに効率よく放散することができる。
また、本実施形態のように、半導体発光装置１では、発光ダイオード３のアノード電極９がｐ型コンタクト層７５上のほぼ全面にわたって形成されていることが好ましい。これによって、活性層７３からの光Ｌをアノード電極９の光反射電極９３において効率よく反射できるので、基板５の裏面５ｂにおける光取り出し効率を高めることができる。
図１は、本発明による半導体発光装置の第１実施形態を示す断面図である。 図２は、本実施形態における発光ダイオード及び導電性接合層の構成を示す拡大断面図である。 図３（ａ）〜図３（ｄ）は、半導体発光素子の第１の製造方法について説明するための図である。 図４（ａ）〜図４（ｃ）は、半導体発光素子の第１の製造方法について説明するための図である。 図５（ａ）〜図５（ｄ）は、半導体発光装置の第２の製造方法を説明するための図である。 図６（ａ）及び図６（ｂ）は、特許文献１に開示された半導体発光装置の構成を示す断面図であり、図６（ｃ）は、特許文献１の文中から推測される半導体発光装置の構成を示す断面図である。
符号の説明
１…半導体発光装置、３…発光ダイオード、５…基板、７…エピタキシャル層、９…アノード電極、１１…カソード電極、１３…導電性接合層、１５…ボンディングワイヤ、２１…放熱板、２３…樹脂レンズ、２５、２７…リードピン、２９…絶縁部材、３１…樹脂、４１…ウェハ、７１…ｎ型バッファ層、７２…ｎ型クラッド層、７３…活性層、７４…ｐ型クラッド層、７５…ｐ型コンタクト層、７６…ｎ型半導体層、７７…ｐ型半導体層、９１…オーミック電極、９３…光反射電極、９５…接合用電極。

Claims (5)

  1. ＧａＮ系化合物からなる第１導電型の半導体基板、前記半導体基板の主面上に設けられた第１導電型半導体層、前記第１導電型半導体層上に設けられた第２導電型半導体層、前記第１導電型半導体層と前記第２導電型半導体層との間に設けられた活性層、前記半導体基板の裏面上に設けられた第１の電極、及び前記第２導電型半導体層上に設けられた第２の電極を有する半導体発光素子と、
    前記半導体発光素子の前記第２の電極に対向する主面を有する放熱部材と、
    前記半導体発光素子の前記第２の電極と前記放熱部材の前記主面との間に設けられた導電性接合層と、
    前記導電性接合層の周囲に設けられ、前記導電性接合層の側面、前記第２の電極、及び前記放熱部材に接する絶縁部と
    を備え、
    前記導電性接合層が、前記放熱部材の前記主面に対向する前記第２の電極の面上における周辺領域に囲まれた領域上に設けられており、前記導電性接合層と前記第２の電極との接触面積が、前記放熱部材の前記主面に対向する前記第２の電極の面の面積の６０％以上９８％以下であり、
    前記第１の電極が、前記半導体基板の前記裏面に前記導電性接合層を投影した領域上に配置されていることを特徴とする、半導体発光装置。
  2. 前記導電性接合層が、前記放熱部材の前記主面に対向する前記第２の電極の面上において単一領域上に設けられていることを特徴とする、請求項１に記載の半導体発光装置。
  3. 前記導電性接合層の室温での熱伝導率が１０Ｗ／ｍＫ以上であることを特徴とする、請求項１または２に記載の半導体発光装置。
  4. 前記半導体発光素子上及び前記絶縁部上に設けられ、前記半導体発光素子からの光を集光するレンズ部をさらに備え、
    前記絶縁部と前記レンズ部とが同じ材料からなることを特徴とする、請求項１〜３のいずれか一項に記載の半導体発光装置。
  5. 前記放熱部材の室温での熱伝導率が７０Ｗ／ｍＫ以上であることを特徴とする、請求項１〜４のいずれか一項に記載の半導体発光装置。
JP2004007321A 2004-01-14 2004-01-14 半導体発光装置 Pending JP2005203519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004007321A JP2005203519A (ja) 2004-01-14 2004-01-14 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004007321A JP2005203519A (ja) 2004-01-14 2004-01-14 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2005203519A true JP2005203519A (ja) 2005-07-28

Family

ID=34821006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007321A Pending JP2005203519A (ja) 2004-01-14 2004-01-14 半導体発光装置

Country Status (1)

Country Link
JP (1) JP2005203519A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123891A (ja) * 2005-10-27 2007-05-17 Lg Innotek Co Ltd 発光ダイオードパッケージ及びその製造方法
JP2007173369A (ja) * 2005-12-20 2007-07-05 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2008066591A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008227544A (ja) * 2005-09-13 2008-09-25 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2009117744A (ja) * 2007-11-09 2009-05-28 Stanley Electric Co Ltd ＺｎＯ系半導体素子の製造方法
KR101201558B1 (ko) 2011-05-26 2012-11-14 호서대학교 산학협력단 엘이디 패키지
JP2017509912A (ja) * 2014-01-20 2017-04-06 セントレ ナショナル デ ラ ルシェルシェ サイエンティフィック−シーエヌアールエス 半導体可飽和吸収体ミラーの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163607A (ja) * 1992-11-20 1994-06-10 Victor Co Of Japan Ltd 半導体素子のダイボンド方法
JPH07273133A (ja) * 1994-03-31 1995-10-20 Victor Co Of Japan Ltd 半導体装置の製造方法
JPH11317546A (ja) * 1998-03-02 1999-11-16 Matsushita Electron Corp 半導体発光装置
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001358371A (ja) * 2000-06-16 2001-12-26 Nichia Chem Ind Ltd 光半導体素子
WO2003010833A2 (en) * 2001-07-23 2003-02-06 Cree, Inc. Flip chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP2004015013A (ja) * 2002-06-11 2004-01-15 Toshiba Corp 半導体発光素子、半導体発光素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163607A (ja) * 1992-11-20 1994-06-10 Victor Co Of Japan Ltd 半導体素子のダイボンド方法
JPH07273133A (ja) * 1994-03-31 1995-10-20 Victor Co Of Japan Ltd 半導体装置の製造方法
JPH11317546A (ja) * 1998-03-02 1999-11-16 Matsushita Electron Corp 半導体発光装置
JP2001244503A (ja) * 1999-12-21 2001-09-07 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2001358371A (ja) * 2000-06-16 2001-12-26 Nichia Chem Ind Ltd 光半導体素子
WO2003010833A2 (en) * 2001-07-23 2003-02-06 Cree, Inc. Flip chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP2004015013A (ja) * 2002-06-11 2004-01-15 Toshiba Corp 半導体発光素子、半導体発光素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227544A (ja) * 2005-09-13 2008-09-25 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2007123891A (ja) * 2005-10-27 2007-05-17 Lg Innotek Co Ltd 発光ダイオードパッケージ及びその製造方法
US8963188B2 (en) 2005-10-27 2015-02-24 Lg Innotek Co., Ltd. Light emitting diode package and method of manufacturing the same
US9012947B2 (en) 2005-10-27 2015-04-21 Lg Innotek Co., Ltd. Light emitting diode package and method of manufacturing the same
US9054283B2 (en) 2005-10-27 2015-06-09 Lg Innotek Co., Ltd. Light emitting diode package and method of manufacturing the same
JP2007173369A (ja) * 2005-12-20 2007-07-05 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2008066591A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2009117744A (ja) * 2007-11-09 2009-05-28 Stanley Electric Co Ltd ＺｎＯ系半導体素子の製造方法
KR101201558B1 (ko) 2011-05-26 2012-11-14 호서대학교 산학협력단 엘이디 패키지
JP2017509912A (ja) * 2014-01-20 2017-04-06 セントレ ナショナル デ ラ ルシェルシェ サイエンティフィック−シーエヌアールエス 半導体可飽和吸収体ミラーの製造方法

Similar Documents

Publication Publication Date Title
US8183578B2 (en) Double flip-chip LED package components
JP5208414B2 (ja) Ｌｅｄパワー・パッケージ
TW522575B (en) Light-emitting-diode-chip on the basis of GaN and the method to manufacture light-emitting-diode-element containing the said chip
TWI292227B (en) Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US7605403B2 (en) Semiconductor light-emitting device and fabrication method of the same
JP3889933B2 (ja) 半導体発光装置
JP4579654B2 (ja) 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置
TWI449201B (zh) 氮化銦鎵發光二極體之高反射率ｐ接觸
KR101171361B1 (ko) 발광 다이오드 어셈블리 및 그의 제조 방법
JP2013033969A (ja) Ｌｅｄ接着構造及びｌｅｄ接着構造の製造方法
JP4950557B2 (ja) 半導体発光装置
JP2012054422A (ja) 発光ダイオード
JP2004537171A (ja) サブマウントボンディングのための修正を含む発光デバイス、および、その製法
TW200534517A (en) Manufacturing method of light emitting apparatus and light emitting apparatus
US20100224890A1 (en) Light emitting diode chip with electrical insulation element
JP2006313907A (ja) 放熱構造体及びこれを具備した発光素子組立体
TWI305960B (en) Light emitting diode and method manufacturing the same
JP4114557B2 (ja) 発光装置
US10553757B2 (en) UV LED package
US8183580B2 (en) Thermally-enhanced hybrid LED package components
KR100953662B1 (ko) 색상 균일도가 개선된 발광다이오드 소자 및 이의 제조방법
JPWO2017154975A1 (ja) 半導体発光装置
JP2003198038A (ja) 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP4630629B2 (ja) 発光装置の製造方法
JP2005203519A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330