JPH07273133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07273133A JPH07273133A JP8604194A JP8604194A JPH07273133A JP H07273133 A JPH07273133 A JP H07273133A JP 8604194 A JP8604194 A JP 8604194A JP 8604194 A JP8604194 A JP 8604194A JP H07273133 A JPH07273133 A JP H07273133A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- semiconductor element
- metal plate
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 容易に、かつ歩留りよく、特性及び信頼性の
優れた半導体装置を製造することができる半導体装置の
製造方法を提供する。 【構成】 半導体素子１２のダイマウント面に、ロウ材
となるＩｎ膜１１を形成する工程と、半導体素子１２を
金属板１３上の所定の位置に圧着する工程と、半導体素
子１２を外部から荷重を加えない状態で加熱してＩｎ膜
１１を融解させこれを介して半導体素子１２と金属板１
３を接着する工程とを有する半導体装置の製造方法。
優れた半導体装置を製造することができる半導体装置の
製造方法を提供する。 【構成】 半導体素子１２のダイマウント面に、ロウ材
となるＩｎ膜１１を形成する工程と、半導体素子１２を
金属板１３上の所定の位置に圧着する工程と、半導体素
子１２を外部から荷重を加えない状態で加熱してＩｎ膜
１１を融解させこれを介して半導体素子１２と金属板１
３を接着する工程とを有する半導体装置の製造方法。
Description
【０００１】
【０００１】
【０００２】
【産業上の利用分野】本発明は、半導体素子を、金属板
等の上にダイマウントして構成する半導体装置の製造方
法に関する。
等の上にダイマウントして構成する半導体装置の製造方
法に関する。
【０００３】
【０００２】
【０００４】
【従来の技術】一般的な半導体素子のダイマウント工程
では、リードフレーム等の金属板上に予め導電性ペ−ス
トあるいは金属からなるロウ材を盛り、この上に素子を
のせ、次に熱処理してロウ材を介して素子と金属板を接
着する方法が用いられている。
では、リードフレーム等の金属板上に予め導電性ペ−ス
トあるいは金属からなるロウ材を盛り、この上に素子を
のせ、次に熱処理してロウ材を介して素子と金属板を接
着する方法が用いられている。
【０００５】
【０００３】この方法によって製造した従来の発光ダイ
オードについて図３，図４を参照して説明する。
オードについて図３，図４を参照して説明する。
【０００６】図３は従来の発光ダイオードの一例を示す
要部断面図である。
要部断面図である。
【０００７】同図において、発光ダイオード４１は、上
述した方法により、半導体素子４２が、リードフレーム
である金属板４３に盛られたロウ材４４により下面の電
極４５部分が、金属板４３に固定されている。なお、素
子４２はウエハ状態で一貫して製造された後に、個々の
素子４２に分離される。
述した方法により、半導体素子４２が、リードフレーム
である金属板４３に盛られたロウ材４４により下面の電
極４５部分が、金属板４３に固定されている。なお、素
子４２はウエハ状態で一貫して製造された後に、個々の
素子４２に分離される。
【０００８】素子４２は、ｎ−ウインド層４６の下面
に、ｎ−クラッド層４７、ｐ−活性層４８、ｐ−クラッ
ド層４９が積層されている。ここで、ｐｎ接合面は放熱
特性をよくするためにダイマウントする面に近接した構
造をなしている。
に、ｎ−クラッド層４７、ｐ−活性層４８、ｐ−クラッ
ド層４９が積層されている。ここで、ｐｎ接合面は放熱
特性をよくするためにダイマウントする面に近接した構
造をなしている。
【０００９】そして、ｎ−ウインド層４６の上面にはリ
ング状にｎ電極５０が形成されており、この電極５０に
覆われてない部分が光取出窓５１となっている。又、ｐ
電極４５はｐ−クラッド層４９の中央部５２で電気的に
接続され、他の部分はリング状の絶縁層５３により絶縁
されている。
ング状にｎ電極５０が形成されており、この電極５０に
覆われてない部分が光取出窓５１となっている。又、ｐ
電極４５はｐ−クラッド層４９の中央部５２で電気的に
接続され、他の部分はリング状の絶縁層５３により絶縁
されている。
【００１０】
【０００４】これに対し、素子側面に露出したｐｎ接合
部を絶縁膜で保護する方法が提案されている。
部を絶縁膜で保護する方法が提案されている。
【００１１】図４は、従来の発光ダイオードの他の例を
示す要部断面図である。
示す要部断面図である。
【００１２】同図において、発光ダイオード６１は、上
述した発光ダイオード４１と同様、半導体素子６２が、
リードフレームである金属板６３に盛られたロウ材６４
により下面の電極６５部分が、金属板６３に固定されて
いる。また、素子６２はウエハ状態で一貫して製造され
た後に、個々の素子６２に分離されている。
述した発光ダイオード４１と同様、半導体素子６２が、
リードフレームである金属板６３に盛られたロウ材６４
により下面の電極６５部分が、金属板６３に固定されて
いる。また、素子６２はウエハ状態で一貫して製造され
た後に、個々の素子６２に分離されている。
【００１３】素子６２は、ｐ−クラッド層６６の下面
に、ｐ−活性層６７、ｎ−クラッド層６８が積層されて
いる。ここで、ｐｎ接合面は放熱特性をよくするために
ダイマウントする面に近接した構造をなしている。ま
た、６９は、ウエハから素子に分離する前に素子６２の
周囲に形成されたエッチング溝である。
に、ｐ−活性層６７、ｎ−クラッド層６８が積層されて
いる。ここで、ｐｎ接合面は放熱特性をよくするために
ダイマウントする面に近接した構造をなしている。ま
た、６９は、ウエハから素子に分離する前に素子６２の
周囲に形成されたエッチング溝である。
【００１４】そして、ｐ−クラッド層６６の上面にはリ
ング状にｐ電極７０が形成されており、この電極７０に
覆われてない部分が光取出窓７１となっている。又、ｎ
電極６５はｎ−クラッド層６８の中央部７２で電気的に
接続され、他の部分は絶縁層７３により絶縁されてい
る。又、絶縁層７３は素子６２側面のエッチング溝６９
を覆って形成されている。
ング状にｐ電極７０が形成されており、この電極７０に
覆われてない部分が光取出窓７１となっている。又、ｎ
電極６５はｎ−クラッド層６８の中央部７２で電気的に
接続され、他の部分は絶縁層７３により絶縁されてい
る。又、絶縁層７３は素子６２側面のエッチング溝６９
を覆って形成されている。
【００１５】
【０００５】
【００１６】
【発明が解決しようとする課題】ところで、上述した従
来の発光ダイオード４１によれば、以下のような問題点
があった。 （１） 素子４２をマウントするための位置精度、ロウ
材４４を盛るための位置精度、ロウ材４４の盛り量の精
度、等の問題からロウ材４４を過剰に盛る必要がある。
このため、マウントの際に余剰のロウ材４４が素子４２
の周囲にはみ出して素子４２の側面のｐｎ接合部まで這
い上がり、電流のリ−クあるいはショ−ト等が発生して
素子４２の特性及び信頼性の劣化を引き起こす。 （２） ダイマウントする金属板４３一つ一つに対して
高い位置精度でロウ材４４を盛る必要があるため、製造
コストが高くなる。 （３） ロウ材４４として特に金属を用いた場合、素子
４２が熱処理で溶融したロウ材４４の上を流れて移動し
初期の位置からズレるため、この防止策として素子４２
に対して荷重を加え固定した状態で熱処理する必要があ
る。この作業は素子４２一つ一つに対して実施しなけれ
ばならず、この点でも製造コストが高くなる。さらに、
荷重を加えたことでロウ材４４のはみ出し及びｐｎ接合
部へのロウ材４４の這い上がりが増長されるとともに、
荷重バランスが悪いと素子４２が傾いたりする。これら
は、特性上のみならずそれ以降の工程を行う上でも好ま
しくない現象となる。
来の発光ダイオード４１によれば、以下のような問題点
があった。 （１） 素子４２をマウントするための位置精度、ロウ
材４４を盛るための位置精度、ロウ材４４の盛り量の精
度、等の問題からロウ材４４を過剰に盛る必要がある。
このため、マウントの際に余剰のロウ材４４が素子４２
の周囲にはみ出して素子４２の側面のｐｎ接合部まで這
い上がり、電流のリ−クあるいはショ−ト等が発生して
素子４２の特性及び信頼性の劣化を引き起こす。 （２） ダイマウントする金属板４３一つ一つに対して
高い位置精度でロウ材４４を盛る必要があるため、製造
コストが高くなる。 （３） ロウ材４４として特に金属を用いた場合、素子
４２が熱処理で溶融したロウ材４４の上を流れて移動し
初期の位置からズレるため、この防止策として素子４２
に対して荷重を加え固定した状態で熱処理する必要があ
る。この作業は素子４２一つ一つに対して実施しなけれ
ばならず、この点でも製造コストが高くなる。さらに、
荷重を加えたことでロウ材４４のはみ出し及びｐｎ接合
部へのロウ材４４の這い上がりが増長されるとともに、
荷重バランスが悪いと素子４２が傾いたりする。これら
は、特性上のみならずそれ以降の工程を行う上でも好ま
しくない現象となる。
【００１７】
【０００６】又、発光ダイオード６１によれば、上述し
た発光ダイオード４１の問題点（２）及び（３）と同様
の問題点があり、更にこの方法では、工程途中でエッチ
ング溝６９形成に伴う大きな段差が素子ウエハ表面に生
じる。この影響で、エッチング溝６９形成以降に行われ
る絶縁膜７３の開口あるいは電極６５のパタ−ニング等
といった高い寸法精度が必要な工程のフォトリソグラフ
ィが難しくなるという問題点があった。
た発光ダイオード４１の問題点（２）及び（３）と同様
の問題点があり、更にこの方法では、工程途中でエッチ
ング溝６９形成に伴う大きな段差が素子ウエハ表面に生
じる。この影響で、エッチング溝６９形成以降に行われ
る絶縁膜７３の開口あるいは電極６５のパタ−ニング等
といった高い寸法精度が必要な工程のフォトリソグラフ
ィが難しくなるという問題点があった。
【００１８】
【０００７】そこで、本発明は上述の課題を解決するも
ので、容易に、かつ歩留りよく、特性及び信頼性の優れ
た半導体装置を製造できる半導体装置の製造方法を提供
することを目的とする。
ので、容易に、かつ歩留りよく、特性及び信頼性の優れ
た半導体装置を製造できる半導体装置の製造方法を提供
することを目的とする。
【００１９】
【０００８】
【００２０】
【課題を解決するための手段】本発明は、上記目的を達
成するための手段として、半導体素子を、金属板上にダ
イマウントして構成する半導体装置の製造方法におい
て、半導体素子のダイマウントする面上に、ロウ材とな
る金属膜を形成する工程と、半導体素子のダイマウント
する面を、ロウ材により金属板上に圧着する工程と、半
導体素子に荷重を加えることなく、ロウ材を加熱融解
し、ロウ材を介して半導体素子と金属板とを接着する工
程とを有することを特徴とする。
成するための手段として、半導体素子を、金属板上にダ
イマウントして構成する半導体装置の製造方法におい
て、半導体素子のダイマウントする面上に、ロウ材とな
る金属膜を形成する工程と、半導体素子のダイマウント
する面を、ロウ材により金属板上に圧着する工程と、半
導体素子に荷重を加えることなく、ロウ材を加熱融解
し、ロウ材を介して半導体素子と金属板とを接着する工
程とを有することを特徴とする。
【００２１】
【０００９】また、ロウ材としてＩｎあるいはＩｎを含
む金属を用いることを特徴とする。
む金属を用いることを特徴とする。
【００２２】
【００１０】また、金属板の表面材質がＡｕあるいはＡ
ｕ系金属である場合に、ロウ材の加熱条件を、温度１７
５℃以上とし、特に２５０℃以上では非酸化性の雰囲気
とすることを特徴とする。
ｕ系金属である場合に、ロウ材の加熱条件を、温度１７
５℃以上とし、特に２５０℃以上では非酸化性の雰囲気
とすることを特徴とする。
【００２３】
【００１１】また、金属板の表面材質がＡｇあるいはＡ
ｇ系金属である場合に、ロウ材の加熱条件を、温度２２
５℃以上とし、かつ非酸化性の雰囲気とすることを特徴
とする。
ｇ系金属である場合に、ロウ材の加熱条件を、温度２２
５℃以上とし、かつ非酸化性の雰囲気とすることを特徴
とする。
【００２４】
【００１２】
【００２５】
【実施例】以下、図１，図２を参照して本発明の実施例
を説明する。
を説明する。
【００２６】図１は、本発明の第一の実施例の発光ダイ
オードの製造方法の工程要部断面図である。
オードの製造方法の工程要部断面図である。
【００２７】図２は、本発明の第二の実施例の発光ダイ
オードの製造方法の工程要部断面図である。
オードの製造方法の工程要部断面図である。
【００２８】これらの図において、本発明の実施例の半
導体装置１５，３４は、半導体素子１２，３１の夫々の
ダイマウント面に、選択的にダイマウント時のロウ材１
１，３０となる金属膜が夫々形成され、ロウ材１１，３
０を介して素子１２，３１とリードフレームである金属
板（Ｃｕ板１３，Ｆｅ板３２）とが夫々接着されて製造
される。
導体装置１５，３４は、半導体素子１２，３１の夫々の
ダイマウント面に、選択的にダイマウント時のロウ材１
１，３０となる金属膜が夫々形成され、ロウ材１１，３
０を介して素子１２，３１とリードフレームである金属
板（Ｃｕ板１３，Ｆｅ板３２）とが夫々接着されて製造
される。
【００２９】
【００１３】最初に、ロウ材の選択、並びに半導体素子
と金属板からなるリ−ドフレ−ムとの接着を行うのに必
要な熱処理条件の選定、の２つの事項について検討す
る。
と金属板からなるリ−ドフレ−ムとの接着を行うのに必
要な熱処理条件の選定、の２つの事項について検討す
る。
【００３０】
【００１４】まず、ロウ材の要件としては、以下のこと
が考えられる。
が考えられる。
【００３１】ロウ材は、素子をリ−ドフレ−ム上に圧着
させ、熱処理されて素子とリ−ドフレ−ムを接着させる
ので、この間のハンドリングで素子が外れたり、あるい
は位置がずれたりすることがない程度の接着性を有して
いることがロウ材には必要となる。
させ、熱処理されて素子とリ−ドフレ−ムを接着させる
ので、この間のハンドリングで素子が外れたり、あるい
は位置がずれたりすることがない程度の接着性を有して
いることがロウ材には必要となる。
【００３２】そこで、ロウ材として種々の材料を検討
し、Ｉｎが圧着後の接着性に優れ、上述の要件を満たし
ていることを確認した。更に、Ｉｎを用いた場合、融着
温度が低く、ダイマウントに伴う素子への熱ダメ−ジが
少なく、蒸着法等で容易に形成でき加工も簡単であり、
また、Ｉｎは柔らかいためリ−ドフレ−ム面の凹凸の影
響を吸収できるとともに、素子とリードフレームとの間
に生じる歪を緩和し放熱性に有利なＣｕ等の熱膨張係数
の大きなリ−ドフレ−ム材の使用を可能にする、等の多
くの利点がある。
し、Ｉｎが圧着後の接着性に優れ、上述の要件を満たし
ていることを確認した。更に、Ｉｎを用いた場合、融着
温度が低く、ダイマウントに伴う素子への熱ダメ−ジが
少なく、蒸着法等で容易に形成でき加工も簡単であり、
また、Ｉｎは柔らかいためリ−ドフレ−ム面の凹凸の影
響を吸収できるとともに、素子とリードフレームとの間
に生じる歪を緩和し放熱性に有利なＣｕ等の熱膨張係数
の大きなリ−ドフレ−ム材の使用を可能にする、等の多
くの利点がある。
【００３３】
【００１５】次に、熱処理条件の要件としては、熱処理
した後の素子へのワイヤボンディング等で、素子が動か
ない、素子がリードフレームから剥離しない、ロウ材が
リ−ドフレ−ムに対して十分に馴染んでいる、の３点を
満たす必要がある。
した後の素子へのワイヤボンディング等で、素子が動か
ない、素子がリードフレームから剥離しない、ロウ材が
リ−ドフレ−ムに対して十分に馴染んでいる、の３点を
満たす必要がある。
【００３４】そこで、素子をロウ材によりリ−ドフレ−
ム上に圧着した後、種々の温度及び雰囲気で熱処理し
て、その接着性を調べた。以下その実験結果について説
明する。なお、ロウ材としてはＩｎを用い、リ−ドフレ
−ムの表面材としては、導電性、熱伝導性に優れ、かつ
酸化されにくいＡｕ又はＡｇを用いた。
ム上に圧着した後、種々の温度及び雰囲気で熱処理し
て、その接着性を調べた。以下その実験結果について説
明する。なお、ロウ材としてはＩｎを用い、リ−ドフレ
−ムの表面材としては、導電性、熱伝導性に優れ、かつ
酸化されにくいＡｕ又はＡｇを用いた。
【００３５】
【００１６】Ａｕメッキされたリ−ドフレ−ムを用いた
場合の熱処理実験による素子とリードフレームとの接着
性の良否の結果を表１にまとめた。
場合の熱処理実験による素子とリードフレームとの接着
性の良否の結果を表１にまとめた。
【００３６】
【００１７】
【００３７】
【表１】
【００３８】
【００１８】表１から、この場合、温度１７５℃以上と
する熱処理条件が接着に有効となるが、２５０℃以上の
高温で処理する際には雰囲気制御（＝非酸化雰囲気）を
実施する必要のあることが分かる。これは、高温におい
てロウ材である金属膜の酸化が促進され、その影響がで
てくることによる。
する熱処理条件が接着に有効となるが、２５０℃以上の
高温で処理する際には雰囲気制御（＝非酸化雰囲気）を
実施する必要のあることが分かる。これは、高温におい
てロウ材である金属膜の酸化が促進され、その影響がで
てくることによる。
【００３９】なお、リ−ドフレ−ムの表面材がＡｕ系金
属であっても、またロウ材がＩｎを含む他の金属であっ
ても同様の結果が得られる。
属であっても、またロウ材がＩｎを含む他の金属であっ
ても同様の結果が得られる。
【００４０】また、３００℃以上では、３００℃の時と
同様の結果が得られる。
同様の結果が得られる。
【００４１】ところで、５００℃以上では、半導体と電
極材との反応が進み、オーミック特性が劣化するため５
００℃以下で行うのが半導体素子の特性上適している。
極材との反応が進み、オーミック特性が劣化するため５
００℃以下で行うのが半導体素子の特性上適している。
【００４２】
【００１９】また、Ａｇメッキされたリ−ドフレ−ムを
用いた場合の熱処理実験による素子とリードフレームと
の接着性の良否の結果を表２にまとめた。
用いた場合の熱処理実験による素子とリードフレームと
の接着性の良否の結果を表２にまとめた。
【００４３】
【００２０】
【００４４】
【表２】
【００４５】
【００２１】表２から、温度２２５℃以上で、かつ非酸
化雰囲気とする熱処理条件が接着に有効であることが分
かる。ここで、Ａｇを用いた場合、Ａｕと比べ熱処理温
度の高温化及び雰囲気制御が必要となるが、これはＡｇ
が酸化の影響を受けやすいことによる。
化雰囲気とする熱処理条件が接着に有効であることが分
かる。ここで、Ａｇを用いた場合、Ａｕと比べ熱処理温
度の高温化及び雰囲気制御が必要となるが、これはＡｇ
が酸化の影響を受けやすいことによる。
【００４６】なお、リ−ドフレ−ムの表面材がＡｇ系金
属であっても、またロウ材がＩｎを含む他の金属であっ
ても同様の結果が得られる。
属であっても、またロウ材がＩｎを含む他の金属であっ
ても同様の結果が得られる。
【００４７】また、３００℃以上では、３００℃の時と
同様の結果が得られる。
同様の結果が得られる。
【００４８】ところで、５００℃以上では、半導体と電
極材との反応が進みオーミック特性が劣化するため、５
００℃以下で行うのが半導体素子の特性上適している。
極材との反応が進みオーミック特性が劣化するため、５
００℃以下で行うのが半導体素子の特性上適している。
【００４９】
【００２２】続いて、熱処理の際に素子に加える荷重が
素子へ与える影響を調べる実験を行った。
素子へ与える影響を調べる実験を行った。
【００５０】その結果、例えば、ロウ材としてＩｎ又は
Ｉｎを含む金属等の接着性のある金属を用い、リ−ドフ
レ−ムの表面材はＡｕ、Ａｇ、Ａｕ系金属又はＡｇ系金
属のものを用いた場合、無荷重で素子とリードフレーム
とが十分に接着されるとともに、その際に素子の位置ズ
レが生じないことを確認した。
Ｉｎを含む金属等の接着性のある金属を用い、リ−ドフ
レ−ムの表面材はＡｕ、Ａｇ、Ａｕ系金属又はＡｇ系金
属のものを用いた場合、無荷重で素子とリードフレーム
とが十分に接着されるとともに、その際に素子の位置ズ
レが生じないことを確認した。
【００５１】一方、荷重を加えた場合は、素子が傾いた
り、ロウ材がはみ出して素子側面に這い上がる等の歩留
り低下及び特性劣化の要因となる現象が生じることも判
明した。
り、ロウ材がはみ出して素子側面に這い上がる等の歩留
り低下及び特性劣化の要因となる現象が生じることも判
明した。
【００５２】従って、熱処理を無荷重で行うことは、素
子の歩留り及び信頼性を向上させる点で有効である。
子の歩留り及び信頼性を向上させる点で有効である。
【００５３】
【００２３】以上の結果を踏まえて、以下に実際の半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
【００５４】まず、図１を参照して、本発明の第一の実
施例について工程順に説明する。 （１） まず、ｎ−ＧａＡｓ基板１上に、液層成長法
（ＬＰＥ法）でｎ−ＧａＡｌＡｓクラッド層２（Ａｌ比
〜０．７、Ｓｎドープ、ｎ〜２×１０17ｃｍ-3、１５０
μｍ厚）、ｐ−ＧａＡｌＡｓ活性層３（Ａｌ比〜０．
３、Ｚｎドープ、ｎ〜１×１０18ｃｍ-3、０．５μｍ
厚）、ｐ−ＧａＡｌＡｓクラッド層４（Ａｌ比〜０．
７、Ｚｎドープ、ｎ〜１×１０18ｃｍ-3、３μｍ厚）を
順次積層した後、ｎ−ＧａＡｓ基板１を、アンモニア−
過酸化水素水系エッチング液で選択的に除去する（同図
（ａ））。
施例について工程順に説明する。 （１） まず、ｎ−ＧａＡｓ基板１上に、液層成長法
（ＬＰＥ法）でｎ−ＧａＡｌＡｓクラッド層２（Ａｌ比
〜０．７、Ｓｎドープ、ｎ〜２×１０17ｃｍ-3、１５０
μｍ厚）、ｐ−ＧａＡｌＡｓ活性層３（Ａｌ比〜０．
３、Ｚｎドープ、ｎ〜１×１０18ｃｍ-3、０．５μｍ
厚）、ｐ−ＧａＡｌＡｓクラッド層４（Ａｌ比〜０．
７、Ｚｎドープ、ｎ〜１×１０18ｃｍ-3、３μｍ厚）を
順次積層した後、ｎ−ＧａＡｓ基板１を、アンモニア−
過酸化水素水系エッチング液で選択的に除去する（同図
（ａ））。
【００５５】
【００２４】（２） 次に、ｐ−クラッド層４面にプラ
ズマＣＶＤ法でＳｉＮ膜５を形成する。引続き、フォト
リソグラフィ法及びＣＦ4 ガスによるドライエッチング
法でＳｉＮ膜５に対して直径１００μｍのスル−ホ−ル
部６を形成する（同図（ｂ））。
ズマＣＶＤ法でＳｉＮ膜５を形成する。引続き、フォト
リソグラフィ法及びＣＦ4 ガスによるドライエッチング
法でＳｉＮ膜５に対して直径１００μｍのスル−ホ−ル
部６を形成する（同図（ｂ））。
【００５６】
【００２５】（３） 次に、ｎ−クラッド層２面にＡｕ
ＧｅＮｉからなるｎ電極７を形成する。ｎ電極７の内側
は開口され、この開口部を光取り出し面８とする。引続
き、ｐ−クラッド層４面及びＳｉＮ膜５面に、ＡｕＺｎ
／ＴｉＮ／Ａｕからなる３００μｍ□のｐ電極９を形成
する。ｐ電極９は、スル−ホ−ル部６を介して半導体面
と接続される。ここで、ＴｉＮはＡｕＺｎとＩｎの合金
化を防止するバリヤとして、また、ＡｕはＴｉＮに対す
るＩｎの濡れ性を改善する目的で、各々形成する（同図
（ｃ））。
ＧｅＮｉからなるｎ電極７を形成する。ｎ電極７の内側
は開口され、この開口部を光取り出し面８とする。引続
き、ｐ−クラッド層４面及びＳｉＮ膜５面に、ＡｕＺｎ
／ＴｉＮ／Ａｕからなる３００μｍ□のｐ電極９を形成
する。ｐ電極９は、スル−ホ−ル部６を介して半導体面
と接続される。ここで、ＴｉＮはＡｕＺｎとＩｎの合金
化を防止するバリヤとして、また、ＡｕはＴｉＮに対す
るＩｎの濡れ性を改善する目的で、各々形成する（同図
（ｃ））。
【００５７】
【００２６】（４） 次に、ＳｉＯ膜５面及びｐ電極９
面にレジスト１０を被覆する。引続き、ｐ電極９部分の
レジストをフォトリソグラフィ法で開口した後、ロウ材
となるＩｎ膜（５μm 厚）１１を真空蒸着法で形成する
（同図（ｄ））。
面にレジスト１０を被覆する。引続き、ｐ電極９部分の
レジストをフォトリソグラフィ法で開口した後、ロウ材
となるＩｎ膜（５μm 厚）１１を真空蒸着法で形成する
（同図（ｄ））。
【００５８】
【００２７】（５） 次に、粘着性テ−プでレジスト開
口部分以外に付着しているＩｎ膜１１を除去した後、レ
ジスト剥離液による処理を行い、レジスト１０を除去す
る。以上によって、素子のダイマウント面となる面上
に、選択的にＩｎ膜１１が形成される（同図（ｅ））。
口部分以外に付着しているＩｎ膜１１を除去した後、レ
ジスト剥離液による処理を行い、レジスト１０を除去す
る。以上によって、素子のダイマウント面となる面上
に、選択的にＩｎ膜１１が形成される（同図（ｅ））。
【００５９】
【００２８】（６） 次に、スクライブ法により、ダイ
マウント面となる面上のＩｎ膜１１の形成されていない
部分をスクライブし素子化する。これにより、素子化の
際に素子の特性を劣化させるロウ材のバリ等は発生しな
い。なお、素子サイズは約４００μｍ□である。
マウント面となる面上のＩｎ膜１１の形成されていない
部分をスクライブし素子化する。これにより、素子化の
際に素子の特性を劣化させるロウ材のバリ等は発生しな
い。なお、素子サイズは約４００μｍ□である。
【００６０】そして、この素子１２を、Ｉｎ膜１１を下
にしてリードフレームであるＡｕメッキされたＣｕ板１
３上の所定の位置に荷重１００ｇで圧着する。次に、オ
−ブンを用い空気雰囲気中、無荷重下、２００℃に加熱
して、Ｉｎ膜１１を融解させこれを介して素子１２とＣ
ｕ板１３とを接着させる。最後に金線１４がｎ電極７に
ボンディングされ、第一の発光ダイオード１５が製造さ
れる（同図（ｆ））。
にしてリードフレームであるＡｕメッキされたＣｕ板１
３上の所定の位置に荷重１００ｇで圧着する。次に、オ
−ブンを用い空気雰囲気中、無荷重下、２００℃に加熱
して、Ｉｎ膜１１を融解させこれを介して素子１２とＣ
ｕ板１３とを接着させる。最後に金線１４がｎ電極７に
ボンディングされ、第一の発光ダイオード１５が製造さ
れる（同図（ｆ））。
【００６１】
【００２９】また、図２を参照して、本発明の第二の実
施例について工程順に説明する。 （１） まず、ｐ−ＧａＡｓ基板２１上に液層成長法
（ＬＰＥ法）でｐ−ＧａＡｌＡｓクラッド層２２（Ａｌ
比〜０．４、Ｚｎドープ、ｎ〜５×１０17ｃｍ-3、１５
０μｍ厚）、ｐ−ＧａＡｌＡｓ活性層２３（Ａｌ比〜
０．０３、Ｚｎドープ、ｎ〜１×１０18ｃｍ-3、０．５
μｍ厚）、ｎ−ＧａＡｌＡｓクラッド層２４（Ａｌ比〜
０．４、Ｔｅドープ、ｎ〜１×１０18ｃｍ-3、３μｍ
厚）を順次積層した後、ｐ−ＧａＡｓ基板２１を、アン
モニア−過酸化水素水系エッチング液で選択的に除去す
る（同図（ａ））。
施例について工程順に説明する。 （１） まず、ｐ−ＧａＡｓ基板２１上に液層成長法
（ＬＰＥ法）でｐ−ＧａＡｌＡｓクラッド層２２（Ａｌ
比〜０．４、Ｚｎドープ、ｎ〜５×１０17ｃｍ-3、１５
０μｍ厚）、ｐ−ＧａＡｌＡｓ活性層２３（Ａｌ比〜
０．０３、Ｚｎドープ、ｎ〜１×１０18ｃｍ-3、０．５
μｍ厚）、ｎ−ＧａＡｌＡｓクラッド層２４（Ａｌ比〜
０．４、Ｔｅドープ、ｎ〜１×１０18ｃｍ-3、３μｍ
厚）を順次積層した後、ｐ−ＧａＡｓ基板２１を、アン
モニア−過酸化水素水系エッチング液で選択的に除去す
る（同図（ａ））。
【００６２】
【００３０】（２） 次に、ｐ−クラッド層２２面に直
径＝１５０μｍのＡｕＺｎからなるｐ電極２５を形成
し、露出したｐ−クラッド層２２面を光取り出し面２６
とする。引続き、ｎ−クラッド層２４面に３００μｍ□
のＡｕＧｅＮｉ／Ｍｏ／Ａｕからなるｎ電極２７を形成
する。ここで、ＭｏはＡｕＧｅＮｉとＩｎの合金化を防
止するバリヤとして、またＡｕはＭｏに対するＩｎの濡
れ性を改善する目的で、各々形成する（同図（ｂ））。
径＝１５０μｍのＡｕＺｎからなるｐ電極２５を形成
し、露出したｐ−クラッド層２２面を光取り出し面２６
とする。引続き、ｎ−クラッド層２４面に３００μｍ□
のＡｕＧｅＮｉ／Ｍｏ／Ａｕからなるｎ電極２７を形成
する。ここで、ＭｏはＡｕＧｅＮｉとＩｎの合金化を防
止するバリヤとして、またＡｕはＭｏに対するＩｎの濡
れ性を改善する目的で、各々形成する（同図（ｂ））。
【００６３】
【００３１】（３） 次に、ｎ電極２７の周囲にフォト
リソグラフィ及びリン酸／過酸化水素水混合液によるエ
ッチングを用い、格子状の凹溝２８（ライン幅６０μ
ｍ、ピッチ＝４００μｍ、深さ＝１０μｍ）を形成する
（同図（ｃ））。
リソグラフィ及びリン酸／過酸化水素水混合液によるエ
ッチングを用い、格子状の凹溝２８（ライン幅６０μ
ｍ、ピッチ＝４００μｍ、深さ＝１０μｍ）を形成する
（同図（ｃ））。
【００６４】
【００３２】（４） 次に、ｎ−クラッド層２４、ｎ電
極２７及び凹溝２８面にレジスト２９を被覆する。引続
き、ｎ電極２７上部のレジストをフォトリソグラフィ法
で除去した後、ロウ材となるＩｎ膜３０（５μm 厚）を
真空蒸着法で形成する（同図（ｄ））。なお、この段階
で表面には凹溝２７による大きな段差があるが、フォト
リソグラフィによるロウ材のパタ−ン形成は高い精度を
必要としないため特に問題はない。
極２７及び凹溝２８面にレジスト２９を被覆する。引続
き、ｎ電極２７上部のレジストをフォトリソグラフィ法
で除去した後、ロウ材となるＩｎ膜３０（５μm 厚）を
真空蒸着法で形成する（同図（ｄ））。なお、この段階
で表面には凹溝２７による大きな段差があるが、フォト
リソグラフィによるロウ材のパタ−ン形成は高い精度を
必要としないため特に問題はない。
【００６５】
【００３３】（５） 次に、超音波をかけながらレジス
ト剥離液による処理を行い、レジスト２９及びレジスト
２９上部のＩｎ膜３０を除去する（同図（ｅ））。
ト剥離液による処理を行い、レジスト２９及びレジスト
２９上部のＩｎ膜３０を除去する（同図（ｅ））。
【００６６】この際、凹溝２８部分で超音波の効果が有
効に働くため、基板表面がプレ−ナ状態の場合と比べ容
易にＩｎ膜３０の除去ができる。更にこの方法は、作業
時に基板を割るトラブルも低減できる。
効に働くため、基板表面がプレ−ナ状態の場合と比べ容
易にＩｎ膜３０の除去ができる。更にこの方法は、作業
時に基板を割るトラブルも低減できる。
【００６７】
【００３４】（６） 次に、凹溝２８に沿ってダイシン
グを行い素子化する。引続き、この素子３１を、Ｉｎ膜
３０面を下にしてリードフレームであるＡｇメッキされ
たＦｅ板３２上の所定の位置に荷重５０ｇで圧着する。
次に、電気炉を用いＮ2 雰囲気中、無荷重下、２５０℃
に加熱して、Ｉｎ膜３０を融解させこれを介して素子３
１とＦｅ板３２とを接着させる。最後に金線３３がｐ電
極２５にボンディングされ、第二の発光ダイオード３４
が製造される（同図（ｆ））。
グを行い素子化する。引続き、この素子３１を、Ｉｎ膜
３０面を下にしてリードフレームであるＡｇメッキされ
たＦｅ板３２上の所定の位置に荷重５０ｇで圧着する。
次に、電気炉を用いＮ2 雰囲気中、無荷重下、２５０℃
に加熱して、Ｉｎ膜３０を融解させこれを介して素子３
１とＦｅ板３２とを接着させる。最後に金線３３がｐ電
極２５にボンディングされ、第二の発光ダイオード３４
が製造される（同図（ｆ））。
【００６８】
【００３５】以上説明したように、本発明の実施例によ
れば、以下に述べる効果が得られる。 （１） ダイマウントする半導体素子面における素子切
断ラインの内側領域に、選択的にロウ材を形成し、かつ
接着を行う熱処理の際に、素子に荷重をかけないことに
より、素子周囲へのロウ材のはみだし及び素子側面への
ロウ材の這い上がりを防止できるので、これらに起因し
た不良がなく、素子特性も劣化することなく、素子の歩
留り及び素子の信頼性の向上が図れる。
れば、以下に述べる効果が得られる。 （１） ダイマウントする半導体素子面における素子切
断ラインの内側領域に、選択的にロウ材を形成し、かつ
接着を行う熱処理の際に、素子に荷重をかけないことに
より、素子周囲へのロウ材のはみだし及び素子側面への
ロウ材の這い上がりを防止できるので、これらに起因し
た不良がなく、素子特性も劣化することなく、素子の歩
留り及び素子の信頼性の向上が図れる。
【００６９】
【００３６】（２） ウェハ状態の数千〜数万個の素子
に一度でロウ材を形成できるので、従来の素子をマウン
トする金属板一つ一つにロウ材を形成する方法と比べ、
製造コストを大幅に低減できる。
に一度でロウ材を形成できるので、従来の素子をマウン
トする金属板一つ一つにロウ材を形成する方法と比べ、
製造コストを大幅に低減できる。
【００７０】
【００３７】（３） 素子を金属板にマウントした後の
熱処理がオ−ブン等の別形態で可能なためマウント装置
が簡単になり、製造コストが低減できる。
熱処理がオ−ブン等の別形態で可能なためマウント装置
が簡単になり、製造コストが低減できる。
【００７１】
【００３８】（４） ロウ材の素子の周囲へのはみ出し
及び素子側面への這い上がりを防止できるので、ｐｎ接
合が露出している部分への絶縁膜の形成を特に必要とせ
ず、これに付随した工程も不要となる。また、少なくと
もロウ材形成以前の基板加工をプレ−ナ状態で実施でき
るので、電極パターン形成等の様な精度が必要なフォト
リソグラフィ作業を歩留りよく安定に行うことができ
る。
及び素子側面への這い上がりを防止できるので、ｐｎ接
合が露出している部分への絶縁膜の形成を特に必要とせ
ず、これに付随した工程も不要となる。また、少なくと
もロウ材形成以前の基板加工をプレ−ナ状態で実施でき
るので、電極パターン形成等の様な精度が必要なフォト
リソグラフィ作業を歩留りよく安定に行うことができ
る。
【００７２】
【００３９】（５） また、ロウ材を形成する領域の周
囲に凹部を形成する工程を有するものでは、ダイシング
あるいはへきかい等の素子化作業による素子へのダメ−
ジやロウ材のバリの発生、及びダイマウントの際にピン
セットあるいはコレットで素子をピックアップする際に
つく傷等を防止できるので、素子の歩留り及び素子の信
頼性の向上が図れる。
囲に凹部を形成する工程を有するものでは、ダイシング
あるいはへきかい等の素子化作業による素子へのダメ−
ジやロウ材のバリの発生、及びダイマウントの際にピン
セットあるいはコレットで素子をピックアップする際に
つく傷等を防止できるので、素子の歩留り及び素子の信
頼性の向上が図れる。
【００７３】
【００４０】なお、本発明は、他の形態でも実施するこ
とができる。
とができる。
【００７４】例えば、上述の実施例では発光ダイオ−ド
の製造について説明したが、ｐｎ接合位置がダイマウン
トする面に近接している構造をなす、例えば半導体レ−
ザ−等の他の半導体装置の製造に対しても本発明を適用
できる。
の製造について説明したが、ｐｎ接合位置がダイマウン
トする面に近接している構造をなす、例えば半導体レ−
ザ−等の他の半導体装置の製造に対しても本発明を適用
できる。
【００７５】また、半導体材料は、ＧａＡｓ／ＧａＡｌ
Ａｓ系に限ることはなく、Ｓｉ，ＧａＰ，ＩｎＰ，Ｇａ
ＡｓＰ，ＩｎＧａＡｌＰ，ＩｎＧａＡｓＰあるいはＺｎ
Ｓｅなどの他の混晶でもさしつかえない。
Ａｓ系に限ることはなく、Ｓｉ，ＧａＰ，ＩｎＰ，Ｇａ
ＡｓＰ，ＩｎＧａＡｌＰ，ＩｎＧａＡｓＰあるいはＺｎ
Ｓｅなどの他の混晶でもさしつかえない。
【００７６】
【００４１】
【００７７】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体素子のダイマウントする
面に、ロウ材となる金属膜を形成し、半導体素子のダイ
マウントする面を、金属板上に圧着し、ロウ材を加熱融
解し、このロウ材を介して半導体素子と金属板とを接着
するので、容易に、かつ歩留りよく、特性及び信頼性の
優れた半導体装置を製造することができる。
置の製造方法によれば、半導体素子のダイマウントする
面に、ロウ材となる金属膜を形成し、半導体素子のダイ
マウントする面を、金属板上に圧着し、ロウ材を加熱融
解し、このロウ材を介して半導体素子と金属板とを接着
するので、容易に、かつ歩留りよく、特性及び信頼性の
優れた半導体装置を製造することができる。
【００７８】
【００４２】また、前記ロウ材として、ＩｎあるいはＩ
ｎを含む金属を用いた場合には、良好に半導体素子を金
属板に接着することができる。
ｎを含む金属を用いた場合には、良好に半導体素子を金
属板に接着することができる。
【００７９】
【００４３】また、金属板の表面材質がＡｕあるいはＡ
ｕ系金属である場合に、前記ロウ材の加熱条件を、温度
１７５℃以上とし、特に２５０℃以上では非酸化性の雰
囲気とするので、良好に半導体素子を金属板に接着する
ことができる。
ｕ系金属である場合に、前記ロウ材の加熱条件を、温度
１７５℃以上とし、特に２５０℃以上では非酸化性の雰
囲気とするので、良好に半導体素子を金属板に接着する
ことができる。
【００８０】
【００４４】また、金属板の表面材質がＡｇあるいはＡ
ｇ系金属である場合に、前記ロウ材の加熱条件を、温度
２２５℃以上とし、かつ非酸化性の雰囲気とするので、
良好に半導体素子を金属板に接着することができる。
ｇ系金属である場合に、前記ロウ材の加熱条件を、温度
２２５℃以上とし、かつ非酸化性の雰囲気とするので、
良好に半導体素子を金属板に接着することができる。
【図１】本発明の第一の実施例の発光ダイオードの製造
方法を示す工程要部断面図である。
方法を示す工程要部断面図である。
【図２】本発明の第二の実施例の発光ダイオードの製造
方法を示す工程要部断面図である。
方法を示す工程要部断面図である。
【図３】従来の発光ダイオードの一例を示す要部断面図
である。
である。
【図４】従来の発光ダイオードの他の例を示す要部断面
図である。
図である。
７，２７ ｎ電極 ８，２６ 光取り出し窓 ９，２５ ｐ電極 １０，２９ レジスト １１，３０ Ｉｎ膜（ロウ材） １２，３１ 半導体素子 １３ Ｃｕ板（金属板） １５，３４ 発光ダイオード（半導体装置） ２８ 凹溝 ３２ Ｆｅ板（金属板）
Claims (4)
- 【請求項１】半導体素子を、金属板上にダイマウントし
て構成する半導体装置の製造方法において、 前記半導体素子のダイマウントする面上に、ロウ材とな
る金属膜を形成する工程と、 前記半導体素子の前記面を、前記ロウ材により前記金属
板上に圧着する工程と、 前記半導体素子に荷重を加えることなく、前記ロウ材を
加熱融解して前記ロウ材を介して前記半導体素子と前記
金属板とを接着する工程とを有する半導体装置の製造方
法。 - 【請求項２】前記ロウ材としてＩｎあるいはＩｎを含む
金属を用いることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項３】前記金属板の表面材質がＡｕあるいはＡｕ
系金属である場合に、前記ロウ材の加熱条件を、温度１
７５℃以上とし、特に２５０℃以上では非酸化性の雰囲
気とすることを特徴とする請求項１又は２記載の半導体
装置の製造方法。 - 【請求項４】前記金属板の表面材質がＡｇあるいはＡｇ
系金属である場合に、前記ロウ材の加熱条件を、温度２
２５℃以上とし、かつ非酸化性の雰囲気とすることを特
徴とする請求項１又は２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8604194A JPH07273133A (ja) | 1994-03-31 | 1994-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8604194A JPH07273133A (ja) | 1994-03-31 | 1994-03-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273133A true JPH07273133A (ja) | 1995-10-20 |
Family
ID=13875600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8604194A Pending JPH07273133A (ja) | 1994-03-31 | 1994-03-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203519A (ja) * | 2004-01-14 | 2005-07-28 | Sumitomo Electric Ind Ltd | 半導体発光装置 |
| WO2009081470A1 (ja) * | 2007-12-21 | 2009-07-02 | Mitsubishi Electric Corporation | レーザ光源モジュール |
-
1994
- 1994-03-31 JP JP8604194A patent/JPH07273133A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005203519A (ja) * | 2004-01-14 | 2005-07-28 | Sumitomo Electric Ind Ltd | 半導体発光装置 |
| WO2009081470A1 (ja) * | 2007-12-21 | 2009-07-02 | Mitsubishi Electric Corporation | レーザ光源モジュール |
| US8233512B2 (en) | 2007-12-21 | 2012-07-31 | Mitsubishi Electric Corporation | Laser light source module |
| JP5430406B2 (ja) * | 2007-12-21 | 2014-02-26 | 三菱電機株式会社 | レーザ光源モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| JP4632690B2 (ja) | 半導体発光装置とその製造方法 | |
| KR101028965B1 (ko) | 장벽층을 구비한 발광 다이오드 및 그 제조방법 | |
| US7405093B2 (en) | Methods of assembly for a semiconductor light emitting device package | |
| JP5810323B2 (ja) | 発光装置 | |
| US8581106B2 (en) | Submount | |
| EP0019003B1 (en) | Method of manufacturing semiconductor laser devices | |
| EP0606522A2 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| JP4141549B2 (ja) | 半導体発光装置の製造方法 | |
| US20060270194A1 (en) | Semiconductor package and method for forming the same | |
| JP2010074195A (ja) | 支持体上にフリップ−チップ−マウンティングするための発光ダイオードチップ及びその製造方法 | |
| JP4573374B2 (ja) | 半導体発光装置の製造方法 | |
| JP2014029967A (ja) | 半導体装置及びその製造方法 | |
| JP4121591B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH10223930A (ja) | 半導体発光素子 | |
| JPH09172224A (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JP4908982B2 (ja) | 半導体レーザ素子 | |
| JPH07273133A (ja) | 半導体装置の製造方法 | |
| JP2006286958A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
| KR20070039195A (ko) | 열적 안정성이 개선된 반도체 소자 및 이의 제조방법 | |
| JPH0927498A (ja) | 半導体装置の製造方法 | |
| CN113257683A (zh) | 一种碳化硅功率器件芯片与引线框架键合方法 | |
| KR940003436B1 (ko) | 반도체발광장치 | |
| US20170323801A1 (en) | Method of generating a power semiconductor module | |
| KR100708604B1 (ko) | 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법 |