CN112992701A - 半导体器件的封装方法及半导体器件 - Google Patents
半导体器件的封装方法及半导体器件 Download PDFInfo
- Publication number
- CN112992701A CN112992701A CN202110439519.XA CN202110439519A CN112992701A CN 112992701 A CN112992701 A CN 112992701A CN 202110439519 A CN202110439519 A CN 202110439519A CN 112992701 A CN112992701 A CN 112992701A
- Authority
- CN
- China
- Prior art keywords
- solder
- semiconductor device
- mask plate
- packaging
- welded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 229910000679 solder Inorganic materials 0.000 claims abstract description 200
- 238000001704 evaporation Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 8
- 238000005192 partition Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 14
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 238000005476 soldering Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000011148 porous material Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical group [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种半导体器件的封装方法及半导体器件，涉及半导体器件封装技术领域，利用具有多个第一开孔的掩模板在第一结构的待焊合面上蒸镀焊料，从而使焊料的表面上形成多个由第一结构的中部向两侧高度逐渐减小的焊料凸起，焊接时，位于中部的高度较大的焊料凸起先与第二结构接触并熔化焊接，高度较小的焊料凸起再进行接触并实现焊接，由中部至两侧方向实现顺序焊接。在焊接过程中产生的气体以及第一结构和第二结构之间的空气能够从相邻两个焊料凸起之间的间隙（焊料凹槽结构）或者第二结构与高度更小的焊料凸起的顶部区域排出，从而降低焊合后焊料层内部出现空洞的机率，降低界面的热阻，提高散热效果。
Description
技术领域
本发明涉及半导体器件封装技术领域，尤其是涉及一种半导体器件的封装方法及半导体器件。
背景技术
目前，在半导体器件的封装工艺中，通常是通过加热焊料后将两个结构件焊合在一起，通常，由于焊料的粘度、湿度、浸润性等材料性能以及焊接工艺方法的影响，将会导致在焊料层中产生大量气泡（气泡一方面是焊接时空气无法排出形成，另一方面是焊料的助焊剂在加热时产生气体形成），形成空洞，对于高功率的半导体器件，当空洞率较大时，会导致热传导不均匀，严重影响散热效果，导致传热效率低下、热阻增加，甚至导致半导体器件因热疲劳失效。
发明内容
本发明的目的在于提供一种半导体器件的封装方法及半导体器件，以缓解现有高功率的半导体器件的封装工艺会在焊料层中形成大量的空洞，严重影响散热效果，导致传热效率低下、热阻增加，甚至导致半导体器件因热疲劳失效的技术问题。
本发明提供的半导体器件的封装方法，包括以下步骤：
提供掩模板，所述掩模板上设有沿第一方向延伸的且沿第二方向间隔布置的多个第一开孔，在第二方向上，由所述掩模板的中部向两侧方向，多个所述第一开孔的宽度逐渐减小；
利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起，在第二方向上，由所述第一结构的中部向两侧方向，多个所述焊料凸起的高度逐渐减小；
在所述焊料凸起的上方放置第二结构，加热焊料将所述第二结构和所述第一结构焊接。
进一步的，所述半导体器件的封装方法还包括在利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起的步骤之前进行的，在第一结构的待焊合面的中部预设支撑层，所述支撑层的高度小于所述第一结构与所述第二结构焊合后的焊料层的厚度，最中间的所述第一开孔在待焊合面上的投影处于所述支撑层在待焊合面上的投影内。
进一步的，在第二方向上，所述支撑层的宽度与最中间的所述第一开孔的宽度的比值为1-1.5。
进一步的，所述在第一结构的待焊合面的中部预设支撑层的步骤包括：
在第一结构的待焊合面上形成光阻层；
通过曝光显影处理，在处于所述第一结构的中部的所述光阻层上形成第二开孔；
在所述第二开孔处形成所述支撑层；
通过灰化工艺除去所述光阻层。
进一步的，所述支撑层的高度与所述第一结构和所述第二结构焊合后的焊料层的厚度比值为1/3-1/4。
进一步的，所述支撑层的熔点高于焊料的熔点。
进一步的，所述第一开孔的宽度范围为0.5-3mm；相邻两个所述第一开孔之间的隔板的宽度为0.2-2mm；且相邻两个所述第一开孔的宽度的差值为0.4-0.8mm。
进一步的，所述第一开孔为矩形结构或者弧形结构。
进一步的，所述半导体器件的封装方法还包括所述利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起的步骤之后进行的，将所述掩模板上粘接的焊料进行回收。
本发明提供的半导体器件，采用所述的半导体器件的封装方法制得，包括第一结构、第二结构以及连接在所述第一结构和所述第二结构之间的焊料层。
本发明提供的半导体器件的封装方法，包括以下步骤：提供掩模板，所述掩模板上设有沿第一方向延伸的且沿第二方向间隔布置的多个第一开孔，在第二方向上，由所述掩模板的中部向两侧方向，多个所述第一开孔的宽度逐渐减小；利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起，在第二方向上，由所述第一结构的中部向两侧方向，多个所述焊料凸起的高度逐渐减小；在所述焊料凸起的上方放置第二结构，加热焊料将所述第二结构和所述第一结构焊接。
与现有技术相比，本申请提供的半导体器件的封装方法，利用具有多个第一开孔的掩模板在第一结构的待焊合面上蒸镀焊料，从而使焊料的表面形成焊料凸起，掩膜板的多个第一开孔的宽度由中间向两边依次减小，由于在蒸镀焊料过程中，在宽度较大的第一开孔蒸镀沉积的焊料材料的几率较大，会在较大的第一开孔对应的区域形成较厚的焊料层，在第一开孔宽度较小的区域形成的焊料层的厚度较薄，在没有第一开孔的位置（掩模板的隔板遮挡区域即隔板410对应位置）也不会完全没有焊料层，也会有非常少量的焊料层，这样就会形成沿第一结构的中部向两侧，焊料凸起的高度逐渐减小，并且在焊料凸起中还具有多个焊料很少的焊料凹槽结构，当第二结构与第一结构焊接时，位于中部的高度较大的焊料凸起会先与第二结构接触，降低了热阻，而边缘部位还没有接触形成有孔隙，热阻较大，形成中间温度高，边缘温度低的温度梯度，这样就可以在焊接时中间区域先熔化并实现焊接，随后，高度较小的两侧区域的焊料凸起再进行接触并实现焊接，由中部至两侧方向实现顺序焊接。在焊接过程中产生的气体以及第一结构和第二结构之间的空气以及焊接过程中产生的气泡能够从相邻两个焊料凸起之间的间隙（焊料凹槽结构）或者第二结构与高度更小的焊料凸起的顶部区域排出，从而降低焊合后焊料层内部出现空洞的机率，降低界面的热阻，提高散热效果。
进一步的，在沉积焊料之前，在第一结构的中部形成有支撑层，可以进一步增大中部焊料层的厚度，实现中间先焊接，达到排气降低空洞率的效果。
本发明提供的半导体器件，采用上述的半导体器件的封装方法制得，包括第一结构、第二结构以及连接在所述第一结构和所述第二结构之间的焊料层。因此，能够降低焊料层中的空洞率，提高散热效果，避免半导体器件因热疲劳失效。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体器件的封装方法的流程图；
图2为本发明实施例提供的半导体器件的封装方法的形成光阻层的示意图；
图3为本发明实施例提供的半导体器件的封装方法的在光阻层形成开孔的示意图；
图4为本发明实施例提供的半导体器件的封装方法的形成支撑层的示意图；
图5为本发明实施例提供的半导体器件的封装方法的去除光阻层的示意图；
图6为本发明实施例提供的半导体器件的封装方法的利用掩模板形成焊料结构的示意图；
图7为本发明实施例提供的半导体器件的封装方法的掩模板的结构图；
图8为本发明实施例提供的半导体器件的封装方法的第一结构与第二结构的待焊合的示意图；
图9为本发明实施例提供的半导体器件的结构图。
图标：100-第一结构；200-第二结构；300-焊料层；310-焊料凸起；400-掩模板；410-隔板；420-第一开孔；500-光阻层；510-第二开孔；600-支撑层。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1至图8所示，本实施例提供的半导体器件的封装方法，具体包括以下步骤：
提供掩模板400，掩模板400上设有沿第一方向延伸的且沿第二方向间隔布置的多个第一开孔420，在第二方向上，由掩模板400的中部向两侧方向，多个第一开孔420的宽度逐渐减小。
利用掩模板400在第一结构100的待焊合面上蒸镀焊料，使焊料的表面形成多个与第一开孔420一一对应的焊料凸起310，在第二方向上，由第一结构100的中部向两侧方向，多个焊料凸起310的高度逐渐减小。
在焊料凸起310的上方放置第二结构200，加热焊料将第二结构200和第一结构100焊接。
优选地，本实施例中，第一方向与第二方向垂直，掩模板400为矩形结构，需要说明的是，第一方向与第二方向也可以呈一定夹角布置，例如，掩模板400为平行四边形结构，或者其他的结构形式。
本实施例提供的半导体器件的封装方法，与现有技术相比，利用具有多个第一开孔420的掩模板400在第一结构100的待焊合面上蒸镀焊料，从而使焊料的表面形成焊料凸起310，掩膜板的多个第一开孔420的宽度由中间向两边依次减小，由于在蒸镀焊料过程中，在宽度较大的第一开孔420蒸镀沉积的焊料材料的几率较大，会在较大的第一开孔420对应的区域形成较厚的焊料层300，在第一开孔420宽度较小的区域形成的焊料层300的厚度较薄，在没有第一开孔420的位置（掩模板400的遮挡区域）也不会完全没有焊料层300，也会有非常少量的焊料层300，这样就会形成沿第一结构100的中部向两侧，焊料凸起310的高度逐渐减小，并且在焊料凸起310中还具有多个焊料很少的焊料凹槽结构，当第二结构200与第一结构100焊接时，位于中部的高度较大的焊料凸起310会先与第二结构200接触，降低了热阻，而边缘部位还没有接触形成有孔隙，热阻较大，因焊料的导热系数比空气要大，因此，形成中间温度高，边缘温度低的温度梯度，这样就可以在焊接时中间区域先熔化并实现焊接，随后，高度较小的两侧区域的焊料凸起310再进行接触并实现焊接，由中部至两侧方向实现顺序焊接。在焊接过程中产生的气体以及第一结构100和第二结构200之间的空气以及焊接过程中产生的气泡能够从相邻两个焊料凸起310之间的间隙（焊料凹槽结构）或者第二结构200与高度更小的焊料凸起310的顶部区域排出，从而降低焊合后焊料层300内部出现空洞的机率，降低界面的热阻，提高散热效果。
需要说明的是，本实施例中，第一方向为掩模板400的宽度方向，同时也是第一结构100的宽度方向，第二方向为掩模板400的长度方向，同时也是第一结构100的长度方向。
具体地，首先，提供一个具有多个第一开孔420的掩模板400，优选地，掩模板400的整体尺寸与第一结构100的尺寸相适配。其中，在掩模板400的长度方向上，由中部向两侧方向，多个第一开孔420的宽度尺寸是递减的。
其次，利用掩模板400在第一结构100的待焊合面上蒸镀形成表面具有多个焊料凸起310的焊料结构，焊料凸起310的延伸方向为第一结构100的宽度方向，沿第一结构100的长度方向，由中部向两侧方向，多个焊料凸起310的高度是逐渐递减的。具体步骤包括，将掩模板400设置在第一结构100上方一定距离，通过蒸镀的方法使焊料通过第一开孔420后沉积在第一结构100上，在第一结构100上，与宽度较大的第一开孔420对应的地方沉积的焊料的高度较大，与宽度较小的第一开孔420对应的地方向沉积的焊料的高度较小，在与掩模板400的隔板410对应的地方向也会沉积部分焊料，只是沉积的焊料的高度最小，从而形成两个焊料凸起310之间的焊料凹槽结构，即两个焊料凸起310之间的间隙。
最后，将第二结构200放置在焊料的上方，中部高度最高的焊料凸起310与第二结构200的待焊合面接触并首先焊接，随后高度次高的焊料凸起310与第二结构200的待焊合面接触并焊接，形成由中部向两侧的顺序焊接，在焊接过程中，焊料中产生的气体以及空气可以由两个焊料凸起310之间的间隙（焊料凹槽结构）排出，同时还可以由比正在焊接的焊料凸起310高度低的两侧的焊料凸起310的顶面与第二结构200之间的间隙排出，降低焊接后的空洞率。
本实施例中，第一结构100为热沉，其长度约为28mm，宽度约为11.3mm，厚度约为1.5mm；第二结构200为巴条，焊料为金锡焊料。
需要说明的是，热沉的材料可以选用散热效果好，同时也与巴条的膨胀系数尽可能的相近的材料，优选地，热沉的材料可以为钨铜合金。
进一步的，半导体器件的封装方法还包括利用掩模板400在第一结构100的待焊合面上蒸镀焊料，使焊料的表面形成多个与第一开孔420一一对应的焊料凸起310的步骤之后进行的，将掩模板400上粘接的焊料进行回收。
需要说明的是，掩模板400的材料的熔点高于焊料的熔点，且比焊料的硬度要高，以便于后序焊料的回收。优选地，掩模板400的材料可以为不锈钢或者铜合金，通过对掩模板400进行加热，将掩模板400表面的焊料熔化后进行回收。
优选地，本实施例中，第一开孔420的宽度范围为0.5-3mm；相邻两个第一开孔420之间的隔板410的宽度为0.2-2mm；且相邻两个所述第一开孔420的宽度的差值为0.4-0.8mm。
具体地，沿掩模板400的长度方向，最中间的第一开孔420的宽度可以为3mm，距离侧边最近的第一开孔420的宽度可以为0.5mm，隔板410的宽度为2mm。位于最中间的第一开孔420和最边侧的第一开孔420之间的各个第一开孔420的宽度按逐渐递减的规律设置，具体的第一开孔420的宽度变化趋势可以在相邻两个第一开孔420之间的差值0.4-0.8mm的范围内选择。
进一步的，第一开孔420为矩形结构或者弧形结构。
具体地，本实施例中，在垂直于掩模板400所在平面的方向观察，第一开孔420为矩形，在掩模板400的中部的第一开孔420的宽度最大，由中部向两侧，第一开孔420的宽度逐渐减小。第一开孔420的延伸长度与第一结构的宽度尺寸对应，以使形成的焊料凸起310的长度与第一结构的宽度尺寸相等。
需要说明的是，其第一开孔420的形状也可以为其他的弧形结构，例如，可以为“S”形，在第二方向上，弧形结构的宽度会有不同的情况，即位于中间的弧形结构的宽度尺寸最大，两侧的弧形结构的尺寸最小，其最大和最小宽度可以在0.5-3mm之间选择。
进一步的，半导体器件的封装方法还包括在利用掩模板400在第一结构100的待焊合面上蒸镀焊料，使焊料的表面形成多个与第一开孔420一一对应的焊料凸起310的步骤之前进行的，在第一结构100的待焊合面的中部预设支撑层600，支撑层600的高度小于第一结构100与第二结构200焊合后的焊料层300的厚度，最中间的第一开孔420在待焊合面上的投影处于支撑层600在待焊合面上的投影内。
具体地，本实施例中，在垂直于待焊合面的方向观察，在第二方向上，支撑层600的边缘大于最中间的第一开孔420的两侧，在第一方向上，第一开孔420的尺寸可以小于等于第一结构的尺寸，支撑层600的边缘可以与第一结构100的边沿对齐，也即，支撑层600的边缘也大于等于最中间的第一开孔420的两侧。
优选地，在第二方向上，所述支撑层600的宽度与最中间的所述第一开孔420的宽度的比值为1-1.5。
具体地，在沉积焊料之前，在第一结构100的中部形成有支撑层600，可以进一步增大中部焊料层300的厚度，实现中间先焊接，达到排气降低空洞率的效果。
进一步的，在第一结构100的待焊合面的中部预设支撑层600的步骤包括：
在第一结构100的待焊合面上形成光阻层500。
通过曝光显影处理，在处于第一结构100的中部的光阻层500上形成第二开孔510。
在第二开孔510处形成支撑层600。
通过灰化工艺除去光阻层500。
具体地，在第二方向上，第二开孔510的宽度与所述第一开孔420的宽度的比值可以为1-1.5，为了沉积上述的支撑层600，其沿第一方向的尺寸可以与第一开孔420的长度尺寸相对应。
进一步的，支撑层600的高度与第一结构100和第二结构200焊合后的焊料层300的厚度比值为1/3-1/4。
具体地，在第一结构100，即热沉的中间区域利用上述的方法形成一个支撑层600，其中，支撑层600的厚度为焊合后的焊料层300的厚度的三分之一到四分之一之间，不能太厚，如果太厚的话，会使该位置用于焊接的焊料层300的厚度减少，影响焊接效果。
需要说明的是，形成的支撑层600只布置在热沉的中间区域，这样可以使后续形成的焊料凸起310的高度在中间区域抬高，以实现由中间向两侧顺序焊接，便于将气体排出的效果。
本实施例中，金锡焊料熔点为280度左右，因此，支撑层600可以采用一般的金属，例如，铝、铁或者铜等。
进一步的，支撑层600的熔点高于焊料的熔点。
本实施例中，形成上述的支撑层600后，再通过设有多个第一开孔420的上述的掩模板400在具有支撑层600的热沉的表面蒸镀焊料结构，然后，去掉掩模板400，将第二结构200，即巴条，与具有焊料的热沉对齐，对巴条和热沉进行加热实现焊接，由于中间区域的焊料凸起310的高度最大，因此，最先开始熔化，被掩模板400的隔板410遮挡的部分在蒸镀时会有少量的焊料存在，形成焊料凹槽结构，也即两个焊料凸起310之间的间隙，焊料凹槽结构会形成多个排气通道，在焊接时，焊料中的气体会沿着焊料凹槽结构排出，不会在焊料层300中残留，从而降低空洞率，减少界面的热阻。
本实施例提供的半导体器件的封装方法，在将热沉和巴条进行焊接时，由于中部高度较大的焊料凸起310会优先与巴条接触，在高温焊接时由于相互接触升温快而先熔化实现焊接，这样可以实现从中间到两边依次熔化的过程，在高度较小的焊料凸起310顶部区域内也会形成排气通道，将焊料焊接过程中产生的气体排出，进一步降低焊合后焊料层300内部出现空洞的可能性，降低界面的热阻。
为了进一步提高热沉中部区域的焊料凸起310的高度，先在热沉表面的中间区域形成支撑层600，支撑层600比焊接的焊料的熔点高，焊料完全覆盖支撑层600，这样可以起到抬高焊料凸起310的目的，并且支撑层600在焊接时不熔融，不会影响焊接的粘结性能。
如图9所示，本实施例提供的半导体器件，采用上述的半导体器件的封装方法制得，包括第一结构100、第二结构200以及连接第一结构100和第二结构200之间的焊料层300。因此，半导体器件的焊料层300中的空洞率低，能够提高半导体器件的散热效果，避免半导体器件因热疲劳失效，从而提高其使用寿命。
综上所述，本发明提供的半导体器件的封装方法，包括以下步骤：提供掩模板400，掩模板400上设有沿第一方向延伸的且沿第二方向间隔布置的多个第一开孔420，在第二方向上，由掩模板400的中部向两侧方向，多个第一开孔420的宽度逐渐减小；利用掩模板400在第一结构100的待焊合面上蒸镀焊料，使焊料的表面形成多个与第一开孔420一一对应的焊料凸起310，在第二方向上，由第一结构100的中部向两侧方向，多个焊料凸起310的高度逐渐减小；在焊料凸起310的上方放置第二结构200，加热焊料将第二结构200和第一结构100焊接。
与现有技术相比，本申请提供的半导体器件的封装方法，利用具有多个第一开孔420的掩模板400在第一结构100的待焊合面上蒸镀焊料，从而使焊料的表面形成焊料凸起310，掩膜板的多个第一开孔420的宽度由中间向两边依次减小，由于在蒸镀焊料过程中，在宽度较大的第一开孔420蒸镀沉积的焊料材料的几率较大，会在较大的第一开孔420对应的区域形成较厚的焊料层300，在第一开孔420宽度较小的区域形成的焊料层300的厚度较薄，在没有第一开孔420的位置（掩模板400的遮挡区域即隔板410对应位置）也不会完全没有焊料层300，也会有非常少量的焊料层300，这样就会形成沿第一结构100的中部向两侧，焊料凸起310的高度逐渐减小，并且在焊料凸起310中还具有多个焊料很少的焊料凹槽结构，当第二结构200与第一结构100焊接时，位于中部的高度较大的焊料凸起310会先与第二结构200接触，降低了热阻，而边缘部位还没有接触形成有孔隙，热阻较大，形成中间温度高，边缘温度低的温度梯度，这样就可以在焊接时中间区域先熔化并实现焊接，随后，高度较小的两侧区域的焊料凸起310再进行接触并实现焊接，由中部至两侧方向实现顺序焊接。在焊接过程中产生的气体以及第一结构100和第二结构200之间的空气以及焊接过程中产生的气泡能够从相邻两个焊料凸起310之间的间隙（焊料凹槽结构）或者第二结构200与高度更小的焊料凸起310的顶部区域排出，从而降低焊合后焊料层300内部出现空洞的机率，降低界面的热阻，提高散热效果。
本发明提供的半导体器件，采用上述的半导体器件的封装方法制得，包括第一结构100、第二结构200以及连接在第一结构100和第二结构200之间的焊料层300。因此，能够降低焊料层300中的空洞率，提高散热效果，避免半导体器件因热疲劳失效。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种半导体器件的封装方法，其特征在于，包括以下步骤：
提供掩模板，所述掩模板上设有沿第一方向延伸的且沿第二方向间隔布置的多个第一开孔，在第二方向上，由所述掩模板的中部向两侧方向，多个所述第一开孔的宽度逐渐减小；
利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起，在第二方向上，由所述第一结构的中部向两侧方向，多个所述焊料凸起的高度逐渐减小；
在所述焊料凸起的上方放置第二结构，加热焊料将所述第二结构和所述第一结构焊接。
2.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述半导体器件的封装方法还包括在利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起的步骤之前进行的，在第一结构的待焊合面的中部预设支撑层，所述支撑层的高度小于所述第一结构与所述第二结构焊合后的焊料层的厚度，最中间的所述第一开孔在待焊合面上的投影处于所述支撑层在待焊合面上的投影内。
3.根据权利要求2所述的半导体器件的封装方法，其特征在于，在第二方向上，所述支撑层的宽度与最中间的所述第一开孔的宽度的比值为1-1.5。
4.根据权利要求3所述的半导体器件的封装方法，其特征在于，所述在第一结构的待焊合面的中部预设支撑层的步骤包括：
在第一结构的待焊合面上形成光阻层；
通过曝光显影处理，在处于所述第一结构的中部的所述光阻层上形成第二开孔；
在所述第二开孔处形成所述支撑层；
通过灰化工艺除去所述光阻层。
5.根据权利要求2-4任一项所述的半导体器件的封装方法，其特征在于，所述支撑层的高度与所述第一结构和所述第二结构焊合后的焊料层的厚度比值为1/3-1/4。
6.根据权利要求2-4任一项所述的半导体器件的封装方法，其特征在于，所述支撑层的熔点高于焊料的熔点。
7.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述第一开孔的宽度范围为0.5-3mm；相邻两个所述第一开孔之间的隔板的宽度为0.2-2mm；且相邻两个所述第一开孔的宽度的差值为0.4-0.8mm。
8.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述第一开孔为矩形结构或者弧形结构。
9.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述半导体器件的封装方法还包括所述利用所述掩模板在第一结构的待焊合面上蒸镀焊料，使焊料的表面形成多个与所述第一开孔一一对应的焊料凸起的步骤之后进行的，将所述掩模板上粘接的焊料进行回收。
10.一种半导体器件，其特征在于，采用权利要求1-9任一项所述的半导体器件的封装方法制得，包括第一结构、第二结构以及连接在所述第一结构和所述第二结构之间的焊料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110439519.XA CN112992701B (zh) | 2021-04-23 | 2021-04-23 | 半导体器件的封装方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110439519.XA CN112992701B (zh) | 2021-04-23 | 2021-04-23 | 半导体器件的封装方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992701A true CN112992701A (zh) | 2021-06-18 |
| CN112992701B CN112992701B (zh) | 2021-07-16 |
Family
ID=76339927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110439519.XA Active CN112992701B (zh) | 2021-04-23 | 2021-04-23 | 半导体器件的封装方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992701B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115513769A (zh) * | 2022-11-16 | 2022-12-23 | 度亘激光技术（苏州）有限公司 | 半导体激光器封装设备及方法 |
| CN116316047A (zh) * | 2023-05-17 | 2023-06-23 | 苏州长光华芯光电技术股份有限公司 | 一种高可靠性半导体封装结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104257A (ja) * | 1996-06-14 | 1998-01-06 | Nec Yonezawa Ltd | クリームはんだ印刷装置 |
| US20020140079A1 (en) * | 2001-03-23 | 2002-10-03 | Yoshifumi Takeyama | Mounting structure and mounting method of a photovoltaic element, mounting substrate for mounting a semiconductor element and method for mounting said semiconductor element on said mounting substrate |
| CN1551322A (zh) * | 2003-04-28 | 2004-12-01 | 气体产品与化学公司 | 通过电子附着去除表面氧化物的电极部件 |
| CN1601712A (zh) * | 2003-09-23 | 2005-03-30 | 三星电子株式会社 | 加强的焊料凸块结构以及形成加强的焊料凸块的方法 |
| CN101056503A (zh) * | 2006-04-10 | 2007-10-17 | 群光电子股份有限公司 | 电子元件黏着方法及使用该方法的装置 |
-
2021
- 2021-04-23 CN CN202110439519.XA patent/CN112992701B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104257A (ja) * | 1996-06-14 | 1998-01-06 | Nec Yonezawa Ltd | クリームはんだ印刷装置 |
| US20020140079A1 (en) * | 2001-03-23 | 2002-10-03 | Yoshifumi Takeyama | Mounting structure and mounting method of a photovoltaic element, mounting substrate for mounting a semiconductor element and method for mounting said semiconductor element on said mounting substrate |
| CN1551322A (zh) * | 2003-04-28 | 2004-12-01 | 气体产品与化学公司 | 通过电子附着去除表面氧化物的电极部件 |
| CN1601712A (zh) * | 2003-09-23 | 2005-03-30 | 三星电子株式会社 | 加强的焊料凸块结构以及形成加强的焊料凸块的方法 |
| CN101056503A (zh) * | 2006-04-10 | 2007-10-17 | 群光电子股份有限公司 | 电子元件黏着方法及使用该方法的装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115513769A (zh) * | 2022-11-16 | 2022-12-23 | 度亘激光技术（苏州）有限公司 | 半导体激光器封装设备及方法 |
| CN116316047A (zh) * | 2023-05-17 | 2023-06-23 | 苏州长光华芯光电技术股份有限公司 | 一种高可靠性半导体封装结构及其制备方法 |
| CN116316047B (zh) * | 2023-05-17 | 2023-08-15 | 苏州长光华芯光电技术股份有限公司 | 一种高可靠性半导体封装结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992701B (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112992701B (zh) | 半导体器件的封装方法及半导体器件 | |
| US6448645B1 (en) | Semiconductor device | |
| KR101517670B1 (ko) | 전자 부품의 실장 구조체 및 전자 부품의 실장 구조체의 제조 방법 | |
| US7367195B2 (en) | Application and removal of thermal interface material | |
| JP6264230B2 (ja) | 半導体装置 | |
| JPS596565A (ja) | 熱伝導構造体 | |
| TW201442579A (zh) | 複合電子零件 | |
| CN117937231B (zh) | 一种半导体激光器 | |
| CN109887891B (zh) | 封装结构及其形成方法 | |
| CN117410264B (zh) | 一种倒装芯片封装结构 | |
| JP2012164880A (ja) | 半導体装置及びその製造方法 | |
| JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
| CN116864465A (zh) | 散热器及功率器件 | |
| JP2008124187A (ja) | パワーモジュール用ベース | |
| JP2008124187A6 (ja) | パワーモジュール用ベース | |
| CN116092951A (zh) | 芯片封装方法 | |
| CN115673467A (zh) | 焊接结构及功率器件 | |
| JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
| JPWO2019167218A1 (ja) | 半導体装置 | |
| CN115151023A (zh) | 电路板以及电子设备 | |
| CN109243987B (zh) | 倒装结构及倒装方法 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| WO2024164803A1 (zh) | 一种散热组件及一种电子设备 | |
| WO2021124834A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100780144B1 (ko) | 판형 히트 스프레더 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |