KR100897134B1 - Ｃｕ-Ｍｏ 기판 및 그 제조 방법 - Google Patents

Ｃｕ-Ｍｏ 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100897134B1
KR100897134B1 KR1020077005344A KR20077005344A KR100897134B1 KR 100897134 B1 KR100897134 B1 KR 100897134B1 KR 1020077005344 A KR1020077005344 A KR 1020077005344A KR 20077005344 A KR20077005344 A KR 20077005344A KR 100897134 B1 KR100897134 B1 KR 100897134B1
Authority
KR
South Korea
Prior art keywords
substrate
base material
alloy layer
mass
main surface
Prior art date
Application number
KR1020077005344A
Other languages
English (en)
Other versions
KR20070056088A (ko
Inventor
마사유키 요코타
카즈히로 시오미
후미아키 키쿠이
마사아키 이시오
Original Assignee
가부시키가이샤 네오맥스 마테리아르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 네오맥스 마테리아르 filed Critical 가부시키가이샤 네오맥스 마테리아르
Publication of KR20070056088A publication Critical patent/KR20070056088A/ko
Application granted granted Critical
Publication of KR100897134B1 publication Critical patent/KR100897134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명의 Cu-Mo 기판(10)은, Cu를 주성분으로서 함유하는 Cu 기재(1)와, 대향하는 제1 및 제2 주면(2a, 2b)을 갖고 Mo를 주성분으로서 함유하는 Mo 기재로서, Mo 기재의 제2 주면(2b)은 Cu 기재(1)의 주면(1a)의 적어도 일부 위에 배치된 Mo 기재(2)와, Mo 기재(2)의 제1 주면(2a) 및 측면(2c, 2d)을 덮는 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 제1 Sn-Cu계 합금층(3)을 구비하고 있다.

Description

Ｃｕ-Ｍｏ 기판 및 그 제조 방법{Cu-Mo SUBSTRATE AND METHOD FOR PRODUCING SAME}
본 발명은 Cu-Mo 기판에 관한 것으로, 특히, 자동차 등에 탑재되는 파워 모듈용의 방열 부재로서 적합하게 이용되는 Cu-Mo 기판에 관한 것이다.
모터 구동 등에 이용되는 파워 모듈은, 파워 트랜지스터 등의 반도체 소자(칩)와, 방열용 기판(히트싱크재)이 탑재된 회로 기판을 구비하고 있다. 최근에는, 고속 동작이 가능한 IGBT(Insulated Gate Bipolar Transistor, 절연 게이트 바이폴라 트랜지스터) 등의 반도체 소자가 주로 이용되고 있다.
도 8을 참조하면서, 일반적인 파워 모듈을 개략적으로 설명한다.
파워 모듈(300)은, 방열 부재(101)와 세라믹스 기판 등의 회로 기판(108)과 IGBT 등의 반도체 칩(109)으로 구성되어 있다. 회로 기판(108)은, 알루미나, 질화 알루미늄, 질화 규소 등으로 형성된 세라믹스판(108a)의 양면에 동박의 회로판(108b, 108c)이 직접 접합된 Direct Copper Bonding 기판이다. 방열 부재(101)와 회로 기판(108) 사이는, Sn-Pb 등의 땜납층(112)으로 접합되어 있다. 회로 기판(108)과 반도체 칩(109) 사이는, Ag-Cu 등의 땜납층(111)으로 접합되어 있다.
최근, 회로의 고집적화가 진전되고 또한 반도체 소자의 동작 속도가 향상됨 에 따라, 반도체 칩의 소비 전력이 크게 증가할 뿐만 아니라 칩의 발열량도 급격하게 증대하고 있다. 칩의 발열은 소자의 동작 속도나 수명을 저하시킬 뿐만 아니라, 칩의 박리나 균열을 일으키게 하는 큰 문제를 일으킨다.
이 문제를 해결하기 위해, 방열용 기판에 이용되는 재료는, 높은 열전도율과, 반도체 칩의 열팽창 계수와 실질적으로 동일한 열팽창 계수를 구비하고 있을 것이 요구된다. 방열용 기판용 재료의 열팽창 계수와 반도체 칩의 열팽창 계수의 차이가 크면, 아무리 열전도성이 뛰어난 재료를 이용하여도 반도체 칩이 방열용 기판으로부터 박리되거나 깨질 우려가 있기 때문이다.
방열용 기판으로서, 종래, Cu-Mo 기판이나 Cu-W 기판 등의 이종 금속으로 이루어지는 복합 재료가 범용되고 있다. 이들 기판은, 높은 열전도율을 갖는 Cu와, Si 등의 반도체 소자와의 열팽창 계수차가 작은 Mo 또는 W로 형성되어 있기 때문에, 열전도율 및 열팽창 계수 모두에서 실용상 만족할만한 값을 나타내고 있다. 특히, Mo는 W에 비해 저가격이기 때문에 Cu-Mo 기판이 범용되고 있다. Cu-Mo 기판으로서는, 예를 들면, Cu 기재와 Mo 기재를 압연 등에 의해 접합한 Cu-Mo 클래드재가 범용되고 있다.
전술한 바와 같이, 방열용 기판은 브레이징에 의해 회로 기판이나 반도체 소자와 접합된다. Cu와 Mo는, 브레이징재에 대한 젖음성 등이 상이하기 때문에, 브레이징하기 쉽게 하고 내식성을 높일 목적으로, Cu-Mo 기판의 표면은 통상적으로 Ni 도금층으로 피복된다.
그러나, Cu와 Mo는, Ni 도금층 형성의 난이도가 전혀 상이하기 때문에, 하나 의 도금욕 중에서 Cu 기재의 표면과 동시에 Mo 기재의 표면에도 밀착성이 뛰어난 Ni 도금층을 형성하는 것은 곤란하다. Cu는 주지된 바와 같이, Ni 도금층을 형성하기 쉽지만, Mo는 산화되기 쉬워, 딱딱하여 깨지기 쉬운 산화막이 표면에 형성되기 때문에, Ni 도금층을 형성하기 어렵기 때문이다.
예를 들면, 특허 문헌 1은, 방열 기판과 금속 부품의 접합부에서의 공극이나 균열 등의 결함 불량을 억제하는 기술을 개시하고 있다. 여기에서는, Cu-Mo 복합 합금의 방열 기판과 Mo의 금속 부품을 접합하는데 있어서, 각각의 전체 표면에 별개로 Ni 도금 처리를 실시하고 있어, 이에 따라, 브레이징재와의 젖음성을 개선하고 있다. 그러나, 이 방법에 의하면, 각각의 재료에 적합한 Ni 도금 처리를 별개로 행할 필요가 있어 생산성이 떨어진다.
혹은, Cu-Mo 기판에 대해, 전해 도금법을 이용하여 Ni 도금층을 형성하기 전에, 적혈 칼륨(페리시안화 칼륨)을 이용하여 Mo 기판의 표면을 에칭하고, Au 박막 또는 Ni 박막을 퇴적한 후, 확산 열처리를 행하는 전 처리 공정을 행하는 방법이 범용되고 있다. 그러나, 이 방법에 의하면, 후술하는 실시예의 란에 설명하는 바와 같이, Mo 기판에는 양호한 Ni 도금층이 형성되는데 반해, Cu의 표면은 에칭에 의해 조면화(粗面化)하여 부풀음 등이 생기기 때문에, Ni 도금층이 박리된다. 또한, 이 방법에서는, Ni 도금을 행하기 전에 많은 처리를 행해야만 하여 생산성이 저하된다.
한편, 특허 문헌 2에는, 무전해 도금법을 이용하여 Cu-Mo 기판의 표면에 직접 Ni 도금층을 형성하는 방법이 기재되어 있다. 무전해 도금은, 전해 도금에 비해 복잡한 형상의 워크에 균일하게 도금하는 것이 가능하고, 또한 경도가 높으며 내마모성이 뛰어난 Ni 도금 피막을 얻을 수 있는 등의 이점이 있다.
특허 문헌 1: 일본 특허공개 평6-344131호 공보(스미토모 덴키고쿄)
특허 문헌 2: 일본 특허공개 소62-183132호 공보(후지 덴키)
〈발명이 해결하려고 하는 과제〉
그런데, 특허 문헌 2에 기재된 방법에서는, 후술하는 실시예의 란에 설명하는 바와 같이, Mo 기재의 표면 노출 부분(Mo 기재의 표면 중 Cu 기재와 접촉하고 있지 않은 영역의 부분, 이하, "Mo 기재의 표면 노출 영역"이라고 부르는 경우가 있다)에 대해, Ni 도금층을 높은 밀착성으로 형성하는 것은 곤란하다.
본 발명은 상기의 여러 가지 점을 감안하여 이루어진 것으로서, 그 주된 목적은, 파워 모듈의 방열용 기판으로서 적합하게 이용되는 Cu-Mo 기판으로서, Cu-Mo 기판에 대해, 하나의 도금욕 중에서 Ni 도금을 실시함으로써 Cu 기재의 표면과 동시에 Mo 기재의 표면에도 밀착성이 뛰어난 Ni 도금층을 형성하는 것이 가능한 Cu-Mo 기판 및 그 제조 방법을 제공하는 것에 있다. 본 발명의 다른 목적은, 이와 같은 Cu-Mo 기판으로 형성된 방열용 기판을 이용한 파워 모듈을 제공하는 것에 있다.
〈과제를 해결하기 위한 수단〉
본 발명의 Cu-Mo 기판은, Cu를 주성분으로서 함유하는 Cu 기재와, 대향하는 제1 및 제2 주면을 갖고 Mo를 주성분으로서 함유하는 Mo 기재로서, 상기 Mo 기재의 상기 제2 주면은 상기 Cu 기재의 주면 위에 배치된 Mo 기재와, 상기 Mo 기재의 상기 제1 주면 및 측면을 덮는 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 제1 Sn-Cu계 합금층을 구비하고 있다.
바람직한 일 실시 형태에 있어서, 상기 Cu 기재의 주면과 상기 Mo 기재의 상기 제2 주면 사이에 형성된 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 제2 Sn-Cu계 합금층을 더 구비하고 있다.
바람직한 일 실시 형태에 있어서, 상기 Cu 기재의 표면의 적어도 일부와, 상기 Mo 기재를 덮는 상기 제1 Sn-Cu 합금층을 덮는 Ni 도금층을 더 구비하고 있다.
바람직한 일 실시 형태에 있어서, 상기 제1 Sn-Cu계 합금층은, 상기 Mo 기재의 상기 제1 주면과 접하는 제1면과 상기 제1면과 대향하는 제2면을 갖고, 상기 제2면에서의 Sn의 농도는 상기 제1면에서의 Sn의 농도보다 높다.
본 발명의 파워 모듈은, 반도체 소자와, 상기 반도체 소자의 열을 외부로 전달하는 기능을 하는 방열용 기판을 구비한 파워 모듈로서, 상기 방열용 기판은 상기의 Cu-Mo 기판으로 구성되어 있다.
바람직한 일 실시 형태에 있어서, 상기 반도체 소자는 IGBT이다.
본 발명에 의한 Cu-Mo 기판의 제조 방법은, 상기의 Cu-Mo 기판을 제조하는 방법으로서, 상기 Cu 기재와 상기 Mo 기재와 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금층을 준비하는 공정 (a)와, 상기 Cu 기재의 주면 위에 상기 Mo 기재와 상기 Sn-Cu계 합금층을 이 순서로 배치한 상태에서, 상기 Sn-Cu계 합금층을 용융하는 공정 (b)를 포함하고 있다.
바람직한 일 실시 형태에 있어서, 상기 공정 (a)는, 상기 Cu 기재와 상기 Mo 기재가 접합된 클래드재를 준비하는 공정 (a1)을 포함한다.
바람직한 일 실시 형태에 있어서, 상기 공정 (a)는, 상기 Mo 기재의 상기 제1 주면 위에 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금층이 접합되고, 또한 상기 제2 주면 아래에 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 또 다른 Sn-Cu계 합금층이 접합된 클래드재를 준비하는 공정 (a2)를 포함하고, 상기 공정 (b)는, 상기 Sn-Cu계 합금층 및 상기 또 다른 Sn-Cu계 합금층을 용융하는 공정 (b1)을 포함한다.
바람직한 일 실시 형태에 있어서, 상기 공정 (a)는, 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 또 다른 Sn-Cu계 합금층을 더 준비하는 공정 (a3)을 포함하고, 상기 공정 (b)는, 상기 Cu 기재의 주면 위에 상기 또 다른 Sn-Cu계 합금층과 상기 Mo 기재와 상기 Sn-Cu계 합금층을 이 순서로 배치한 상태에서, 상기 Sn-Cu계 합금층 및 상기 또 다른 Sn-Cu계 합금층을 용융하는 공정 (b2)를 포함한다.
본 발명에 의한 Cu-Mo 기판의 제조 방법은, 상기의 Cu-Mo 기판을 제조하는 방법으로서, 상기 Cu 기재와 상기 Mo 기재와 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금층을 준비하는 공정 (a)와, 상기 Mo 기재의 상기 제1 주면 위에 상기 Sn-Cu계 합금층을 배치한 상태에서, 상기 Sn-Cu계 합금층을 용융함으로써, 상기 Mo 기재의 상기 제1 주면 및 측면을 덮는 Sn-Cu계 합금층을 형성하는 공정 (b)와, 상기 Sn-Cu계 합금층이 형성된 상기 Mo 기재의 상기 제2 주면을 상기 Cu 기재의 주면과 접합하는 공정 (c)를 포함한다.
〈발명의 효과〉
본 발명의 Cu-Mo 기판은, Mo 기재의 표면이 Cu의 조성에 가깝고 Ni 도금층과의 밀착성이 뛰어난 Sn-Cu계 합금층에 의해 피복되어 있다. 그 때문에, Cu-Mo 기판에 대해 별개의 Ni 도금 처리를 실시하지 않고 Ni 도금 처리를 직접 실시할 수 있어, 이에 따라, 밀착성이 뛰어난 Ni 도금층을 형성할 수 있다. 또한, 본 발명의 Cu-Mo 기판은, 높은 열전도율과, 반도체 칩의 열팽창 계수와 실질적으로 동일한 열팽창 계수를 구비하고 있기 때문에, 반도체 소자의 열을 외부로 전달하는 기능을 하는 방열용 기판으로서 적합하게 이용되며, 특히, 파워 모듈용의 방열용 기판으로서 유용하다. 본 발명의 Cu-Mo 기판을 구비한 파워 모듈은, 방열 특성이 뛰어나고 열팽창 계수차에 기인하는 반도체 칩의 박리나 균열을 회피할 수 있다.
도 1은 본 발명에 의한 제1 실시 형태의 Cu-Mo 기판(10)의 구성을 모식적으로 도시하는 단면도이다.
도 2의 (a) 내지 (d)는, 제1 실시 형태에서의 제1 방법을 모식적으로 도시하는 공정 단면도이다.
도 3은 본 발명에 의한 제2 실시 형태의 Cu-Mo 기판(20)의 구성을 모식적으로 도시하는 단면도이다.
도 4의 (a) 내지 (d)는, 제2 실시 형태에서의 제2 방법을 모식적으로 도시하는 공정 단면도이다.
도 5의 (a) 내지 (e)는, 제2 실시 형태에서의 제3 방법을 모식적으로 도시하는 공정 단면도이다.
도 6은 본 발명에 의한 제3 실시 형태의 파워 모듈의 구성을 모식적으로 도시하는 단면도이다.
도 7은 제1 발명예의 Cu-Mo-Ni 기판의 단면을 나타내는 사진이다.
도 8은 일반적인 파워 모듈 구성의 개략을 모식적으로 도시하는 단면도이다.
〈부호의 설명〉
1, 11 Cu 기재
1a, 11a Cu 기재의 주면
2, 12 Mo 기재
2a, 12a Mo 기재의 제1 주면
2b, 12b Mo 기재의 제2 주면
2c, 2d, 12c, 12d Mo 기재의 측면
3 제1 Sn-Cu계 합금층
4, 14 Ni 도금층
5 Cu 기재와 Mo 기재가 접합된 클래드재
6 Sn-Cu계 합금 브레이징재
13 Sn-Cu계 합금층
13a 제1 Sn-Cu계 합금층
13b 제2 Sn-Cu계 합금층
15 Mo 기재의 양면에 Sn-Cu계 합금층이 접합된 클래드재
10, 20 Cu-Mo 기판
21 Cu 기재
22a, 22b Mo 기재
23a, 23b Sn-Cu계 합금층
24 Ni 도금층
30 제1 Cu-Mo 기판
31a Cu 기재
32a Mo 기재
33a, 33b Sn-Cu계 합금층
34a Ni 도금층
40a, 40b, 40c, 40d 제2 Cu-Mo 기판
50a, 50b 세라믹스 기판
51, 52 Sn-Pb 등의 땜납층
53a, 53b Ag-Cu 등의 땜납층
60a, 60b, 60c, 60d 반도체 칩
70a, 70b Al 와이어
80, 300 파워 모듈
90, 120 Cu-Mo 적층판
91, 121 Cu 기재
91a, 121a Cu 기재의 주면
92, 122 Mo 기재
92a, 122a Mo 기재의 제1 주면
92b, 122b Mo 기재의 제2 주면
92c, 92d Mo 기재의 측면
93, 123 Sn-Cu계 합금층
100, 200 Cu-Mo-Ni 기판
101 방열 부재
108 회로 기판(세라믹스 기판)
108a 세라믹스판
108b, 108c 동박의 회로판
109 반도체 칩
111, 112 땜납층
본 발명자는, Ni 도금층 형성의 난이도가 전혀 상이한 Cu 기재와 Mo 기재로 구성되는 Cu-Mo 기판에 대해, 밀착성이 뛰어난 Ni 도금층을 동시에 형성할 수 있는 Cu-Mo 기판을 제공하기 위해, 특히, Cu 기재와 Mo 기재를 접합할 수 있는 브레이징재에 착안하여 여러 가지 검토를 행하였다. 그 결과, 소정량의 Sn을 함유하는 Sn-Cu계 합금 브레이징재를 이용하여 Mo 기재의 표면 노출 영역을 적어도 덮도록 Sn-Cu계 합금층을 마련하면 소기의 목적이 달성되는 것을 알아내어, 본 발명에 도달하였다.
이하, 본 발명에 도달한 경위를 설명한다.
본 발명에 이용되는 Sn-Cu계 합금 브레이징재는, 본 발명에 의한 국제 공개 공보 WO 2006/16479 A1에 기재된 브레이징재와 동일하며, 1 질량% 이상 13 질량% 이하의 Sn을 함유하고 있다. 상기 국제 공개 공보에는, 상기의 Sn-Cu계 합금 브레이징재를 Cu 기재와 Mo 기재 사이(접합면)에 배치하고 가열 용융함으로써, 접합면에 Sn-Cu계 합금층이 형성된 Cu-Mo 기판(이하, 선원 발명의 Cu-Mo 기판이라고 부르는 경우가 있다)이 개시되어 있다. 선원 발명에 의하면, 반도체 소자와의 열팽창 계수차도 작고 높은 열전도율을 갖는 Cu-Mo 기판이 얻어진다.
그 후, 본 발명자는, 상기의 Sn-Cu계 합금 브레이징재가 Cu 기재와 Mo 기재와의 젖음성이 매우 뛰어날 뿐만 아니라 Ni 도금층과의 밀착성도 우수한 것을 밝혀냈다. 따라서, 이와 같은 브레이징재를 이용하여 Mo 기재의 표면 노출 영역을 적어도 덮도록 Sn-Cu계 합금층을 형성하면, Cu 기재에 대한 Ni 도금 처리를 그대로 Cu-Mo 기판에도 적용할 수 있는 것을 알아내어, 본 발명에 도달하였다.
본 발명의 Cu-Mo 기판에는, Mo 기재의 표면 노출 영역(Mo의 상면 및 측면)을 적어도 덮도록 Sn-Cu계 합금층이 형성되어 있는 점에서, Cu 기재와 Mo 기재의 접합면에만 Sn-Cu계 합금층이 형성되어 있는 선원 발명의 Cu-Mo 기판과 구성이 다르다. 본 발명에 의하면, Ni 도금층의 형성이 곤란하였던 Mo 기재의 표면 노출 영역은 소정의 Sn-Cu계 합금층에 의해 피복되어 있기 때문에, Ni 도금층과의 밀착성을 높일 수 있다. 게다가, 이 Sn-Cu계 합금층은, 선원 발명에서의 Sn-Cu계 합금층과 마찬가지로, 1 질량% 이상 13 질량% 이하의 범위 내에 있는 Sn을 함유하고 있기 때문에, 본 발명의 Cu-Mo 기판은, 선원 발명의 Cu-Mo 기판에 의한 특성(우수한 열전도성과 반도체 소자의 열팽창 계수에 가까운 열팽창 계수)도 구비하고 있다. 따라서, 본 발명의 Cu-Mo 기판은, 특히, 파워 모듈용의 방열용 기판으로서 유용하다.
(Cu-Mo 기판)
본 발명에 의한 실시 형태의 Cu-Mo 기판 및 제조 방법을 설명한다.
이하에서는, 도면을 참조하면서 각 실시 형태를 상세하게 설명하기 전에, 우선, 본 실시 형태를 개략적으로 설명한다.
전술한 바와 같이, 본 실시 형태의 Cu-Mo 기판은, Mo 기재의 표면 노출 영역(Cu 기재와 접합되어 있지 않은 부분)을 적어도 덮도록 소정의 Sn-Cu계 합금층이 형성된 점에 특징이 있다.
Cu-Mo 기판의 대표예로서는, 예를 들면, 후술하는 도 1에 도시하는 바와 같이, Mo 기재의 상면 및 측면에 제1 Sn-Cu계 합금층이 형성된 기판이나, 후술하는 도 3에 도시하는 바와 같이, Mo 기재와 Cu 기재의 사이(접합면)에 제2 Sn-Cu계 합금층이 더 형성된 기판을 들 수 있다.
본 실시 형태에 의한 Cu-Mo 기판의 바람직한 제조 방법은, Cu 기재와 Mo 기재와 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금층을 준비하는 공정 (a)와, Cu 기재의 주면(상면) 위에 Mo 기재와 Sn-Cu계 합금층을 이 순서로 배치한 상태에서 Sn-Cu계 합금층을 용융하는 공정 (b)를 포함하고 있다.
이 방법은, Cu 기재의 상면에 Mo 기재와 Sn-Cu계 합금층을 순차적으로 배치하고 나서 Sn-Cu계 합금층을 용융함으로써, Mo 기재의 표면을 덮도록 제1 Sn-Cu계 합금층, 나아가서 제2 Sn-Cu계 합금층을 형성하는 방법이다. 여기에서, Mo 기재 위 에 배치되는 "Sn-Cu계 합금층"은, 목적으로 하는 제1 및 제2 Sn-Cu계 합금층의 형성에 이용되는 Sn-Cu계 합금 브레이징재를 포함한다. Sn-Cu계 합금 브레이징재의 형상은 특별히 한정되지 않고, 분말 형상이나 박 형상 등의 브레이징재 외에 소정의 형상으로 가공된 성형체(압연재 등)라도 무방하다.
구체적으로는, 이후 상세하게 설명하는 바와 같이, 예를 들면, 이하에 기술하는 제1 방법 내지 제3 방법을 들 수 있다. 본 실시 형태의 제조 방법은, 이들로 한정하는 취지는 아니다.
제1 방법은, Cu 기재와 Mo 기재가 접합된 클래드재를 준비하고(공정 (a1)), 이 클래드재 위에(엄밀하게는, Mo 기재의 상면에) Sn-Cu계 합금층을 배치하여 용융하는 방법이다. 제1 방법에 의하면, Mo 기재의 상면 및 측면을 덮는 제1 Sn-Cu계 합금층이 형성된다(후술하는 도 2를 참조).
제2 방법은, Mo 기재 양면의 각각에 Sn-Cu계 합금층이 접합된 클래드재를 준비하고(공정 (a2)), 이들 Sn-Cu계 합금층을 용융하는 방법이다. 제2 방법에 의하면, Mo 기재의 상면 및 측면, 그리고 Mo 기재와 Cu 기재 사이에 제1 및 제2 Sn-Cu계 합금층이 형성된다(후술하는 도 4를 참조).
제3 방법은, Cu 기재와 Mo 기재 사이 및 Mo 기재의 상면에, 각각, Sn-Cu계 합금층을 재치하고(공정 (a3)) 용융하는 방법이다. 제3 방법에 의하면, 제2 방법과 마찬가지로, Mo 기재의 표면을 모두 덮도록 제1 및 제2 Sn-Cu계 합금층이 형성된다(후술하는 도 5를 참조).
본 실시 형태에 의한 Cu-Mo 기판의 다른 바람직한 제조 방법은, Cu 기재와 Mo 기재와 Sn-Cu계 합금층을 준비하는 공정 (a)와, Mo 기재의 상면에 Sn-Cu계 합금층을 배치한 상태에서 Sn-Cu계 합금층을 용융함으로써 Mo 기재의 상면 및 측면을 덮는 Sn-Cu계 합금층을 형성하는 공정 (b)와, Sn-Cu계 합금층이 형성된 Mo 기재의 하면을 Cu 기재와 접합하는 공정 (c)를 포함하고 있다.
이 방법은, Mo 기재의 상면 또는 양면에 배치된 Sn-Cu계 합금층을 용융하여, Mo 기재의 표면의 적어도 일부를 덮는 Sn-Cu계 합금층을 형성하고 나서, 이와 같은 Mo 기재를 Cu 기재와 접합하는 방법이다. 구체적으로는, 예를 들면, Mo 기재의 상면에 Sn-Cu계 합금층을 배치하고 용융함으로써 Mo 기재의 상면 및 측면을 덮는 Sn-Cu계 합금층을 형성한 후, 이와 같은 Mo 기재와 Cu 기재 사이에 또 다른 Sn-Cu계 합금층을 배치하여 용융하는 방법을 들 수 있다. 이 방법에 의하면, Mo 기재의 표면을 모두 덮도록 제1 및 제2 Sn-Cu계 합금층이 형성된 Cu-Mo 기판을 얻을 수 있다. 혹은, Mo 기재의 양면의 각각에 Sn-Cu계 합금층을 배치하고 용융함으로써 Mo 기재의 표면을 모두 덮는 Sn-Cu계 합금층을 형성하고 나서, Cu 기재와 접합하여도 무방하다.
이하, 도면을 참조하면서, 본 실시 형태에 의한 Cu-Mo 기판의 구성 및 제조 방법을 상세하게 설명한다.
(제1 실시의 형태)
도 1을 참조하면서, 본 발명에 의한 제1 실시 형태의 Cu-Mo 기판(10)을 설명한다. Cu-Mo 기판(10)의 표면은, Ni 도금층(4)으로 피복되어 있다. 이하에서는, 설명의 편의상, Ni 도금층이 형성되기 전의 기판을 "Cu-Mo 기판"이라고 부르고, Cu- Mo 기판에 Ni 도금층이 피복된 기판을 "Cu-Mo-Ni 기판"이라고 부른다.
본 실시 형태의 Cu-Mo 기판(10)은, Cu를 주성분으로서 함유하는 Cu 기재(이하, 단순히, "Cu 기재"라고 부르는 경우가 있다)(1)와, Mo를 주성분으로서 함유하는 Mo 기재(이하, 단순히, "Mo 기재"라고 부르는 경우가 있다)(2)와, 제1 Sn-Cu계 합금층(3)을 구비하고 있다.
Mo 기재(2)는 대향하는 제1 주면(2a)과 제2 주면(2b)을 갖고, Mo 기재(2)의 제2 주면(2b)은 Cu 기재(1)의 주면(1a) 위에 배치되어 있다. 이하에서는, 편의상, Mo 기재의 제1 주면(2a)을 "Mo 기재(2)의 상면"이라고 부르고, 제2 주면(2b)을 "Mo 기재(2)의 하면"이라고 부르는 경우가 있다. 도 1에는, Cu 기재(1) 위에 Mo 기재(2)가 부분적으로 배치된 Cu-Mo 기판의 예를 도시하고 있지만, 이것으로 한정되지 않는다. 예를 들면, Cu 기재(1) 위에 Cu 기재의 길이 1L과 거의 같은 길이 2L의 Mo 기재(2)가 배치되어 있어도 된다. 이는, 후술하는 실시 형태에 있어서도 마찬가지이다.
본 실시 형태의 Cu-Mo 기판(10)은, 도 1에 도시하는 바와 같이, Mo 기재(2)의 표면 노출 영역(Mo 기재(2)의 제1 주면(2a) 및 측면(2c, 2d))을 덮도록 제1 Sn-Cu계 합금층(3)이 형성되어 있는 점에 특징이 있다.
제1 Sn-Cu계 합금층(3)은, 1 질량% 이상 13 질량% 이하의 Sn을 함유하고 있다. 제1 Sn-Cu계 합금층(3)에 함유되는 Sn의 양을 1 질량% 이상으로 제어함으로써, 뛰어난 열전도성과, 반도체 소자의 열팽창 계수에 가까운 열팽창 계수를 구비하며, 또한, Ni 도금층과의 밀착성도 뛰어난 Cu-Mo 기판을 얻을 수 있다.
Sn의 함유량이 1 질량% 이상인 Sn-Cu계 합금층은 Ni에 대해 양호한 젖음성을 갖고 있으며, Sn의 함유량이 2 질량% 이상이면 특히 젖음성이 뛰어나므로 바람직하다. 한편, Sn의 함유량이 13 질량%를 넘으면, Sn-Cu계 합금층이 깨지기 쉬워져 분열이나 금이 발생하기 쉬워진다. 또한, Sn의 함유량이 13 질량%를 넘으면, 도금시에 Sn-Cu계 합금층 중의 Sn이 Ni 도금 피막에 용출되거나 혹은 Sn이 산화되어, 그 결과, Ni 도금 피막에 보이드(공극)가 생성되는 경우가 있다. Ni 도금 피막에 보이드가 생성되면, Ni 도금막의 팽출이나 박리가 발생하는 경우가 있다. 보이드의 발생을 효과적으로 방지하기 위해서는, Sn-Cu계 합금층(3)에 함유되는 Sn의 함유량은 5 질량% 이하인 것이 바람직하다.
전술한 바와 같이, 제1 Sn-Cu계 합금층(3)의 Sn 함유량을 2 질량% 이상 5 질량% 이하로 제어함으로써, Sn-Cu계 합금층의 Ni에 대한 젖음성이 특히 양호해져 Ni 도금막의 밀착성이 향상될 뿐만 아니라 균일한 두께의 Ni 도금막을 얻을 수 있다. 또한, Sn의 용출이나 산화에 기인하는 보이드의 생성도 방지된다.
또한, Sn의 함유량은, Sn-Cu계 합금층의 두께 방향에 따라서도 다르다. 예를 들면, Mo 기재(2)의 상면(2a)에 형성된 Sn-Cu계 합금층(3A)에 대해, 두께 방향의 단면에서의 Sn의 분포를 EPMA(전자선 마이크로 애널라이저) 분석법을 이용하여 조사한 결과, Sn은 상기 합금층(3A)에 균일하게 분포하고 있는 것이 아니라, 후술하는 도 7에 나타내는 바와 같이, Sn-Cu계 합금층(3A)의 표면(Mo 기재(2)의 제1 주면(2a)과 접하는 면과 대향하는 면)에 높은 농도로 존재하는 것을 알 수 있었다. 이와 같이 Sn-Cu계 합금층의 표면에 Sn의 고농도 영역(농축층)이 형성되는 이유는, Sn은 산화되기 쉬워, Sn-Cu계 합금층의 형성 과정에서 Sn-Cu계 합금층의 표면측을 향해 이동하기 때문이라고 추측된다. 상세한 실험 결과는, 후술하는 실시예의 란에서 상세하게 설명한다. 이와 같은 경향은, Sn-Cu계 합금층 위에 Ni 도금층(4)이 형성된 후에 있어서도, 마찬가지로 볼 수 있었다.
제1 Sn-Cu계 합금층(3)은, 전술한 범위의 Sn을 함유하고 잔부가 Cu로 형성되어 있어도 되지만, 제1 Sn-Cu계 합금층(3)의 형성에 의한 밀착성 향상 작용 등을 해치지 않는 범위에서 다른 원소를 함유하여도 무방하다. 다른 원소에는, 예를 들면, Cu 기재(1)에 함유되는 원소(후술)로서, 제1 Sn-Cu계 합금층(3)의 형성 과정에서 Cu 기재(1)로부터 확산하는 원소(예를 들면, Pb, Fe, Zn, P 등)가 포함된다. 이와 같은 다른 원소는, 대략, 총 0.05 질량% 이상 0.035 질량% 이하의 범위로 함유할 수 있다.
제1 Sn-Cu계 합금층(3)의 두께는, 대략, 2㎛ 이상인 것이 바람직하고, 5㎛ 이상인 것이 보다 바람직하다. 이에 따라, Sn-Cu계 합금층에 의한 상기 작용이 유효하게 발휘된다. 한편, 제1 Sn-Cu계 합금층(3)의 두께의 상한은, 상기 작용의 관점에서는 특별히 한정되지 않지만, 코스트 상승 등을 고려하면, 예를 들면, 100㎛인 것이 바람직하고, 50㎛인 것이 보다 바람직하다. 또한, 제1 Sn-Cu계 합금층(3)의 두께는 반드시 균일하지 않고, Mo 기재(2)의 표면 성상이나 제1 Sn-Cu계 합금층(3)의 형성 방법 등에 의해 불균일이 발생하지만, 여기에서는, 제1 Sn-Cu계 합금층(3)이 가장 얇게 형성되어 있는 층의 두께가 상기의 바람직한 범위를 만족하고 있으면 된다. 제1 Sn-Cu계 합금층(3)의 두께는, 합금층의 단면을 광학 현미경으로 관찰함으로써 측정하였다.
Cu 기재(1)는, Cu를 주성분으로서 함유한다. 여기에서, "Cu를 주성분으로서 함유한다"란, Cu를 99 질량% 이상(바람직하게는 99.9 질량% 이상) 함유하는 것을 의미한다. Cu 기재는, Cu만으로 형성되어 있어도 되고, Cu에 의한 뛰어난 열전도성을 저해하지 않는 범위에서 다른 원소를 함유할 수도 있다.
Mo 기재(2)는, Mo를 주성분으로서 함유한다. 여기에서, "Mo를 주성분으로서 함유한다"란, Mo를 99 질량% 이상(바람직하게는 99.9 질량% 이상) 함유하는 것을 의미한다. Mo 기재는 Mo만으로 형성되어 있어도 무방하지만, 반도체 소자와의 열팽창 계수차가 작다는 Mo의 특성을 저해하지 않는 범위에서, 다른 원소를 함유할 수도 있다.
도 1에 도시하는 바와 같이, Cu-Mo 기판(10)의 표면은 Ni 도금층(4)으로 피복되어 있다. Ni 도금층의 형성에 의해, 내식성이나 세라믹스 기판과의 브레이징성 등을 높일 수 있다.
이미 기술한 바와 같이, 본 실시 형태에 의하면, Ni 도금층을 직접 형성하는 것이 곤란하였던 Mo 기재(2)의 표면 노출 영역은, Ni 도금층과의 밀착성이 뛰어난 제1 Sn-Cu계 합금층(3)으로 피복되어 있기 때문에, Cu-Mo 기판(10)에 1회의 도금 조작을 실시하는 것만으로 Cu-Mo-Ni 기판(100)을 얻을 수 있다.
도 1에 도시하는 Cu-Mo-Ni 기판(100)은, Cu-Mo 기판(10)의 표면을 모두 덮도록 Ni 도금층(4)이 형성되어 있지만, Ni 도금층에 의한 상기 작용이 유효하게 발휘되는 한 이것으로 한정되지 않는다. 예를 들면, 제1 Sn-Cu계 합금층(3)과, Cu 기 재(1)의 표면(Cu 기재(1)의 표면 중 Mo 기재(2) 및 제1 Sn-Cu계 합금층(3)으로 덮여있지 않은 표면의 부분)의 적어도 일부가, Ni 도금층(4)으로 피복되어 있으면 된다.
Ni 도금층(4)의 두께는, 대략 2㎛ 이상 20㎛ 이하인 것이 바람직하고, 3㎛ 이상 10㎛ 이하인 것이 보다 바람직하다. Ni 도금층(4)의 두께가 상기 범위를 밑도는 경우, 상기의 작용이 유효하게 발휘되지 않는다. 한편, Ni 도금층(4)의 두께가 상기 범위를 넘으면, Ni 도금층의 평탄도가 저하되어 내구성 등의 특성이 열화된다.
다음으로, 도 2를 참조하면서, 본 실시 형태에 의한 Cu-Mo 기판(10)의 바람직한 제조 방법을 설명한다. 이 방법은, 전술한 제1 방법에 대응한다.
(제1 방법)
우선, 도 2의 (a)에 도시하는 바와 같이, Cu 기재(1)와 Mo 기재(2)가 접합된 Cu-Mo 클래드재(5)를 준비한다(공정 (a1)).
Cu-Mo 클래드재(5)는, 공지의 방법에 따라 제조할 수 있다. 예를 들면, Cu 기재(1)와 Mo 기재(2)를 겹쳐 열간 압연 또는 냉간 압연을 행한 후, 제품 치수에 맞추어 원하는 사이즈로 절단한다. Cu-Mo 클래드재(5)의 제조 방법은, 예를 들면, 일본 특허공개 평6-268115호 공보에 기재된 방법을 참조할 수 있다.
다음으로, 도 2의 (b)에 도시하는 바와 같이, Mo 기재(2)의 제1 주면(2a) 위에 Sn-Cu계 합금 브레이징재(6)를 배치하고, 소정의 온도로 가열하여 용융한다(공정 (b)). 이에 따라, Mo 기재(2)의 표면 노출 영역(제1 주면(2a) 및 측면(2c, 2d)) 을 덮도록 제1 Sn-Cu계 합금층(3)이 형성된다(도 2의 (c)를 참조).
Sn-Cu계 합금 브레이징재(6)는, 1 질량% 이상 13 질량% 이하의 Sn을 함유하고 있다. 이와 같은 Sn-Cu계 합금 브레이징재(6)를 이용함으로써, 원하는 제1 Sn-Cu계 합금층(3)을 형성할 수 있다. Sn-Cu계 합금 브레이징재(6)에 함유되는 Sn의 함유량은, 2 질량% 이상 5 질량% 이하인 것이 바람직하다.
본 실시 형태에 이용되는 Sn-Cu계 합금 브레이징재(6)는, 전술한 범위의 Sn을 함유하고 잔부가 Cu로 형성되어 있어도 되지만, Sn-Cu계 합금 브레이징재(6)의 사용에 의한 밀착성 향상 작용 등을 해치지 않는 범위에서 다른 원소를 함유하여도 무방하다. 예를 들면, Pb, Fe, Zn, P 등의 원소를, 총 0.05 질량% 이상 0.35 질량% 이하 함유할 수 있다.
가열은, Sn-Cu계 합금 브레이징재(6)가 용융되어, Mo 기재(2)의 제1 주면(2a) 뿐만 아니라 Mo 기재(2)의 측면(2c, 2d)을 덮도록 제1 Sn-Cu계 합금층(3)이 형성될 때까지 행해진다. 이 점에서, 본 실시 형태의 가열 조건은, 상기 국제 공개 공보에 기재된 가열 조건과 다르며, 상기 국제 공개 공보에 기재된 가열 온도의 하한치(Sn-Cu계 합금 브레이징재(6)의 융점)보다 약간 높게 설정되어 있다. 상기 국제 공개 공보에 기재된 하한치의 온도로 Sn-Cu계 합금 브레이징재(6)를 가열하면, Cu 기재(1)와 Mo 기재(2)의 접합면에 Sn-Cu 합금층을 형성할 수는 있어도, Mo 기재(2)의 표면 노출 영역을 모두 덮도록 하는 제1 Cu-Sn계 합금층(3)을 형성하는 것은 곤란하기 때문이다.
구체적인 가열 조건은, 사용하는 Sn-Cu계 합금 브레이징재(6)의 종류나 형상 등에 의해서도 다르지만, Sn-Cu계 합금 브레이징재(6)의 융점(약 810℃ 내지 약 1000℃)보다 약 20℃ 이상 약 50℃ 이하의 범위 내에서 가열하는 것이 바람직하고, 약 40℃ 이상 약 50℃ 이하의 범위로 하는 것이 더욱 바람직하다. 단, 가열 온도의 상한은, Cu 기재(1)의 융점(약 1083℃) 미만의 온도로 한다. Cu 기재(1)의 융점을 넘는 온도로 가열하면, Cu 기재(1)가 용융되기 때문이다.
본 실시 형태에 이용되는 Sn-Cu계 합금 브레이징재(6)의 형상은, 특별히 한정되지 않고, 소정 형상으로 가공된 성형체나 분말 형상이나 박 형상의 브레이징재 등을 들 수 있다.
도 2의 (b)에는, Sn-Cu계 합금 브레이징재(6)로서, 소정의 형상으로 가공된 성형체의 예를 도시하고 있다. 이와 같은 성형체는, 예를 들면, 상기 조성의 Sn-Cu계 합금을 약 650℃ 내지 약 750℃의 온도로 열간 압연하여 성형함으로써 얻을 수 있다.
Sn-Cu계 합금 브레이징재의 성형체를 이용하는 경우, 이 브레이징재와 Mo 기재(2)를 겹친 다음, 예를 들면, 약 103Pa 내지 약 105Pa의 압력하에서 가압하고, 가압한 채로 수소 분위기하, Sn-Cu계 합금 브레이징재를 전술한 온도로 용융하는 것이 바람직하다. 이에 따라, 원하는 제1 Sn-Cu계 합금층(3)이 형성된다.
여기에서, Sn-Cu계 합금 브레이징재(6)의 사이즈(길이 6L)는, 도 2의 (b)에 도시하는 바와 같이, Mo 기재(2)의 사이즈 2L과 실질적으로 동일하여도 되지만, 이것으로 한정되지 않고, 예를 들면, Mo 기재(2)의 사이즈보다 작아도 무방하다. 전 술한 바와 같이, Sn-Cu계 합금 브레이징재(6)는 Mo 기재(2)와의 젖음성이 매우 우수하기 때문에, Mo 기재(2) 위에 Mo 기재(2)보다 작은 Sn-Cu계 합금 브레이징재(6)를 배치하여도, 소정 온도로 가열함으로써, 최종적으로는, Mo 기재(2)의 표면 노출 영역을 덮는 제1 Sn-Cu계 합금(3)이 형성되기 때문이다. 따라서, 원하는 제1 Sn-Cu계 합금(3)이 형성되는 한, Sn-Cu계 합금 브레이징재(6)의 사이즈를 적절하게 설정할 수 있다.
구체적으로는, 분말 형상 또는 박 형상의 Sn-Cu계 합금 브레이징재를 Mo 기재의 상면에 배치하고, 전술한 온도로 가열함으로써 브레이징재를 용융한다. 가열에 의해 용융된 Sn-Cu계 합금 브레이징재는, Mo 기재의 상면 및 측면을 따라 퍼져가기 때문에, 원하는 제1 Sn-Cu계 합금층이 형성된다.
다음으로, 이와 같이 하여 얻어진 Cu-Mo 기판(10)에 Ni 도금층(4)을 피복하여, Cu-Mo-Ni 기판(100)을 얻는다(도 2의 (d)를 참조).
Ni 도금층의 형성 방법은 특별히 한정되지 않고, 공지의 전해 도금법이나 무전해 도금법을 채용할 수 있다.
무전해 도금법은, 전해 도금법에 비해, 피도금재(본 실시 형태에서는, Cu-Mo 기판)의 종류나 형상에 관계없이 균일한 Ni 도금층을 형성할 수 있다는 이점을 갖고 있다. 무전해 도금법을 이용한 경우, 예를 들면, 이하와 같이 하여 Ni 도금층을 형성하는 것이 바람직하다.
우선, Cu-Mo 기판의 표면에 부착되어 있는 기름이나 지문 등을 제거하기 위해, 에탄올 등으로 탈지한다. 탈지에 의해, 에칭시의 젖음성도 개선된다.
다음으로, 황산-과산화 수소수 등의 에칭액을 이용하여 표면을 에칭한다.
계속하여, 촉매 금속(예를 들면, Sn, Pd-Sn 착체, Pd 등)을 표면에 흡착시킨다. 무전해 도금은, 이 촉매 금속을 핵으로 하여 진행한다.
다음으로, 무전해 Ni 도금액을 이용하여, Ni 도금층을 형성한다. 구체적으로는, 공지의 무전해 Ni 도금액(Ni 이온 외에 환원제로서, 예를 들면 차아인산 나트륨을 함유) 중에서 소정의 Ni 도금층이 얻어질 때까지 Cu-Mo 기판을 침지한다. 무전해 도금법에 의하면, 도금액 중의 환원제가 Cu-Mo 기판의 표면에 흡착된 촉매 금속의 표면에서 산화됨과 함께, 도금액 중의 Ni 이온이 환원되는 결과, Ni 도금층이 형성된다.
(제2 실시의 형태)
도 3을 참조하면서, 본 발명에 의한 제2 실시 형태의 Cu-Mo 기판(20)을 설명한다.
본 실시 형태의 Cu-Mo 기판(20)은, Cu 기재(11)와 Mo 기재(12)와 Sn-Cu계 합금층(13)을 구비하고 있다. Mo 기재(12)는 대향하는 제1 주면(12a)과 제2 주면(12b)을 갖고, Mo 기재(12)의 제2 주면(12b)은 Cu 기재(11)의 주면(11a) 위에 배치되어 있다.
Sn-Cu계 합금층(13)은, Mo 기재(12)의 표면 노출 영역(Mo 기재(12)의 제1 주면(12a) 및 측면(12c, 12d))에 형성된 제1 Sn-Cu계 합금층(미도시)과, Mo 기재(12)의 제2 주면(12b)과 Cu 기재(11)의 주면(11a) 사이에 형성된 제2 Sn-Cu계 합금층(미도시)을 포함한다. Sn-Cu계 합금층(13)은, 1 질량% 이상 13 질량% 이하의 Sn을 함유하고 있다.
이와 같이 본 실시 형태의 Cu-Mo 기판(20)은, Mo 기재(12)의 표면 노출 영역 뿐만 아니라, Mo 기재(12)와 Cu 기재(11)의 접합면에도 Sn-Cu계 합금층(13)이 형성되어 있는 점에서, 제1 실시 형태의 Cu-Mo 기판(10)과 다르다. 본 실시 형태에 의하면, Ni 도금층과의 밀착성이 뛰어날 뿐만 아니라, Cu 기재와 Mo 기재의 밀착성도 높아진 Cu-Mo 기판을 얻을 수 있다. 상기의 차이점을 제외하고, 본 실시 형태의 Cu-Mo 기판(20)은, 제1 실시 형태의 Cu-Mo 기판(10)과 동일하므로 자세한 설명을 생략한다.
또한, Mo 기재(12)의 상면(12a)에 형성된 Sn-Cu계 합금층(13A)에 포함되는 Sn의 분포에 대해서는, 전술한 제1 실시의 형태와 마찬가지의 경향을 볼 수 있어, Sn은 Sn-Cu계 합금층(13A)의 표면(Mo 기재(12)의 제1 주면(12a)과 접하는 면과 대향하는 면)에 높은 농도로 존재하는 것이 확인되었다. 이와 같은 경향은, Sn-Cu계 합금층(13) 위에 Ni 도금층(14)이 형성된 후에도, 마찬가지로 볼 수 있었다.
다음으로, 도 4 및 도 5를 참조하면서, 본 실시 형태에 의한 Cu-Mo 기판의 바람직한 제조 방법을 각각 설명한다. 도 4 및 도 5에 도시하는 제조 공정은 각각 전술한 제2 및 제3 방법에 대응한다.
(제2 방법)
도 4를 참조하면서, 제2 방법을 설명한다.
우선, 도 4의 (b)에 도시하는 바와 같이, Mo 기재(12)의 제1 및 제2 주면(12a, 12b)의 각각에, 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합 금층(13a, 13b)이 접합된 클래드재(적층판)(15)를 준비한다(공정 (a2)).
클래드재(15)는, 예를 들면, 이하와 같이 하여 제조할 수 있다.
우선, Sn-Cu계 합금 브레이징재(16a, 16b)를 준비한다. 이들의 상세는, 전술한 제1 실시 형태의 공정 (b)에서 상술한 바와 같으므로 설명을 생략한다.
다음으로, 도 4의 (a)에 도시하는 바와 같이, Sn-Cu계 합금 브레이징재(16a), Mo 기재(12) 및 Sn-Cu계 합금 브레이징재(16b)를 이 순서로 겹쳐 약 60%의 압하율(壓下率)로 압접한 다음, 수소 분위기 중에서, 약 700℃ 내지 800℃의 온도로 약 1분간 내지 약 3분간 확산 소둔(燒鈍)을 행한다. 이에 따라, Mo 기재(12)의 양면에 Sn-Cu계 합금층(13a, 13b)이 강고하게 접합된 클래드재(15)가 얻어진다.
다음으로, Cu 기재(11)의 주면 위에 클래드재(15)를 배치하고, Sn-Cu계 합금층(13a, 13b)을 가열 용융한다. 가열은, Mo 기재(12)의 양면에 형성된 제1 및 제2 Sn-Cu계 합금층(13a, 13b)이 용융되어 Mo 기재(12)의 표면(Mo 기재(12)의 주면(12a), 측면(12c, 12d), 및 Mo 기재(12)와 Cu 기재(11)의 접합면(12b))을 모두 덮는 원하는 Sn-Cu계 합금층(13)이 형성될 때까지 행한다. 상세한 가열 조건은, 전술한 제1 실시의 형태에 기재한 바와 같다.
그 결과, 도 4의 (c)에 도시하는 바와 같이, Mo 기재(12)의 표면이 모두 원하는 Sn-Cu계 합금층(13)으로 피복된 Cu-Mo 기판(20)이 얻어진다.
다음으로, 전술한 제1 방법과 마찬가지로 하여, Cu-Mo 기판(20)의 표면에 Ni 도금층(14)을 형성하여 Cu-Mo-Ni 기판(200)을 얻는다(도 4의 (d)를 참조).
(제3 방법)
도 5를 참조하면서, 제3 방법을 설명한다. 이하에서는, 제2 방법과 상이한 공정을 상세하게 설명하고, 중복되는 공정의 설명은 생략한다.
우선, 도 5의 (a)에 도시하는 바와 같이, Cu 기재(11)와 Sn-Cu계 합금 브레이징재(16b)와 Mo 기재(12)를 이 순서로 배치하고, Sn-Cu계 합금 브레이징재(16b)를 가열한다. 가열은, Cu 기재(11)와 Mo 기재(12) 사이(접합면)에 Sn-Cu계 합금층(13b)이 형성될 때까지 행해진다(도 5의 (b)를 참조). Sn-Cu계 합금층(13b)은, 도 5의 (b)에 도시하는 바와 같이, 접합면의 전체에 걸쳐 형성되어 있을 필요는 없고, 상기의 접합면의 적어도 일부에 형성되어 있으면 된다. 가열은, 전술한 제2 방법과 마찬가지로 하여 행하는 것이 바람직하다.
다음으로, 도 5의 (c)에 도시하는 바와 같이, Mo 기재(12)의 제1 주면(12a)에 Sn-Cu계 합금 브레이징재(16a)를 배치하고 가열한다. 가열은, Sn-Cu계 합금 브레이징재(16a)가 용융되어, Mo 기재(12)의 표면(12a, 12b, 12c, 12d)이 모두 Sn-Cu계 합금층(13)으로 피복될 때까지 행해진다. 가열 조건은, 전술한 제2 방법에 기재된 조건과 실질적으로 동일하다.
그 결과, 도 5의 (d)에 도시하는 바와 같이, Mo 기재(12)의 표면이 모두 Sn-Cu계 합금층(13)으로 피복된 Cu-Mo 기판(20)을 얻을 수 있다.
다음으로, 전술한 제1 방법과 마찬가지로 하여, Cu-Mo 기판(20)의 표면을 Ni 도금층(14)으로 피복하여 Cu-Mo-Ni 기판(200)을 얻는다(도 5의 (e)를 참조).
본 실시 형태의 제조 방법은, 전술한 제2 및 제3 방법으로 한정되지 않는다. 예를 들면, 제3 방법에 있어서, Sn-Cu계 합금 브레이징재(16a) 대신에 Cu 기재가 접합된 Sn-Cu계 합금 브레이징재(클래드재)를 사용하여도 무방하다. 이 방법에 의하면, Cu 기재가 접합되어 있지 않은 Sn-Cu계 합금 브레이징재(16a)를 사용한 경우에 비해, Cu-Mo 기판의 제조 공정에서의 Sn-Cu계 합금 브레이징재(16a)의 변형을 방지할 수 있다. 이와 같은, Cu 기재가 접합된 Sn-Cu계 합금 브레이징재는, 예를 들면, 전술한 제2 방법에서, Mo 기재의 양면에 Sn-Cu계 합금층이 접합된 클래드재(15)(도 4의 (b)를 참조)를 제작한 것과 마찬가지로 하여 얻을 수 있다. 이 방법에 의하면, Sn-Cu계 합금층(13)의 상면에 Cu 기판이 더 배치된 Cu-Mo-Cu 기판을 얻을 수 있다.
(제3 실시 형태)
도 6을 참조하면서, 본 실시 형태의 Cu-Mo-Ni 기판을 구비한 파워 모듈(80)의 실시 형태를 설명한다. 단, 본 실시 형태의 파워 모듈은 이것으로 한정되지 않는다.
도 6에 도시하는 바와 같이, 파워 모듈(80)은 제1 Cu-Mo 기판(30)과, 2개의 세라믹스 기판(50a, 50b)과, 4개의 제2 Cu-Mo 기판(40a, 40b, 40c, 40d)과, 4개의 반도체 칩(IGBT)(60a, 60b, 60c, 60d)이, 이 순서로 적층되어 있다. 반도체 칩(60a)과 반도체 칩(60b) 사이 및 반도체 칩(60c)과 반도체 칩(60d) 사이는, 각각, Al 와이어(70a) 및 Al 와이어(70b)를 통해 전기적으로 접속되어 있다.
제1 Cu-Mo 기판(30)은, 두께가 약 3㎜인 Cu 기재(21)와, Cu 기재(21) 위에 부분적으로 배치된 2개의 Mo 기재(22a, 22b)(두께는 모두 약 0.6㎜)를 구비하고 있다. Mo 기재(22a, 22b)의 표면은, 각각, 두께가 약 20㎛인 Sn-Cu계 합금층(23a, 23b)으로 덮여 있어, 이에 따라 방열특성 및 Ni 도금층(24)과의 밀착성을 높일 수 있다. 제1 Cu-Mo 기판(30)의 표면은, 두께가 약 5㎛인 Ni 도금층(24)으로 피복되어 있어, 이에 따라 세라믹스 기판(50a, 50b)과의 브레이징성을 높일 수 있다.
제2 Cu-Mo 기판(40a)과 제2 Cu-Mo 기판(40b) 및 제2 Cu-Mo 기판(40c)과 제2 Cu-Mo 기판(40d)은, 각각, 세라믹스 기판(50a) 및 세라믹스 기판(50b)을 통해 Mo 기재(22a) 및 Mo 기재(22b) 위에 배치되어 있다. 제2 Cu-Mo 기판(40a, 40b, 40c, 40d)의 구성은 모두 동일하기 때문에, 이하에서는, 제2 Cu-Mo 기판(40a)에 대해 설명한다.
제2 Cu-Mo 기판(40a)은, 두께가 약 2㎜인 Cu 기재(31a)와, Cu 기재(31a) 위에 부분적으로 배치된 두께가 약 0.5㎜인 Mo 기재(32a)를 구비하고 있다. Mo 기재(32a)의 표면은, 두께가 약 20㎛인 Sn-Cu계 합금층(33a)으로 덮여 있어, 이에 따라 방열 특성 및 Ni 도금층(34a)과의 밀착성을 높일 수 있다. 제2 Cu-Mo 기판(40a)의 표면은, 두께가 약 3㎛인 Ni 도금층(34a)으로 피복되어 있어, 이에 따라 세라믹스 기판(50a) 및 반도체 칩(60a)과의 브레이징성을 높일 수 있다.
도 6에는, Mo 기재(32a)의 표면이 전부 Sn-Cu계 합금층(33a)에 의해 피복된 Cu-Mo 기판(40a)의 예를 도시하고 있지만, 이것으로 한정되지 않는다. 예를 들면, Mo 기재(32a)의 표면 노출 영역(상면 및 측면)에만 Sn-Cu계 합금층(33a)이 피복된 Cu-Mo 기판을 이용할 수도 있다.
제1 Cu-Mo 기판(30)과 세라믹스 기판(50a) 사이, 및 세라믹스 기판(50a)과 제2 Cu-Mo 기판(40a, 40b) 사이는, 각각, Sn-Pb 등의 땜납층(51) 및 땜납층(52)으 로 접합되어 있다. 한편, 제2 Cu-Mo 기판(40a) 및 제2 Cu-Mo 기판(40b)과 반도체 칩(60a) 및 반도체 칩(60b) 사이는, Ag-Cu 등의 땜납층(53a) 및 땜납층(53b)으로 접합되어 있다.
다음으로, 본 실시 형태에 의한 파워 모듈(80)의 제조 방법을 설명한다.
도 6에 도시하는 바와 같이, 본 실시 형태의 파워 모듈(80)은, Cu 기재(21)상에 형성된 2개의 등가 적층 구조체를 갖고 있다. 이하에서는, 설명의 편의상, 주로, 도 6의 우측 절반(도면 중 A)의 구성에 착안하여 설명한다.
우선, 전술한 제1 실시 형태의 제1 방법에 의해, 제1 Cu-Mo 기판(30), 제2 Cu-Mo 기판(40a, 40b)을 제조한다. 계속해서, 무전해 도금법에 의해, 각각의 표면에 Ni 도금층을 피복한다. 무전해 도금법의 상세는, 후술하는 실시예의 란에 기재한 바와 같다.
다음으로, 제1 Cu-Mo 기판(30)과 세라믹스 기판(50a)을 접합한다. 구체적으로는, 제1 Cu-Mo 기판(30)과 세라믹스 기판(50a) 사이에, 예를 들면, Cu-Ag계 브레이징재를 배치하고 가열 용융한다. 브레이징재의 종류는 이것으로 한정되지 않고, Cu-Mo 기판(30)과 세라믹스 기판(50a)을 접합할 수 있는 공지의 브레이징재를 이용할 수 있다. 가열 온도는 사용하는 브레이징재의 종류에 따라 적절히 결정된다.
또한, 제2 Cu-Mo 기판(40a, 40b)과 반도체 칩(60a, 60b)을 각각 접합한다. 구체적으로는, 제2 Cu-Mo 기판(40a, 40b)과 반도체 칩(60a, 60b)의 사이에, 예를 들면, Ag-Cu계 브레이징재를 배치하고 가열 용융함으로써 접합한다. 브레이징재의 종류는, Cu-Mo 기판(40a, 40b)과 반도체 칩(60a, 60b)을 접합할 수 있는 공지의 브 레이징재를 이용할 수 있다. 가열 온도는 사용하는 브레이징재의 종류에 따라 적절히 결정된다.
계속해서, 제1 Cu-Mo 기판(30)이 접합된 세라믹스 기판(50a)과, 반도체 칩(60a, 60b)이 접합된 제2 Cu-Mo 기판(40a, 40b)을 접합한다. 구체적으로는, 상기의 세라믹스 기판(50a)과 상기의 제2 Cu-Mo 기판(40a, 40b)의 사이에, 예를 들면, Sn-Pb계 브레이징재를 재치하고 가열 용융한다. 브레이징재의 종류는 이것으로 한정되지 않고, 세라믹스 기판(50a)과 Cu-Mo 기판(40a, 40b)을 접합할 수 있는 공지의 브레이징재를 이용할 수 있다. 가열 온도는 사용하는 브레이징재의 종류에 따라 적절히 결정된다.
(Cu-Mo 적층판)
본 발명에 의한 실시 형태의 Cu-Mo 적층판은, Cu 기재와 Mo 기재와 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금층이 이 순서로 배치되어 있다. Cu 기재와 Mo 기재 사이(접합면)에는, 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 또 다른 Sn-Cu계 합금층이 배치되어 있어도 된다.
본 실시 형태의 Cu-Mo 적층판은, Mo 기재의 측면의 각각에 Sn-Cu계 합금층을 갖고 있지 않은 점에서, 전술한 본 실시 형태의 Cu-Mo 기판과 다르다. 이와 같은 Cu-Mo 적층판은, 예를 들면, Cu-Mo 기판을 제조하기 위한 재료로서 유용하다.
〈실시예〉
이하에서는, 하기에 기술하는 제1 내지 제7 실험예의 방법에 따라, Cu-Mo 기판의 표면에 Ni 도금층이 형성된 Cu-Mo-Ni 기판을 제작하여 그 외관을 비교하였다.
(제1 실험예)
여기에서는, Cu-Mo 클래드재를 이용하여 Mo의 표면 노출 영역(상면 및 측면)에 Sn-Cu계 합금층이 형성된 Cu-Mo 기판을 제작하였다(제1 발명예). Cu-Mo 클래드재는, Cu 기재(1)와 Mo 기재(2)를 겹쳐 열간 압연을 행함으로써 제작하였다(Cu 기재의 두께 0.63㎜, Mo 기재의 두께 0.63㎜).
다음으로, 약 2 질량%의 Sn을 함유하는 Sn-Cu계 합금 브레이징박(두께: 25㎛)을 준비한다. Sn-Cu계 합금 브레이징박의 융점은, 약 950℃이다.
이와 같이 하여 얻어진 Sn-Cu계 합금 브레이징박을 Cu-Mo 클래드재의 상면(엄밀하게는 Mo 기재의 위)에 배치하고, 약 990℃의 온도로 약 3분간 가열하였다. 가열에 의해 Sn-Cu계 합금 브레이징박은 용융하여, Mo 기재의 상면 및 측면이 약 20㎛ 두께의 Sn-Cu계 합금층에 의해 피복된 Cu-Mo 기판이 얻어졌다. Sn-Cu계 합금층의 Sn 함유량은, 대략, 1.1 질량% 내지 2.5 질량%의 범위 내였다.
다음으로, 하기 (1) 내지 (4)의 순서에 따라, Cu-Mo 기판의 표면에 두께가 약 3㎛ 내지 5㎛인 Ni 도금층을 형성하였다.
(1) 에탄올에 의한 탈지(실온에서 1분간)
(2) 황산 과산화 수소수(황산과 과산화 수소수와 물을 10:5:85의 체적 비율로 혼합한 액)에 의한 에칭(30℃에서 5분간)
(3) Cu-Mo 기판에 촉매 금속의 도입
Sn 촉매 부여(실온에서 약 5분간) → Pd-Sn 착체 촉매 부여(실온에서 약 5분간) → Pd 촉매 부여(실온에서 약 3분간)
(4) Ni 도금층의 형성
하기 조성의 무전해 Ni 도금욕(황산 Ni: 30g/L, 차아인산 나트륨: 10g/L, 초산나트륨: 적당량, pH: 약 4.6)을 이용하여 80℃에서 30분간 도금을 행하였다.
(제2 실험예)
비교를 위해, Cu-Mo 기판에 대해, 특허 문헌 1에 기재된 방법과 마찬가지로 하여 무전해 Ni 도금을 행하였다.
구체적으로는, 제1 실험예와 동일한 종류의 Cu-Mo 클래드재를 준비하고, 제1 실험예에 기재한 무전해 Ni 도금욕을 이용하여 Ni 도금층을 형성하였다.
(제3 실험예)
참고를 위해, Cu-Mo 기판에 대해, 종래의 Ni 도금 처리를 행하였다.
구체적으로는, 제1 실험예와 동일한 종류의 Cu-Mo 클래드재를 준비하여, 이하의 순서에 따라 Ni 도금층을 형성하였다.
우선, 약 200g/L 내지 250g/L의 적혈 칼륨을 함유하는 에칭액 중에 Cu-Mo 클래드재를 침지(실온에서 약 10초간)하여 그 표면을 에칭하였다.
다음으로, 이와 같이 하여 에칭된 Cu-Mo 클래드재에, 스퍼터링법에 의해 두께 약 0.1㎛의 Au 피막을 퇴적하였다. 스퍼터링은, 진공 용기 내의 압력을 약 10-1Pa로 제어하고, 약 1㎸ 내지 5㎸의 바이어스 전압 하에서 약 30분간 행하였다.
계속해서, Au 피막이 퇴적된 Cu-Mo 기판에, H2 분위기하 약 700℃에서 10분간의 확산 열처리를 행하였다.
그 다음, 제1 실험예에 기재한 (1) 내지 (4)의 순서에 따라, Ni 도금층을 형성하였다.
(제4 실험예)
5 질량%의 Sn을 함유하는 Sn-Cu계 합금 브레이징박(융점: 약 940℃)을 이용한 점을 제외하고, 제1 실험예와 동일한 순서로 Ni 도금층을 형성하였다. 한편, Sn-Cu계 합금층을 형성하기 위한 가열 처리의 온도는, 이용한 납박의 융점보다 약 40℃ 내지 약 50℃ 높은 온도로 하였다. 이는 하기의 제5 내지 제7 실험예에 대해서도 마찬가지이다.
(제5 실험예)
13 질량%의 Sn을 함유하는 Sn-Cu계 합금 브레이징박(융점: 약 810℃)을 이용한 점을 제외하고, 제1 실험예와 동일한 순서로 Ni 도금층을 형성하였다.
(제6 실험예)
비교를 위해, 14 질량%의 Sn을 함유하는 Sn-Cu계 브레이징박(융점: 약 800℃)을 이용한 점을 제외하고, 제1 실험예와 동일한 순서로 Ni 도금층을 형성하였다.
(제7 실험예)
비교를 위해, 0.5 질량%의 Sn을 함유하는 Sn-Cu계 브레이징박(융점: 약 1000℃)을 이용한 점을 제외하고, 제1 실험예와 동일한 순서로 Ni 도금층을 형성하였다.
(평가)
제1 내지 제7 실험예에 의해 얻어진 Cu-Mo 기판의 외관을 육안으로 관찰하였다. 이하에서는, 제1 내지 제7 실험예에 의해 얻어진 Cu-Mo 기판을, 각각, 제1 발명예, 제1 비교예, 종래예, 제2 발명예, 제3 발명예, 제2 비교예 및 제3 비교예라고 부른다.
제1 내지 제3 발명예에서는, Mo 기재의 상면 및 측면이 소정의 Sn-Cu계 합금층으로 피복되어 있기 때문에, 기판의 부풀음이나 Ni 도금층의 박리는 전혀 볼 수 없었다. 또한, 제1 및 제2 발명예의 단면(약 4㎠)을 광학 현미경(배율 10배)으로 관찰한 결과, Sn-Cu 합금층 및 Ni 도금층에 보이드는 확인되지 않았다. 제3 발명예에서는, Sn-Cu 합금층 및 Ni 도금층에, Sn의 부분 산화 혹은 도금시의 Sn의 미량 용출에 기인하는 직경 30㎛ 내지 80㎛의 미세한 보이드가 5개 확인되었지만, 부풀음이나 박리는 확인되지 않았다.
이에 반해, 제1 비교예에서는, Ni 도금층을 높은 밀착성으로 형성할 수 없었고, 또한, 표면의 일부에 부풀음을 볼 수 있었다. 제2 비교예에서는, Ni 도금층을 높은 밀착성으로 형성할 수 있었지만, 표면의 일부에 직경이 100㎛ 이상인 부풀음을 7개 볼 수 있었다. 제3 비교예에서는, 브레이징시에 기재의 Cu의 일부가 용해되어, Ni 도금층을 높은 밀착성으로 형성할 수 없었고, Mo 기재에 접하는 면에 직경이 100㎛ 정도의 부풀음이 5개 관찰되었다.
한편, 종래예에서는, Mo 기재의 표면에 Ni 도금층을 높은 밀착성으로 형성할 수 있었지만, Mo 기재와 접하지 않은 Cu 기재의 부분에는 부풀음이 생겨 Ni 도금층의 박리를 볼 수 있었다.
(Sn-Cu계 합금층에서의 Sn의 분포)
제1 발명예에 대해, Mo 기재의 상면에 형성된 Sn-Cu계 합금층의 두께 방향 단면의 Sn 농도를, EPMA 분석법을 이용하여 측정하였다. 상세하게는, 도 7에 나타내는 Cu-Mo-Ni 기판의 단면 사진에서, 총 5 부분(도면 중, 1 내지 5의 화살표 부분)의 Sn 농도를 측정하였다. 그 결과를 표 1에 나타낸다.
측정 부분 Sn량 (질량%)
도면 중의 번호 Ni 도금층으로부터의 깊이(㎜) 비고
1 0.0025 Ni 도금층의 거의 중앙 부분 -
2 0.005 Ni 도금층과 합금층의 계면 2.47
3 0.010 합금층 내 1.37
4 0.016 합금층 내 1.15
5 0.025 합금층과 Mo 기재의 계면 1.40
표 1에 나타내는 바와 같이, Mo 기재의 상면에 형성된 Sn-Cu계 합금층에서의 Sn은, 합금층 중에 균일하게 분포하고 있는 것이 아니라, Ni 도금층과 Sn-Cu계 합금층의 계면에 가장 높은 농도로 존재하는 것을 알 수 있었다. 그 이유는, 전술한 바와 같이, Sn은 산화되기 쉬워, Sn-Cu계 합금층의 형성 과정에서 Sn-Cu계 합금층의 표면측을 향해 이동하기 때문이라고 추측된다. 단, Sn의 농도는, Mo 기재측으로부터 Ni 도금층측을 향함에 따라 연속적으로 증가하는 것이 아니라, 표 1에 나타내는 바와 같이 단속적으로 증가하고 있다.
여기에서는, Ni 도금층이 형성된 Cu-Mo-Ni 기판에서의 Sn 농도를 측정하였지만, 이와 마찬가지의 경향은, Ni 도금층이 형성되기 전의 Cu-Mo 기판에 대해서도 볼 수 있는 것을 실험에 의해 확인하였다.
본 발명의 Cu-Mo 기판은, 예를 들면, 자동차 등에 탑재되는 파워 모듈용의 방열용 기판으로서 매우 적합하게 이용된다.

Claims (11)

  1. Cu 기재;
    대향하는 제1 및 제2 주면을 가지며, 상기 제2 주면은 상기 Cu 기재의 주면 위에 배치된 Mo 기재; 및
    상기 Mo 기재의 상기 제1 주면 및 측면을 덮으며, 1 질량% 이상 13 질량% 이하로 Sn을 함유하는 제1 Sn-Cu계 합금층;을 구비하는 Cu-Mo 기판.
  2. 제1항에 있어서,
    상기 Cu 기재의 주면과 상기 Mo 기재의 상기 제2 주면 사이에 형성된 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 제2 Sn-Cu계 합금층을 더 구비하는 Cu-Mo 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 Cu 기재의 표면의 적어도 일부와, 상기 Mo 기재를 덮는 상기 제1 Sn-Cu 합금층을 덮는 Ni 도금층을 더 구비하는 Cu-Mo 기판.
  4. 제1항에 있어서,
    상기 제1 Sn-Cu계 합금층은, 상기 Mo 기재의 상기 제1 주면과 접하는 제1면과, 상기 제1면과 대향하는 제2면을 갖고, 상기 제1 Sn-Cu계 합금층에서의 Sn의 농도는, 상기 제2면 쪽이 제1면보다 높은 것을 특징으로 하는 Cu-Mo 기판.
  5. 제3항의 Cu-Mo 기판으로 이루어지는 방열 부재,
    상기 방열 부재상에 접합된 회로 기판 및
    상기 회로 기판에 접합된 반도체 소자를 포함하는 파워 모듈.
  6. 제5항에 있어서,
    상기 반도체 소자는 IGBT인 파워 모듈.
  7. 제1항 또는 제2항에 기재된 Cu-Mo 기판을 제조하는 방법으로서,
    상기 Cu 기재와, 상기 Mo 기재와, 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금재료를 각각 준비하는 공정 (a)와,
    상기 Cu 기재의 주면 위에 상기 Mo 기재를 배치하고, 상기 Mo 기재상에 상기 Sn-Cu계 합금재료를 배치한 상태에서, 상기 Sn-Cu계 합금층을 용융하는 공정 (b)를 포함하는 Cu-Mo 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 공정 (a)는, 상기 Cu 기재와 상기 Mo 기재가 접합된 클래드재를 준비하는 공정 (a1)을 포함하는 Cu-Mo 기판의 제조 방법.
  9. 제7항에 있어서,
    상기 공정 (a)는, 상기 Mo 기재의 상기 제1 주면 위에 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금층이 접합되고, 또한, 상기 제2 주면 아래에 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 또 다른 Sn-Cu계 합금층이 접합된 클래드재를 준비하는 공정 (a2)를 포함하고,
    상기 공정 (b)는, 상기 Sn-Cu계 합금층 및 상기 또 다른 Sn-Cu계 합금층을 용융하는 공정 (b1)을 포함하는 Cu-Mo 기판의 제조 방법.
  10. 제7항에 있어서,
    상기 공정 (a)는, 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 또 다른 Sn-Cu계 합금재료를 더 준비하는 공정 (a3)을 포함하고,
    상기 공정 (b)는, 상기 Cu 기재의 주면 위에 상기 또 다른 Sn-Cu계 합금재료를 배치하고, 상기 또 다른 Sn-Cu계 합금재료상에 상기 Mo 기재를 배치하며, 상기 Mo 기재상에 상기 Sn-Cu계 합금재료를 배치한 상태에서, 상기 Sn-Cu계 합금층 및 상기 또 다른 Sn-Cu계 합금층을 용융하는 공정 (b2)를 포함하는 Cu-Mo 기판의 제조 방법.
  11. 제1항 또는 제2항에 기재된 Cu-Mo 기판을 제조하는 방법으로서,
    상기 Cu 기재와, 상기 Mo 기재와, 1 질량% 이상 13 질량% 이하의 Sn을 함유하는 Sn-Cu계 합금재료를 준비하는 공정 (a)와,
    상기 Mo 기재의 상기 제1 주면 위에 상기 Sn-Cu계 합금재료를 배치한 상태에서, 상기 Sn-Cu계 합금재료를 용융함으로써, 상기 Mo 기재의 상기 제1 주면 및 측면을 덮는 Sn-Cu계 합금층을 형성하는 공정 (b)와,
    상기 Sn-Cu계 합금층이 형성된 상기 Mo 기재의 상기 제2 주면을 상기 Cu 기재의 주면과 접합하는 공정 (c)를 포함하는 Cu-Mo 기판의 제조 방법.
KR1020077005344A 2005-05-23 2006-05-23 Ｃｕ-Ｍｏ 기판 및 그 제조 방법 KR100897134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00149232 2005-05-23
JP2005149232 2005-05-23

Publications (2)

Publication Number Publication Date
KR20070056088A KR20070056088A (ko) 2007-05-31
KR100897134B1 true KR100897134B1 (ko) 2009-05-14

Family

ID=37451950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005344A KR100897134B1 (ko) 2005-05-23 2006-05-23 Ｃｕ-Ｍｏ 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7830001B2 (ko)
EP (1) EP1898463A4 (ko)
JP (1) JP5004792B2 (ko)
KR (1) KR100897134B1 (ko)
CN (1) CN100459109C (ko)
CA (1) CA2609252C (ko)
WO (1) WO2006126525A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004792B2 (ja) * 2005-05-23 2012-08-22 株式会社Ｎｅｏｍａｘマテリアル Ｃｕ−Ｍｏ基板およびその製造方法
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
EP2560203A1 (en) * 2011-08-17 2013-02-20 ABB Technology AG Power semiconductor arrangement
CN102284701B (zh) * 2011-08-26 2012-10-03 西北有色金属研究院 一种Cu-MoCu-Cu复合板材的制备方法
US20180328677A1 (en) * 2016-09-06 2018-11-15 The Goodsystem Corp. Heat-dissipating plate for high-power element
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230350A (ja) 2000-02-14 2001-08-24 Sumitomo Metal Electronics Devices Inc 放熱用金属板の製造方法
JP2001358266A (ja) 2000-01-26 2001-12-26 Allied Material Corp 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193036A (ja) 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法
JPS6142475A (ja) 1984-08-06 1986-02-28 Mazda Motor Corp 金属部材の結合方法
EP0183016B1 (en) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Material for a semiconductor device and process for its manufacture
JPH0620083B2 (ja) 1986-02-06 1994-03-16 富士電機株式会社 半導体素子の製造方法
JP2675397B2 (ja) 1989-04-22 1997-11-12 新光電気工業株式会社 セラミックパッケージ
ATE142371T1 (de) * 1989-12-12 1996-09-15 Sumitomo Spec Metals Verfahren zur herstellung eines wärmeleitenden mischmaterial
JP2860037B2 (ja) * 1993-03-15 1999-02-24 東京タングステン株式会社 半導体装置用放熱基板の製造方法
JPH06344131A (ja) 1993-06-03 1994-12-20 Sumitomo Electric Ind Ltd 半導体放熱基板への部品接合方法
JP4080030B2 (ja) * 1996-06-14 2008-04-23 住友電気工業株式会社 半導体基板材料、半導体基板、半導体装置、及びその製造方法
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
KR100371974B1 (ko) * 1997-05-26 2003-02-17 스미토모덴키고교가부시키가이샤 구리회로접합기판 및 그 제조방법
JPH11284111A (ja) 1998-03-30 1999-10-15 Sumitomo Special Metals Co Ltd ヒートシンク部材及びその製造方法、並びにヒートシンク部材を用いた半導体パッケージ
JP2000269392A (ja) * 1998-09-04 2000-09-29 Sumitomo Metal Electronics Devices Inc 半導体モジュール及び放熱用絶縁板
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001010874A (ja) * 1999-03-27 2001-01-16 Nippon Hybrid Technologies Kk 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品
US7083759B2 (en) * 2000-01-26 2006-08-01 A.L.M.T. Corp. Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
ATE461037T1 (de) * 2003-11-28 2010-04-15 Wieland Werke Ag Schichtenfolge zur herstellung eines verbundmaterials für elektromechanische bauelemente
US7776452B2 (en) * 2004-08-10 2010-08-17 Neomax Materials Co. Ltd. Heat sink member and method of manufacturing the same
JP5004792B2 (ja) * 2005-05-23 2012-08-22 株式会社Ｎｅｏｍａｘマテリアル Ｃｕ−Ｍｏ基板およびその製造方法
US7718832B1 (en) * 2006-12-29 2010-05-18 Pacific Renewable Fuels, Inc. Combination catalytic process for producing ethanol from synthesis gas
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358266A (ja) 2000-01-26 2001-12-26 Allied Material Corp 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
JP2001230350A (ja) 2000-02-14 2001-08-24 Sumitomo Metal Electronics Devices Inc 放熱用金属板の製造方法

Also Published As

Publication number Publication date
US7830001B2 (en) 2010-11-09
CA2609252C (en) 2012-01-10
US20090045506A1 (en) 2009-02-19
CA2609252A1 (en) 2006-11-30
EP1898463A4 (en) 2010-09-15
CN101032022A (zh) 2007-09-05
KR20070056088A (ko) 2007-05-31
EP1898463A1 (en) 2008-03-12
WO2006126525A1 (ja) 2006-11-30
JP5004792B2 (ja) 2012-08-22
CN100459109C (zh) 2009-02-04
JPWO2006126525A1 (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
KR100897134B1 (ko) Ｃｕ-Ｍｏ 기판 및 그 제조 방법
EP2080224B1 (en) Power module substrate and power module
CN1103204A (zh) 带有可焊引线架的集成电路器件
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP2000323618A (ja) 銅回路接合基板及びその製造方法
US6066219A (en) Process for producing a ceramic substrate and a ceramic substrate
US4767049A (en) Special surfaces for wire bonding
CN106995896A (zh) 一种金刚石颗粒增强金属基复合材料的金属化方法及结构
JPH08255973A (ja) セラミックス回路基板
KR19990045105A (ko) 기판
US6653738B2 (en) Semiconductor device
JP4876719B2 (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP2004022710A (ja) 金属−セラミックス接合体およびその製造方法
JP2013191640A (ja) パワーモジュール用基板及びその製造方法
JPH06302740A (ja) 半導体装置用リードフレーム
JP7490950B2 (ja) 絶縁回路基板の製造方法
JPH04230063A (ja) 多層ヒートシンク
JP3850090B2 (ja) 電子部品用複合材料
JPH06344131A (ja) 半導体放熱基板への部品接合方法
JPH01290245A (ja) 放熱基板
JP2005286240A (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JP2023044869A (ja) 銅／セラミックス接合体、および、絶縁回路基板
JP2024510808A (ja) 金属セラミック基板の製造方法及びそのような方法によって製造された金属セラミック基板
JP2022024310A (ja) 絶縁基板およびその製造方法
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee