CN101069457A - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN101069457A
CN101069457A CNA2006800012680A CN200680001268A CN101069457A CN 101069457 A CN101069457 A CN 101069457A CN A2006800012680 A CNA2006800012680 A CN A2006800012680A CN 200680001268 A CN200680001268 A CN 200680001268A CN 101069457 A CN101069457 A CN 101069457A
Authority
CN
China
Prior art keywords
channel group
mentioned
insulated substrate
insulating barrier
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800012680A
Other languages
English (en)
Inventor
高桥通昌
三门幸信
中村武信
青山雅一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101069457A publication Critical patent/CN101069457A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Abstract

一种多层印刷电路板，是交替层叠绝缘层和导体层，并将导体层通过设置在绝缘层上的导通孔相互电连接而成，该导通孔形成为在至少其中一部分中具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部，能抑制落下时的冲击力等的外部应力，绝缘基板不易翘起，能防止导体电路断裂或断线等，能减少安装基板的可靠性下降和耐落下性下降。

Description

多层印刷电路板
技术领域
本发明涉及一种用于在表层安装电容器或IC等电子部件的多层印刷电路板，详细地说，涉及不会由于落下而招致电子部件脱落或电连接性、可靠性降低的多层印刷电路板。
背景技术
在近年来的便携式电话、数字照相机等便携式电子设备中，应它们的高功能化和高密度化的要求，谋求使安装部件小型化，另外，对基板来说，通过采用减小布线密度(布线线宽/布线间隔间隙)、或减小焊盘的措施等，也能与安装部件的高密度化相对应。
作为安装在这样的基板上的部件，具体地说，有IC芯片、电容器或电阻、电感线圈等无源部件，液晶装置、进行数字显示等的显示装置、键盘或开关等操作类装置，或者USB或耳机等外部端子。
在安装基板上混合配设与这些安装部件对应的导体焊盘，安装部件用焊锡安装在这些导体焊盘上。
作为安装这样的电子部件的多层电路板之一，具有如下这样制造的类型的多层电路板：对在单面或双面上具有导体电路的绝缘性硬质基材，用激光照射形成导通孔用开口，通过将金属膏或电镀填充在该开口内形成导通孔来制作被层间连接的电路板，准备2层以上该电路板，通过依次层叠或一起层叠这些电路板来制作出多层电路板(参照日本特开平10-13028号公报)。
这样的多层电路板，通过将相邻的一方电路板的导通孔或导通孔的连接盘连接到另一方电路板的导体电路或连接盘上，从而将2层电路板分别电连接。
另外，在电路板的没有进行电连接的其它区域，试图通过用由热固化性树脂构成的粘接剂层或预浸树脂片等相互粘接电路板来实现多层化。
而且，通常在上述那样的多层电路板或通常的印刷电路板的表层上形成有保护导体电路的阻焊剂层，在该阻焊剂层的一部分上形成开口，在从该开口露出的导体电路的表面上形成有金或镍-金等耐蚀刻层，在形成有这样的耐蚀刻层的导体电路的表面上形成有焊锡凸块等焊锡体，通过这些焊锡体安装电容器或IC等电子部件。
但是，现状是，最近对于上述那样的便携电话、数字照相机等便携式电子设备所使用的、实现了电子部件的高密度安装的多层电路板来说，要求有更高的可靠性。
即，希望进一步提高对落下试验的可靠性，即、即使使基板或产品(表示将安装了包含液晶装置在内的所有电子部件的基板收容在壳体中的状态。)从一定的高度落下规定的次数，也不会降低基板的功能和电子设备的功能，而且电子部件不会从基板上脱落下来。
另外，虽然要求进一步减薄便携式电子设备所使用的基板本身的厚度，但由于要求构成安装基板的各层的绝缘层的厚度在100μm以下，即使进行多层化，其整个安装基板本身的厚度也要比以往的安装基板本身的厚度薄，所以，容易降低安装基板本身的刚性。
另外，由于基板本身的刚性降低了，所以，对翘起等的抗性也容易降低，其结果是，容易损害基板的平坦性，在后续工序(例如部件安装工序)容易产生问题。
另外，由于绝缘层的厚度薄，所以，安装基板本身也软，容易翘起，因此，容易受到因来自外部的冲击等而产生的应力的影响。例如，虽然探讨了通过使用层叠时为中心的绝缘基板的厚度在600μm以上的绝缘基板来提高刚性的方法，但由于有时不能收纳在便携式电子设备等的壳体中，所以出现不能使用加大成为中心的绝缘基板的厚度这样的技术的困境。
因此，上述那样的以往的安装用多层电路板，由于不能通过加厚成为层叠中心的绝缘基板来提高刚性，所以对可靠性试验中的落下试验，难以提高基板的功能或起动性。特别是，如以上所述，提高了部件等的安装密度的安装基板，难以提高可靠性或对落下试验的耐落下性。即，由于在可靠性试验中不能得到足够的可靠性，所以就不能进一步提高电连接性和可靠性等。
于是，本发明关于能提高对可靠性试验的可靠性、能更加确保电连接性和功能性、特别是能进一步提高对落下试验的可靠性的多层印刷电路板提出方案。
发明内容
本发明人为了实现上述目的，反复专心研究的结果，着眼于多层电路板上的进行导体电路之间的电连接的导通孔的形状和层叠形式，发现：在将这样的导通孔的至少一部分制成具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部时，即使使构成基板的绝缘基板较薄，也不会招致该基板的刚性降低、或产生翘起等，基于这样的发现，完成了以以下那样的内容为构成要点的本发明。
即，本发明是
(1)一种多层印刷电路板，是交替层叠绝缘层和导体层，并将导体层之间通过设置在绝缘层上的导通孔而相互电连接而成，其特征在于，
上述导通孔形成为在至少其中一部分中具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部。
另外，本发明是
(2)一种多层印刷电路板，是在具有导体电路的一绝缘基板的两面分别至少层叠1层具有导体电路的其它绝缘基板，并将设置在上述一绝缘基板上的导体电路和设置在其它绝缘基板上的导体电路通过设置在各绝缘基板上的导通孔电连接而成，其特征在于，
上述各导通孔形成为在至少其中一部分中具有朝向与绝缘基板的厚度方向大致垂直的方向鼓出的鼓出部。
另外，本发明是
(3)一种多层印刷电路板，是交替层叠绝缘层和导体层，并将导体层之间通过设置在绝缘层上的导通孔相互电连接而成，其特征在于，
上述绝缘层至少是3层，
上述导通孔由第1通道组和第2通道组构成，
上述第1通道组由具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部、且2层以上的叠加通道构成的导通孔形成，
上述第2通道组由具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部的导通孔形成，
上述第1通道组和第2通道组配置在相互相对的位置上。
在本发明，上述绝缘层或绝缘基板可以使其厚度在100μm以下。另外，上述绝缘层或绝缘基板的厚度也可以在50μm以下。
另外，在本发明，上述导通孔可以层叠成多层叠加通道的形式，另外，可以将设于层叠在具有导体电路的一绝缘基板的一方的表面上的绝缘基板上的导通孔作为第1通道组，将设于层叠在上述一绝缘基板的另一表面上的绝缘基板上的导通孔作为第2通道组。
在本发明，上述第1通道组能以与上述第2通道组相对的位置关系进行层叠，另外，上述第1通道组能以相对于上述第2通道组向与绝缘层的厚度方向大致垂直的方向偏移了的位置关系进行层叠。
另外，构成上述第1通道组或上述第2通道组的各导通孔可以相互层叠成大致位于同一直线上，另外，可以以相互向与绝缘层的厚度方向大致垂直的方向偏移了的位置关系进行层叠。
另外，构成上述第1通道组或第2通道组的任意一方通道组的导通孔，可以位于上述绝缘基板上的假想正方格的相对的两个顶点处，构成另一方通道组的导通孔，可以位于上述绝缘基板上的假想正方格的相对的另外的两个顶点处。
另外，构成上述第1通道组或第2通道组的任意一方通道组的导通孔，可以位于上述绝缘基板上的假想正方格或三角格的各顶点处，构成另一方通道组的导通孔，可以位于上述绝缘基板上的假想正方格或三角格的中心。
另外，构成上述第1通道组或第2通道组的任意一方通道组的导通孔，可以集中配置在上述绝缘基板的规定区域，构成另一方的通道组的导通孔，可以配置在绝缘基板的包围上述规定区域的周边区域。
另外，上述各导通孔可以形成为通道鼓状，其最大鼓出部位的直径是绝缘层的上表面或底面上的开口直径的1.1～1.5倍。
另外，上述各导通孔可以通过将电镀物填充在在绝缘层或绝缘基板上形成的开口内而形成。
根据本发明，由于电连接导体层之间的导通孔，在至少其一部分中具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部，所以，对于从外部发生的外部应力(指在落下时发生的冲击力等)，能抑制绝缘层的翘起。
其结果是，由于能抑制外部应力，所以，能获得抑制发生导体电路断裂或断线等情况、能减轻安装基板的可靠性降低或耐落下性降低的效果。
特别是，由于能将各导通孔层叠成呈多层叠加通道结构，所以，当在基板上施加外部应力、绝缘层向外侧翘起时，由于嵌合成多层叠加通道陷入绝缘层的形式，所以，绝缘树脂和构成多层叠加通道的导体层不易剥离。其结果是，能减轻安装基板的可靠性降低或耐落下性降低。
另外，在外部应力施加在基板上、绝缘层向内侧翘起时，由于多层叠加通道起到桩的作用，所以，能抑制绝缘层翘起。其结果是，由于能减小传递到绝缘层的外部应力，所以能减少安装基板的可靠性降低或耐落下性降低。
另外，由于在绝缘层内部形成多层叠加通道，所以即使对于绝缘层的翘起，也能起到桩的作用，能使绝缘层不易翘起。因此，由于不会损害基板的平坦性，所以即使进行热循环条件下等的可靠性试验，包含导通孔在内的导体电路或绝缘层也不会提前发生断裂等现象，不会降低安装基板的可靠性。
特别是，在绝缘层或绝缘基板的厚度在100μm以下、在这样的绝缘层上设置导体电路、使它们多层化而形成安装基板时，在抑制安装基板翘起、确保平坦性方面很有用。另外，即使绝缘层或绝缘基板的厚度在50μm以下，也具有同样的效果。
另外，由于在相对的位置上形成多层叠加通道(第1通道组和第2通道组)，所以，对绝缘层的外侧方向和内侧方向双向的翘起能发挥作用。即，在绝缘层由于外部应力而产生翘起时，对于向外侧方向和向内侧方向的翘起来说，由于多层叠加通道的存在，不会降低针对外部应力的抗性。其结果是，能减少安装基板的可靠性降低或耐落下性降低。
另外，由于在相对的位置形成多层叠加通道，所以在这样的区域能提高绝缘基板本身的刚性。因此，能减少安装基板的翘起本体，即使在后工序(例如，形成阻焊剂层工序、形成焊锡层工序、电子部件等的安装工序等工序)，也能保持安装基板的平坦性，不会产生安装部件脱落等不利情况。其结果是，能减轻安装基板的电连接性显著降低和可靠性显著降低。
附图说明
图1A是用于说明本发明的多层印刷电路板上的通道鼓状的导通孔的概略图，图1B是表示具有通道鼓状的导通孔的印刷电路板的截面的SEM照片。
图2是表示本发明的多层印刷电路板上的多层叠加通道的基本形式之一的概略图。
图3A～3B是表示多层叠加通道的变形例的概略图。
图4是表示本发明的多层印刷电路板上的多层叠加通道的另一基本形式的概略图。
图5A～5C是表示构成多层叠加通道的导通孔的平面配置图案的一个例子(正方格状排列)的概略图。
图6是表示构成多层叠加通道的导通孔的平面配置图案的另一例子(三角格状排列)的概略图。
图7是表示构成多层叠加通道的导通孔的平面配置图案的再一例子(直线状排列)的概略图。
图8A～8B是表示构成多层叠加通道的导通孔的平面配置图案的再一例子(集中排列、分散排列)的概略图。
图9A～9E是表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。
图10A～10E是表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。
图11是表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。
图12A～12B是表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。
具体实施方式
本发明的多层印刷电路板的特征在于，将导体层之间相互电连接的导通孔，被形成为至少其一部分向与绝缘层的厚度方向大致垂直的方向鼓出。
更加具体地说，在具有导体电路的一绝缘基板的双面上分别至少层叠1层具有导体电路的其它绝缘基板，通过设置在各绝缘基板上的导通孔将设置在上述一绝缘基板上的导体电路和设置在其它绝缘基板上的导体电路电连接而成的多层印刷电路板，其特征在于：将各导通孔形成为其至少一部分向与绝缘基板的厚度方向大致垂直的方向鼓出。
本发明所使用的绝缘层或绝缘基板，可以举出例如从玻璃布环氧树脂基材、苯酚树脂基材、玻璃布双马来酰亚胺三嗪树脂基材、玻璃布聚苯醚树脂基材、芳族聚酰胺无纺布-环氧树脂基材、芳族聚酰胺无纺布-聚酰亚胺树脂基材等中选择的硬质层叠基材。由这样的绝缘树脂构成的基板的厚度最好是在100μm以下。由绝缘树脂构成基板的厚度也可以在50μm以下。
以在这样的绝缘层或绝缘基板的单面或双面形成导体电路的电路板为层叠中心，通过在其电路板的表面交替地层叠绝缘层和导体层，能获得多层化了的印刷电路板(安装基板)。另外，通过使这样的安装基板上的所有绝缘层或绝缘基板的厚度在100μm以下，可以使多层化了的安装基板的厚度变薄。
另外，在本发明，最好是设置在绝缘基板上的导体电路和分别构成第1和第2通道组的导通孔(多层叠加通道)都是通过采用电镀处理而形成。其理由是，若由用同一电镀处理形成的电镀膜形成分别构成第1通道组或第2通道组的导通孔、和在其导通孔的上表面和下表面分别接触导体电路的连接部分，则不易产生脱落，即使承受来自侧面的外部应力也不会产生偏移，所以在导体电路或绝缘层上不易产生裂纹等。
形成上述导通孔所使用的电镀膜最好是由电解电镀或无电解电镀处理形成的。电镀所使用的金属既可以是铜、镍、铁、钴等金属单体，也可以是以这些金属为主的合金。
如图1A～1B所示，本发明的导通孔形成为具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部，即，最好是形成为导通孔上面和底面之间的部分的直径大于上面或底面上的直径那样的、所谓的通道鼓状。这样的通道鼓状，在导通孔的上面或底面处的直径最小，在导通孔的至少一部分，例如在上面和底面之间的正中间的部分，形成直径为最大的鼓出。
这样的鼓出的直径是上面或底面处的开口直径(最小直径)的1.1～1.5倍，即，最好是形成为在设上面或底面的直径为D时，鼓出为最大的部位的直径为1.1D～1.5D那样的形状。
其原因是，若鼓出为最大的部位的直径小于1.1D，不形成通道鼓状，不能发挥其效果。另一方面，若鼓出为最大的部位的直径超过1.5D，则电镀等导电性材料难以充分地填充到导通孔形成用开口内，有时相邻的导通孔之间的层间绝缘层难以确保绝缘间隙，结果使连接性、可靠性降低。
本发明的导通孔的上面侧的直径最好在50～250μm的范围内。这是由于若上面侧的直径小于50μm，则有时在通道内难以形成导体层，若上面侧的直径超过250μm，则本发明的通道形状(具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部的形状)有时容易妨碍导体层的形成，以及难以确保与相邻的通道的间隙。
另外，底面侧的通道直径(以下称为“通道底径”)，至少直径是10μm。其理由是，由于形成通道是通过电镀处理形成的，所以，在形成该电镀膜时，通道底径至少需要10μm左右，这样才能进行上层的导体层(上层的导体电路以及通道)和下层的导体电路的连接。
本发明的多层叠加通道，最好是形成为处于更加外侧的导通孔(上层的导通孔)的底面和处于更加内侧的导通孔(下层的导通孔)的底面在同一位置重叠。即，如图2所示，分别构成第1通道组或第2通道组的多个导通孔，可以形成为各导通孔大致在同一直线上。
另外，由于如果上层的导通孔底面和下层的导通孔底面，即使在其一部分上有重叠，也能使其起到不易使可靠性和耐落下性降低这样的、赋予通道鼓状所起的作用，所以，在分别构成第1通道组或第2通道组的多个导通孔，能层叠在各导通孔之间沿与绝缘层的厚度方向大致垂直的方向相互偏移了的位置上，且是这些导通孔的底面在绝缘基板的厚度方向至少一部分重叠的位置上。
例如，如图3A所示，能将分别构成第1通道组或第2通道组的多个导通孔层叠在仅相互偏移了导通孔直径的大约1/2的位置上。另外，如图3B所示，也可以将分别构成第1通道组或第2通道组的多个导通孔层叠在仅相互偏移了大致导通孔直径的位置上。
这样的赋予通道鼓状(具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部的形状)的功能是，即使在用作通常的印刷电路板时，也能充分地发挥作用。
另外，最好是至少设置2层以上的绝缘基板，通过层叠设置在这些绝缘基板上的导通孔来形成本发明的构成多层叠加通道的第1通道组或第2通道组。即，也可以层叠3层、4层、或这以上的导通孔，构成第1通道组或第2通道组。
各叠加通道，即第1通道组和第2通道组，既可以是相同的层叠数(例如，第1通道组：3层，第2通道组：3层)，也可以是不同的层叠数(例如，第1通道组：2层，第2通道组：3层)。基本上，通过使构成多层叠加通道的第1通道组和第2通道组形成相对的位置关系，能使其具有不会显著地降低安装基板的电连接性、可靠性这样的效果。
本发明的多层叠加通道虽然也可以是具有电连接的导体层，但也可以是不电连接的导体层、所谓虚设导体层。在多层叠加通道由虚设导体层形成时，并不降低除虚设导体层以外的导体层(指存在于虚设导体层周边的导体层或具有用相对的多层叠加通道等进行电连接的导体层)的可靠性或耐落下性，而且，由于能减少安装基板的翘起，所以能确保安装基板的平坦性。
另外，构成本发明的多层叠加通道的第1通道组和第2通道组，最好是如图2所示，在形成各绝缘基板的导体电路的区域内，配置在大致相同的位置(在同一直线上)上，或如图3A或图3B所示，配置成保持相互偏移了的位置关系的状态(分散状态)。
例如，通过在绝缘基板的整个区域内均等地分散排列第1通道组和/或第2通道组，能提高对由外部应力引起的翘起的抗性。
另外，通过使第1通道组和/或第2通道组集中排列在最容易受到外部应力所引起的翘起影响的、主要是绝缘基板的中央部分，能提高对外部应力所引起的翘起的抗性。
另外，也可以不使其排列在绝缘基板的中央部，而使第1通道组和/或第2通道组主要排列在包围绝缘基板的中央部的周边部。通过这样的排列，能提高对基板翘起的抗性，确保安装基板的平坦性，能使其具有对外部应力的抗性。
另外，也可以主要在绝缘基板的中央部分相对配置第1通道组和第2通道组，在周边部，以相互偏移了的状态配置第1通道组和第2通道组。
作为上述多层叠加通道的平面配置图案，除了上述图案以外，可以举出正方格状(参照图5A～5C)、三角格状(参照图6)、一直线状(参照图7)等各种图案。
在以上述正方格状配置时，例如可以举出图5A所示那样的假想正方矩阵状、有规则地配置第1通道组和第2通道组、或如图5B所示那样的假想矩阵状配置第1通道组，在其矩阵的中间部部分配置相对的第2通道组、或如图5C所示那样的交错状的假想矩阵状、有规则地配置第1通道组和第2通道组等形式。
另外，在以上述三角格状配置时，例如可以举出图6所示那样的假想三角形状配置第1通道组、在三角形的中心部分附近或重心，配置相对的第2通道组等形式。
另外，在以上述一直线状配置时，例如可以举出图7所示那样的假想一直线状配置至少两个第1通道组，在该直线的中心部分附近配置相对的第2通道组等形式。
另外，也可以用组合这些图案中的2种以上的图案构成多层叠加通道。
另外，作为本发明的多层叠加通道的其它的配置图案，例如，也可以在未形成第1通道组的区域相对配置第2通道组。例如可以举出将第1通道组平面地配置成矩阵状，在未形成第1通道组的区域将第2通道组配置成矩阵状，或者，将第1通道组主要配置在基板中央部，将第2通道组配置在基板周边部等图案(参照图8A)。
而且，在图5～图8中，虽然第1通道组用符号○表示，第2通道组用符号×表示，但也可以是与这样的配置相反的配置。第1通道组和第2通道组的通道直径的大小既可以是相同的，也可以分别是不同的直径。
以下，对制造本发明的多层印刷电路板的制造方法的一个例子进行具体说明。
(1)当在制造本发明的多层印刷电路板时，作为构成印刷电路板的基本单位的电路板，可以使用在绝缘性基材的单面或双面贴附有铜箔的材料作为原材料。
该绝缘性基材，例如可以使用从玻璃布环氧树脂基材、玻璃布双马来酰亚胺三嗪树脂基材、玻璃布聚苯醚树脂基材、芳族聚酰胺无纺布-环氧树脂基材、芳族聚酰胺无纺布-聚酰亚胺树脂基材中选择的硬质层叠基材，特别是，玻璃布环氧树脂基材最理想。
上述绝缘性基材的厚度最好在100μm以下，另外，更优选在30～70μm的范围内。其理由是，若厚度超过100μm，在多层化时，基板自身的厚度变大，有不能收容在壳体内这样的问题。
在使用激光在上述电路板上形成导通孔形成用开口时，虽然有用激光照射对铜箔和绝缘性基材同时穿孔的直接激光法，和通过蚀刻除去铜箔的相当于导通孔的铜箔部分之后、用激光照射在绝缘性基材上进行穿孔的保形法，但在本发明也可以使用其中任一种方法。
粘贴在上述绝缘性基材上的铜箔的厚度优选是5～20μm。
其理由是，若铜箔的厚度小于5μm，则在使用后述那样的激光加工在绝缘性基材上形成导通孔形成用开口时，由于有时与导通孔位置对应的铜箔的端面部分发生变形，所以难以形成规定形状的导体电路。还难以用蚀刻形成微细线宽的导体电路图案。另一方面，若铜箔的厚度超过20μm，则难以用蚀刻形成微细线宽的导体电路图案。
该铜箔可以用半蚀刻法调整其厚度。在该情况下，使用铜箔的厚度比上述数值大的铜箔，蚀刻后的铜箔的厚度调整成为上述范围。
另外，在使用双面覆铜层叠板作为电路板时，虽然铜箔厚度在上述范围内，但也可以在双面其厚度不同。由此能确保强度而且不妨碍后续的工序。
作为上述绝缘性基材和铜箔，特别是，优选使用将在玻璃布上浸渗环氧树脂而做成B阶的预浸树脂片、和铜箔层叠起来，通过加热加压获得的单面或双面覆铜层叠板。
其理由是，在铜箔被蚀刻后的制造工序中，布线图案或导通孔的位置不会错位，位置精度优良。
(2)接着，通过激光加工在绝缘性基材上设置导通孔形成用开口。
当使用单面覆铜层叠板形成电路板时，对与粘贴有铜箔的一侧相反的一侧的绝缘性基材表面进行二氧化碳气体激光照射，贯通绝缘性基材，形成到达铜箔(或导体电路图案)的开口。
当使用双面覆铜层叠板形成电路板时，对粘贴有铜箔的绝缘性基材的一表面进行二氧化碳气体激光照射，使其贯通铜箔和绝缘性基材双方，形成到达粘贴在绝缘性基材的另一表面上的铜箔(或导体电路图案)的开口，或者在通过蚀刻在粘贴在绝缘性基材的单侧的铜箔表面上形成直径比导通孔直径稍稍小一点的孔之后，将该孔作为照射标记进行二氧化碳气体激光照射，贯通绝缘性基材，形成到达粘贴在绝缘性基材的另一表面上的铜箔(或导体电路图案)的开口。
这样的激光加工，用脉冲振荡型二氧化碳气体激光加工装置进行加工，其加工条件确定为：导通孔形成用开口的侧壁向与绝缘层的厚度方向大致垂直的方向鼓出，其鼓出为最大的中央部的直径为导通孔形成用开口的直径(最小开口直径)的110～150％。
例如，通过使脉冲能量为0.5～100mJ、脉冲宽度为1～100μm、脉冲间隔为0.5ms以上、频率为2000～3000Hz、发射次数在2～10的范围内，能调整开口侧壁的鼓出量。
而且，依据上述加工条件能形成的导通孔形成用开口的开口直径最好是50～250μm。这是由于，在该范围内能可靠地形成开口侧壁的鼓出，而且能实现布线的高密度化。
(3)进行用于除去残留在在上述(2)的工序中形成的开口的侧壁和底壁上的树脂残渣的去污处理。
该去污处理，可以用以下方式进行：酸或氧化剂(例如，铬酸、高锰酸)的化学药剂液处理等湿式处理、或氧等离子体放电处理、电晕放电处理、紫外线激光处理或受激准分子激光处理等干式处理。
从这些去污处理方法中选择任一种方法，是要根据绝缘基板的种类、厚度、导通孔的开口直径、激光照射条件等，考虑可以预料的残留的污物量而进行选择。
此时，通过使从激光加工结束时起到去污处理开始的生产节拍时间较短(例如，从激光加工开始在1小时内进行等)，或者通过改变去污处理等，能可靠地形成本发明的通道形状(具有朝向与绝缘层的厚度方向大致垂直方向鼓出的鼓出部的形状)。
(4)接着，对去污处理后的基板的铜箔面实施电镀铜箔使其为引线的电解镀铜处理，形成将电解镀铜完全填充在开口内构成的导通孔(区域通道)。
而且，根据情况的不同，也可以在电解镀铜处理后，通过带式研磨机研磨、抛光轮研磨、蚀刻等除去在基板的导通孔开口的上部隆起的电解镀铜，使其平坦化。
另外，也可以在实施无电解电镀处理后实施电解镀铜处理。在这种情况下，无电解电镀膜可以是使用铜、镍、银等金属。
(5)接着，在上述(4)中在基板上形成的电解镀铜膜上形成抗蚀剂层。抗蚀剂层可以是涂敷抗蚀剂液的方法或粘贴预先制成薄膜状的薄膜的方法中的任一种方法。在该抗蚀剂层上放置预先画出了电路的掩模，通过曝光、显影处理，形成抗蚀剂层，对未形成有抗蚀剂层的部分的金属层进行蚀刻，形成包含导体电路和连接盘在内的导体电路图案。
作为该蚀刻液，优选是从硫酸-过氧化氢、过硫酸盐、氯化铜、氯化亚铁的水溶液中选择的至少1种水溶液。
作为蚀刻上述铜箔和电解镀铜膜而形成导体电路的前处理，为了容易形成精细图案，可以是预先通过蚀刻电解镀铜膜的整个表面来调整厚度。
作为导体电路的一部分的连接盘，优选是形成为其内径与导通孔开口直径大致相同，或使其外径比导通孔直径大，使连接盘直径在75～350μm的范围内。其理由是，通过使连接盘直径为上述范围，即使通道位置发生了偏移，也能起到作为多层叠加通道的作用。
以按上述(1)～(5)的工序制作的电路板为层叠中心，在其单面或双面上层叠绝缘树脂层和铜箔。由此制成绝缘树脂层仅为1层或2层的多层化的基板。
而且，用与上述(2)～(5)同样的工序，使其在层叠化了的绝缘树脂层上形成导通孔和导体电路，再层叠绝缘树脂层和铜箔，通过反复地进行与上述(2)～(5)同样的工序，能获得进一步多层化了的印刷电路板。
上述方法，虽然可以通过依次层叠绝缘树脂层叠片来进行绝缘树脂层的多层化，但也可以根据需要，在1个单位的电路板上层叠2层以上的绝缘树脂层，一起对绝缘树脂层的层叠层进行加热加压，形成多层印刷电路板。
在由这样的工序形成的多层印刷电路板中，在层叠的各电路板或各绝缘树脂层上形成的导通孔，其绝缘层的中间部分的直径比暴露在绝缘层的上表面的部分的直径或暴露在绝缘层的下表面的部分的直径大，形成通道鼓状。而且，在包含成为层叠中心的电路板的至少1层的绝缘树脂层上形成的导通孔，构成第1通道组，在与构成第1通道组的绝缘树脂层相对配置、所层叠的至少1层的另一绝缘树脂层上形成的导通孔，构成第2通道组。由这些第1通道组和第2通道组构成多层叠加通道。
(6)接着，在最外侧的电路板上分别形成阻焊剂层。在这种情况下，在电路板的整个外表面上涂敷阻焊剂层组成物，在使该涂膜干燥后，通过将画有焊盘的开口部的光掩模放置在该涂层上，进行曝光、显影处理，分别形成使导体电路的位于导通孔上方并与其相邻的导电性焊盘部分露出的焊盘开口。在这种情况下，也可以粘贴将阻焊剂层干膜化而成的层，通过曝光、显影或用激光形成开口。
在从没有形成光掩模的部分露出的焊盘上，形成镍-金等的耐蚀刻层。此时，镍层的厚度优选是1～7μm，金层的厚度优选是0.01～0.1μm。除了这些金属以外，也可以形成镍-钯-金、金(单层)、银(单层)等。
在形成了上述耐蚀刻层后，剥离掩模层。由此制成形成有耐蚀刻层的焊盘和没形成耐蚀刻层的焊盘混合存在的印刷电路板。
(7)将焊锡体供给到从在上述(6)的工序中获得的阻焊剂层的开口露出到导通孔上方并与之相邻的焊盘部分上，通过该焊锡体的熔化、固化，形成焊锡凸块，或者，使用导电性粘接剂或焊锡层将导电性球或导电性针连接到焊盘部上，形成印刷电路板。
作为供给上述焊锡体和焊锡层的方法，可以使用焊锡转印法或印刷法。
在此，焊锡转印法，是将焊锡箔粘贴在预浸树脂片上，通过蚀刻该焊锡箔，仅留下相当于开口部分的部位，从而形成焊锡图案，作为焊锡载体薄膜，在将助焊剂涂敷在基板的阻焊剂层开口部分上之后，层叠该焊锡载体薄膜并使焊锡图案与焊盘接触，对其加热来进行转印的方法。
另一方面，印刷法是将在相当于焊盘的部位设置开口的印刷掩模(金属掩模)放置在基板上，印刷焊锡膏进行加热处理的方法。作为形成这样的焊锡凸块的焊锡，可以使用Sn/Ag焊锡、Sn/In焊锡、Sn/Zn焊锡、Sn/Bi焊锡等，它们的熔点，优选是比连接所层叠的各电路板之间的导电性凸块的熔点低。
(实施例1)
(1)首先制作作为构成多层印刷电路板的一个单位的电路板。该电路板是在应层叠的多个绝缘层中成为层叠中心的基板，使用通过将在玻璃布上浸渗环氧树脂而做成B阶的预浸树脂片、和铜箔层叠起来、进行加热加压而获得的双面覆铜层叠板10作为原材料(参照图9A)。
上述绝缘性基材12的厚度是60μm，铜箔14的厚度是12μm。若使用比12μm厚的铜箔作为层叠板的铜箔，则通过对该铜箔进行蚀刻处理，也可以将铜箔的厚度调整为12μm。
(2)在具有铜箔14的双面电路板10上进行二氧化碳气体激光照射，贯通铜箔14和绝缘性基材12，形成到达相反面的铜箔的导通孔形成用开口16，在该激光加工后的1小时以内，通过高锰酸的化学药剂液处理，对由激光加工形成的开口内进行去污处理(参照图9)。
而且，在该实施例，在形成导通孔形成用开口16时，使用日本日立ビア公司制的高峰值短脉冲振荡型二氧化碳气体激光加工机，对粘贴有厚度是12μm的铜箔的厚度是60μm的玻璃布环氧树脂基材，用以下那样的加工条件，在铜箔上直接进行激光束照射，以100孔/秒的速度形成φ75μm的开口。
以这样的条件形成的开口16，开口内壁向与绝缘层的厚度方向大致垂直的方向鼓出，成为最大鼓出的中间部分的直径是暴露在绝缘层的上面的部分的直径或暴露在绝缘层的下面的部分的直径的1.2倍的通道鼓状。
(激光加工条件)
脉冲能量：    0.5～100mJ
脉冲宽度：    1～100μs
脉冲间隔：    0.5ms以上
发射次数：    2
振荡频率：    2000～3000Hz
(3)在结束了去污处理的设有导通孔形成用开口16一侧的铜箔14表面上，用以下那样的条件实施电镀铜箔使其为引线的电解镀铜处理，形成电解镀铜膜(参照图9C)。
[电解电镀液]
硫酸：               2.24mol/l
硫酸铜：             0.26mol/l
添加剂A(反应促进剂)：10.0ml/l
添加剂B(反应抑制剂)：10.0ml/l
[电解电镀条件]
电流密度：           1A/dm2
时间：               65分钟
温度：               22±2℃
由添加剂A促进导通孔形成用开口内的电解镀铜膜的形成，相反，由添加剂B主要附着在铜箔部分上，抑制电解镀铜膜的形成。另外，若导通孔形成用开口内完全被电解镀铜填充，成为与铜箔14大致相同的水平，则由于附着有添加剂B，所以，能与铜箔部分同样地抑制电解镀铜膜的形成。
因此，在开口16内形成填充电解镀铜而成的导通孔20，该导通孔20的表面和铜箔面大致形成同一水平。
另外，也可以通过对由铜箔14和电解镀铜膜构成的导体层进行蚀刻来调整厚度。也可以根据需要用带式研磨机研磨和磨光轮研磨的物理方法调整导体层的厚度。
(4)对由上述(3)的工序获得的基板的双面，在由铜箔14和电解镀铜膜构成的导体层上，以厚度15～20μm形成由感光性干膜构成的抗蚀剂。将画有包含导通孔的连接盘在内的导体电路的掩模放置在该抗蚀剂上，进行曝光、显影处理，形成抗蚀剂层22(参照图9D)。而且，对从未形成有抗蚀剂层的部分露出的铜箔14和电解镀铜膜，使用由过氧化氢水/硫酸构成的蚀刻液实施蚀刻处理，将其溶解、除去。
(5)然后，用碱液剥离抗蚀剂层22，形成包含导通孔连接盘的导体电路的图案24。由此，形成电连接基板的表面和背面的导体电路的导通孔20，能获得该导通孔20和形成导体电路24的铜箔部分被平坦化而成的电路板(参照图9E)。
(6)对经上述(1)～(5)的工序获得的电路板的表面和背面，叠合在玻璃布上浸渗环氧树脂而做成B阶的厚度是60μm的预浸树脂片、和厚度是12μm的铜箔，通过在温度：80～250℃、压力：1.0～5.0kgf/cm2的加压条件下，对其进行加热加压，将厚度是60μm的树脂绝缘层26和厚度是12μm的导体层28层叠在电路板上(参照图10A)。
(7)接着，大致与上述(2)的工序同样，用以下那样的加工条件，对基板的双面进行二氧化碳气体激光照射，以100孔/秒的速度，贯通树脂绝缘层26和导体层28，形成到达下层的导体电路24的φ85μm的导通孔形成用开口30，然后，通过高锰酸的化学药剂液处理，对由激光加工形成的开口内进行去污处理(参照图10B)。
而且，以这样的条件形成的开口30，开口内壁向与绝缘层的厚度方向大致垂直的方向鼓出，成为最大鼓出的中间部分的直径是暴露在绝缘层的上面的部分的直径或暴露在绝缘层的下面的部分的直径的1.2倍的通道鼓状。
(激光加工条件)
脉冲能量：    0.5～100mJ
脉冲宽度：    1～100μs
脉冲间隔：    0.5ms以上
发射次数：    2
振荡频率：    2000～3000Hz
(8)大致与上述(3)的工序同样地，在结束去污处理的设有导通孔形成用开口侧的导体层28上，用以下那样的条件实施电解镀铜处理，形成电解镀铜膜32(参照图10C)。
[电解电镀液]
硫酸：               2.24mol/l
硫酸铜：             0.26mol/l
添加剂A(反应促进剂)：10.0ml/l
添加剂B(反应抑制剂)：10.0ml/l
[电解电镀条件]
电流密度：           1A/dm2
时间：               65分钟
温度：               22±2℃
因此，在开口30内形成填充电解镀铜32而成的导通孔34，该导通孔34的表面和铜箔面大致形成同一水平。
(9)大致与上述(4)的工序同样地，在上述(8)获得的电解镀铜上，以厚度15～20μm形成由感光性干膜构成的抗蚀剂。将画有导体电路、导通孔34的连接盘等的掩模放置在该抗蚀剂上，使其与基板的位置对准，进行曝光、显影处理，形成抗蚀剂层36(参照图10D)。
然后，在未形成抗蚀剂的部分上，使用由过氧化氢水/硫酸构成的蚀刻液实施蚀刻处理，除去相当于未形成部分的镀铜膜和铜箔。
(10)接着，用碱溶液剥离抗蚀剂层36，形成包含导通孔34和它的连接盘的导体电路38。由此能获得连接基板的表面和背面的导通孔34和为导体电路38的铜箔部分被平坦化了的电路板(参照图10E)。
另外，通过反复进行上述(6)～(10)的工序，能再形成1层树脂绝缘层40，在将电解镀铜填充于设置于该树脂绝缘层40上的开口内而形成导通孔42，并形成包含导通孔连接盘的导体电路的图案44。由此能获得对双面电路板10的双面分别形成2层绝缘层和导体电路而成的、多层化了的印刷电路板(参照图11)。
即，形成绝缘层数是5、导体电路数是6那样的多层印刷电路板，在双面电路板和层叠在它的上方的2层绝缘层上形成的导通孔，开口内壁向与绝缘层的厚度方向大致垂直的方向鼓出，构成最大鼓出的中间部分的直径是暴露在绝缘层上表面的部分的直径或暴露在绝缘层下表面的部分的直径的1.2倍那样的通道鼓状的第1通道组，在层叠在双面电路板的下方的2层绝缘层上形成的导通孔也是构成与第1通道组同样的通道鼓状的第2通道组，这些通道组相互相对配置，而且层叠成大致在同一直线上。
(11)在位于由上述(10)获得的基板的最外侧的两个绝缘层的表面上形成了阻焊剂层46。
首先，将厚度是20～30μm的薄膜化了的阻焊剂粘贴在形成有导体电路38的绝缘层的表面上。接着，在以70℃进行20分钟、以100℃进行30分钟的干燥处理之后，将用铬层画出阻焊剂开口部的圆图案(掩模图案)的厚度是5mm的碱石灰玻璃基板、使其形成有铬层的一侧紧贴在阻焊剂层46上，用1000mJ/cm2的紫外线进行曝光、进行DMTG显影处理。
另外，以120℃进行1小时、150℃进行3小时的条件进行加热处理，形成具有与焊盘部分对应的开口48(开口直径200μm)的厚度是20μm的阻焊剂层46(参照图12A)。
可以在形成阻焊剂层46之前，根据需要，在位于多层印刷电路板的最外侧的绝缘层的表面上设置粗化层。
(12)接着，将形成有阻焊剂层46的基板浸渍在由氯化镍30g/l、次磷酸钠10g/l、柠檬酸钠10g/l构成的pH＝5的无电解镀镍溶液中20分钟，在从开口部48露出的导体电路38的表面上形成厚度是5μm的镍镀层。
再在93℃的条件下，将该基板浸渍在由氰化金钾2g/l、氯化铵75g/l、柠檬酸钠50g/l、次磷酸钠10g/l构成的无电解镀金溶液中23秒，在镍镀层上形成厚度是0.03μm的金镀层，形成被由镍镀层和金镀层构成的金属层覆盖而成的导体焊盘50。
(13)然后，将金属掩模放置在阻焊剂层46上，印刷由熔点T2大约是183℃的Sn/Pb焊锡或Sn/Ag/Cu构成的焊锡膏，在取下金属掩模后，通过以183℃进行回流焊，形成在从开口48露出的导体焊盘50上形成焊锡层52而成的多层印刷电路板(参照图12B)。
接着，在未形成有焊锡层52的区域，主要安装电容器、电阻等电子部件，在形成有焊锡层52的区域，主要安装键盘等外部端子，由此制造多层印刷电路板。
(实施例2)
构成在分别层叠在上述双面电路板的表面和背面上的绝缘层上形成的第1通道组和第2通道组的各导通孔，如图3A所示在相互偏移导通孔直径的大约1/2的距离的位置形成，除此之外，与实施例1大致同样地制造多层印刷电路板。
(实施例3)
构成在上述双面电路板及层叠于其上方的绝缘层上形成的第1通道组、以及在层叠于双面电路板下方的绝缘层上形成的第2通道组的各导通孔，如图3B所示在相互偏移导通孔直径的大约1/2的位置形成，除此之外，与实施例1大致同样地制造多层印刷电路板。
(实施例4)
在上述双面电路板的上方层叠2层绝缘层，在双面电路板的下方层叠1层绝缘层，形成绝缘层数是4、导体电路数是5那样的多层印刷电路板，除此之外，与实施例1大致同样地制造多层印刷电路板。
(实施例5)
在上述双面电路板的上方层叠2层绝缘层，在双面电路板的下方层叠1层绝缘层，形成绝缘层数是4、导体电路数是5那样的多层印刷电路板，除此之外，与实施例2大致同样地制造多层印刷电路板。
(实施例6)
在上述双面电路板的上方层叠2层绝缘层，在双面电路板的下方层叠1层绝缘层，形成绝缘层数是4、导体电路数是5那样的多层印刷电路板，除此之外，与实施例3大致同样地制造多层印刷电路板。
(实施例7)
使在上述双面电路板和层叠在它的上方的绝缘层上形成的第1通道组，如图4所示，相对于在层叠在双面电路板下方的绝缘层上形成的第2通道组，以向水平方向相互偏移大致导通孔直径的位置关系进行层叠，除此之外，与实施例1大致同样地制造多层印刷电路板。
(实施例8)
在上述双面电路板的上方层叠2层绝缘层，在双面电路板的下方层叠1层绝缘层，形成绝缘层数是4、导体电路数是5那样的多层印刷电路板，除此之外，与实施例7大致同样地制造多层印刷电路板。
(实施例9)
使形成上述第1通道组的导通孔如图5A所示，位于绝缘基板上的假想正方形格(格子间隔：10mm)的相对的两个顶点处，使形成另一通道组的导通孔位于上述绝缘基板上的假想正方形格的其它两个相对的顶点处，除了这样层叠之外，与实施例4大致同样地制造多层印刷电路板。
(实施例10)
使形成上述第1通道组的导通孔如图5B所示，位于绝缘基板上的假想正方形格(格子间隔：10mm)的各顶点处，使形成另一通道组的导通孔位于上述假想正方形格的中心，除了这样层叠之外，与实施例4大致同样地制造多层印刷电路板。
(实施例11)
使形成上述第1通道组的导通孔如图6所示，位于上述绝缘基板上的假想三角形格(格子间隔：20mm)的各顶点处，使形成第2通道组的导通孔位于上述假想三角形格的中心，除了这样层叠之外，与实施例4大致同样地制造多层印刷电路板。
(实施例12)
使构成上述第1通道组的导通孔如图8A所示，位于上述绝缘基板上的大致中央部，集中配置在40mm×40mm的区域内，将构成第2通道组的导通孔配置在包围上述中央部的周边区域(在40mm×40mm的中央区域的外侧，70mm×100mm的区域的内侧)，除了这样配置之外，与实施例4大致同样地制造多层印刷电路板。
(比较例1)
除了形成构成第1通道组的导通孔、而不形成第2通道组，以及，用下式所示激光加工条件进行导通孔加工时的激光加工之外，其余与实施例1大致同样地制造多层印刷电路板。
(激光加工条件)
脉冲能量：    0.5～100mJ
脉冲宽度：    1～100μs
脉冲间隔：    0.5ms以上
发射次数：    1
振荡频率：    1000Hz
而且，在激光加工后的2小时后进行去污处理。
在该比较例1，不能看到导通孔形状形成了鼓出。
(比较例2)
除了不形成构成第1通道组和第2通道组的导通孔，以及，用下式所示激光加工条件进行导通孔加工时的激光加工之外，与实施例1大致同样地制造多层印刷电路板。
(激光加工条件)
脉冲能量：    0.5～100mJ
脉冲宽度：    1～100μs
脉冲间隔：    0.5ms以上
发射次数：    1
振荡频率：    1000Hz
而且，在激光加工后的2小时后进行去污处理。
在该比较例2，并不能看到导通孔形状形成了鼓出。
对根据以上说明的实施例1～12和比较例1～2制造的多层印刷电路板，进行A项目的评价试验，在将分别制造的多层印刷电路板收纳在电子设备的壳体中之后，进行B项目和C项目的评价试验。它们的评价试验的结果示于表1。
A.基板负荷试验
从固定着基板一端的水平状态，向上抬起未固定的另一端3cm左右，使基板翘起后，返回到水平状态，这样反复进行30次。然后，进行相当于多层通道的特定电路的导通试验，为了确认断路(导体电路断线)，测定电阻值的变化量，算出电阻变化率，将其结果示于表1。
而且，电阻变化率＝((基板负荷试验后的电阻值-基板负荷试验前的电阻值)/基板负荷试验前的电阻值)
B.可靠性试验
对根据上述实施例1～12和比较例1～2制造的多层印刷电路板进行导通试验，分别各随机取出10个正品。然后，在热循环条件下(将-55℃/3分钟<＝>130℃/3分钟作为1个循环)，将循环次数进行到1000次、2000次、3000次，每进行1000次，在自然放置2小时后，进行导通试验，为了确认有无断路(导体电路断线)，将连接电阻的变化量超过10％((热循环后的连接电阻值-初始值的连接电阻值)/初始值的连接电阻值)视作不合格，将该视作不合格的数量示于表1。
C.落下试验
将根据上述实施例1～12和比较例1～2制造的多层印刷电路板收纳在壳体中，在使安装在基板上的液晶显示部朝下的状态下，使壳体从1m的高度自然落下。使该落下次数为50次、100次、150次，确认导体电路的导通状况。将该落下试验的结果示于表1。
而且，在连接电阻值的变化量在5％以内的情况，用○(Good)表示，在连接电阻值的变化量在10％以内的情况，用△(Average)表示，在连接电阻值的变化量超过10％的情况，用×(Poor)表示。
(表1)
  负荷试验   可靠性试验   落下试验
  电阻变化率   1000次   2000次   3000次   50次   100次   150次
  实施例1   3％   0   1   3   ○   ○   ○
  实施例2   4％   0   1   4   ○   ○   △
  实施例3   4％   0   2   3   ○   ○   △
  实施例4   4％   0   2   4   ○   ○   ○
  实施例5   4％   0   2   3   ○   ○   ○
  实施例6   5％   0   2   3   ○   ○   ○
  实施例7   5％   1   1   4   ○   ○   △
  实施例8   4％   0   2   3   ○   ○   ○
  实施例9   4％   0   2   4   ○   ○   △
  实施例10   3％   0   1   3   ○   ○   ○
  实施例11   4％   0   2   4   ○   ○   △
  实施例12   4％   0   2   3   ○   ○   △
  比较例1   9％   1   4   6   ○   △   ×
  比较例2   11％   1   7   9   △   ×   ×
(参考例)
以评价项目A的结果的数据为基础，使导通孔的鼓出的程度(最大的鼓出的直径相对于绝缘层的开口直径的比率)为1.0倍、1.1倍、1.3倍、1.5倍、1.6倍、1.8倍，制作共计6种不同的基板，进行模拟。对这些基板、用与评价各实施例和比较例项目A.同样的基板负荷试验，进行50次试验，对连接电阻的变化量进行模拟，将为电阻变化率的结果示于表2。
(表2)
  程度   电阻变化率
  1.0   7.64％
  1.1   4.79％
  1.3   4.74％
  1.5   4.69％
  1.6   6.93％
  1.8   7.76％
产业上的可利用性
如以上说明的那样，根据本发明的多层印刷电路板，由于能抑制落下时的冲击力等外部应力，能抑制绝缘层的翘起，所以，能提供能防止导体电路断裂或断线等、能减少安装基板的可靠性或耐落下性的降低的多层印刷电路板。

Claims (18)

1.一种多层印刷电路板，是交替层叠绝缘层和导体层，并将导体层之间通过设置在绝缘层上的导通孔相互电连接而成，其特征在于，
上述导通孔形成为在至少其中一部分中具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部。
2.一种多层印刷电路板，是在具有导体电路的一绝缘基板的两面上分别层叠至少1层具有导体电路的其它绝缘基板，将设置在上述一绝缘基板上的导体电路和设置在其它绝缘基板上的导体电路通过设置在各绝缘基板上的导通孔电连接而成，其特征在于，
上述各导通孔形成为在至少其中一部分中具有朝向与绝缘基板的厚度方向大致垂直的方向鼓出的鼓出部。
3.根据权利要求1或2所记载的多层印刷电路板，其特征在于，上述绝缘层或绝缘基板的厚度在100μm以下。
4.根据权利要求1或2所记载的多层印刷电路板，其特征在于，上述绝缘层或绝缘基板的厚度在50μm以下。
5.根据权利要求1或2所记载的多层印刷电路板，其特征在于，上述导通孔层叠成多层叠加通道的形式。
6.根据权利要求2所记载的多层印刷电路板，其特征在于，
上述导通孔由第1通道组和第2通道组构成，该第1通道组是由设于层叠在上述一绝缘基板的一表面上的绝缘基板上的导通孔构成；该第2通道组由设于层叠在上述一绝缘基板的另一表面上的绝缘基板上的导通孔构成，
以使上述第1通道组与上述第2通道组相对的位置关系层叠该第1通道组。
7.根据权利要求2所记载的多层印刷电路板，其特征在于，
上述导通孔由上述第1通道组和上述第2通道组构成，该第1通道组是由设于层叠在上述一绝缘基板的一表面上的绝缘基板上的导通孔构成；该第2通道组由设于层叠在上述一绝缘基板的另一表面上的绝缘基板上的导通孔构成，
以使上述第1通道组相对于上述第2通道组向与绝缘基板的厚度方向大致垂直的方向偏移了的位置关系层叠该第1通道组。
8.根据权利要求6或7所记载的多层印刷电路板，其特征在于，形成上述第1通道组或上述第2通道组的各导通孔相互层叠成大致位于同一直线上。
9.根据权利要求6或7所记载的多层印刷电路板，其特征在于，形成上述第1通道组或上述第2通道组的各导通孔，以相互向与绝缘基板的厚度方向大致垂直的方向偏移了的位置关系进行层叠。
10.根据权利要求7所记载的多层印刷电路板，其特征在于，构成上述第1通道组或第2通道组中任意一方通道组的导通孔，位于上述绝缘基板上的假想正方格的相对的两个顶点处，构成另一方通道组的导通孔，位于上述绝缘基板上的假想正方格的另外两个相对的顶点处。
11.根据权利要求7所记载的多层印刷电路板，其特征在于，构成上述第1通道组或第2通道组中任意一方通道组的导通孔，位于上述绝缘基板上的假想正方格的各顶点处，构成另一方通道组的导通孔，位于上述绝缘基板上的假想正方格的中心。
12.根据权利要求7所记载的多层印刷电路板，其特征在于，构成上述第1通道组或第2通道组中任意一方通道组的导通孔，位于上述绝缘基板上的假想三角格的各顶点处，构成另一方通道组的导通孔，位于上述绝缘基板上的假想三角格的中心。
13.根据权利要求7所记载的多层印刷电路板，其特征在于，构成上述第1通道组或第2通道组中任意一方通道组的导通孔，集中配置在上述绝缘基板的规定区域，构成另一方通道组的导通孔，配置在绝缘基板的包围上述规定区域的周边区域。
14.根据权利要求1或2所记载的多层印刷电路板，其特征在于，上述各导通孔为通道鼓状，其最大鼓出部位的直径等于在绝缘基板的上表面或底面上露出的开口直径的1.1～1.5倍。
15.根据权利要求1或2所记载的多层印刷电路板，其特征在于，上述各导通孔是将电镀物填充于在绝缘基板上形成的开口内而成的。
16.一种多层印刷电路板，是交替层叠绝缘层和导体层，并将导体层通过设置在绝缘层上的导通孔相互电连接而成，其特征在于，
上述绝缘层至少是3层，
上述导通孔由第1通道组和第2通道组构成，
上述第1通道组由具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部、且由2层以上的叠加通道构成的导通孔形成，
上述第2通道组由具有朝向与绝缘层的厚度方向大致垂直的方向鼓出的鼓出部的导通孔形成，
上述第1通道组和第2通道组配置在相互相对的位置上。
17.根据权利要求16所记载的多层印刷电路板，其特征在于，上述绝缘层厚度在100μm以下。
18.根据权利要求16所记载的多层印刷电路板，其特征在于，上述绝缘层的厚度在50μm以下。
CNA2006800012680A 2005-07-07 2006-07-07 多层印刷电路板 Pending CN101069457A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005199442 2005-07-07
JP199442/2005 2005-07-07

Publications (1)

Publication Number Publication Date
CN101069457A true CN101069457A (zh) 2007-11-07

Family

ID=37637239

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800012680A Pending CN101069457A (zh) 2005-07-07 2006-07-07 多层印刷电路板

Country Status (7)

Country Link
US (3) US7759582B2 (zh)
EP (1) EP1858308B1 (zh)
JP (1) JP4913053B2 (zh)
KR (1) KR20070070224A (zh)
CN (1) CN101069457A (zh)
TW (1) TW200715932A (zh)
WO (1) WO2007007861A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104902679A (zh) * 2015-06-24 2015-09-09 江西芯创光电有限公司 一种多层电路板的板间导通结构及导通工艺
CN105789069A (zh) * 2016-03-22 2016-07-20 上海集成电路研发中心有限公司 使用压焊点混合式键合工艺形成堆叠硅片的方法
CN111033771A (zh) * 2017-08-29 2020-04-17 京瓷株式会社 电子部件搭载用基板、电子装置及电子模块
CN112447659A (zh) * 2019-09-04 2021-03-05 奥特斯奥地利科技与系统技术有限公司 部件承载件和制造部件承载件的方法
CN113490325A (zh) * 2015-11-13 2021-10-08 舍弗勒技术股份两合公司 具有印制线圈的多层电路板及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
EP2187720A4 (en) * 2008-03-10 2011-11-23 Ibiden Co Ltd FLEXIBLE PCB AND MANUFACTURING METHOD THEREFOR
JP5176995B2 (ja) * 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
US8531015B2 (en) 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
KR101044152B1 (ko) 2009-10-26 2011-06-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101051491B1 (ko) * 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8913402B1 (en) * 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
JP2013229524A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN104349609A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 印刷线路板及其制作方法
KR20150021342A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 다층인쇄회로기판
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
CN104157510A (zh) * 2014-08-06 2014-11-19 海拉（厦门）汽车电子有限公司 一种低热阻低成本的车用固态继电器
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
CN105911405B (zh) * 2016-03-30 2019-03-15 业成光电（深圳）有限公司 防断式电性封闭回路之制作方法
USD877099S1 (en) * 2017-03-15 2020-03-03 Sumitomo Electric Industries, Ltd. Flexible printed wiring board for a module
JP6835051B2 (ja) * 2018-09-26 2021-02-24 日亜化学工業株式会社 回路基板及び部品実装基板、並びに、それらの製造方法
DE102020214777A1 (de) 2020-11-25 2022-05-25 Robert Bosch Gesellschaft mit beschränkter Haftung Mehrlagensubstrat und Elektronikvorrichtung
CN114062419B (zh) * 2021-10-12 2023-05-26 中国电子科技集团公司第二十九研究所 一种多层共烧陶瓷基板收缩失配度的测试方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JPH0375557A (ja) 1989-08-18 1991-03-29 Mitsubishi Electric Corp 超音波探触子
JPH0375557U (zh) * 1989-11-27 1991-07-29
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
TW232712B (en) 1993-05-26 1994-10-21 Zaptech Corp Method for producing steel
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Ind Co Ltd Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
JPH08116174A (ja) 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
JP3651027B2 (ja) 1994-08-29 2005-05-25 株式会社村田製作所 多層配線基板の製造方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH09293968A (ja) * 1996-04-25 1997-11-11 Kyocera Corp 多層配線基板およびその製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
JP3492467B2 (ja) 1996-06-20 2004-02-03 イビデン株式会社 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP4662391B2 (ja) 1997-12-29 2011-03-30 イビデン株式会社 多層プリント配線板
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP3414653B2 (ja) * 1998-10-28 2003-06-09 松下電器産業株式会社 多層基板の製造方法および多層基板
JP4040783B2 (ja) 1999-02-25 2008-01-30 日立ビアメカニクス株式会社 プリント基板のブラインドホール形成方法
EP1194022B1 (en) 1999-06-02 2006-11-02 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP3792447B2 (ja) * 1999-08-31 2006-07-05 京セラ株式会社 配線基板およびその製造方法
JP2001077497A (ja) * 1999-09-01 2001-03-23 Denso Corp プリント基板及びその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4486196B2 (ja) 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2002026521A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2002314245A (ja) 2001-04-11 2002-10-25 Ngk Insulators Ltd コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法
JP3941433B2 (ja) 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP3807312B2 (ja) 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
JP2003229666A (ja) 2002-02-04 2003-08-15 Ibiden Co Ltd 配線板の製造方法および配線板
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2005026406A (ja) 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd コンデンサ電極保持配線基板およびその製造方法
JP2005038918A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
WO2007069789A1 (ja) 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104902679A (zh) * 2015-06-24 2015-09-09 江西芯创光电有限公司 一种多层电路板的板间导通结构及导通工艺
CN113490325A (zh) * 2015-11-13 2021-10-08 舍弗勒技术股份两合公司 具有印制线圈的多层电路板及其制造方法
CN105789069A (zh) * 2016-03-22 2016-07-20 上海集成电路研发中心有限公司 使用压焊点混合式键合工艺形成堆叠硅片的方法
CN105789069B (zh) * 2016-03-22 2018-08-10 上海集成电路研发中心有限公司 使用压焊点混合式键合工艺形成堆叠硅片的方法
CN111033771A (zh) * 2017-08-29 2020-04-17 京瓷株式会社 电子部件搭载用基板、电子装置及电子模块
CN111033771B (zh) * 2017-08-29 2023-10-20 京瓷株式会社 电子部件搭载用基板、电子装置及电子模块
CN112447659A (zh) * 2019-09-04 2021-03-05 奥特斯奥地利科技与系统技术有限公司 部件承载件和制造部件承载件的方法

Also Published As

Publication number Publication date
TW200715932A (en) 2007-04-16
WO2007007861A1 (ja) 2007-01-18
TWI334757B (zh) 2010-12-11
US7759582B2 (en) 2010-07-20
KR20070070224A (ko) 2007-07-03
US8181341B2 (en) 2012-05-22
JP4913053B2 (ja) 2012-04-11
JPWO2007007861A1 (ja) 2009-01-29
US7973249B2 (en) 2011-07-05
US20100155130A1 (en) 2010-06-24
EP1858308B1 (en) 2012-04-18
US20090255111A1 (en) 2009-10-15
US20070154741A1 (en) 2007-07-05
EP1858308A4 (en) 2010-03-31
EP1858308A1 (en) 2007-11-21

Similar Documents

Publication Publication Date Title
CN101069457A (zh) 多层印刷电路板
CN101069458A (zh) 多层印刷电路板
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN1288947C (zh) 多层布线基片及其制造方法
CN1199536C (zh) 多层印刷配线板及多层印刷配线板的制造方法
CN1204610C (zh) 安装电子元件后的零件的制造方法及其制造装置
CN1173400C (zh) 板状体和半导体器件的制造方法
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1216419C (zh) 布线基板、具有布线基板的半导体装置及其制造和安装方法
CN1265691C (zh) 多层印刷布线板及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1322010A (zh) 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
CN1806474A (zh) 刚挠性电路板及其制造方法
CN1343086A (zh) 电路装置及其制造方法
CN101066005A (zh) 多层布线基板及其制造方法
CN1237610C (zh) 板状体及半导体装置的制造方法
CN1765161A (zh) 刚挠性电路板
CN1882224A (zh) 配线基板及其制造方法
CN1625805A (zh) 半导体芯片安装用基板及其制造方法和半导体模块
CN1601727A (zh) 中间芯片模块、半导体器件、电路基板、电子设备
CN1893051A (zh) 半导体器件
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1338117A (zh) 多层电路板和半导体装置
CN1914965A (zh) 制造电路载体的方法以及该方法的应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20071107