JP3941433B2 - ビアホールのスミア除去方法 - Google Patents
ビアホールのスミア除去方法 Download PDFInfo
- Publication number
- JP3941433B2 JP3941433B2 JP2001240635A JP2001240635A JP3941433B2 JP 3941433 B2 JP3941433 B2 JP 3941433B2 JP 2001240635 A JP2001240635 A JP 2001240635A JP 2001240635 A JP2001240635 A JP 2001240635A JP 3941433 B2 JP3941433 B2 JP 3941433B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- via hole
- hydrogen peroxide
- sulfuric acid
- smear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
Description
【０００１】
【発明の属する技術分野】
本発明は、ビアホールのスミア除去方法に係り、詳しくは多層基板の配線層間を接続するビアホールの銅メッキを行う前段階で実施されるビアホールのスミア除去に好適なスミア除去方法に関するものである。
【０００２】
【従来の技術】
多層配線板の高密度化を図るため、ビルドアップ配線板が使用されている。ビルドアップ配線板では配線層間の接続にビアホールが使用されている。ビアホールが二つの層間を接続するためだけであれば、ビアホール内までメッキする必要はない。しかし、３層以上に亘って接続が必要な場合、ビアホール内を充填メッキしない構成では、図４（ａ）に示すように、ビアホール３１をずらした状態で形成する必要がある。一方、ビアホール内を充填メッキした構成では、図４（ｂ）に示すように、ビアホール３１を重ねた状態で形成することができ、配線のレイアウトの自由度や実装密度を高くすることができる。
【０００３】
また、現在ビアホールの径は１００μｍ程度であるため、ビアホール内を充填メッキしない構成でも各層間の導通を図るのに支障はないが、ビアホールの径が小さくなると、ビアホール内を充填メッキしないと各層間の導通に支障を来す（抵抗が大きくなる）虞がある。
【０００４】
ビアホールを形成する方法には、フォトレジストを使用してフォトエッチングにより下穴を形成する方法と、フォトレジスト以外の樹脂を絶縁層とし、レーザー照射により下穴を形成する方法とがある。
【０００５】
下穴を形成した後、ビアホールのメッキが完成するまでには、スミア除去工程、触媒付与工程、化学銅メッキ工程、電解銅メッキ工程を経る。スミア除去工程は、図５（ａ）に示すように、基板（図示せず）上に形成された下層配線３２を覆う絶縁層３３に下穴３４を形成した際に、下穴３４の底に残る樹脂（スミア）３５を除去する工程である。
【０００６】
そして、従来、スミア除去工程は、膨潤処理、過マンガン酸エッチング処理、中和・還元処理、クリーナーコンディショナー処理及びソフトエッチ処理の５工程が順に行われている。
【０００７】
【発明が解決しようとする課題】
ビアホール３１の径が１００μｍの場合は、絶縁層３３に下穴３４を形成するのはフォトレジストを使用するフォトリソグラフ法で行われているが、ビアホール３１の径が４０μｍ程度より小さくなると、フォトリソグラフ法ではきれいな下穴３４を形成するのが難しくなる。そのため、レーザー照射により下穴３４が形成される。ところが、レーザー照射により下穴３４を形成した場合に、フォトリソグラフ法で下穴３４を形成した場合と同様の条件でスミア除去処理を行った場合、ビアホール３１の充填メッキ後に行う、ビアホールの信頼性試験の一項目である熱衝撃試験を満足できないものが殆どであった。熱衝撃試験は、−５５℃と１２５℃の液中に各３分間保持するサイクルを１０００サイクル行った後の、抵抗変化率が±１０％以内を合格とするものである。
【０００８】
従来のスミア除去工程の最後の処理であるソフトエッチ（ソフトエッチング）に使用されるソフトエッチング液は、スミア除去の役割の他に、下穴の下部を塞いでいる下層配線３２（銅箔）の表面を若干粗化する役割もある。そして、従来、ソフトエッチング液としては、硫酸水溶液（硫酸濃度：１８０ｇ／ｌ）や、硫酸及び過硫酸ナトリウム水溶液（硫酸濃度１８ｇ／ｌ、過硫酸ナトリウム濃度１５０ｇ／ｌ）あるいは硫酸及び過酸化水素水溶液（硫酸濃度１８０ｇ／ｌ、過酸化水素濃度３０ｇ／ｌ）が使用されていた。
【０００９】
従来は下穴３４がフォトリソグラフ法で形成されているため、スミアの量が少なく、前記のソフトエッチング液によりスミア除去と銅箔の粗化が比較的良好に行われた。しかし、レーザー照射により下穴３４を形成した場合は、スミアの量が多くなる。そのため、従来と同じソフトエッチング液で同じ条件でソフトエッチを行った場合は、スミアの除去が不完全となり、結果としてビアホールの充填メッキが良好に行われない。また、ソフトエッチング液の溶解力を強くし過ぎると、図５（ｂ）に示すように、下層配線３２のエッチングが過剰となって銅箔と樹脂との間に隙間Δが生じる状態となる。このような状態でメッキを行うと、充填メッキが完了した後、熱衝撃試験において前記隙間に対応する部分にクラックが入り易くなる。
【００１０】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は孔径が４０μｍと小さくなり、レーザー照射によりビアホールの下穴を形成した場合にも、スミア除去工程において、導体層部を過剰にエッチングすることなく、スミアを確実に除去することができるビアホールのスミア除去方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明では、多層基板の絶縁層を挟んで配置される導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、前記導体層に到る下穴を前記絶縁層に形成し、該下穴について前記化学銅メッキのための触媒付与工程に先だってスミア除去工程を行い、該スミア除去工程のソフトエッチング処理の際には、ソフトエッチング液として硫酸及び過酸化水素を含む水溶液を使用し、硫酸の濃度を９〜９０ｇ／ｌで、かつ過酸化水素の濃度の２．４倍以下とした。
【００１２】
この発明のソフトエッチング液を使用することにより、ソフトエッチング液の組成を除いて、従来と同じ条件（例えば、処理温度及び処理時間）で、スミアの除去が良好に行われる。そして、充填メッキ層の信頼性を確保できる。
【００１３】
請求項２に記載の発明では、請求項１に記載の発明において、前記硫酸の濃度が過酸化水素濃度より低い。この発明では、スミアの除去をより良好に行うことができる。
【００１４】
請求項３に記載の発明では、請求項１又は請求項２に記載の発明において、前記硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌである。この発明では、スミアの除去をさらに良好に行うことができる。
【００１５】
【発明の実施の形態】
以下、本発明を直径４０μｍのビアホールの形成に具体化した一実施の形態を図１〜図３に従って説明する。
【００１６】
多層基板の上下の導体層間を電気的に接続するため、充填メッキされたビアホールを形成するには、図１（ａ）に示すように、先ず下層の導体層１１ａの上に絶縁層１２が形成された後、レーザー照射によりビアホール（下穴）１３が形成される。
【００１７】
次に下穴１３の底部である導体層１１ａ上に残ったスミア１２ａの除去を行うスミア除去工程が実施される。スミア除去工程は従来と同様に膨潤処理、過マンガン酸エッチング処理、中和・還元処理、クリーナーコンディショナー処理及びソフトエッチ処理の５工程が順に行われる。そして、ソフトエッチ処理で使用するソフトエッチング液（以下、ソフトエッチ液と称す）の組成が異なる他は従来の各処理条件と同じ条件で処理が行われる。
【００１８】
ソフトエッチ液には硫酸及び過酸化水素を含む水溶液が使用される。水溶液中の硫酸の濃度は、過酸化水素の濃度の２．４倍以下である。硫酸の濃度は９〜９０ｇ／ｌで、かつ硫酸の濃度が過酸化水素濃度より低い組成が好ましい。さらに好ましくは、硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌである。
【００１９】
スミア除去工程終了後、ビアホール１３の内面及び上層の導体層１１ｂを形成すべき箇所への触媒付与処理と、化学銅メッキ処理とが行われて、図１（ｂ）に示すように、薄い化学銅メッキ層１４が形成される。次に電解銅メッキが行われ、図１（ｃ）に示すように充填メッキ層１５が形成される。
【００２０】
電解銅メッキは２段階に分けて行われ、図２（ａ）に示すように、第１段階において低電流密度で所定時間行われ、次に第２段階のメッキが高電流密度で行われる。第１段階のメッキにより、化学銅メッキ層１４の上に、所定の膜厚に緻密な電解銅メッキ層が形成される。そして、第２段階のメッキにより、ビアホール１３の残りの部分が充填されるように電解銅メッキ層が形成されることにより、充填メッキ層１５が形成される。
【００２１】
電解銅メッキは、電流密度がメッキ浴の許容電流範囲において行われ、第１段階のメッキでは、電流密度が１．５Ａ／ｄｍ2以下で行われ、膜厚１μｍ以上、好ましくは１．５〜２．０μｍの銅を析出させた後、第２段階のメッキがそれより高い電流密度で行われる。第２段階のメッキの電流密度は電解銅メッキのメッキ浴の組成にもよるが、電解銅メッキの合計時間を３０分程度で完了するには、３Ａ／ｄｍ2程度が好ましい。
【００２２】
電解銅メッキは、図２（ｂ）に示すように、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きなパルスメッキで行われる。パルスメッキは、正のパルスの通電時間ｔ１と、負のパルスの通電時間ｔ２との比ｔ１／ｔ２が、例えば、２０／１に設定される。一回の通電時間ｔ１は、４０〜５０ｍｓ（ミリ秒）程度に設定される。パルスメッキは、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／３程度に設定される。なお、図２（ｂ）では通電時間ｔ１及び通電時間ｔ２の比ｔ１／ｔ２は前記の値と異なる状態で図示されている。
【００２３】
（実施例）
以下、実施例及び比較例により本発明をさらに詳しく説明する。
図３に示すように、ビアホール１３が多数形成された評価基板を形成し、スミア除去工程のソフトエッチ条件を変更してスミア除去を行った後、ビアホール１３の充填メッキを行った。そして、得られた試料について表１に示す４項目、即ち高温放置試験、高温高湿放置試験、熱衝撃試験及びはんだ耐熱試験の信頼性評価を行った。
【００２４】
実施例及び比較例において、スミア除去工程のソフトエッチ処理を除いた他の処理、触媒付与処理及び化学銅メッキ処理は、公知の処理条件でおこなった。また、電解銅メッキにおけるメッキ浴への添加剤として、アトテック社製のインパルスＨ（商品名）ブライトナー及びレベラーを使用した。それぞれの添加量は、メーカー推奨条件であるブライトナー：２．５ｍｌ／ｌ、レベラー：８ｍｌ／ｌとした。そして、低電流密度（１Ａ／ｄｍ2）で１０分、高電流密度（３Ａ／ｄｍ2）で２０分パルスメッキを行った。
【００２５】
【表１】
はんだ耐熱試験は、２８０〜２９０℃のはんだ浴中に所定時間（３０秒）浸漬した後、冷却し、その後、抵抗値を測定した。
【００２６】
４項目の評価試験のうち、高温放置試験、高温高湿放置試験は比較例でも合格したが、はんだ耐熱性試験及び熱衝撃試験は比較例では合格率が低かった。
実施例と比較例についてソフトエッチ条件と信頼性試験の結果及びソフトエッチ後のビアホール１３の状態の顕微鏡による観察結果を表２に示す。
【００２７】
【表２】
表２において、硫酸とあるのは濃硫酸（濃度９８％）を意味し、過酸化水素水とあるのは工業用過酸化水素水（濃度３３〜３５％）を意味する。従って、硫酸５ｍｌ／ｌは硫酸９ｇ／ｌに相当し、硫酸１００ｍｌ／ｌは硫酸１８０ｇ／ｌに相当する。また、過酸化水素水５ｍｌ／ｌは過酸化水素１．９ｇ／ｌに相当し、過酸化水素水１００ｍｌ／ｌは過酸化水素３８ｇ／ｌに相当する。
【００２８】
表２から、実施例１〜実施例３のソフトエッチ液、即ち硫酸の濃度が過酸化水素の濃度の２．４倍以下の硫酸、過酸化水素水溶液を使用した場合に、銅箔（導体層１１ａ）の過剰エッチングなしにスミアを良好に除去でき、充填メッキ層の信頼性も合格となることが確認された。また、硫酸の濃度が９〜９０ｇ／ｌで、かつ硫酸の濃度が過酸化水素の濃度より低い場合がより良好となり、硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌの場合にさらに良好となることが確認された。
【００２９】
一方、比較例のソフトエッチ液（従来のソフトエッチ液）を使用した場合は、いずれの場合も充填メッキ層の信頼性試験が不合格となった。また、ソフトエッチ処理でスミアが残ったり（比較例１，２）、スミアは除去できるが過剰エッチングにより絶縁層１２（樹脂）の下方にまで導体層１１ａ（銅箔）のエッチングが進行した（比較例３，４）。
【００３０】
この実施の形態によれば次の効果が得られる。
（１） 電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、スミア除去工程のソフトエッチ液として、硫酸及び過酸化水素を含む水溶液を使用し、硫酸の濃度を過酸化水素の濃度の２．４倍以下とした。従って、孔径が小さく（例えば４０μｍ）、レーザー照射によりビアホールの下穴を形成した場合にも、スミア除去工程において、下層配線部（導体層１１ａ）を過剰にエッチングすることなく、スミア１２ａを確実に除去することができる。
【００３１】
（２） ソフトエッチ液の硫酸の濃度が９〜９０ｇ／ｌで、かつ硫酸の濃度が過酸化水素水濃度より低くなるように設定すると、スミア除去がより良好に行われる。
【００３２】
（３） ソフトエッチ液の硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌとすることにより、スミア除去がより良好に行われる。
（４） ソフトエッチ処理の温度や時間を従来と同じ条件で実施することができるため、ソフトエッチ液を代えるだけで従来と同様に簡単に実施できる。
【００３３】
（５） 過酸化水素水として工業用過酸化水素水を使用するため、消毒用の過酸化水素水のように過酸化水素濃度の低いものを使用する場合に比較して、ソフトエッチ液の調製作業が簡単になる。
【００３４】
（６） 電解銅メッキを行う際に、低電流密度の第１段階のメッキと高電流密度での第２段階のメッキに分けて行う。従って、化学銅メッキ層１４の表面に電解銅メッキがデンドライト（樹枝状結晶）析出するのが抑制されて、緻密に均一に付着する。また、ビアホール内に信頼性に悪影響を与えるボイドが発生せずに、短時間で充填メッキを行うことができる。
【００３５】
（７） 低電流密度の第１段階のメッキと高電流密度での第２段階のメッキの両方とも、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量を大きく設定したパルスメッキでわれる。従って、信頼性の確保された充填メッキ層を短時間で形成できる。
【００３６】
実施の形態は前記に限らず、例えば次のように構成してもよい。
〇 ソフトエッチ液を調製する際、９８％の濃硫酸と３０〜３５％工業用過酸化水素水とを用いて調製する方法に限らず、濃度の低い硫酸や過酸化水素水を使用して所望の濃度となるように調製してもよい。
【００３７】
〇 ソフトエッチ条件は室温（２５℃）に限らず、それより高い温度で行ってもよい。温度によりソフトエッチの適性時間は変化する。
〇 ソフトエッチ液を、フォトリソグラフ法により下穴を形成する場合のスミア除去に使用してもよい。
【００３８】
○ 電解銅メッキを２段階で行わずに、電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下のパルスメッキを長時間行って、即ち１段階の電解銅メッキで充填メッキ層１５を形成してもよい。
【００３９】
○ 電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以上を析出させる際の電解銅メッキをパルスメッキではなく、直流電力を流して行い、その後の高い電流密度での電解銅メッキをパルスメッキで行うようにしてもよい。
【００４０】
○ ビアホール１３の径は４０μｍに限らず、４０μｍより大きなものや、４０μｍより小さな２０μｍ程度のものに適用してもよい。
前記実施の形態から把握できる技術的思想（発明）について以下に記載する。
【００４１】
（１） 多層基板の絶縁層を挟んで配置される導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、前記化学銅メッキのための触媒付与工程に先だって行われるスミア除去工程のソフトエッチング処理の際に、ソフトエッチング液として無機酸及び過酸化水素を含む水溶液を使用し、無機酸の濃度を過酸化水素の濃度の２．４倍以下としたビアホールのスミア除去方法。
【００４２】
（２） 過酸化水素の濃度は３５ｇ／ｌ以上である請求項１、請求項２及び（１）に記載のビアホールのスミア除去方法。
（３） 前記ソフトエッチング処理は室温で１〜３分行われる請求項１〜請求項３、（１）及び（２）のいずれかに記載のビアホールのスミア除去方法。
【００４３】
（４） 過酸化水素水として工業用過酸化水素水を使用する請求項１〜請求項３、（１）〜（３）のいずれかに記載のビアホールのスミア除去方法。
【００４４】
【発明の効果】
以上、詳述したように、請求項１〜請求項３に記載の発明によれば、孔径が４０μｍと小さくなり、レーザー照射によりビアホールの下穴を形成した場合にも、スミア除去工程において、導体層部を過剰にエッチングすることなく、スミアを確実に除去することができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）はビアホールの充填メッキ層を形成する手順を示す模式断面図。
【図２】 （ａ）はメッキの条件を示すタイムチャート、（ｂ）はパルスメッキの条件を示す部分模式タイムチャート。
【図３】 信頼性評価基板の部分模式断面図。
【図４】 （ａ）はビアホールに充填メッキを行わない場合の部分模式断面図、（ｂ）は充填メッキを行う場合の部分模式断面図。
【図５】 （ａ），（ｂ）はスミア除去を行った際のビアホールの状態を示す模式断面図。
【符号の説明】
１１ａ，１１ｂ…導体層、１２ａ…スミア、１３…ビアホール。
【発明の属する技術分野】
本発明は、ビアホールのスミア除去方法に係り、詳しくは多層基板の配線層間を接続するビアホールの銅メッキを行う前段階で実施されるビアホールのスミア除去に好適なスミア除去方法に関するものである。
【０００２】
【従来の技術】
多層配線板の高密度化を図るため、ビルドアップ配線板が使用されている。ビルドアップ配線板では配線層間の接続にビアホールが使用されている。ビアホールが二つの層間を接続するためだけであれば、ビアホール内までメッキする必要はない。しかし、３層以上に亘って接続が必要な場合、ビアホール内を充填メッキしない構成では、図４（ａ）に示すように、ビアホール３１をずらした状態で形成する必要がある。一方、ビアホール内を充填メッキした構成では、図４（ｂ）に示すように、ビアホール３１を重ねた状態で形成することができ、配線のレイアウトの自由度や実装密度を高くすることができる。
【０００３】
また、現在ビアホールの径は１００μｍ程度であるため、ビアホール内を充填メッキしない構成でも各層間の導通を図るのに支障はないが、ビアホールの径が小さくなると、ビアホール内を充填メッキしないと各層間の導通に支障を来す（抵抗が大きくなる）虞がある。
【０００４】
ビアホールを形成する方法には、フォトレジストを使用してフォトエッチングにより下穴を形成する方法と、フォトレジスト以外の樹脂を絶縁層とし、レーザー照射により下穴を形成する方法とがある。
【０００５】
下穴を形成した後、ビアホールのメッキが完成するまでには、スミア除去工程、触媒付与工程、化学銅メッキ工程、電解銅メッキ工程を経る。スミア除去工程は、図５（ａ）に示すように、基板（図示せず）上に形成された下層配線３２を覆う絶縁層３３に下穴３４を形成した際に、下穴３４の底に残る樹脂（スミア）３５を除去する工程である。
【０００６】
そして、従来、スミア除去工程は、膨潤処理、過マンガン酸エッチング処理、中和・還元処理、クリーナーコンディショナー処理及びソフトエッチ処理の５工程が順に行われている。
【０００７】
【発明が解決しようとする課題】
ビアホール３１の径が１００μｍの場合は、絶縁層３３に下穴３４を形成するのはフォトレジストを使用するフォトリソグラフ法で行われているが、ビアホール３１の径が４０μｍ程度より小さくなると、フォトリソグラフ法ではきれいな下穴３４を形成するのが難しくなる。そのため、レーザー照射により下穴３４が形成される。ところが、レーザー照射により下穴３４を形成した場合に、フォトリソグラフ法で下穴３４を形成した場合と同様の条件でスミア除去処理を行った場合、ビアホール３１の充填メッキ後に行う、ビアホールの信頼性試験の一項目である熱衝撃試験を満足できないものが殆どであった。熱衝撃試験は、−５５℃と１２５℃の液中に各３分間保持するサイクルを１０００サイクル行った後の、抵抗変化率が±１０％以内を合格とするものである。
【０００８】
従来のスミア除去工程の最後の処理であるソフトエッチ（ソフトエッチング）に使用されるソフトエッチング液は、スミア除去の役割の他に、下穴の下部を塞いでいる下層配線３２（銅箔）の表面を若干粗化する役割もある。そして、従来、ソフトエッチング液としては、硫酸水溶液（硫酸濃度：１８０ｇ／ｌ）や、硫酸及び過硫酸ナトリウム水溶液（硫酸濃度１８ｇ／ｌ、過硫酸ナトリウム濃度１５０ｇ／ｌ）あるいは硫酸及び過酸化水素水溶液（硫酸濃度１８０ｇ／ｌ、過酸化水素濃度３０ｇ／ｌ）が使用されていた。
【０００９】
従来は下穴３４がフォトリソグラフ法で形成されているため、スミアの量が少なく、前記のソフトエッチング液によりスミア除去と銅箔の粗化が比較的良好に行われた。しかし、レーザー照射により下穴３４を形成した場合は、スミアの量が多くなる。そのため、従来と同じソフトエッチング液で同じ条件でソフトエッチを行った場合は、スミアの除去が不完全となり、結果としてビアホールの充填メッキが良好に行われない。また、ソフトエッチング液の溶解力を強くし過ぎると、図５（ｂ）に示すように、下層配線３２のエッチングが過剰となって銅箔と樹脂との間に隙間Δが生じる状態となる。このような状態でメッキを行うと、充填メッキが完了した後、熱衝撃試験において前記隙間に対応する部分にクラックが入り易くなる。
【００１０】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は孔径が４０μｍと小さくなり、レーザー照射によりビアホールの下穴を形成した場合にも、スミア除去工程において、導体層部を過剰にエッチングすることなく、スミアを確実に除去することができるビアホールのスミア除去方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明では、多層基板の絶縁層を挟んで配置される導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、前記導体層に到る下穴を前記絶縁層に形成し、該下穴について前記化学銅メッキのための触媒付与工程に先だってスミア除去工程を行い、該スミア除去工程のソフトエッチング処理の際には、ソフトエッチング液として硫酸及び過酸化水素を含む水溶液を使用し、硫酸の濃度を９〜９０ｇ／ｌで、かつ過酸化水素の濃度の２．４倍以下とした。
【００１２】
この発明のソフトエッチング液を使用することにより、ソフトエッチング液の組成を除いて、従来と同じ条件（例えば、処理温度及び処理時間）で、スミアの除去が良好に行われる。そして、充填メッキ層の信頼性を確保できる。
【００１３】
請求項２に記載の発明では、請求項１に記載の発明において、前記硫酸の濃度が過酸化水素濃度より低い。この発明では、スミアの除去をより良好に行うことができる。
【００１４】
請求項３に記載の発明では、請求項１又は請求項２に記載の発明において、前記硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌである。この発明では、スミアの除去をさらに良好に行うことができる。
【００１５】
【発明の実施の形態】
以下、本発明を直径４０μｍのビアホールの形成に具体化した一実施の形態を図１〜図３に従って説明する。
【００１６】
多層基板の上下の導体層間を電気的に接続するため、充填メッキされたビアホールを形成するには、図１（ａ）に示すように、先ず下層の導体層１１ａの上に絶縁層１２が形成された後、レーザー照射によりビアホール（下穴）１３が形成される。
【００１７】
次に下穴１３の底部である導体層１１ａ上に残ったスミア１２ａの除去を行うスミア除去工程が実施される。スミア除去工程は従来と同様に膨潤処理、過マンガン酸エッチング処理、中和・還元処理、クリーナーコンディショナー処理及びソフトエッチ処理の５工程が順に行われる。そして、ソフトエッチ処理で使用するソフトエッチング液（以下、ソフトエッチ液と称す）の組成が異なる他は従来の各処理条件と同じ条件で処理が行われる。
【００１８】
ソフトエッチ液には硫酸及び過酸化水素を含む水溶液が使用される。水溶液中の硫酸の濃度は、過酸化水素の濃度の２．４倍以下である。硫酸の濃度は９〜９０ｇ／ｌで、かつ硫酸の濃度が過酸化水素濃度より低い組成が好ましい。さらに好ましくは、硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌである。
【００１９】
スミア除去工程終了後、ビアホール１３の内面及び上層の導体層１１ｂを形成すべき箇所への触媒付与処理と、化学銅メッキ処理とが行われて、図１（ｂ）に示すように、薄い化学銅メッキ層１４が形成される。次に電解銅メッキが行われ、図１（ｃ）に示すように充填メッキ層１５が形成される。
【００２０】
電解銅メッキは２段階に分けて行われ、図２（ａ）に示すように、第１段階において低電流密度で所定時間行われ、次に第２段階のメッキが高電流密度で行われる。第１段階のメッキにより、化学銅メッキ層１４の上に、所定の膜厚に緻密な電解銅メッキ層が形成される。そして、第２段階のメッキにより、ビアホール１３の残りの部分が充填されるように電解銅メッキ層が形成されることにより、充填メッキ層１５が形成される。
【００２１】
電解銅メッキは、電流密度がメッキ浴の許容電流範囲において行われ、第１段階のメッキでは、電流密度が１．５Ａ／ｄｍ2以下で行われ、膜厚１μｍ以上、好ましくは１．５〜２．０μｍの銅を析出させた後、第２段階のメッキがそれより高い電流密度で行われる。第２段階のメッキの電流密度は電解銅メッキのメッキ浴の組成にもよるが、電解銅メッキの合計時間を３０分程度で完了するには、３Ａ／ｄｍ2程度が好ましい。
【００２２】
電解銅メッキは、図２（ｂ）に示すように、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量が大きなパルスメッキで行われる。パルスメッキは、正のパルスの通電時間ｔ１と、負のパルスの通電時間ｔ２との比ｔ１／ｔ２が、例えば、２０／１に設定される。一回の通電時間ｔ１は、４０〜５０ｍｓ（ミリ秒）程度に設定される。パルスメッキは、正のパルスの電流値Ｆと負のパルスの電流値Ｒとの比Ｆ／Ｒが１／３程度に設定される。なお、図２（ｂ）では通電時間ｔ１及び通電時間ｔ２の比ｔ１／ｔ２は前記の値と異なる状態で図示されている。
【００２３】
（実施例）
以下、実施例及び比較例により本発明をさらに詳しく説明する。
図３に示すように、ビアホール１３が多数形成された評価基板を形成し、スミア除去工程のソフトエッチ条件を変更してスミア除去を行った後、ビアホール１３の充填メッキを行った。そして、得られた試料について表１に示す４項目、即ち高温放置試験、高温高湿放置試験、熱衝撃試験及びはんだ耐熱試験の信頼性評価を行った。
【００２４】
実施例及び比較例において、スミア除去工程のソフトエッチ処理を除いた他の処理、触媒付与処理及び化学銅メッキ処理は、公知の処理条件でおこなった。また、電解銅メッキにおけるメッキ浴への添加剤として、アトテック社製のインパルスＨ（商品名）ブライトナー及びレベラーを使用した。それぞれの添加量は、メーカー推奨条件であるブライトナー：２．５ｍｌ／ｌ、レベラー：８ｍｌ／ｌとした。そして、低電流密度（１Ａ／ｄｍ2）で１０分、高電流密度（３Ａ／ｄｍ2）で２０分パルスメッキを行った。
【００２５】
【表１】
【００２６】
４項目の評価試験のうち、高温放置試験、高温高湿放置試験は比較例でも合格したが、はんだ耐熱性試験及び熱衝撃試験は比較例では合格率が低かった。
実施例と比較例についてソフトエッチ条件と信頼性試験の結果及びソフトエッチ後のビアホール１３の状態の顕微鏡による観察結果を表２に示す。
【００２７】
【表２】
【００２８】
表２から、実施例１〜実施例３のソフトエッチ液、即ち硫酸の濃度が過酸化水素の濃度の２．４倍以下の硫酸、過酸化水素水溶液を使用した場合に、銅箔（導体層１１ａ）の過剰エッチングなしにスミアを良好に除去でき、充填メッキ層の信頼性も合格となることが確認された。また、硫酸の濃度が９〜９０ｇ／ｌで、かつ硫酸の濃度が過酸化水素の濃度より低い場合がより良好となり、硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌの場合にさらに良好となることが確認された。
【００２９】
一方、比較例のソフトエッチ液（従来のソフトエッチ液）を使用した場合は、いずれの場合も充填メッキ層の信頼性試験が不合格となった。また、ソフトエッチ処理でスミアが残ったり（比較例１，２）、スミアは除去できるが過剰エッチングにより絶縁層１２（樹脂）の下方にまで導体層１１ａ（銅箔）のエッチングが進行した（比較例３，４）。
【００３０】
この実施の形態によれば次の効果が得られる。
（１） 電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、スミア除去工程のソフトエッチ液として、硫酸及び過酸化水素を含む水溶液を使用し、硫酸の濃度を過酸化水素の濃度の２．４倍以下とした。従って、孔径が小さく（例えば４０μｍ）、レーザー照射によりビアホールの下穴を形成した場合にも、スミア除去工程において、下層配線部（導体層１１ａ）を過剰にエッチングすることなく、スミア１２ａを確実に除去することができる。
【００３１】
（２） ソフトエッチ液の硫酸の濃度が９〜９０ｇ／ｌで、かつ硫酸の濃度が過酸化水素水濃度より低くなるように設定すると、スミア除去がより良好に行われる。
【００３２】
（３） ソフトエッチ液の硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌとすることにより、スミア除去がより良好に行われる。
（４） ソフトエッチ処理の温度や時間を従来と同じ条件で実施することができるため、ソフトエッチ液を代えるだけで従来と同様に簡単に実施できる。
【００３３】
（５） 過酸化水素水として工業用過酸化水素水を使用するため、消毒用の過酸化水素水のように過酸化水素濃度の低いものを使用する場合に比較して、ソフトエッチ液の調製作業が簡単になる。
【００３４】
（６） 電解銅メッキを行う際に、低電流密度の第１段階のメッキと高電流密度での第２段階のメッキに分けて行う。従って、化学銅メッキ層１４の表面に電解銅メッキがデンドライト（樹枝状結晶）析出するのが抑制されて、緻密に均一に付着する。また、ビアホール内に信頼性に悪影響を与えるボイドが発生せずに、短時間で充填メッキを行うことができる。
【００３５】
（７） 低電流密度の第１段階のメッキと高電流密度での第２段階のメッキの両方とも、正のパルスと負のパルスとを交互に、かつ正のパルスの通電量を大きく設定したパルスメッキでわれる。従って、信頼性の確保された充填メッキ層を短時間で形成できる。
【００３６】
実施の形態は前記に限らず、例えば次のように構成してもよい。
〇 ソフトエッチ液を調製する際、９８％の濃硫酸と３０〜３５％工業用過酸化水素水とを用いて調製する方法に限らず、濃度の低い硫酸や過酸化水素水を使用して所望の濃度となるように調製してもよい。
【００３７】
〇 ソフトエッチ条件は室温（２５℃）に限らず、それより高い温度で行ってもよい。温度によりソフトエッチの適性時間は変化する。
〇 ソフトエッチ液を、フォトリソグラフ法により下穴を形成する場合のスミア除去に使用してもよい。
【００３８】
○ 電解銅メッキを２段階で行わずに、電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下のパルスメッキを長時間行って、即ち１段階の電解銅メッキで充填メッキ層１５を形成してもよい。
【００３９】
○ 電流密度がメッキ浴の許容電流範囲における１．５Ａ／ｄｍ2以下で行って、膜厚１μｍ以上を析出させる際の電解銅メッキをパルスメッキではなく、直流電力を流して行い、その後の高い電流密度での電解銅メッキをパルスメッキで行うようにしてもよい。
【００４０】
○ ビアホール１３の径は４０μｍに限らず、４０μｍより大きなものや、４０μｍより小さな２０μｍ程度のものに適用してもよい。
前記実施の形態から把握できる技術的思想（発明）について以下に記載する。
【００４１】
（１） 多層基板の絶縁層を挟んで配置される導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、前記化学銅メッキのための触媒付与工程に先だって行われるスミア除去工程のソフトエッチング処理の際に、ソフトエッチング液として無機酸及び過酸化水素を含む水溶液を使用し、無機酸の濃度を過酸化水素の濃度の２．４倍以下としたビアホールのスミア除去方法。
【００４２】
（２） 過酸化水素の濃度は３５ｇ／ｌ以上である請求項１、請求項２及び（１）に記載のビアホールのスミア除去方法。
（３） 前記ソフトエッチング処理は室温で１〜３分行われる請求項１〜請求項３、（１）及び（２）のいずれかに記載のビアホールのスミア除去方法。
【００４３】
（４） 過酸化水素水として工業用過酸化水素水を使用する請求項１〜請求項３、（１）〜（３）のいずれかに記載のビアホールのスミア除去方法。
【００４４】
【発明の効果】
以上、詳述したように、請求項１〜請求項３に記載の発明によれば、孔径が４０μｍと小さくなり、レーザー照射によりビアホールの下穴を形成した場合にも、スミア除去工程において、導体層部を過剰にエッチングすることなく、スミアを確実に除去することができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）はビアホールの充填メッキ層を形成する手順を示す模式断面図。
【図２】 （ａ）はメッキの条件を示すタイムチャート、（ｂ）はパルスメッキの条件を示す部分模式タイムチャート。
【図３】 信頼性評価基板の部分模式断面図。
【図４】 （ａ）はビアホールに充填メッキを行わない場合の部分模式断面図、（ｂ）は充填メッキを行う場合の部分模式断面図。
【図５】 （ａ），（ｂ）はスミア除去を行った際のビアホールの状態を示す模式断面図。
【符号の説明】
１１ａ，１１ｂ…導体層、１２ａ…スミア、１３…ビアホール。
Claims (3)
- 多層基板の絶縁層を挟んで配置される導体層間を接続するビアホールの内面に化学銅メッキを施した後、電解銅メッキによりビアホール内を充填メッキするビアホールの形成方法において、
前記導体層に到る下穴を前記絶縁層に形成し、該下穴について前記化学銅メッキのための触媒付与工程に先だってスミア除去工程を行い、該スミア除去工程のソフトエッチング処理の際には、ソフトエッチング液として硫酸及び過酸化水素を含む水溶液を使用し、硫酸の濃度を９〜９０ｇ／ｌで、かつ過酸化水素の濃度の２．４倍以下としたビアホールのスミア除去方法。 - 前記硫酸の濃度が過酸化水素の濃度より低い請求項１に記載のビアホールのスミア除去方法。
- 前記硫酸の濃度が９〜１８ｇ／ｌで、過酸化水素の濃度が３５〜３９ｇ／ｌである請求項１又は請求項２に記載のビアホールのスミア除去方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240635A JP3941433B2 (ja) | 2001-08-08 | 2001-08-08 | ビアホールのスミア除去方法 |
| TW091117660A TW595297B (en) | 2001-08-08 | 2002-08-06 | Method of removing smear from via holes |
| DE10236201A DE10236201A1 (de) | 2001-08-08 | 2002-08-07 | Verfahren zur Schmutzentfernung aus Durchgangslöchern |
| CN02131805A CN1404120A (zh) | 2001-08-08 | 2002-08-07 | 从通孔中除去污斑的方法 |
| US10/213,619 US6766811B2 (en) | 2001-08-08 | 2002-08-07 | Method of removing smear from via holes |
| KR10-2002-0046626A KR100484573B1 (ko) | 2001-08-08 | 2002-08-07 | 비어 홀의 스미어 제거 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240635A JP3941433B2 (ja) | 2001-08-08 | 2001-08-08 | ビアホールのスミア除去方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060330A JP2003060330A (ja) | 2003-02-28 |
| JP3941433B2 true JP3941433B2 (ja) | 2007-07-04 |
Family
ID=19071214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001240635A Expired - Fee Related JP3941433B2 (ja) | 2001-08-08 | 2001-08-08 | ビアホールのスミア除去方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6766811B2 (ja) |
| JP (1) | JP3941433B2 (ja) |
| KR (1) | KR100484573B1 (ja) |
| CN (1) | CN1404120A (ja) |
| DE (1) | DE10236201A1 (ja) |
| TW (1) | TW595297B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826067B1 (ko) * | 2003-09-09 | 2008-04-29 | 호야 가부시키가이샤 | 양면 배선 글래스 기판의 제조 방법 |
| CN100466218C (zh) * | 2004-07-22 | 2009-03-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| DE102004045451B4 (de) | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
| KR100632552B1 (ko) * | 2004-12-30 | 2006-10-11 | 삼성전기주식회사 | 내부 비아홀의 필 도금 구조 및 그 제조 방법 |
| US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US7759582B2 (en) | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| CN1986892B (zh) * | 2005-12-22 | 2010-04-14 | 佛山市顺德区汉达精密电子科技有限公司 | 去除真空镀膜层的处理方法 |
| JP5149805B2 (ja) * | 2006-11-06 | 2013-02-20 | アルプス電気株式会社 | 無電解銅めっき方法 |
| KR100876758B1 (ko) * | 2006-12-26 | 2009-01-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN103444275A (zh) * | 2007-06-15 | 2013-12-11 | 美录德有限公司 | 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板 |
| JP5097979B2 (ja) * | 2008-08-25 | 2012-12-12 | メック株式会社 | プリント配線板の製造方法 |
| JP5303364B2 (ja) * | 2009-05-28 | 2013-10-02 | 日東電工株式会社 | 両面配線回路基板およびその製造方法 |
| WO2017039624A1 (en) * | 2015-08-31 | 2017-03-09 | Robert Alan May | Method of forming a via opening |
| CN108624884B (zh) * | 2017-03-17 | 2019-08-27 | 昆山市板明电子科技有限公司 | Pcb用除棕化层和盲孔悬铜的表面处理剂及表面处理方法 |
| KR20230073594A (ko) | 2021-11-19 | 2023-05-26 | 한국생산기술연구원 | 미세홀 스미어 제거를 위한 건식 디스미어 공정 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2694802B2 (ja) | 1993-12-28 | 1997-12-24 | 日本電気株式会社 | プリント配線板の製造方法 |
| TW380166B (en) | 1995-08-23 | 2000-01-21 | Mec Co Ltd | Electroplating process for printing wiring board |
| JP3481379B2 (ja) * | 1995-08-23 | 2003-12-22 | メック株式会社 | 電気めっき法 |
| JPH09283923A (ja) | 1996-04-09 | 1997-10-31 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| EP0999731B1 (en) | 1997-07-08 | 2011-01-05 | Ibiden Co., Ltd. | Printed wiring board comprising conductor circuits for solder pads |
| US20020076935A1 (en) * | 1997-10-22 | 2002-06-20 | Karen Maex | Anisotropic etching of organic-containing insulating layers |
| JP2000077851A (ja) | 1998-09-03 | 2000-03-14 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| TW407453B (en) | 1998-09-03 | 2000-10-01 | Ibiden Co Ltd | Multiple layer printed circuit board and method for manufacturing the same |
| KR100855529B1 (ko) * | 1998-09-03 | 2008-09-01 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 그 제조방법 |
| JP3177973B2 (ja) * | 1999-01-28 | 2001-06-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW419786B (en) | 1999-02-01 | 2001-01-21 | Taiwan Semiconductor Mfg | Method of improving electrochemical deposition of copper in plug hole |
| CN1196180C (zh) * | 1999-08-26 | 2005-04-06 | 部鲁尔科学公司 | 改进的用于双金属镶嵌方法中的填充物料 |
| US6242344B1 (en) * | 2000-02-07 | 2001-06-05 | Institute Of Microelectronics | Tri-layer resist method for dual damascene process |
| US6579810B2 (en) * | 2001-06-21 | 2003-06-17 | Macronix International Co. Ltd. | Method of removing a photoresist layer on a semiconductor wafer |
-
2001
- 2001-08-08 JP JP2001240635A patent/JP3941433B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-06 TW TW091117660A patent/TW595297B/zh not_active IP Right Cessation
- 2002-08-07 CN CN02131805A patent/CN1404120A/zh active Pending
- 2002-08-07 US US10/213,619 patent/US6766811B2/en not_active Expired - Fee Related
- 2002-08-07 DE DE10236201A patent/DE10236201A1/de not_active Ceased
- 2002-08-07 KR KR10-2002-0046626A patent/KR100484573B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6766811B2 (en) | 2004-07-27 |
| JP2003060330A (ja) | 2003-02-28 |
| TW595297B (en) | 2004-06-21 |
| KR20030014626A (ko) | 2003-02-19 |
| CN1404120A (zh) | 2003-03-19 |
| DE10236201A1 (de) | 2003-03-13 |
| KR100484573B1 (ko) | 2005-04-20 |
| US20030036269A1 (en) | 2003-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941433B2 (ja) | ビアホールのスミア除去方法 | |
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP4000796B2 (ja) | ビアホールの銅メッキ方法 | |
| JP2005502196A (ja) | フレキシブル回路用液晶ポリマー | |
| WO1990012422A1 (en) | G-tab manufacturing process and the product produced thereby | |
| JP5828333B2 (ja) | ビルドアップ積層基板の製造方法 | |
| JP4129665B2 (ja) | 半導体パッケージ用基板の製造方法 | |
| JPH0590737A (ja) | 銅 ポ リ イ ミ ド 基 板 の 製 造 方 法 | |
| JPH0160956B2 (ja) | ||
| JP6191212B2 (ja) | プリント配線基板の製造方法、及びプリント配線基板 | |
| GB2080630A (en) | Printed circuit panels | |
| JP2000315862A (ja) | 電子デバイスの製造法 | |
| JP2004014888A (ja) | プリント配線板の製造方法及びその製造方法で得られたプリント配線板 | |
| JP4250861B2 (ja) | フィルムキャリアの製造方法 | |
| JPH06316768A (ja) | フッ素を含有するポリイミド樹脂の無電解めっき方法 | |
| JP3748372B2 (ja) | 配線基板の製造方法 | |
| JP3929782B2 (ja) | 配線基板の製造方法 | |
| JPS63260198A (ja) | 多層回路板の製造方法 | |
| JP3191686B2 (ja) | 印刷配線板の製造方法 | |
| JPS5938759B2 (ja) | プリント回路用基板の製造法 | |
| JPH0779060A (ja) | 配線パターン形成方法及びレジスト除去装置 | |
| JP2001237541A (ja) | ビルドアップ多層基板及びその製造方法 | |
| JPH10126057A (ja) | 多層配線板の製造方法 | |
| JPH08125346A (ja) | 薄膜多層基板の製造方法 | |
| JPH06255026A (ja) | ２層フイルム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |