JPH0160956B2 - - Google Patents

Info

Publication number
JPH0160956B2
JPH0160956B2 JP59026231A JP2623184A JPH0160956B2 JP H0160956 B2 JPH0160956 B2 JP H0160956B2 JP 59026231 A JP59026231 A JP 59026231A JP 2623184 A JP2623184 A JP 2623184A JP H0160956 B2 JPH0160956 B2 JP H0160956B2
Authority
JP
Japan
Prior art keywords
copper
etching
multilayer circuit
hole
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59026231A
Other languages
English (en)
Other versions
JPS59215793A (ja
Inventor
Myuuraa Hararudo
Shuberuto Furiidoritsuhi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59215793A publication Critical patent/JPS59215793A/ja
Publication of JPH0160956B2 publication Critical patent/JPH0160956B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/225Correcting or repairing of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の背景〕 本発明は、外面銅導体に欠陥のある多層回路板
に対して欠陥のある導体部分だけを部分的に再処
理するのではなくて全面にわたつて再処理を施す
(以下、ブランケツト再処理という)方法に関す
るものである。
電子部品の小型化、およびこれに伴う実装密度
の増大により、多層回路板生産技術は絶えず開発
されている。ほとんどの場合、多層回路板または
これらの層は、先行技術に従い、銅箔および絶縁
材料を積層して結合するステツプ・バイ・ステツ
プ方式により製造される。たとえば20層の銅箔お
よび60層の絶縁材料を一工程で積層し、多層板を
製作することは技術的に複雑であるため、個々の
部品群(いわゆる中間積層品)を第一の工程とし
て作製し、続いて多層回路板に組立てている。
エネルギ・コアとなる基本の部品群を製作する
ため、厚さ約35μの銅箔を、数層のプリプレグの
両側に積層する。このプリプレグは、更に加工を
可能にするため、完全に硬化させていないエポキ
シ樹脂を含浸させた、ガラス繊維織物からなる絶
縁層である。減量フオトエツチング法により、フ
オトレジストに覆われていない部分の銅は除去さ
れ、フオトレジストを除去した後、この部分だけ
に絶縁層上に印刷回路が残る。
信号面を有する部分群は、エネルギ・コアの上
に設ける。このため、その両面に数層のプリプレ
グを積層し、このプリプレグ層の上に2層の銅箔
を積層する。担体箔を除去した後、両側に厚さ約
5μの銅の層が残る。この銅の層の上にフオトレ
ジストの皮膜を沈着させ、従来の方法によりマス
クを通じて露光する。現象をするとその部分のフ
オトレジストが溶解し、銅導体が露出する。銅浴
中で、半添加銅メツキを行い、それぞれの導体パ
ターンに相当する裸の銅の上に、さらに銅が化学
的に成長する。導体の高さはメツキ浴中の時間に
より決まる。銅の導体を保護するため、その後ス
ズの層を化学的に析出させ、しかる後、フオトレ
ジスト・マスクを除去する。次にエツチングを行
い、スズで保護されていない部分の薄い銅箔を除
去し、続いてスズの層を除去する。
他の工程では、積層品の両面にさらに絶縁面を
設け、次に厚さ5μの銅箔をさらに設ける。その
後、フオトエツチングを施して、穴がそれぞれ2
つの信号面に接触するすべての領域の銅を除去す
る。次の工程では、レーザ・ビームにより、レー
ザ・ビームが反射する深い方の信号面まで絶縁層
に穴をあけ、精密な深さのメクラ穴が得られる。
その後、フオトエツチングにより信号線を積層品
の両面に設け、同時に準アデイテイブ銅メツキを
行うことにより、穴に銅メツキする。この一連の
工程の結果、エネルギ・コアおよび4つの信号面
からなる中間部品が得られる。
同様にしてさらに中間部品を作製する。最終の
積層工程は、多層回路板の最上層となるモジユー
ル面のため、および追加的な外部配線のための配
線面のための銅箔等すべての部品で構成する。各
種の面を接続するため、多層板に穴をあける。穴
あけ工程の後、多層板の外部回路を5μの銅箔上
に準アデイテイブ法で作製する。この工程には、
あけた穴の銅メツキも含み、これにより多層回路
板の製造が完了する。
上述の多層板の生産では、たとえば露光または
エツチング時に、導体の障害の原因となる欠陥を
生じることがある。
細い導体(幅100μ以下)を修復するには、ド
イツ特許2251997号に、共融材料の細いテープで
欠陥部の架橋を行い、このテープを硬質はんだを
用い、電流パルスを最大10msに制限し、電極電
圧を1V未満に保つことにより接続する方法が開
示されている。
ヨーロツパ特許出願43586号には、障害のある
導体に修理用テープを溶接し、同時に溶接する部
品を正しい位置に配置する、障害のある導体の修
理装置が開示されている。このヨーロツパ特許出
願によれば導体障害の両側に特定のテープを溶接
する3つの部分からなる電極システムが提供され
る。このシステムは、吸引により部品を固定する
真空装置を有する中央内部電極からなり、内部電
極は2つの半円形の外部電極に同心円状に囲まれ
ている。これらの電極はエア・ギヤツプにより電
気的に分離しており、さらにスプリングにより互
いに独立して機械的に支持されている。この装置
により、内部電極は、空気の吸引により同時に各
部品を置換し、これにより位置決め工程を助け
る。
外部配線面にいくつかの欠陥がある場合は、上
記の方法は経済的ではない。しかし、アデイテイ
ブ・メツキを用いたブランケツト再処理により、
外部配線層の欠陥を除去する方法はまだ知られて
いない。各アデイテイブ金属メツキ工程の基礎と
して、活性化層、たとえば薄い銅箔を、後にフオ
トレジストにより限定された領域上に導体が成長
するエポキシ樹脂のプリプレグ上に、周知の方法
で設ける。同様にして、外部配線に欠陥のある多
層回路板の手直しは、導体をエツチングにより除
去した後、接着を促進する銅箔の再積層により行
う。しかし経験によれば、エツチングを行つた、
硬化したエポキシ樹脂の上に銅箔を再積層するこ
とは不可能である。これはエポキシ樹脂プリプレ
グを同時に使用した場合のみ可能であるが、後に
多層板に新しく穴をあけなければならず、また破
損をさけるため、ドリルは正確に古い穴の上にセ
ツトしなければならない。そのための調節は、こ
の段階では現在のところ不可能であり、外部銅導
体に欠陥のある多層回路板は再生不能で、スクラ
ツプにしなければならなかつた。
〔発明の概要〕
本発明の目的は、外部銅導体に欠陥のある多層
回路板をブランケツト再処理し、価値の高い多層
回路板工程に再組入れすることのできる方法を提
供することにある。
本発明による方法の特長は外部銅導体に欠陥の
ある多層回路板を手直しし、工程に再び組入れる
ことができることである。
本発明による手直しの工程は、最外層の銅導体
を、正確に定義した条件で、エツチングにより除
去することにある。エツチングの条件はスルーホ
ール内壁へのエツチングの影響が、外部銅導体へ
の影響よりはるかに弱いものとする。したがつ
て、スルーホール内壁の銅は完全にバツク・エツ
チングされず、残つた部分は中部導体面がエツチ
ングされるのを防ぐ。他の重要な特徴は、多層板
のエツチングされたエポキシ樹脂上に銅をスパツ
タリングすることにより、有効な活性化層を設け
ることである。以前に欠陥のあつた導体構造は周
知のフオトリソグラフイ技術によりスパツタリン
グしたこの銅層により再生される。
〔実施例〕
本発明による手直し工程のため、多層回路板
は、エポキシ樹脂のコア1に、信号面2および信
号面3を挿入したものからなり、後者は銅メツキ
したスルーホールに接続していると仮定する。多
層回路板の最大層には、たとえば、エポキシ樹脂
基板に弱く接着した銅導体5が設けられている。
多層回路板の表面にはフオトレジスト箔も、はん
だ止めレジストも設けられていない。欠陥のある
導体5を均一にエツチングするため、多層回路板
は下記のように処理する。さらに、酸化銅はエツ
チング工程をさまたげるため、注意深く除去す
る。
(1) まず、多層回路板はアルカリ性洗滌剤、たと
えばPennsalt K2の商品名で市販されている、
ラウリル硫酸ナトリウムおよびジグリコールを
含むメタケイ酸ナトリウムを基剤とする洗滌剤
で洗滌する。1リツトル当り45〜60gの
Pennsalt K2を含む溶液に多層回路板を温度65
℃で約2分間浸漬すると表面は、脱脂される。
(2) この工程の後、脱イオン水で1分間すすぎ、
次に毎時約2000リツトルの流速の流水で2分間
すすぐ。
(3) 酸化銅を除去するため、25容量%の塩酸に浸
漬する。
(4) 次に、2の流水で再び洗滌する。
(5) しかる後、欠陥のある導体を、塩酸酸性塩化
第二銅浴で、常温でエツチングして除去する。
この浴には約29g/の塩化第二銅と、220
g/のHC(32重量%)を含む。エツチン
グ工程の間に、多層回路板を、スルーホールの
軸及びエツチング浴の流れに対して直角の方向
に振動させる。さらに、槽の底部からエツチン
グ浴を通るように空気を気泡にして吸込む。こ
れにより外側の導体層の銅のエツチング速度が
毎分1.5〜2μとなり、穴の中央部に向つて連続
的に0まで減少する。この方法でエツチングを
行うと、第1B図に示すようなスルーホール内
壁の銅の断面4が得られる。スルーホール内壁
に残つた銅が内部の導体面3がエツチングされ
るのを防ぎ、内部導体面3がバツク・エツチン
グのため修復不能になるのを防止する。塩酸酸
性塩化銅溶液でのエツチングは、外側の導体層
5がすべて完全に除去されるまで行う。
スルーホール内壁の銅のバツク・エツチング
では、CuCl2の濃度も非常に重要である。試験
によれば、エツチング液のCuCl2濃度が40g/
を超えると、穴のバツク・エツチングは過度
となり、15g/未満ではエツチング速度が遅
すぎ、エツチングが不均一になる。
(6) 次に、4と同様、脱イオン水の流水によるす
すぎを行う。
(7) 多層回路板を、約80℃の熱風乾燥機に入れて
乾燥する。
(8) 立体顕微鏡で検査を行うと、穴内の銅のスリ
ーブ(第1B図)はすべて明瞭に見えなければ
ならない。銅スリーブのバツク・エツチングは
多層回路板の上下側で約150〜200μでこれは穴
径の約半分である。
活性化層6(第1B図)は、マグネトロン・銅
スパツタリング・システムで生成すると有利であ
る。同システムで活性化層を生成するパラメータ
は下記のとおりである。
システムを約2×10-5ミリバールに減圧 アルゴン分圧:2〜3×10-3ミリバール 基板の温度:80〜90℃(サーモポイント測定) 基板の移動:移動装置により毎秒2〜3cm スパツタリング速度:毎秒1.0〜1.5nm 活性化層の厚さ:約200〜500nm この方法は連続スパツタリング・システムによ
り完全自動で行うことができ、2個の陰極により
多層回路板の表裏のスパツタリングを同時に行う
ことができる。上述のパラメータにより、縦横
比、すなわち穴の直径と深さの比が、スパツタリ
ングにより約1:3になる。これは約0.4mmの穴
の直径が、約1.2mmの深さまでスパツタリングに
より銅で被覆されることを意味する。上に述べた
とおり、穴の銅スリーブのバツク・エツチング
は、0.2mmだけであり、スルーホール内壁は完全
に銅で被覆される。
スパツタリングした銅皮膜6(第1B図)の上
に、周知の方法でフオトレジスト層を設け、フオ
トリソグラフイ工程(図示されていない)により
構造化する。レジスト・マスクで被覆されていな
い領域に、導体7を銅皮膜6上にさらに成長さ
せ、同時にスルーホール内壁も銅メツキを行う。
銅メツキには下記条件のメツキ浴を使用する。
PH 12.6(NaOHにより設定) CuSO4・5H2O 10.5g/(高純度銅塩) HCHO(37%) 3.5ml/(還元剤として) NaCN 26mg/(延性増銅用) EDTA 17.5g/(キレート剤として) 温 度 53±1℃ 析出させた銅7は、上に詳細に述べたように、
銅箔を積層させて元から存在する導体を作製した
ものであるから、スパツタリングによる銅皮膜6
とよく接着する。この銅箔は樹状構造のため、積
層品の表面をかなり粗面にしており、これにより
銅の接着を強化している。次の工程のスズメツ
キ、フオトレジストおよび、導体のない領域のス
パツタリングによる銅の除去は、周知の方法によ
り行う。
多層回路板を0ないし100℃の水に浸漬する湿
潤加熱試験で、この方法により手直しを行つた試
料は、穴中に既に設けられていた銅と、新たに設
けた銅の間の境面に何ら延伸亀裂を生じなかつ
た。本発明に開示した簡単で制御容易な方法によ
る、外側に欠陥のある銅導体を有する多層回路板
のブランケツト再処理で、その適用により価値の
高い部品がはじめて再び工程に組入れられること
が可能となる。
【図面の簡単な説明】
第1A図ないし第1C図は、本発明に開示され
た方法による処理の各段階における多層回路板の
断面を示すものである。 1……基板、2……信号面、3……信号面、4
……中ぐり壁に設けた銅皮膜、5……外側導体皮
膜、6……スパツタリングによる活性化銅、7…
…銅皮膜。

Claims (1)

  1. 【特許請求の範囲】 1 多層回路板の外面の欠陥のある銅導体を再生
    する方法において、 (a) アルカリによる脱脂およびすすぎ、 (b) エツチングされる銅からの酸化物層の除去お
    よびすすぎ により、多層回路板の前処理を行い、 欠陥のある銅導体をエツチングにより除去し、
    スルーホール内壁上の銅をスルーホールの中心に
    向つて、エツチング速度を連続的に減少させてエ
    ツチングを行つた後すすぎを行い、 基板の表面およびスルーホール内壁の表面の基
    板の隣接部分に銅の活性化層を設け、 フオトレジスト・マスクにより定義される活性
    化層の表面領域上に、銅導体を付着し、スルーホ
    ール内壁の全表面上に銅を付着することを特徴と
    する前記の方法。
JP59026231A 1983-05-19 1984-02-16 多層回路板の外面の欠陥のある銅導体を再生する方法 Granted JPS59215793A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP83104957A EP0126171B1 (de) 1983-05-19 1983-05-19 Verfahren zur ganzflächigen Nacharbeitung von Mehrlagenschaltungen mit fehlerhaften äusseren Kupferleiterzügen
EP83104957.2 1983-05-19

Publications (2)

Publication Number Publication Date
JPS59215793A JPS59215793A (ja) 1984-12-05
JPH0160956B2 true JPH0160956B2 (ja) 1989-12-26

Family

ID=8190479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59026231A Granted JPS59215793A (ja) 1983-05-19 1984-02-16 多層回路板の外面の欠陥のある銅導体を再生する方法

Country Status (4)

Country Link
US (1) US4540464A (ja)
EP (1) EP0126171B1 (ja)
JP (1) JPS59215793A (ja)
DE (1) DE3369054D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639380A (en) * 1985-05-06 1987-01-27 International Business Machines Corporation Process for preparing a substrate for subsequent electroless deposition of a metal
US4853081A (en) * 1987-10-30 1989-08-01 Ibm Corporation Process for removing contaminant
JP2666470B2 (ja) * 1989-05-09 1997-10-22 日立化成工業株式会社 無電解めっき法
US5254156A (en) * 1989-05-09 1993-10-19 Hitachi Chemical Company, Ltd. Aqueous solution for activation accelerating treatment
US5106454A (en) * 1990-11-01 1992-04-21 Shipley Company Inc. Process for multilayer printed circuit board manufacture
US5127749A (en) * 1991-06-21 1992-07-07 Depot America, Inc. Method of repairing printheads and product thereof
JP2856240B2 (ja) * 1992-10-30 1999-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント回路基板を再加工する方法
US6770976B2 (en) 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
CN112739020A (zh) * 2020-12-15 2021-04-30 广德宝达精密电路有限公司 一种制作镀金线路板的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1812692A1 (de) * 1968-12-04 1970-11-05 Siemens Ag Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
US3717520A (en) * 1971-02-09 1973-02-20 Enthone Composition and method for selectively stripping nickel and/or copper
US3753816A (en) * 1971-11-18 1973-08-21 Rca Corp Method of repairing or depositing a pattern of metal plated areas on an insulating substrate
DE2309196A1 (de) * 1973-02-21 1974-09-05 Matsushita Electric Ind Co Ltd Verfahren zur herstellung gedruckter schaltungen
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4127438A (en) * 1977-11-07 1978-11-28 International Business Machines Corporation Adhesion promoter for additively plated printed circuit boards
DE3025875A1 (de) * 1980-07-08 1982-02-04 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur reparatur von leiterbahnunterbrechungen

Also Published As

Publication number Publication date
US4540464A (en) 1985-09-10
JPS59215793A (ja) 1984-12-05
EP0126171A1 (de) 1984-11-28
EP0126171B1 (de) 1987-01-07
DE3369054D1 (en) 1987-02-12

Similar Documents

Publication Publication Date Title
US5252195A (en) Process for producing a printed wiring board
JPS59215795A (ja) プリント回路製造方法
JPS62158393A (ja) プリント回路の製造方法
JP3941433B2 (ja) ビアホールのスミア除去方法
JPH0160956B2 (ja)
US3208921A (en) Method for making printed circuit boards
JPH1187931A (ja) プリント配線板の製造方法
EP0472158A2 (en) Process for producing a printed wiring board
EP0476065B1 (en) Method for improving the insulation resistance of printed circuits
JPS58186994A (ja) 印刷配線板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2006186059A (ja) 多層プリント配線板及びその製造方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JP3928392B2 (ja) プリント配線板の製造方法
US5221418A (en) Method for improving the surface insulation resistance of printed circuits
JPH1187886A (ja) プリント配線板の製造方法
JPH08148810A (ja) プリント配線板の製造法
KR100403761B1 (ko) 고 신뢰성 인쇄회로기판의 제조방법
JPH07115275A (ja) 多層プリント配線板用基板の製造方法
JPH03185790A (ja) スルーホール印刷配線板の製造方法
KR910007475B1 (ko) 다층 인쇄회로기판의 제조방법
JPS5938759B2 (ja) プリント回路用基板の製造法
JP3191686B2 (ja) 印刷配線板の製造方法
JPH07321461A (ja) 印刷配線板の製造方法
JPH02292893A (ja) プリント基板の製造方法