JPS59215793A - 多層回路板の外面の欠陥のある銅導体を再生する方法 - Google Patents
多層回路板の外面の欠陥のある銅導体を再生する方法Info
- Publication number
- JPS59215793A JPS59215793A JP59026231A JP2623184A JPS59215793A JP S59215793 A JPS59215793 A JP S59215793A JP 59026231 A JP59026231 A JP 59026231A JP 2623184 A JP2623184 A JP 2623184A JP S59215793 A JPS59215793 A JP S59215793A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- etching
- multilayer circuit
- conductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景〕
本発明は、外面銅導体に欠陥のある多層回路をブランケ
ット再処理する方法に関するものである。
ット再処理する方法に関するものである。
電子部品の小型化、およびこれに伴う実装密度の増大に
より、多層回路生産技術は絶えず開発されている。はと
んどの場合、多層回路またはこれらの層は、先行技術に
従い、銅箔および絶縁材料を積層して結合するステップ
・パイ・ステップ方式により製造される。たとえば20
層の銅箔および60層の絶縁材料を一工程で積層し、多
層板を製作することは技術的に複雑であるため、個々の
部品群(いわゆる中間積層品)を第一の工程として作製
し、続いて多層回路に組立てている。
より、多層回路生産技術は絶えず開発されている。はと
んどの場合、多層回路またはこれらの層は、先行技術に
従い、銅箔および絶縁材料を積層して結合するステップ
・パイ・ステップ方式により製造される。たとえば20
層の銅箔および60層の絶縁材料を一工程で積層し、多
層板を製作することは技術的に複雑であるため、個々の
部品群(いわゆる中間積層品)を第一の工程として作製
し、続いて多層回路に組立てている。
エネルギ・コアとなる基本の部品群を製作するため、厚
さ約35μの銅箔を、数層のブリブレグの両側に積層す
る。このプリプレグは、更に加工を可能にするため、完
全に硬化させていないエポキシ樹脂を含浸させた、ガラ
ス繊維織物からなる絶縁層である。減爪フォトエツチン
グ法により、フォトレジストに覆われていない部分の銅
は除去され、フォトレジストを除去した後、この部分だ
けに絶縁層上に印刷回路が残る。
さ約35μの銅箔を、数層のブリブレグの両側に積層す
る。このプリプレグは、更に加工を可能にするため、完
全に硬化させていないエポキシ樹脂を含浸させた、ガラ
ス繊維織物からなる絶縁層である。減爪フォトエツチン
グ法により、フォトレジストに覆われていない部分の銅
は除去され、フォトレジストを除去した後、この部分だ
けに絶縁層上に印刷回路が残る。
信号面を有する部分群は、エネルギ・コアの上に設ける
。このため、その両面に数層のプリプレグを積層し、こ
のプリプレグ層の上に2Mの銅箔を積層する。担体箔を
除去した後、両側に厚さ約5μの銅の層が残る。この−
銅の層の上にフォトレジストの皮膜を沈着させ、従来の
方法によりマスクを通じて露光する。現像をするとその
部分のフォトレジストが溶解し、銅導体が生成する。銅
浴中で、半添加銅メッキを行い、それぞれの導体パター
ンに相当する裸の銅の上に、さらに銅が化学的に成長す
る。導体の高さはメッキ浴中の時間により決まる。銅の
導体を保護するため、その後ス゛ズの層を化学的に析出
させ、しかる後、フォトレジスト・マスクを除去する。
。このため、その両面に数層のプリプレグを積層し、こ
のプリプレグ層の上に2Mの銅箔を積層する。担体箔を
除去した後、両側に厚さ約5μの銅の層が残る。この−
銅の層の上にフォトレジストの皮膜を沈着させ、従来の
方法によりマスクを通じて露光する。現像をするとその
部分のフォトレジストが溶解し、銅導体が生成する。銅
浴中で、半添加銅メッキを行い、それぞれの導体パター
ンに相当する裸の銅の上に、さらに銅が化学的に成長す
る。導体の高さはメッキ浴中の時間により決まる。銅の
導体を保護するため、その後ス゛ズの層を化学的に析出
させ、しかる後、フォトレジスト・マスクを除去する。
次にエツチングを行い、スズで保護されていない部分の
薄い銅箔を除去し、続いてスズの層を除去する。
薄い銅箔を除去し、続いてスズの層を除去する。
他の工程では、積層品の両面にさらに絶縁面を設け、次
に厚さ5μの銅箔をさらに設ける。その後、フォトエツ
チングを施して、穴がそれぞれ2つの信号面に接触する
すべての領域の銅を除去する。次の工程では、レーザ・
ビームにより、レーザ・ビームが反射する深い方の信号
面まで絶縁層に穴をあけ、精密な深さのメクラ穴が得ら
れる。
に厚さ5μの銅箔をさらに設ける。その後、フォトエツ
チングを施して、穴がそれぞれ2つの信号面に接触する
すべての領域の銅を除去する。次の工程では、レーザ・
ビームにより、レーザ・ビームが反射する深い方の信号
面まで絶縁層に穴をあけ、精密な深さのメクラ穴が得ら
れる。
その後、フォトエツチングにより信号線を積層品の両面
に設け、同時に準アディティブ銅メッキを行うことによ
り、穴に銅メッキする。この一連の工程の結果、エネル
ギ・コアおよび4つの信号面からなる中間部品が得られ
る。
に設け、同時に準アディティブ銅メッキを行うことによ
り、穴に銅メッキする。この一連の工程の結果、エネル
ギ・コアおよび4つの信号面からなる中間部品が得られ
る。
同様にしてさらに中間部品を作製する。最終の積層工程
は、多層回路の最上層となるモジュール面のため、およ
び追加的な外部配線のための配線面のための銅箔等すべ
ての部品で構成する。各種の面を接続するため、多層板
に穴をあける。穴あけ工程の後、多層板の外部回路を5
μの銅箔上に準アディティブ法で作製する。この工程に
は、あけた穴の銅メッキも含み、これにより多層回路の
贋造が完了する。
は、多層回路の最上層となるモジュール面のため、およ
び追加的な外部配線のための配線面のための銅箔等すべ
ての部品で構成する。各種の面を接続するため、多層板
に穴をあける。穴あけ工程の後、多層板の外部回路を5
μの銅箔上に準アディティブ法で作製する。この工程に
は、あけた穴の銅メッキも含み、これにより多層回路の
贋造が完了する。
上述の多層板の生産では、たとえば露光またはエツチン
グ時に、導体の障害の原因となる欠陥を生じることがあ
る。
グ時に、導体の障害の原因となる欠陥を生じることがあ
る。
細い導体(幅lOOμ以下)を修復するには、ドイツ特
許22 51 997号に、共融材料の細いテープで欠
陥部の架橋を行い、このテープを硬質はんだを用い、電
流パルスを最大10 nt sに制限し、電極電圧を1
M未満に保つことにより接続する方法が開示されている
。
許22 51 997号に、共融材料の細いテープで欠
陥部の架橋を行い、このテープを硬質はんだを用い、電
流パルスを最大10 nt sに制限し、電極電圧を1
M未満に保つことにより接続する方法が開示されている
。
ヨーロッパ特許出願43 586号には、障害のある導
体に修理用テープを溶接し、同時に溶接する部品を正し
い位置に配置する、障害のある導体の修理装置が開示さ
れている。このヨーロッパ特許出願によれば導体障害の
両側に特定のテープを溶接する3つの部分からなる電極
システムが提供される。このシステムは、吸引により部
品を固定する真空装置を有する中央内部電極からなり、
内部電極は2つの半円形の外部電極に同心円状に囲まれ
ている。これらの電極はエア・ギャップにより電気的に
分離しており、さらにスプリングにより互いに独立して
機械的に支持されている。この装置により、内部電極は
、空気の吸引により同時に各部品を置換し、これにより
位置決め工程を助ける。
体に修理用テープを溶接し、同時に溶接する部品を正し
い位置に配置する、障害のある導体の修理装置が開示さ
れている。このヨーロッパ特許出願によれば導体障害の
両側に特定のテープを溶接する3つの部分からなる電極
システムが提供される。このシステムは、吸引により部
品を固定する真空装置を有する中央内部電極からなり、
内部電極は2つの半円形の外部電極に同心円状に囲まれ
ている。これらの電極はエア・ギャップにより電気的に
分離しており、さらにスプリングにより互いに独立して
機械的に支持されている。この装置により、内部電極は
、空気の吸引により同時に各部品を置換し、これにより
位置決め工程を助ける。
外部配線面にいくつかの欠陥がある場合は、」二記の方
法は経済的ではない。しかし、アディティブ・メッキを
用いたブランケット再処理により、外部配線層の欠陥を
除去する方法はまだ知られていない。各アディティブ金
属メツ詫工程の基礎として、活性化層、たとえば薄い銅
箔を、後にフォトレジストにより限定された領域上に導
体が成長するエポキシ樹脂のプリプレグ上に、周知の方
法で設ける。同様にして、外部配線に欠陥のある多層回
路の手直しは、導体をエツチングにより除去した後、接
着を促進する銅箔の再積層により行う。
法は経済的ではない。しかし、アディティブ・メッキを
用いたブランケット再処理により、外部配線層の欠陥を
除去する方法はまだ知られていない。各アディティブ金
属メツ詫工程の基礎として、活性化層、たとえば薄い銅
箔を、後にフォトレジストにより限定された領域上に導
体が成長するエポキシ樹脂のプリプレグ上に、周知の方
法で設ける。同様にして、外部配線に欠陥のある多層回
路の手直しは、導体をエツチングにより除去した後、接
着を促進する銅箔の再積層により行う。
しかし経験によれば、エツチングを行った、硬化したエ
ポキシ樹脂の上に銅箔を再積層することは不可能である
。これは、I)bもって架橋したエポキシ樹脂プリプレ
グを同時に使用した場合のみ可能であるが、後に多層に
新しく穴をあけなければならず、また破損をさけるため
、錐は正確に古い穴の上にセットしなければならない。
ポキシ樹脂の上に銅箔を再積層することは不可能である
。これは、I)bもって架橋したエポキシ樹脂プリプレ
グを同時に使用した場合のみ可能であるが、後に多層に
新しく穴をあけなければならず、また破損をさけるため
、錐は正確に古い穴の上にセットしなければならない。
そのための調節は、この段階では現在のところ不可能で
あり、外部銅導体に欠陥のある多層回路は再生不能で、
スクラップにしなければならなかった。
あり、外部銅導体に欠陥のある多層回路は再生不能で、
スクラップにしなければならなかった。
本発明の目的は、外部銅導体に欠陥のある多層回路をブ
ラン′ケット再処理し1価値の高い多層回路工程に再生
入れすることのできる方法を提供することにある。
ラン′ケット再処理し1価値の高い多層回路工程に再生
入れすることのできる方法を提供することにある。
本発明による方法の特長は外部銅導体に欠陥のある多層
回路を手直しし、工程に再び組入れることができること
である。
回路を手直しし、工程に再び組入れることができること
である。
本発明による手直しの工程は、最外層の銅導体を、正確
に定義した条件で、エツチングにより除去することにあ
る。エツチングの条件は中ぐり壁へのエツチングの影響
が、外部銅導体べの影響よりはるかに弱いものとする。
に定義した条件で、エツチングにより除去することにあ
る。エツチングの条件は中ぐり壁へのエツチングの影響
が、外部銅導体べの影響よりはるかに弱いものとする。
したがって、中ぐり壁の銅は完全にバック・エツチング
されず、残った部分は中部導体面がエツチングされるの
を防ぐ。
されず、残った部分は中部導体面がエツチングされるの
を防ぐ。
他の重要な特徴は、多層板のエツチングされたエポキシ
樹脂上に銅をスパッタリングすることにより、有効な活
性化層を設けることである。以前に欠陥のあった導体枯
造は周外1のフォトリングラフィ技術によりスパッタリ
ングしたこの銅層により再生される。
樹脂上に銅をスパッタリングすることにより、有効な活
性化層を設けることである。以前に欠陥のあった導体枯
造は周外1のフォトリングラフィ技術によりスパッタリ
ングしたこの銅層により再生される。
本発明による手直し工程のため、多層回路は、エポキシ
樹脂のコア1に、信号面2および信号面3を挿入したも
のからなり、後者は銅メッキした中ぐり穴に接続してい
ると仮定する。多層回路の最大層には、たとえば、エポ
キシ樹脂基板に弱く接着した銅導体5が設けられている
。多層回路の表面にはフォトレジスト箔も、はんだ止め
レジストも設けられていない。欠陥のある導体5を均一
にエツチングするため、多層回路は下記のように処理す
る。さらに、酸化銅はエツチング工程をさまたげるため
、注意深く除去する。
樹脂のコア1に、信号面2および信号面3を挿入したも
のからなり、後者は銅メッキした中ぐり穴に接続してい
ると仮定する。多層回路の最大層には、たとえば、エポ
キシ樹脂基板に弱く接着した銅導体5が設けられている
。多層回路の表面にはフォトレジスト箔も、はんだ止め
レジストも設けられていない。欠陥のある導体5を均一
にエツチングするため、多層回路は下記のように処理す
る。さらに、酸化銅はエツチング工程をさまたげるため
、注意深く除去する。
(1)まず、多層回路はアルカリ性洗滌剤、たとえばP
enn5alL; K2 の商品名で市販されてい
る、ラウリル硫酸ナトリウムおよびジグリコールを含む
メタケイ酸ナトリウムを基剤とする洗滌剤で洗滌する。
enn5alL; K2 の商品名で市販されてい
る、ラウリル硫酸ナトリウムおよびジグリコールを含む
メタケイ酸ナトリウムを基剤とする洗滌剤で洗滌する。
1リットル当り45〜60gのPenn5alL K
2 を含む溶液に多層回路を温度65℃で約2分間浸
漬すると表面は、脱脂される。
2 を含む溶液に多層回路を温度65℃で約2分間浸
漬すると表面は、脱脂される。
(2)この工程の後、脱イオン水で1分間すすぎ、次に
毎時約2000リツトルの流速の流水で2分間すすぐ。
毎時約2000リツトルの流速の流水で2分間すすぐ。
(3)酸化銅を除去するため、25容呈%の塩酸に浸漬
する。
する。
(4)次に、2の流水で再び洗滌する。
(5)シかる後、欠陥のある導体を、塩酸酸性塩化第二
銅浴で、常温でエツチングして除去する。
銅浴で、常温でエツチングして除去する。
この浴には約29g1Qの塩化第二銅と、220 g
/ QのHCΩ(32重旦%)を含・む。エツチング工
程の間に、槽の底部から空気を気泡にして吹込み、多層
回路を交互に動かす。エツチングのため浴に入れた多層
回路は、1!を逆火が回路の交互の動き、および浴の流
れ方向に直角になるようにすることが非常に重要である
。これにより外側の導体層の銅のエツチング速度が毎分
1.5〜2μとなり、穴の中央部に向って連続的に0ま
で減少する。この方法でエツチングを行うと、第1B図
に示すような中ぐり壁の銅の断面4が得られる。中ぐり
壁に残った銅が内部の導体面3がエツチングされるのを
防ぎ、内部導体面3がバック・エツチングのため修復不
能になるのを防止する。塩酸酸性塩化銅溶液でのエツチ
ングは、外側の導体層5がすべて完全に除去されるまで
行う。
/ QのHCΩ(32重旦%)を含・む。エツチング工
程の間に、槽の底部から空気を気泡にして吹込み、多層
回路を交互に動かす。エツチングのため浴に入れた多層
回路は、1!を逆火が回路の交互の動き、および浴の流
れ方向に直角になるようにすることが非常に重要である
。これにより外側の導体層の銅のエツチング速度が毎分
1.5〜2μとなり、穴の中央部に向って連続的に0ま
で減少する。この方法でエツチングを行うと、第1B図
に示すような中ぐり壁の銅の断面4が得られる。中ぐり
壁に残った銅が内部の導体面3がエツチングされるのを
防ぎ、内部導体面3がバック・エツチングのため修復不
能になるのを防止する。塩酸酸性塩化銅溶液でのエツチ
ングは、外側の導体層5がすべて完全に除去されるまで
行う。
中ぐり壁の銅のバック・エツチングでは、CuCl12
の濃度も非常に重要である。試験にょれば、エツチング
液のCuCQ2濃度が40gIQを超えると、穴のバッ
ク・エツチングは過度となり、15g/Q未満ではエツ
チング速度が遅すぎ、エツチングが不均一になる。
の濃度も非常に重要である。試験にょれば、エツチング
液のCuCQ2濃度が40gIQを超えると、穴のバッ
ク・エツチングは過度となり、15g/Q未満ではエツ
チング速度が遅すぎ、エツチングが不均一になる。
(6)次に、4と同様、脱イオン水の流水によるすすぎ
を行う。
を行う。
(7)多層回路を、約80℃の熱風乾燥機に入れて乾燥
する。
する。
(8)立体顕微鏡で検査を行うと、穴内の銅のスリーブ
(第1B図)はすべて明瞭に見えなければならない。銅
スリーブのバック・エツチングは多層回路の上下側で約
150〜200μでこれは穴径の約半分である。
(第1B図)はすべて明瞭に見えなければならない。銅
スリーブのバック・エツチングは多層回路の上下側で約
150〜200μでこれは穴径の約半分である。
活性化層6(第1B図)は、マグネトロン・銅スパツタ
リング・システムで生成すると有利である。同システム
で活性化層を生成するパラメータは下記のとおりである
。
リング・システムで生成すると有利である。同システム
で活性化層を生成するパラメータは下記のとおりである
。
システムを約2X10 ’ ミリバールに減圧アルゴ
ン分圧=2〜3X1(1” ミリバール基板の温度二8
0〜90℃(サーモポイント測定) 基板の移動:移動装置により毎秒2〜3 amスパッタ
リング速度:毎秒1.0〜’1.5Hm活性化層の厚さ
:約200−500tImこの方法は連続スパッタリン
グ・システムにより完全自動で行うことができ、2個の
陰極により多層回路の表裏のスパッタリングを同時に行
うことができる。上述のパラメータにより、縦横比、す
なわち穴の直径と深さの比が、スパッタリングにより約
1:3になる。これは約0.4mmの穴の直径が、約1
.2mmの深さまでスパッタリングにより銅で被覆され
ることを意味する。上に述べたとおり、穴の銅スリーブ
のバック・エツチングは。
ン分圧=2〜3X1(1” ミリバール基板の温度二8
0〜90℃(サーモポイント測定) 基板の移動:移動装置により毎秒2〜3 amスパッタ
リング速度:毎秒1.0〜’1.5Hm活性化層の厚さ
:約200−500tImこの方法は連続スパッタリン
グ・システムにより完全自動で行うことができ、2個の
陰極により多層回路の表裏のスパッタリングを同時に行
うことができる。上述のパラメータにより、縦横比、す
なわち穴の直径と深さの比が、スパッタリングにより約
1:3になる。これは約0.4mmの穴の直径が、約1
.2mmの深さまでスパッタリングにより銅で被覆され
ることを意味する。上に述べたとおり、穴の銅スリーブ
のバック・エツチングは。
0.2mi+たけてあり、中ぐり壁は完全に銅で被覆さ
れる。
れる。
スパッタリングした銅皮膜6(第1B図)の上に、周知
の方法でフォトレジスト層を設け、フォトリソグラフィ
工程(図示されていない)により構造化する。レジスト
・マスクで被覆されていない領域に、導体7を銅皮膜6
上にさらに成長させ、同時に中ぐり壁も銅メッキを行う
。銅メッキには下記条件のメッキ浴を使用する。
の方法でフォトレジスト層を設け、フォトリソグラフィ
工程(図示されていない)により構造化する。レジスト
・マスクで被覆されていない領域に、導体7を銅皮膜6
上にさらに成長させ、同時に中ぐり壁も銅メッキを行う
。銅メッキには下記条件のメッキ浴を使用する。
pH12,6(NaOHにより設定)
CuSO4・5H2010,5g/ Q (高純度銅
塩)HCHO(37%) 3.5mQ/Q (還
元剤として)NaCN 26mgI Q
(延性増銅用)EDTA 17.抛/Q
(キレート剤として)温度 53±1’C 析出させた銅7は、上に詳細に述べたように、銅箔を積
層させて元から存在する導体を作製したものであるから
、スパッタリングによる銅皮膜6とよく接着する。この
銅箔は樹状構造のため、積層品の表面をかなり粗面にし
ており、これにより銅の接着を強化している。次の工程
のスズメッキ、フォトレジスト層 タリングによる銅の除去は、周知の方法により行う。
塩)HCHO(37%) 3.5mQ/Q (還
元剤として)NaCN 26mgI Q
(延性増銅用)EDTA 17.抛/Q
(キレート剤として)温度 53±1’C 析出させた銅7は、上に詳細に述べたように、銅箔を積
層させて元から存在する導体を作製したものであるから
、スパッタリングによる銅皮膜6とよく接着する。この
銅箔は樹状構造のため、積層品の表面をかなり粗面にし
ており、これにより銅の接着を強化している。次の工程
のスズメッキ、フォトレジスト層 タリングによる銅の除去は、周知の方法により行う。
多層回路を0ないし100℃の水に浸漬する湿潤加熱試
験で、この方法により手直しを行った試料は、穴中に既
に設けられていた銅と、新たに設けた銅の間の境面に何
ら延伸亀裂を生じなかった。
験で、この方法により手直しを行った試料は、穴中に既
に設けられていた銅と、新たに設けた銅の間の境面に何
ら延伸亀裂を生じなかった。
本発明に開示した筒嘱で制御容易な方法による、外側に
欠陥のある銅導体を有する多層回路のブランケット再処
理で、その適用により価値の高い部品がはじめて再び工
程に組入れられることが可能となる。
欠陥のある銅導体を有する多層回路のブランケット再処
理で、その適用により価値の高い部品がはじめて再び工
程に組入れられることが可能となる。
第1A図ないし第1C図は、本発明に開示された方法に
よる処理の各段階における多層回路の断面を示すもので
ある。 ■・・・・基板、2・・・・信号面、3・・・・信号面
、4・・・・中ぐり壁に設けた銅皮膜、5・・・・外側
導体皮膜、6・・・・スパッタリングによる活性化銅、
7・・・・銅皮膜。
よる処理の各段階における多層回路の断面を示すもので
ある。 ■・・・・基板、2・・・・信号面、3・・・・信号面
、4・・・・中ぐり壁に設けた銅皮膜、5・・・・外側
導体皮膜、6・・・・スパッタリングによる活性化銅、
7・・・・銅皮膜。
Claims (1)
- 【特許請求の範囲】 多層回路外面の欠陥のある銅導体を再生する方法におい
て。 (、)アルカリによる脱脂およびすすぎ。 (b)エツチングされる銅からの酸化物層の除去および
すすぎ により多層回路の前処理を行い、 欠陥のある銅導体(5)をエツチングにより完全に除去
し、中ぐり壁上の銅(4)を中ぐりの中心に向って、エ
ツチング速度を連続的に減少させてバック・エツチング
を行った後すすぎを行し1、基板(1)の表面および中
ぐり壁(4)の表面の基板の隣接部分に銅の活性化M(
6)を設け、フォトレジスト・マスクにより定義される
活性化層(6)の表面領域上に、アディティブ技術によ
り銅導体(7)を成長させ、中ぐり壁の全表面(4,6
)上に銅を成長させることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP83104957.2 | 1983-05-19 | ||
EP83104957A EP0126171B1 (de) | 1983-05-19 | 1983-05-19 | Verfahren zur ganzflächigen Nacharbeitung von Mehrlagenschaltungen mit fehlerhaften äusseren Kupferleiterzügen |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59215793A true JPS59215793A (ja) | 1984-12-05 |
JPH0160956B2 JPH0160956B2 (ja) | 1989-12-26 |
Family
ID=8190479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59026231A Granted JPS59215793A (ja) | 1983-05-19 | 1984-02-16 | 多層回路板の外面の欠陥のある銅導体を再生する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4540464A (ja) |
EP (1) | EP0126171B1 (ja) |
JP (1) | JPS59215793A (ja) |
DE (1) | DE3369054D1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4639380A (en) * | 1985-05-06 | 1987-01-27 | International Business Machines Corporation | Process for preparing a substrate for subsequent electroless deposition of a metal |
US4853081A (en) * | 1987-10-30 | 1989-08-01 | Ibm Corporation | Process for removing contaminant |
JP2666470B2 (ja) * | 1989-05-09 | 1997-10-22 | 日立化成工業株式会社 | 無電解めっき法 |
US5254156A (en) * | 1989-05-09 | 1993-10-19 | Hitachi Chemical Company, Ltd. | Aqueous solution for activation accelerating treatment |
US5106454A (en) * | 1990-11-01 | 1992-04-21 | Shipley Company Inc. | Process for multilayer printed circuit board manufacture |
US5127749A (en) * | 1991-06-21 | 1992-07-07 | Depot America, Inc. | Method of repairing printheads and product thereof |
JP2856240B2 (ja) * | 1992-10-30 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | プリント回路基板を再加工する方法 |
US6770976B2 (en) | 2002-02-13 | 2004-08-03 | Nikko Materials Usa, Inc. | Process for manufacturing copper foil on a metal carrier substrate |
CN112739020A (zh) * | 2020-12-15 | 2021-04-30 | 广德宝达精密电路有限公司 | 一种制作镀金线路板的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1812692A1 (de) * | 1968-12-04 | 1970-11-05 | Siemens Ag | Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten |
US3717520A (en) * | 1971-02-09 | 1973-02-20 | Enthone | Composition and method for selectively stripping nickel and/or copper |
US3753816A (en) * | 1971-11-18 | 1973-08-21 | Rca Corp | Method of repairing or depositing a pattern of metal plated areas on an insulating substrate |
DE2309196A1 (de) * | 1973-02-21 | 1974-09-05 | Matsushita Electric Ind Co Ltd | Verfahren zur herstellung gedruckter schaltungen |
US3923567A (en) * | 1974-08-09 | 1975-12-02 | Silicon Materials Inc | Method of reclaiming a semiconductor wafer |
US4127438A (en) * | 1977-11-07 | 1978-11-28 | International Business Machines Corporation | Adhesion promoter for additively plated printed circuit boards |
DE3025875A1 (de) * | 1980-07-08 | 1982-02-04 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur reparatur von leiterbahnunterbrechungen |
-
1983
- 1983-05-19 DE DE8383104957T patent/DE3369054D1/de not_active Expired
- 1983-05-19 EP EP83104957A patent/EP0126171B1/de not_active Expired
-
1984
- 1984-02-16 JP JP59026231A patent/JPS59215793A/ja active Granted
- 1984-04-30 US US06/605,082 patent/US4540464A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3369054D1 (en) | 1987-02-12 |
JPH0160956B2 (ja) | 1989-12-26 |
EP0126171B1 (de) | 1987-01-07 |
EP0126171A1 (de) | 1984-11-28 |
US4540464A (en) | 1985-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59215795A (ja) | プリント回路製造方法 | |
KR100484573B1 (ko) | 비어 홀의 스미어 제거 방법 | |
US3208921A (en) | Method for making printed circuit boards | |
JPS59215793A (ja) | 多層回路板の外面の欠陥のある銅導体を再生する方法 | |
KR100327705B1 (ko) | 빌드업 다층 인쇄회로기판의 제조방법 | |
JPH1187931A (ja) | プリント配線板の製造方法 | |
JPH04100294A (ja) | プリント配線板の製造方法 | |
EP0476065B1 (en) | Method for improving the insulation resistance of printed circuits | |
US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
JP2003115662A (ja) | 半導体装置用基板の製造方法 | |
JPH1187886A (ja) | プリント配線板の製造方法 | |
US5221418A (en) | Method for improving the surface insulation resistance of printed circuits | |
JP4250861B2 (ja) | フィルムキャリアの製造方法 | |
JP3202840B2 (ja) | 多層プリント配線板 | |
KR910007475B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JPS6182497A (ja) | 印刷配線板の製造法 | |
JPS6337515B2 (ja) | ||
KR100403761B1 (ko) | 고 신뢰성 인쇄회로기판의 제조방법 | |
KR100525224B1 (ko) | PCB 상에 Cu, Ni 및 Au를 단일 공정으로도금하는 방법 | |
JPH0548242A (ja) | 金属銅皮膜のエツチング方法 | |
JPH07115275A (ja) | 多層プリント配線板用基板の製造方法 | |
JPS617688A (ja) | 印刷配線板の製造法 | |
JPH08186357A (ja) | プリント配線板及びその製造方法 | |
JP2595917B2 (ja) | 印刷配線板の製造方法 | |
JPH01295489A (ja) | 印刷配線板の製造法及びその製造法によって得られる配線板 |