JP2694802B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JP2694802B2
JP2694802B2 JP5337159A JP33715993A JP2694802B2 JP 2694802 B2 JP2694802 B2 JP 2694802B2 JP 5337159 A JP5337159 A JP 5337159A JP 33715993 A JP33715993 A JP 33715993A JP 2694802 B2 JP2694802 B2 JP 2694802B2
Authority
JP
Japan
Prior art keywords
layer
roughening
circuit
insulating layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5337159A
Other languages
English (en)
Other versions
JPH07202432A (ja
Inventor
孝一 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5337159A priority Critical patent/JP2694802B2/ja
Priority to US08/364,452 priority patent/US5578341A/en
Publication of JPH07202432A publication Critical patent/JPH07202432A/ja
Application granted granted Critical
Publication of JP2694802B2 publication Critical patent/JP2694802B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板(以下
PWBと称する)の製造方法に関し、特に内層回路と絶
縁層を逐時的に形成する方法(いわゆるビルドアップ工
法)を用いてバイアホールを形成するPWBの製造方法
に関する。
【0002】
【従来の技術】従来のビルドアップ工法を用いたバイア
ホール(フォトビアホールと称する)PWBの製造方法
には、特開平3−3297号公報などがある。以下、従
来技術について図面を参照して説明する。
【0003】図3(a)〜(e)は従来技術によるビル
ドアップ公報を用いたPWBの製造工程を示したPWB
の部分断面図である。あらかじめ基板2上に導体パター
ン(第一層)1をドライフィルムを用いた塩化第2銅
どのエッチング等の公知の方法で形成しておく。(図3
(a))通常この導体パターン(第一層)は銅箔を用い
て作成するのが一般的である。この導体パターン(第一
層)1とその上部に後工程で塗布する樹脂との接着力を
強化するため、その導体パターン(第一層)1の表面を
粗化することが多い。
【0004】導体パターンの表面の粗化に最も一般的に
使用される方法には、黒色酸化銅の針状結晶を化学的に
成長させ、表面積の拡大とポーラスによるアンカー効果
により密着力を向上させる方法(以下この方法を黒染め
と称する)がある。
【0005】黒染により導体パターン(第一層)1の表
面には酸化銅の細凹凸結晶が形成される。この凹凸結
晶のポーラスによるアンカー結果と表面積拡大の効果に
より接着力が非常に大きくなる。(図3(b))次いで
感光性を有するエポキシ樹脂としてたとえばチバガイギ
ー社のプロヒマー#52等の樹脂を塗布し、マスクを介
して絶縁層パターンを形成する。このときさらに上部の
層へ接続する部分は露出させておく。
【0006】次いで加熱硬化させて樹脂絶縁層5を形成
する。(図3(c))さらに、導体パターン(第二層)
となるめっき層を形成し、樹脂絶縁層との密着力を向上
させるためにこの樹脂絶縁層5の表面をクロム酸と硫酸
の水溶液あるいは化マンガン酸と水酸化ナトリウムの水
溶液により粗化(この粗化を黒染などの粗化と区別する
ため絶縁層粗化と称する)。(図3(d))さらに、こ
れに公知の方法により無電解および電解めっきにより導
体パターン(第二層)を形成する。上述の樹脂上の露出
した部分によりフォトビアホール8が形成され、第一層
と第二層が接続される。(図3(e))さらに、上述の
導体パターン(第二層)の樹脂への密着力と導体パター
ン(第一層)の接着力との両方を高めるために特開平3
−3297号公報に示される方法もある。
【0007】この方法によれば、あらかじめ導体パター
ン(第1層)1上にドライフィルム等のマスクを配置し
ておき、フォトビアホール8となる部分には黒染めなど
粗化処理を施さない方法が示されている。特開平3−3
297号公報によればあらかじめ導体パターンを黒染め
等の粗化処理する前にドライフィルム等のレジストでフ
ォトビアホール予定位置にマスクを形成する。
【0008】その後に粗化処置を実施するのでドライフ
ィルムでマスクされ、その下部は粗化されない状態とな
る。この後、ドライフィルムを除去し、樹脂を塗布し硬
化する。このときフォトビアホール予定位置を露出させ
る。さらに絶縁層となる樹脂の絶縁層粗化を上述のクロ
ム酸と硫酸の水溶液などの公知の処理で行う。さらに銅
めっきを無電解及び電解の方法にて施し、第二層となる
導体パターンを形成する。
【0009】
【発明が解決しようとする課題】この従来の一般的なビ
ルドアップ工法によるPWBの工法には次のような問題
点があった。
【0010】一般に黒染め等の粗化処理は、酸性溶液
により黒色酸化銅が溶解するピンクリングまたはハロー
という不具合を生じる。このピンリングがフォトビアホ
ールの周囲に生じた場合樹脂絶縁層と導体パターンの接
着面に存在する酸化銅がおかされることによりフォトビ
アホール周辺の樹脂絶縁層の剥離等をひきおこす。
【0011】あらかじめ還元処理等の方法で黒染め面
を酸化銅→亜酸化銅(一部は銅)へ変化させておく方法
はあるが、これによりフォトビア以外の回路パターンと
樹脂絶縁層との接着強度も低下する。
【0012】さらに酸化銅が露出した状態でめっきを
施すと、めっき速度及びめっきの接着性ともに低下する
ので、フォトビアホール内で下層の導電パターンと上層
の導電パターンとの剥離が生じやすい。
【0013】特開平3−3297号公報の方法を用い
れば、上述の,の問題点は改良できるが、の問題
点についてはドライフィルムのマスクとフォトビアホー
ルの形を完全に一致させることは(位置合わせを含む
て)非常に難しく、ほとんど効果が無い。
【0014】まためっきの密着性向上などのちめに施
される樹脂絶縁層の粗化には一般的に強力な酸化剤が用
いられる。従って、導体パターンを形成する金属が極め
て酸化されやすい場合、一度還元処理を施した導体パタ
ーンが絶縁層粗化により再度酸化され還元処理が所望す
る効果を発生しないという問題もあった。
【0015】
【課題を解決するための手段】本発明によれば下記のよ
うな内容を有するプリント配線板の製造方法を得る。
【0016】(イ)耐熱性樹脂により絶縁された2層以
上の導体層間を電気的に接続するバイアホールを有する
プリント配線板の製造方法において、第一層の回路を形
成する工程と、第一層の回路表面を粗化する工程と、第
一層の回路上に部分的に開孔部を有するように耐熱性樹
脂絶縁層を形成する工程と、絶縁層を粗化する工程と、
この絶縁層を粗化した後に開孔部にある第一層の回路を
還元処理する工程と、還元処理した後にめっきを行う工
程とを有することを特徴とするプリント配線板の製造方
法。
【0017】(ロ)耐熱性樹脂により絶縁された2層以
上の導体層間を電気的に接続するバイアホールを有する
プリント配線板の製造方法において、第一層の回路を形
成する工程と、第一層の回路表面を粗化する工程と、第
一層の回路上に部分的に開孔部を有するように耐熱性樹
脂絶縁層を形成する工程と、絶縁層を粗化した後に開孔
部にある第一層の回路を還元処理する工程と、この還元
処理後に絶縁層を粗化する工程と、前記粗化後にめっき
を行う工程とを有することを特徴とするプリント配線板
の製造方法。
【0018】(ハ)第一層回路の粗化方法として過硫酸
カリウムと水酸化ナトリウムにより表面を酸化する方法
を使用する(イ),(ロ),(ハ)に記載のプリント配
線板の製造方法。
【0019】(ニ)第一層回路の粗化方法として次亜塩
表酸ナトリウムと水酸化ナトリウムにより表面を酸化す
る方法を使用する(イ),(ロ)に記載のプリント配線
板の製造方法。
【0020】
【作用】本発明では、次の3つの状況を実現できる。
【0021】(1)フォトビアホールとして上部の層
接続しない回路等については、接着力向上のため黒染等
の粗化処理を行ってある。
【0022】(2)フォトビアホールとなる部分につい
ては樹脂との接点部分を含めて酸化銅から亜酸化銅ある
いは、単に銅への還元がなされめっき時のピンクリング
とそれによる剥離を防止する。
【0023】(3)(1),(2)を実施するために特
別なマスク等を実施しない。
【0024】(4)また必要に応じて実施される他の酸
化処理影響を受けにくい
【0025】
【実施例】次に本発明の2実施例について図面を参照し
て説明する。
【0026】図1(a)〜(h)は本発明の第1の実施
例を示す部分断面図である。
【0027】本発明を実施する前にすでに複数の層が公
知あるいは本発明により形成されていて何ら問題は無
い。本実施例では2層からなるPWBについて説明す
る。
【0028】片面に12μの銅箔を施した厚さ1.6m
mのガラスエポキシ基材にドライフィルム(たとえばD
upont社のリストンなど)を用いてマスクパターン
を形成し、塩化第2銅のエッチング液によりエッチング
して銅体パターン(第一層)1を有する基板2を形成す
る。(図1(a)) 次にこの基板2を下記の方法により全面に黒染めを行
う。(ただし、黒染の方法は他の公知の方法で行っても
良いことはもちろんである。)
【0029】
【表1】
【0030】この黒染め工程により導体パターン(第一
層)1に細い酸化銅の針状結晶が形成されることによ
り、密着力が向上する。効果は処理の条件にもよるが一
般に全く黒染めをしない場合は、0.5kg/cm2
下の密着力が普通であるが、黒染めにより1.0kg/
cm2 以上に変化するのが一般的である。(図1
(b))次いで基板2上にエポキシ樹脂を主成分とした
感光性樹脂(たとえばチバガイギー社のプロビア#5
2)を基材状で50μの厚さになるように塗布し、仮乾
燥させる。図1(c)この後マスクを用いて3000m
J程度の露光を行って所望のパターンを感光性樹脂上に
焼きつける。(図1(d))焼きつけた基板2を現像液
(ミクロヘキケノン、メチルセルソルブ、ガマーブチ
ルラクタンの混合物)たとえば同じくチバガイギー社の
DY−90により接液時間1分〜5分で現像し、導体パ
ターン第一層と第二層接線用ビアホール用の穴(径20
0μ程度)を形成する。このとき、ビアホールの予定位
置には黒染め面3が露出する。(図1(e))次に、1
Nクロム酸,N硫酸の(1:1)水溶液により樹脂絶
縁層を絶縁層粗化する。この処理により樹脂絶縁層5上
は粗化され、小さい凹凸、ポーラスを持った樹脂絶縁層
粗化面6が出現する。
【0031】このとき露出している黒染め面も酸化され
るがもともと酸化銅の黒染め面であるため特に問題とな
らない。
【0032】次に基板2をジメチルマジンボランの10
%(重量%)水溶液に入れ露出している黒染め面を還元
処理する。このとき、すでに他の回路等は樹脂の下にな
っているため、当然還元されない。露出している部分、
すなわちフォトビアホールになるポイントのみ還元され
る。予定のポイントのみ還元処理され、還元された黒染
め面4が出来る。(図1(g))この基板2にEDTA
を錯化剤としてホルマリンで還元する化学銅めっきおよ
び硫酸銅を主成分とする電解銅めっきを施して、導体パ
ターン(第二層)7及びフォトビアホール8を形成す
る。前の工程でめっきと接触する部分には還元処理を施
しているので、塩酸等によるアタックを受けてもピンク
リング・剥離等は発生しない。(図1(h))樹脂の絶
縁層を粗化する液が銅、ならびに亜酸化銅にあまり影響
を与えない場合は、樹脂の粗化に先だって還元処理を実
施することができる。
【0033】図2(a)〜(h)は、本発明の第2の実
施例を示す部分断面図である。もちろん本発明を実施・
適用する前にすでに複数の層が公知あるいは本発明によ
り形成されていても何ら問題は無い。本実施例では2層
からなるPWBについて説明する。
【0034】片面に12μの銅箔を施した厚さ1.6m
mのガラスエポキシ基材にドライフィルム(たとえばD
upont社のリストンなど)を用いてマスクパターン
を形成し、塩化第2銅のエッチング液によりエッチング
して銅体パターン(第一層)1を有する基板2を形成す
る。(図2(a))次にこの基板2を前述した表1の方
法により全面に黒染めを行う。(ただし、黒染の方法は
他の公知の方法で行っても良いことはもちろんであ
る。)この黒染め工程により導体パターン(第一層)1
に細い酸化銅の針状結晶が形成されることにより、密着
力が向上する。効果は処理の条件にもよるが一般に全く
黒染めをしない場合は、0.5kg/cm2 以下の密着
力が普通であるが、黒染めにより1.0kg/cm2
上に変化するのが一般的である。(図2(b))次いで
基板2上にエポキシ樹脂を主成分とした感光性樹脂(た
とえばチバガイギー社のプロビア#52)を基材状で5
0μの厚さになるように塗布し、仮乾燥させる。図2
(c)この後マスクを用いて3000mJ程度の露光を
行って所望のパターンを感光性樹脂上に焼きつける。
(図2(d))焼きつけた基板2を現像液(ミクロヘキ
ケノン、メチルセルソルブ、ガマーブチルラクタンの
混合物)たとえば同じくチバガイギー社のDY−90に
より接液時間1分〜5分で現像し、導体パターン第一層
と第二層接線用ビアホール用の穴(径200μ程度)を
形成する。このとき、ビアホールの予定位置には黒染め
面3が露出する。(図2(e))次に基板2をジメチル
アミンボランの10%水溶液に入れ、露出している黒染
め面を還元処理する。このとき、すでに他の回路等は樹
脂の下になっているため、当然還元されない。露出して
いる部分、すなわちフォトビアホールになる部分のみ還
元され、還元された黒染め面4が出来る。(図2
(f))次に2N過マンガン酸カリウム、2N水酸化ナ
トリウム(1:1)混合水溶液により樹脂絶縁層5を粗
化する。この処理により樹脂絶縁層5は粗化され、小さ
い凹凸ポーラスを持った樹脂絶縁層粗化面6が出現す
る。(図2(g))この基板2にEDTAを錯化剤とし
てホルマリンで還元する化学銅めっきおよび硫酸銅を主
成分とする電解銅めっきを施して導体パターン(第二
層)7及びフォトビアホール8を形成する。前の工程で
めっきと接触する部分には還元処理を施しているので塩
酸等によるアタックを受けてもピンクリング・剥離等は
発生しない。(図2(h))
【発明の効果】以上説明したように本発明は、フォトビ
アホールとして使用しない回路上に樹脂絶縁層を施した
後に還元処理を行うため、下記のような効果を有する。
【0035】(1)樹脂と導体パターンの密着強度を下
げることなく、フォトビアホール周囲に発生するピンク
リングの発生を防止できる。
【0036】(2)同時にフォトビアホールそのものの
信頼性をそこなうことが無い。
【0037】(3)(1),(2)を実現するために特
別のマスク等を必要としない。
【0038】(4)工程がシンプルでよぶんな工数も発
生しない。
【図面の簡単な説明】
【図1】本発明の一実施例の部分断面図。
【図2】本発明の他の実施例の部分断面図。
【図3】従来工法によるビルドアップPWBの部分断面
図。
【符号の説明】
1 導体パターン(第1層) 2 基板 3 黒染の面 4 還元された黒染の面 5 樹脂絶縁層 6 樹脂絶縁層粗化面 7 導体パターン(第2層) 8 フォトビアホール 9 マスク

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 耐熱性樹脂により絶縁された2層以上の
    導体層間を電気的に接続するバイアホールを有するプリ
    ント配線板の製造方法において第一層の回路を形成す
    る工程と、前記第一層の回路表面を粗化する工程と、前
    記第一層の回路上に部分的に開孔部を有するように耐熱
    性樹脂絶縁層を形成する工程と、前記絶縁層を粗化する
    工程と、前記絶縁層を粗化した後に前記開孔部にある第
    一層の回路を還元処理する工程と、前記還元処理した後
    にめっきを行う工程とを有することを特徴とするプリン
    ト配線板の製造方法。
  2. 【請求項2】 耐熱性樹脂により絶縁された2層以上の
    導体層間を電気的に接続するバイアホールをするプリ
    ント配線板の製造方法において、第一層の回路を形成す
    る工程と前記第一層の回路表面を粗化する工程と、前
    記第一層の回路上に部分的に開孔部を有するように耐熱
    性樹脂絶縁層を形成する工程と、前記絶縁層を形成した
    後に前記開孔部にある第一層の回路を還元処理する工程
    と、前記還元処理後に前記絶縁層を粗化する工程と、前
    記粗化後にめっきを行う工程とを有することを特徴とす
    るプリント配線板の製造方法。
  3. 【請求項3】 第一層回路の粗化方法として過硫酸カリ
    ウムと水酸化ナトリウムにより表面を酸化する方法を使
    用する請求項1および2に記載のプリント配線板の製造
    方法。
  4. 【請求項4】 第一層回路の粗化方法として次亜塩表酸
    ナトリウムと水酸化ナトリウムにより表面を酸化する方
    法を使用する請求項1および2に記載のプリント配線板
    の製造方法。
JP5337159A 1993-12-28 1993-12-28 プリント配線板の製造方法 Expired - Fee Related JP2694802B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5337159A JP2694802B2 (ja) 1993-12-28 1993-12-28 プリント配線板の製造方法
US08/364,452 US5578341A (en) 1993-12-28 1994-12-27 Method of manufacturing printed circuit board by a build-up technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5337159A JP2694802B2 (ja) 1993-12-28 1993-12-28 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH07202432A JPH07202432A (ja) 1995-08-04
JP2694802B2 true JP2694802B2 (ja) 1997-12-24

Family

ID=18306004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5337159A Expired - Fee Related JP2694802B2 (ja) 1993-12-28 1993-12-28 プリント配線板の製造方法

Country Status (2)

Country Link
US (1) US5578341A (ja)
JP (1) JP2694802B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6376049B1 (en) 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
EP1811825A1 (en) * 1998-02-26 2007-07-25 Ibiden Co., Ltd. Multilayer printed wiring board with filled viaholes
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
JP3941433B2 (ja) 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512818A (en) * 1983-05-23 1985-04-23 Shipley Company Inc. Solution for formation of black oxide
JPS648479A (en) * 1987-07-01 1989-01-12 Toshiba Corp Machine translation system
MY104191A (en) * 1988-09-06 1994-02-28 Mitsubishi Gas Chemical Co Process for producing multilayer printed wiring board
JPH03298A (ja) * 1989-05-29 1991-01-07 Taminosuke Machida 消費税クーポン帳による消費税徴収方法
JP3069356B2 (ja) * 1989-05-31 2000-07-24 イビデン株式会社 多層プリント配線板およびその製造方法
US5382333A (en) * 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
EP0469470B1 (en) * 1990-07-30 1996-10-09 Mitsubishi Gas Chemical Company, Inc. Process for producing multilayered printed board
US5106454A (en) * 1990-11-01 1992-04-21 Shipley Company Inc. Process for multilayer printed circuit board manufacture

Also Published As

Publication number Publication date
US5578341A (en) 1996-11-26
JPH07202432A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
EP1699278B1 (en) Multilayer printed wiring board and method for producing the same
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP2000353874A (ja) 多層プリント配線板およびその製造方法
KR20000057687A (ko) 프린트 배선판 및 그 제조방법
JP3101197B2 (ja) 多層プリント配線板およびその製造方法
JP2694802B2 (ja) プリント配線板の製造方法
JP2007165634A (ja) 配線基板の製造方法
JP3069476B2 (ja) 多層プリント配線板およびその製造方法
JP3204545B2 (ja) 多層プリント配線板およびその製造方法
JP3049215B2 (ja) 配線板の製造方法
US4968398A (en) Process for the electrolytic removal of polyimide resins
JP3500977B2 (ja) 両面回路板の製造方法
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
JP2919181B2 (ja) プリント基板の製造方法
JPH11330695A (ja) 信頼性に優れた多層回路基板とその製造方法
JPH10190224A (ja) 多層プリント配線板およびその製造方法
JP2842631B2 (ja) プリント配線板の製造方法
JPS60214594A (ja) 印刷配線板の製造方法
JP2694802C (ja)
JP3071733B2 (ja) 多層印刷配線板の製造方法
JP2003142803A (ja) 金属転写板の製造方法ならびにそれを用いた多層プリント配線板の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPH1117336A (ja) 多層プリント配線板およびその製造方法
JP3773567B2 (ja) プリント配線板の製造方法
JP3130707B2 (ja) プリント基板およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970812

LAPS Cancellation because of no payment of annual fees