TW202422846A - 半導體晶片之封裝結構 - Google Patents

半導體晶片之封裝結構 Download PDF

Info

Publication number
TW202422846A
TW202422846A TW111145638A TW111145638A TW202422846A TW 202422846 A TW202422846 A TW 202422846A TW 111145638 A TW111145638 A TW 111145638A TW 111145638 A TW111145638 A TW 111145638A TW 202422846 A TW202422846 A TW 202422846A
Authority
TW
Taiwan
Prior art keywords
transistor
contact
substrate
conductive portion
semiconductor chip
Prior art date
Application number
TW111145638A
Other languages
English (en)
Inventor
葉志庭
吳家榮
王興燁
鄭穆光
顏宗賢
Original Assignee
鴻鎵科技股份有限公司
Filing date
Publication date
Application filed by 鴻鎵科技股份有限公司 filed Critical 鴻鎵科技股份有限公司
Publication of TW202422846A publication Critical patent/TW202422846A/zh

Links

Abstract

本發明提供一種半導體晶片之封裝結構,其係一基板之一內側設置一導電層,一第一電晶體之一第一汲極、一第一閘極以及一第一源極電性連接該導電層,一第二電晶體之一第二源極、一第二閘極以及一第二汲極電電性連接該導電層,並設置一金屬基板緊密貼合於該第一電晶體以及該第二電晶體之一上方,一封框膠件環形設置於該金屬基板之一下方,該封框膠件、該金屬基板、該基板形成設置一膠體之一容置空間,該膠體包覆該第一電晶體以及該第二電晶體,利用該金屬基板提升散熱效率以及利用該膠體避免該第一電晶體以及該第二電晶體之電極互相影響。

Description

半導體晶片之封裝結構
本發明是關於一種半導體晶片之封裝結構,尤其係指一種設置金屬基板及含顆粒膠體之半導體晶片之封裝結構。
場效電晶體(Field-effect transistor, FET)是一種通過電場效應控制電流的電子元件。它依靠電場去控制導電通道形狀,因此能控制半導體材料中某種類型載子的通道的導電性。場效應電晶體有時被稱為「單極性電晶體」,以它的單載子型作用對比雙極性電晶體。
在空乏模式的場效電晶體下,漏和源可能被摻雜成不同類型至通道。或者在提高模式下的場效電晶體,它們可能被摻雜成相似類型。場效應電晶體根據絕緣通道和柵的不同方法而區分。
場效電晶體的類型包含高電子移動率電晶體(High electron mobility transistor,HEMT)也稱調變摻雜場效應管(Modulation-doped FET,MODFET)是場效應電晶體的一種,它使用兩種具有不同能隙的材料形成異質結,為載子提供通道,而不像金屬氧化物半導體場效電晶體那樣,直接使用摻雜的半導體而不是結來形成導電通道。砷化鎵、砷鎵鋁三元化合物半導體是構成這種元件的可選材料,當然根據具體的應用場合,可以有其他多種組合。例如,含銦的元件普遍表現出更好的高頻性能,而近年來發展的氮化鎵高電子移動率電晶體則憑藉其良好的高頻特性吸引了大量關注。高電子移動率電晶體可以在極高頻下工作,因此在流動電話、衛星電視和雷達中應用廣泛。
金屬氧化物半導體場效電晶體(金氧半場效電晶體,Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET),是一種可以廣泛使用在類比電路與數位電路的場效電晶體。金屬氧化物半導體場效電晶體依照其通道極性的不同,可分為電子占多數的N通道型與電洞占多數的P通道型,通常被稱為N型金氧半場效電晶體(NMOSFET)與P型金氧半場效電晶體(PMOSFET)。
相較於傳統的矽質金氧半場效電晶體(Si metal oxide semiconductor field effect transistor,Si MOSFET),氮化鎵高電子遷移率電晶體(GaN high electron mobility transistor,GaN HEMT)擁有較寬的能隙、較大的崩潰電壓以及較高的載子遷移率,可在較快的切換速度下實現較低的導通電阻。然而,氮化鎵高電子遷移率電晶體先天是屬於空乏型操作的元件,為了配合其他增強型操作的電子元件進行應用,一種串疊式(cascade)電晶體架構即被提出。
接續上述,串疊式電晶體係由一氮化鎵高電子遷移率電晶體與一場效電晶體藉由打線接合(wire bonding)技術串接而形成。藉由將場效電晶體設置於串疊式電晶體的閘極端,可使串疊式電晶體成為增強型操作的電子元件並同時擁有氮化鎵高電子遷移率電晶體所具有的優點。
但習知技術中,藉由打線接合技術將氮化鎵高電子遷移率電晶體與一場效電晶體進行串接會產生問題。其一,連接導線會造成額外的寄生電感(parasitic inductance),進而限制元件的頻率響應,導致元件特性變差。其二,為了避免氮化鎵高電子遷移率電晶體的電極與其他電極之間發生重疊,必須增加氮化鎵高電子遷移率電晶體本身的鈍化層(passivation layer)的厚度,將導致製造成本提高。
有鑑於上述習知技術之問題,本發明提供一種半導體晶片之封裝結構,其於二電晶體對應基板之另一側設置金屬基板,以提升電晶體之散熱效率,並填充膠體包覆二電晶體,避免二電晶體於之電極互相影響,並設置封框膠件防止膠體任意流動。
本發明之一目的在於提供一種半導體晶片之封裝結構,其係基板上方設置二電晶體,並對應於二電晶體之上方設置金屬基板,以提升電晶體之散熱效率,並填充膠體包覆二電晶體,避免二電晶體於之電極互相影響,並設置封框膠件防止膠體任意流動。
為達到上述所指稱之各目的與功效,本發明提供一種半導體晶片之封裝結構,其包含:一基板、一第一電晶體、一第二電晶體、一金屬基板以及一封框膠件,該基板之一上方設置一上表面,該基板之一下方設置一下表面,該導電層設置於該基板之一內側,該導電層包含,該第一導電部設置於該基板之該內側,該第一導電部之一端延伸至該上表面並形成一第一接點,該第一導電部之另一端延伸至該下表面並形成一汲極輸出接點,該第二導電部設置於該基板之該內側,該第二導電部之一端延伸至該上表面並形成一第二接點,該第二導電部之另一端延伸至該上表面形成一第三接點,該第二導電部之又一端延伸至該下表面形成一源極輸出接點,該第三導電部設置於該基板之該內側,該第三導電部之一端延伸至該上表面並形成一第四接點,該第三導電部之另一端延伸至該下表面並形成一閘極輸出接點,一第四導電部設置於該基板之該上表面,該第一電晶體之一下方設置一第一汲極、一第一閘極以及一第一源極,該第一汲極電性連接該第一接點,該第一閘極電性連接該第二接點,該第一源極電性連接該第四導電部,該第二電晶體間隔設置於該第一電晶體之一側,該第二電晶體之一下方設置一第二汲極、一第二閘極以及一第二源極,該第二源極電性連接該第三接點,該第二閘極電性連接該第四接點,該第二汲極電性連接該第四導電部,該金屬基板緊密貼合於該第一電晶體之一上方以及該第二電晶體之一上方,該封框膠件環形設置於該金屬基板之一下方,該封框膠件環形設置於該基板之該上表面,該封框膠件、該金屬基板與該基板形成一容置空間,該容置空間之一內側設置一膠體,該膠體包覆該第一電晶體以及該第二電晶體;以此結構提升電晶體之散熱效率,並避免二電晶體於之電極互相影響及防止膠體任意流動。
本發明之一實施例中,其中該基板之材料係氮化鋁(AlN)或氧化鋁(Al 2O 3)。
本發明之一實施例中,其中該第一汲極與該第一接點之間、該第一閘極與該第二接點之間、該第一源極與該第四導電部之間、該第二源極與該第三接點之間、該第二閘極與該第四接點之間以及該第二汲極與該第四導電部之間個別以一固晶膠電性連接。
本發明之一實施例中,其中該固晶膠之材料係錫、金以及銀之其中之一或該些材料之任意組合。
本發明之一實施例中,其中該金屬基板之材料係鋁、銅或氮化鋁。
本發明之一實施例中,其中該封框膠件之材料係矽膠以及環氧樹脂之其中之一或該些材料之任意組合。
本發明之一實施例中,其中該膠體包含一氧化鋁(Al 2O 3)顆粒。
本發明之一實施例中,其中該第一電晶體係一氮化鎵高電子遷移率電晶體(HEMT)。
本發明之一實施例中,其中該第二電晶體係一金屬氧化物半導體場效電晶體(MOSFET)。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以實施例及配合說明,說明如後:
有鑑於上述習知技術之問題,本發明係一種半導體晶片之封裝結構,其係一基板之一內側設置一導電層,該基板之一上方設置一第一電晶體以及一第二電晶體,該第一電晶體之一第一汲極、一第一閘極以及一第一源極電性連接該導電層,該第二電晶體之一第二源極、一第二閘極以及一第二汲極電電性連接該導電層,一金屬基板設置於該第一電晶體以及該第二電晶體之一上方,一封框膠件設置於該金屬基板之一下方,藉由該封框膠件與該金屬基板形成一容置空間,以填充一膠體,該膠體包覆該第一電晶體以及該第二電晶體,利用該金屬基板提升散熱效率之同時,以該膠體隔絕該第一電晶體以及該第二電晶體,並免其互相影響。
請參閱第1圖,其為本發明之一實施例之結構示意圖,如圖所示,於本實施例中,其係一種半導體晶片之封裝結構1,其包含一基板10、一導電層20、一第一電晶體30、一第二電晶體40、一金屬基板50以及一封框膠件60。
再次參閱第1圖,如圖所示,於本實施例中,該基板10之一上方設置一上表面12,該基板10之一下方設置一下表面14,該導電層20設置於該基板10之一內側,其中該導電層20包含:一第一導電部22、一第二導電部24、一第三導電部26以及一第四導電部28;該第一導電部22設置於該基板10之該內側,該第一導電部22之一端延伸至該上表面12並形成一第一接點222,該第一導電部22之另一端延伸至該下表面14並形成一汲極輸出接點224,該第二導電部24設置於該基板10之該內側,該第二導電部24之一端延伸至該上表面12並形成一第二接點242,該第二導電部24之另一端延伸至該上表面12形成一第三接點244,該第二導電部24之又一端(延伸出第三個端點)延伸至該下表面14形成一源極輸出接點246,該第三導電部26設置於該基板10之該內側,該第三導電部26之一端延伸至該上表面12並形成一第四接點262,該第三導電部26之另一端延伸至該下表面14並形成一閘極輸出接點264,該第四導電部28設置於該基板10之該上表面12,於一實施例中,該第四導電部28嵌設於該基板10並一部份凸出於該上表面12。
接續上述,該第一電晶體30之一下方設置一第一汲極32、一第一閘極34以及一第一源極36,該第一汲極32電性連接該第一接點222,該第一閘極34電性連接該第二接點242,該第一源極36電性連接該第四導電部28。
接續上述,該第二電晶體40間隔設置於該第一電晶體30之一側,該第二電晶體40之一下方設置一第二汲極42、一第二閘極44以及一第二源極46,該第二源極44電性連接該第三接點244,該第二閘極44電性連接該第四接點262,該第二汲極42電性連接該第四導電部28。
接續上述,該金屬基板50設置於該第一電晶體30之一上方以及該第二電晶體40之一上方,該金屬基板50緊密貼合於該第一電晶體30之該上方以及該第二電晶體40之該上方,以傳導該第一電晶體30以及該第二電晶體40之熱能,使其快速降溫,該封框膠件60環形設置於該金屬基板50之一下方,且該封框膠件60環形設置於該基板10之該上表面12,使該金屬基板50與該基板10夾設該封框膠件60,且該封框膠件60、該金屬基板50與該基板10形成一容置空間62,該容置空間62之一內側設置一膠體64,該膠體64包覆該第一電晶體30以及該第二電晶體40;於一實施例中,該膠體64填充該容置空間62,使該容置空間62之內側無氣體。
接續上述,於本實施例中,該封框膠件60與該第一電晶體30之一側具有間隔,使該膠體64填充於該封框膠件60與該第一電晶體30之間,使該第一電晶體30保持隔絕;同理該封框膠件60與該第二電晶體40之一側也具有間隔,使該第二電晶體40保持隔絕。
接續上述,於本實施例中,該基板之材料係氮化鋁(AlN)或氧化鋁(Al 2O 3),但本實施例不在此限制。
接續上述,於本實施例中,該金屬基板50之材料係鋁(Al)、銅(Cu)或氮化鋁(AlN)。
接續上述,於本實施例中,該封框膠件60之材料係矽膠以及環氧樹脂之其中之一或該些材料之任意組合。
接續上述,於本實施例中,該膠體64係包含一氧化鋁(Al 2O 3)顆粒之膠體,提升該膠體64之絕緣性,該膠體64之材料可為一矽膠或一環氧樹脂或該些材料之任意組合,並與氧化鋁(Al 2O 3)顆粒混合形成,但本實施例不在此限制。
接續上述,氮化鋁用金屬處理,能取代礬土及氧化鈹用於大量電子儀器。氮化鋁可通過氧化鋁和碳的還原作用或直接氮化金屬鋁來製備。氮化鋁是一種以共價鍵相連的物質,它有六角晶體結構,與硫化鋅、纖維鋅礦同形。此結構的空間組為P63mc。要以熱壓及銲接式才可製造出工業級的物料,氮化鋁於惰性的高溫環境中非常穩定,因此可適用於該基板10以及該金屬基板50之材料。
接續上述,氧化鋁是一種白色固體,在礦業、製陶業和材料科學上在氧化物中鋁與氧有強力的鍵結,使得氧化鋁在氧化物當中有最高硬度,其化學穩定性高且對大部份酸性、鹼性、鹽類及熔融溶液有優秀的耐腐蝕性,因此可適用於該基板10之材料。
接續上述,於本實施例中,該第一電晶體30係一氮化鎵高電子遷移率電晶體(HEMT),氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層、一氮化鋁鎵寬禁帶層、一第二氮化鎵窄禁帶層、一緩衝層、一基層及一背鍍金屬層,其中該背鍍金屬層可以反射光線,以免電晶體的運作效能受到影響。
接續上述,於本實施例中,其中該第二電晶體係一金屬氧化物半導體場效電晶體(MOSFET),進一步該第二電晶體係一低電壓金屬氧化物半導體場效電晶體(LVMOS)。
請參閱第2圖,其為本發明之一實施例之其他結構示意圖,如圖所示,於本實施例係基於上述實施例,於本實施例中,該第一汲極32與該第一接點222之間設置一固晶膠70,使其電性連接並固定於該導電層20,同理該第一閘極34與該第二接點24之間、該第一源極36與該第四導電部28之間、該第二源極46與該第三接點244之間、該第二閘極44與該第四接點262之間以及該第二汲極42與該第四導電部28之間個別以一固晶膠70電性連接,使該第一電晶體30以及該第二電晶體40固設於凸出該上表面12之該導電層20,本實施例之其他元件連接關係接與上述實施例相同,故不再贅述。
接續上述,於本實施例中,該固晶膠70之材料係錫(Sn)、金(Au)以及銀(Ag)之其中之一或該些材料之任意組合。
綜上所述,本發明提供一種半導體晶片之封裝結構,其於二電晶體對應基板之另一側設置金屬基板,以提升電晶體之散熱效率,並填充膠體包覆二電晶體,避免二電晶體於之電極互相影響,並設置封框膠件防止膠體任意流動,解決習知技術連接導線會造成額外的寄生電感(parasitic inductance),進而限制元件的頻率響應,導致元件特性變差之問題,並以填充膠體及封框膠件,解決習知技術為了避免氮化鎵高電子遷移率電晶體的電極與其他電極之間發生重疊,必須增加氮化鎵高電子遷移率電晶體本身的鈍化層(passivation layer)的厚度,將導致製造成本提高之問題。
故本發明實為一具有新穎性、進步性及可供產業上利用者,應符合我國專利法專利申請要件無疑,爰依法提出發明專利申請,祈  鈞局早日賜准專利,至感為禱。
惟以上所述者,僅為本發明一實施例而已,並非用來限定本發明實施之範圍,故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
1:半導體晶片之封裝結構 10:基板 12:上表面 14:下表面 20:導電層 22:第一導電部 222:第一接點 224:汲極輸出接點 24:第二導電部 242:第二接點 244:第三接點 246:源極輸出接點 26:第三導電部 262:第四接點 264:閘極輸出接點 28:第四導電部 30:第一電晶體 32:第一汲極 34:第一閘極 36:第一源極 40:第二電晶體 42:第二汲極 44:第二閘極 46:第二源極 50:金屬基板 60:封框膠件 62:容置空間 64:膠體 70:固晶膠
第1圖:其為本發明之一實施例之結構示意圖;以及 第2圖:其為本發明之一實施例之其他結構示意圖。
1:半導體晶片之封裝結構
10:基板
12:上表面
14:下表面
20:導電層
22:第一導電部
222:第一接點
224:汲極輸出接點
24:第二導電部
242:第二接點
244:第三接點
246:源極輸出接點
26:第三導電部
262:第四接點
264:閘極輸出接點
28:第四導電部
30:第一電晶體
32:第一汲極
34:第一閘極
36:第一源極
40:第二電晶體
42:第二汲極
44:第二閘極
46:第二源極
50:金屬基板
60:封框膠件
62:容置空間
64:膠體
70:固晶膠

Claims (10)

  1. 一種半導體晶片之封裝結構,其包含: 一基板,其一上方設置一上表面,該基板之一下方設置一下表面; 一導電層,其包含: 一第一導電部,其設置於該基板之該內側,該第一導電部之一端延伸至該上表面並形成一第一接點,該第一導電部之另一端延伸至該下表面並形成一汲極輸出接點; 一第二導電部,其設置於該基板之該內側,該第二導電部之一端延伸至該上表面並形成一第二接點,該第二導電部之另一端延伸至該上表面形成一第三接點,該第二導電部之又一端延伸至該下表面形成一源極輸出接點; 一第三導電部,其設置於該基板之該內側,該第三導電部之一端延伸至該上表面並形成一第四接點,該第三導電部之另一端延伸至該下表面並形成一閘極輸出接點;以及 一第四導電部,其設置於該基板之該上表面; 一第一電晶體,其一下方設置一第一汲極、一第一閘極以及一第一源極,該第一汲極電性連接該第一接點,該第一閘極電性連接該第二接點,該第一源極電性連接該第四導電部; 一第二電晶體,其間隔設置於該第一電晶體之一側,該第二電晶體之一下方設置一第二汲極、一第二閘極以及一第二源極,該第二源極電性連接該第三接點,該第二閘極電性連接該第四接點,該第二汲極電性連接該第四導電部; 一金屬基板,其緊密貼合於該第一電晶體之一上方以及該第二電晶體之一上方;以及 一封框膠件,其環形設置於該金屬基板之一下方,該封框膠件環形設置於該基板之該上表面,該封框膠件、該金屬基板與該基板形成一容置空間,該容置空間之一內側設置一膠體,該膠體包覆該第一電晶體以及該第二電晶體; 其中,該第一汲極與該第一接點之間、該第一閘極與該第二接點之間、該第一源極與該第四導電部之間、該第二源極與該第三接點之間、該第二閘極與該第四接點之間以及該第二汲極與該第四導電部之間個別以一固晶膠電性連接。
  2. 如請求項1所述之半導體晶片之封裝結構,其中該基板之材料係氮化鋁(AlN)或氧化鋁(Al 2O 3)。
  3. 如請求項1所述之半導體晶片之封裝結構,其中該固晶膠之材料係錫、金以及銀之其中之一或該些材料之任意組合。
  4. 如請求項1所述之半導體晶片之封裝結構,其中該金屬基板之材料係鋁、銅或氮化鋁。
  5. 如請求項1所述之半導體晶片之封裝結構,其中該封框膠件之材料係矽膠以及環氧樹脂之其中之一或該些材料之任意組合。
  6. 如請求項1所述之半導體晶片之封裝結構,其中該膠體之材料係矽膠以及環氧樹脂之其中之一或該些材料之任意組合。
  7. 如請求項1所述之半導體晶片之封裝結構,其中該膠體包含一氧化鋁(Al 2O 3)顆粒。
  8. 如請求項1所述之半導體晶片之封裝結構,其中該第一電晶體係一氮化鎵高電子遷移率電晶體(HEMT)。
  9. 如請求項1所述之半導體晶片之封裝結構,其中該第二電晶體係一金屬氧化物半導體場效電晶體(MOSFET)。
  10. 如請求項9所述之半導體晶片之封裝結構,其中該第二電晶體係一低電壓金屬氧化物半導體場效電晶體(LVMOS)。
TW111145638A 2022-11-29 半導體晶片之封裝結構 TW202422846A (zh)

Publications (1)

Publication Number Publication Date
TW202422846A true TW202422846A (zh) 2024-06-01

Family

ID=

Similar Documents

Publication Publication Date Title
CN102696106B (zh) 用于高效功率电路的电子器件和部件
JP5632416B2 (ja) Iii−v族トランジスタとiv族縦型トランジスタを含む積層複合デバイス
US9773895B2 (en) Half-bridge HEMT circuit and an electronic package including the circuit
JP5526179B2 (ja) Iii−v族トランジスタとiv族横型トランジスタを含む積層複合デバイス
US10083884B2 (en) Compact high-voltage semiconductor package
US10163764B2 (en) Semiconductor component and method of manufacture
CN102308387A (zh) Ⅲ族氮化物器件和电路
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
US9099441B2 (en) Power transistor arrangement and method for manufacturing the same
JP2013211548A (ja) Iii−v族及びiv族複合スイッチ
US20130175542A1 (en) Group III-V and Group IV Composite Diode
US20120256190A1 (en) Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
JP2014131027A (ja) Iii族−nおよびiv族デバイスのカスコード回路集積
JP2013197590A (ja) Iii−v族及びiv族複合ダイオード
TW202422846A (zh) 半導體晶片之封裝結構
TWI751008B (zh) 雙電晶體的封裝結構
TWI751009B (zh) 雙電晶體的封裝結構
TWI777389B (zh) 雙電晶體的封裝結構
CN214477434U (zh) 双电晶体的封装结构
CN214477435U (zh) 双电晶体的封装结构
US11984387B2 (en) Plurality of stacked transistors attached by solder balls
CN214477437U (zh) 双电晶体的封装结构
CN113394209B (zh) 氮化镓器件封装结构
TWI822466B (zh) 氮化鎵功率元件
US11538795B2 (en) Cascode semiconductor device and method of manufacture