BR112017023119B1 - Transistor de película fina, circuito de acionamento de gate em matriz, aparelho de exibição e método de fabricação - Google Patents

Transistor de película fina, circuito de acionamento de gate em matriz, aparelho de exibição e método de fabricação Download PDF

Info

Publication number
BR112017023119B1
BR112017023119B1 BR112017023119-0A BR112017023119A BR112017023119B1 BR 112017023119 B1 BR112017023119 B1 BR 112017023119B1 BR 112017023119 A BR112017023119 A BR 112017023119A BR 112017023119 B1 BR112017023119 B1 BR 112017023119B1
Authority
BR
Brazil
Prior art keywords
electrode
layer
semiconductor
base substrate
semiconductor region
Prior art date
Application number
BR112017023119-0A
Other languages
English (en)
Other versions
BR112017023119A2 (pt
Inventor
Jaemoon Chung
Chao Fan
Dongzhen Jin
Rongge Cui
Original Assignee
Chongqing Boe Optoelectronics Technology Co., Ltd.
Boe Technology Group Co., Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Boe Optoelectronics Technology Co., Ltd., Boe Technology Group Co., Ltd filed Critical Chongqing Boe Optoelectronics Technology Co., Ltd.
Publication of BR112017023119A2 publication Critical patent/BR112017023119A2/pt
Publication of BR112017023119B1 publication Critical patent/BR112017023119B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

TRANSISTOR DE PELÍCULA FINA, CIRCUITO DE ACIONAMENTO DE PORTÃO EM SISTEMA, APARELHO DE EXIBIÇÃO E MÉTODO DE FABRICAÇÃO. O presente pedido divulga um transistor de película fina incluindo um substrato de base; uma camada ativa (AL) no substrato de base tendo uma primeira região semicondutora (AL-1), uma segunda região semicondutora (AL-2) e uma pluralidade de pontes semicondutoras (AL-B), cada uma das quais unindo a primeira região semicondutora (AL-1) e a segunda região semicondutora (AL-2); a pluralidade de pontes semicondutoras (AL-B) separada; a camada ativa (AL) sendo feita de um material incluindo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b = 0; uma camada de parada de cauterização (ESL) em um lado da camada ativa (AL) distal ao substrato de base; a primeira região semicondutora (AL-1) tendo uma primeira porção sem sobreposição (NOL-1), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; a segunda região semicondutora (AL-2) tendo uma segunda porção sem sobreposição (NOL-2), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; um primeiro eletrodo em um (...).

Description

CAMPO DA TÉCNICA
[001] A presente invenção refere-se a um transistor de película fina, um circuito de acionamento de gate em matriz (GOA) e um aparelho de exibição tendo o mesmo e um método de fabricação do mesmo.
ANTECEDENTES
[002] Transistores de película fina de óxido de metal ou oxinitreto de metal têm muitas vantagens, tais como uma densidade de catalisador mais alta e mobilidade mais alta. Dessa forma, os transistores de película fina de óxido de metal ou oxinitreto de metal podem ser fabricados menores e o painel de exibição feito de tais transistores de película fina pode conseguir uma resolução mais alta e um melhor efeito de exibição. Além do mais, os transistores de película fina de óxido de metal ou oxinitreto de metal têm as vantagens de menores custos de fabricação, transmitância mais alta e espaço de banda mais alto. Os transistores de película fina de óxido de metal ou oxinitreto de metal têm uma ampla faixa de aplicações no campo da exibição.
SUMÁRIO
[003] Em um aspecto, a presente invenção apresenta um transis tor de película fina compreendendo um substrato de base; uma camada ativa no substrato de base compreendendo uma primeira região semicondutora, uma segunda região semicondutora e uma pluralidade de pontes semicondutoras, cada uma das quais conectando a primeira região semicondutora e a segunda região semicondutora; a pluralidade de pontes semicondutoras separadas; a camada ativa sendo feita de um material compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0; uma camada de parada de cauterização em um lado da camada ativa distal ao substrato de base; a primeira região semicondutora compreendendo uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semicondutora compreendendo uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; um primeiro eletrodo em um lado da primeira porção sem sobreposição distal ao substrato de base e um segundo eletrodo em um lado da segunda porção sem sobreposição distal ao substrato de base.
[004] Opcionalmente, a primeira região semicondutora sendo um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras; a segunda região semicondutora sendo um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicon- dutoras.
[005] Opcionalmente, o primeiro eletrodo fica em contato com a primeira porção sem sobreposição, e o segundo eletrodo fica em contato com a segunda porção sem sobreposição.
[006] Opcionalmente, a camada de parada de cauterização com preende uma pluralidade de blocos de parada de cauterização separados, cada bloco de parada de cauterização sobrepondo pelo menos parcialmente com uma ponte semicondutora correspondente.
[007] Opcionalmente, a pluralidade de pontes semicondutoras é espaçada por uma distância na faixa de aproximadamente 3 μm a aproximadamente 15 μm.
[008] Opcionalmente, cada uma da pluralidade de pontes semi- condutoras tem uma largura na faixa de aproximadamente 3 μm a aproximadamente 20 μm.
[009] Opcionalmente, cada uma da pluralidade de pontes semi- condutoras tem uma forma retangular.
[0010] Opcionalmente, cada ponte semicondutora compreende uma porção média tendo bordas laterais em formato côncavo e uma largura mais estreita do que as larguras das outras porções de cada ponte semicondutora.
[0011] Opcionalmente, a camada ativa ainda compreende uma terceira região semicondutora, uma quarta região semicondutora e uma pluralidade de pontes semicondutoras adicionais, cada uma das quais conectando a terceira região semicondutora e a quarta região semicondutora; a pluralidade de pontes semicondutoras adicionais separadas; a terceira região semicondutora compreendendo uma terceira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a quarta região semicondutora compreendendo uma quarta porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; o primeiro eletrodo fica em um lado da terceira porção sem sobreposição distal ao substrato de base e o segundo eletrodo fica em um lado da quarta porção sem sobreposição distal ao substrato de base.
[0012] Opcionalmente, a terceira região semicondutora é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras adicionais; a quarta região semicondutora é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicon- dutoras adicionais.
[0013] Opcionalmente, o primeiro eletrodo fica em contato com a terceira porção sem sobreposição, e o segundo eletrodo fica em contato com a quarta porção sem sobreposição.
[0014] Opcionalmente, a camada de parada de cauterização com preende uma pluralidade de blocos de parada de cauterização adicio- nais separados, cada bloco de parada de cauterização adicional sobrepondo pelo menos parcialmente com uma ponte semicondutora adicional correspondente.
[0015] Opcionalmente, o primeiro eletrodo compreende um corpo principal do primeiro eletrodo, uma pluralidade de dentes do primeiro eletrodo integrais com o corpo principal do primeiro eletrodo e estendidos do corpo principal do primeiro eletrodo para extremidades livres da pluralidade de dentes do primeiro eletrodo; o segundo eletrodo compreende um corpo principal do segundo eletrodo, uma pluralidade de dentes do segundo eletrodo integrais com o corpo principal do segundo eletrodo e estendidos do corpo principal do segundo eletrodo para as extremidades livres da pluralidade de dentes do segundo eletrodo; cada um da pluralidade de dentes do primeiro eletrodo e cada um da pluralidade de dentes do segundo eletrodo são alternadamente dispostos e separados, de modo que o primeiro eletrodo e o segundo eletrodo são intercalados; a primeira porção sem sobreposição e a terceira porção sem sobreposição ficam em um lado da pluralidade de dentes do primeiro eletrodo proximais ao substrato de base, a segunda porção sem sobreposição e a quarta porção sem sobreposição ficam em um lado da pluralidade de dentes do segundo eletrodo proximais ao substrato de base.
[0016] Opcionalmente, o primeiro eletrodo compreende um corpo principal do primeiro eletrodo, dois dentes do primeiro eletrodo integrais com o corpo principal do primeiro eletrodo e estendidos do corpo principal do primeiro eletrodo para as extremidades livres dos dois dentes do primeiro eletrodo; o segundo eletrodo compreende um corpo principal do segundo eletrodo, dois dentes do segundo eletrodo integrais com o corpo principal do segundo eletrodo e estendidos do corpo principal do segundo eletrodo para as extremidades livres dos dois dentes do segundo eletrodo; os dois dentes do primeiro eletrodo são comprimidos pelos dois dentes do segundo eletrodo, de modo que um dos dois dentes do segundo eletrodo fica em um lado dos dois dentes do primeiro eletrodo e um outro dos dois dentes do segundo eletrodo fica em um lado oposto dos dois dentes do primeiro eletrodo, e os dois dentes do primeiro eletrodo ficam no meio; a primeira porção sem sobreposição e a terceira porção sem sobreposição ficam em um lado dos dois dentes do primeiro eletrodo proximais ao substrato de base, a segunda porção sem sobreposição e a quarta porção sem sobreposição ficam em um lado dos dois dentes do segundo eletrodo proximais ao substrato de base.
[0017] Opcionalmente, o primeiro eletrodo compreende um bloco do primeiro eletrodo integral; o segundo eletrodo compreende um corpo principal do segundo eletrodo, dois dentes do segundo eletrodo integrais com o corpo principal do segundo eletrodo e estendidos do corpo principal do segundo eletrodo para extremidades livres dos dois dentes do segundo eletrodo; o bloco do primeiro eletrodo integral é comprimido pelos dois dentes do segundo eletrodo, de modo que um dos dois dentes do segundo eletrodo fica em um lado do bloco do primeiro eletrodo integral e um outro dos dois dentes do segundo eletrodo fica em um lado oposto do bloco do primeiro eletrodo integral, e o bloco do primeiro eletrodo integral fica no meio; a primeira porção sem sobreposição e a terceira porção sem sobreposição ficam em um lado do bloco do primeiro eletrodo integral proximal ao substrato de base, a segunda porção sem sobreposição e a quarta porção sem sobreposição ficam em um lado dos dois dentes do segundo eletrodo proximais ao substrato de base.
[0018] Opcionalmente, a primeira porção sem sobreposição e a terceira porção sem sobreposição constituem uma porção sem sobreposição integral.
[0019] Opcionalmente, a primeira região semicondutora ainda compreendendo uma primeira porção de sobreposição, uma projeção da qual sobrepõe essa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semicondutora ainda compreendendo uma segunda porção de sobreposição, uma projeção da qual sobrepõe essa da camada de parada de cauterização em vista plana do substrato de base.
[0020] Opcionalmente, a camada de parada de cauterização é substancialmente resistente a um líquido de gravação para cauterizar o primeiro eletrodo e o segundo eletrodo.
[0021] Em outro aspecto, a presente invenção apresenta um mé todo de fabricação de um transistor de película fina compreendendo formar uma camada ativa em um substrato de base compreendendo uma primeira região semicondutora, uma segunda região semicondu- tora e uma pluralidade de pontes semicondutoras, cada uma das quais conectando a primeira região semicondutora e a segunda região semi- condutora; a pluralidade de pontes semicondutoras separadas; a camada ativa sendo feita de um material compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0; formar uma camada de parada de cauterização em um lado da camada ativa distal ao substrato de base; a primeira região semicondutora compreendendo uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semicondutora compreendendo uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; formar um primeiro eletrodo em um lado da primeira porção sem sobreposição distal ao substrato de base e formar um segundo eletrodo em um lado da segunda porção sem sobreposição distal ao substrato de base.
[0022] Opcionalmente, a etapa de formar a camada ativa e a etapa de formar a camada de parada de cauterização são executadas em uma única etapa de modelagem.
[0023] Opcionalmente, a etapa única de modelagem compreende formar uma camada de material semicondutor compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, no substrato de base; formar uma camada do material de parada de cauterização em um lado da camada do material semicon-dutor distal ao substrato de base; revestir uma camada fotorresistente em um lado da camada do material de parada de cauterização distal à camada do material semicondutor; expor a camada fotorresistente com uma chapa de máscara de meio tom ou uma chapa de máscara de tom cinza; desenvolver a camada fotorresistente exposta para obter um modelo fotorresistente compreendendo uma primeira seção correspondendo à camada ativa e uma segunda seção que fica fora da primeira seção; a primeira seção compreendendo uma primeira zona correspondendo à primeira porção sem sobreposição e a segunda porção sem sobreposição, e uma segunda zona correspondendo às partes restantes da primeira seção; a profundidade da segunda zona é mais larga do que essa da primeira zona e o material fotorresistente é removido na segunda seção; remover a camada do material de parada de cauterização na segunda seção; remover a camada do material semicondutor na segunda seção, dessa maneira formando um modelo da camada ativa correspondendo à camada ativa; remover a camada fotorresistente na primeira zona enquanto mantendo a camada fotorre- sistente na segunda zona; remover a camada do material de parada de cauterização na primeira zona, dessa maneira formando um modelo da camada de parada de cauterização correspondendo à camada de parada de cauterização e remover a camada fotorresistente na segunda zona.
[0024] Opcionalmente, a etapa de formar a camada ativa, a etapa de formar o primeiro eletrodo e a etapa de formar o segundo eletrodo são executadas em uma única etapa de modelagem.
[0025] Opcionalmente, o método compreendendo formar uma ca mada de material semicondutor compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, no substrato de base; formar uma camada do material de parada de cauterização em um lado da camada do material semicondutor distal ao substrato de base; revestir uma primeira camada fotorresistente em um lado da camada do material de parada de cauterização distal à camada do material semicondutor; expor a primeira camada fotorresis- tente com uma primeira chapa de máscara tendo um modelo correspondendo à camada de parada de cauterização; desenvolver a primeira camada fotorresistente exposta para obter um primeiro modelo fo- torresistente compreendendo uma primeira seção correspondendo à camada de parada de cauterização e uma segunda seção que fica fora da primeira seção; remover a camada do material de parada de cauterização na segunda seção, dessa forma formando um modelo da camada de parada de cauterização correspondendo à camada de parada de cauterização; formar uma camada do material de eletrodo em um lado da camada de parada de cauterização e a camada do material semicondutor distal ao substrato de base; revestir uma segunda camada fotorresistente em um lado da camada do material de eletrodo distal ao substrato de base; expor a segunda camada fotorresistente com uma segunda chapa de máscara tendo um modelo correspon-dendo ao primeiro eletrodo e o segundo eletrodo; desenvolver a segunda camada fotorresistente exposta para obter um segundo modelo fotorresistente compreendendo uma terceira seção correspondendo ao primeiro eletrodo e o segundo eletrodo, e uma quarta seção que fica fora da primeira seção; remover a camada do material de eletrodo na quarta seção, dessa maneira formando um modelo do primeiro eletro- do correspondendo ao primeiro eletrodo e um modelo do segundo eletrodo correspondendo ao segundo eletrodo e remover a camada do material semicondutor na quarta seção, dessa maneira formando um modelo da camada ativa correspondendo à camada ativa.
[0026] Em outro aspecto, a presente invenção apresenta um cir cuito de acionamento de gate em matriz (GOA) compreendendo um transistor de película fina descrito aqui ou fabricado por um método descrito aqui.
[0027] Em outro aspecto, a presente invenção apresenta um apa relho de exibição compreendendo um transistor de película fina descrito aqui ou fabricado por um método descrito aqui.
BREVE DESCRIÇÃO DAS FIGURAS
[0028] Os desenhos seguintes são meramente exemplos por fina lidades ilustrativas de acordo com várias modalidades divulgadas e não são planejados para limitar o escopo da presente invenção.
[0029] A figura 1A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0030] A figura 1B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0031] A figura 1C é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0032] A figura 1D é uma vista da seção transversal ao longo da linha A-A’ do transistor de película fina na figura 1A.
[0033] A figura 1E é uma vista da seção transversal ao longo da linha B-B’ do transistor de película fina na figura 1A.
[0034] A figura 2A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0035] A figura 2B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0036] A figura 3A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0037] A figura 3B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0038] A figura 4A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0039] A figura 4B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0040] A figura 4C é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0041] A figura 5A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0042] A figura 5B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0043] A figura 5C é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0044] A figura 6A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0045] A figura 6B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0046] A figura 7A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades.
[0047] A figura 7B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades.
[0048] A figura 8 é um diagrama ilustrando a estrutura de um cir cuito de acionamento de gate em matriz (GOA) em algumas modalidades.
DESCRIÇÃO DETALHADA
[0049] A divulgação agora descreverá mais especificamente com referência às modalidades seguintes. Deve ser observado que as descrições seguintes de algumas modalidades são apresentadas aqui com finalidade de ilustração e descrição somente. Ela não é planejada para ser exaustiva ou para ser limitada à forma precisa divulgada.
[0050] Uma desvantagem principal dos transistores de película fina de óxido de metal ou oxinitreto de metal convencionais é sua instabilidade térmica. Por exemplo, vários óxidos de metal usados nos transistores de película fina convencionais não são muito estáveis em temperaturas mais altas e podem se tornar policristalinos sob tempera-tura mais alta por um período de tempo prolongado. Na presente divulgação, é verificado que os catalisadores na camada ativa concentram pesadamente ao longo das bordas da camada ativa, isto é, a densidade do catalisador ao longo das bordas da camada ativa é mui-to maior do que essa no centro da camada ativa. Dessa maneira, é verificado que não é efetivo aumentar a estabilidade térmica do transistor de película fina simplesmente aumentando a largura da camada ativa semicondutora. Uma maneira alternativa para superar o problema da instabilidade térmica e aumentar a densidade do catalisador é usar um transistor de película fina de múltiplos canais tendo uma pluralidade de transistores de película fina montados em paralelo. Entretanto, esse tipo de transistor de película fina de múltiplos canais ocupa um grande espaço, levando a uma relação de abertura reduzida.
[0051] Em um aspecto, a presente divulgação apresenta um tran sistor de película fina e um método de fabricação do mesmo que elimina substancialmente um ou mais dos problemas devido às limitações e desvantagens da técnica relacionada. Em algumas modalidades, o transistor de película fina inclui um substrato de base; uma camada ativa no substrato de base tendo uma primeira região semicondutora, uma segunda região semicondutora e uma pluralidade de pontes se- micondutoras, cada uma das quais conectando a primeira região se- micondutora e a segunda região semicondutora. Pelo fato de que os catalisadores concentram pesadamente ao longo das bordas das pontes semicondutoras, a densidade total do catalisador do transistor de película fina pode ser multiplicada usando uma pluralidade de pontes semicondutoras. Pelo fato de que a pluralidade de pontes semicondu- toras é separada, o espaço entre as pontes semicondutoras facilita efetivamente a dissipação do calor, impedindo o superaquecimento do transistor de película fina e resultando em uma estabilidade térmica muito mais alta.
[0052] Opcionalmente, o transistor de película fina inclui 2 a 20 pontes semicondutoras, por exemplo, 2 a 3, 2 a 6, 4 a 10, 10 a 15 ou 15 a 20 pontes semicondutoras.
[0053] Em algumas modalidades, o transistor de película fina ain da inclui uma camada de parada de cauterização em um lado da camada ativa distal ao substrato de base. Em algumas modalidades, a primeira região semicondutora inclui uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Em algumas modalidades, a segunda região semicondutora inclui uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Em algumas modalidades, o transistor de película fina ainda inclui um primeiro eletrodo (por exemplo, um eletrodo de origem ou um eletrodo de dreno) em um lado da primeira porção sem sobreposição distal ao substrato de base. Em algumas modalidades, o transistor de película fina ainda inclui um segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) em um lado da segunda porção sem sobreposição distal ao substrato de base.
[0054] Opcionalmente, o primeiro eletrodo (por exemplo, um ele trodo de origem ou um eletrodo de dreno) fica em contato com e em um lado da primeira porção sem sobreposição distal ao substrato de base. Opcionalmente, o segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) fica em contato com e em um lado da segunda porção sem sobreposição distal ao substrato de base. Opcionalmente, o primeiro eletrodo (por exemplo, um eletrodo de origem ou um eletrodo de dreno) fica em um lado da primeira porção sem sobreposição distal ao substrato de base e o transistor de película fina ainda inclui uma camada de contato ôhmica entre o primeiro eletrodo e a primeira porção sem sobreposição. Opcionalmente, o segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) fica em um lado da segunda porção sem sobreposição distal ao substrato de base e o transistor de película fina ainda inclui uma camada de contato ôhmica entre o segundo eletrodo e a segunda porção sem sobreposição.
[0055] Em algumas modalidades, a camada ativa é feita de um material compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, por exemplo, a camada ativa é feita de um material de óxido de metal ou um material de oxini- treto de metal. Exemplos de materiais apropriados da camada ativa de óxido de metal incluem, mas não são limitados a óxido de zinco gálio, óxido de zinco, óxido de gálio, óxido de índio, HfInZnO (HIZO), InGaZ- nO amorfo (IGZO amorfo), InZnO, InZnO amorfo, ZnO:F, In2O3:Sn, In2O3:Mo, Cd2SnO4, ZnO:Al, TiO2:Nb e Cd-Sn-O. Exemplos de materiais apropriados da camada ativa de oxinitreto de metal incluem, mas não são limitados a oxinitreto de zinco, oxinitreto de índio, oxinitreto de gálio, oxinitreto de estanho, oxinitreto de cádmio, oxinitreto de alumínio, oxinitreto de germânio, oxinitreto de titânio, oxinitreto de silício ou suas combinações. Opcionalmente, a camada ativa é feita de um material compreendendo M1OaNb dopado com um ou mais elementos de metal. Opcionalmente, a camada ativa é feita de um material compreendendo M1OaNb dopado com um ou mais elementos sem metal. Opcionalmente, a camada ativa é feita de material compreendendo M1Oa- Nb dopado com um ou mais elementos de metal e um ou mais elementos sem metal.
[0056] Como usado aqui, o termo “camada de parada de cauteri zação” se refere a uma camada que impede a cauterização de uma camada ativa subjacente. Opcionalmente, a camada de parada de cauterização é substancialmente resistente a um líquido de gravação para cauterizar o primeiro eletrodo e o segundo eletrodo (por exemplo, o eletrodo de origem e o eletrodo de dreno). Opcionalmente, a camada de parada de cauterização é substancialmente resistente a um líquido de gravação úmido para cauterizar o primeiro eletrodo e o segundo eletrodo. Opcionalmente, a camada de parada de cauterização é feita de um composto contendo silício. Exemplos de compostos contendo silício para fabricar a camada de parada de cauterização incluem, mas não são limitados a óxido de silício, nitreto de silício, oxinitreto de silício, carbureto de silício, oxicarbureto de silício, silício e germânio de silício.
[0057] Em algumas modalidades, a primeira região semicondutora e a segunda região semicondutora são separadas e dispostas substancialmente ao longo de uma primeira direção em um primeiro plano. Opcionalmente, a pluralidade de pontes semicondutoras é separada, cada uma das quais é disposta substancialmente ao longo de uma segunda direção em um segundo plano. Opcionalmente, o primeiro plano e o segundo plano são substancialmente paralelos. Opcionalmente, o primeiro plano e o segundo plano são um mesmo plano. Opcionalmente, a pluralidade de pontes semicondutoras é substancialmente paralela. Opcionalmente, a primeira direção é substancialmente perpendicular à segunda direção.
[0058] A primeira região semicondutora pode ser uma região con tínua integral ou uma região descontínua compreendendo uma pluralidade de primeiros blocos semicondutores separados. Similarmente, a segunda região semicondutora pode ser uma região contínua integral ou uma região descontínua compreendendo uma pluralidade de segundos blocos semicondutores separados. Em algumas modalidades, a primeira região semicondutora é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras e a segunda região semicondutora é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras. Em algumas modalidades, a primeira região semicondutora inclui uma pluralidade de primeiros blocos semicondutores separados; e a segunda região semicondu- tora inclui uma pluralidade de segundos blocos semicondutores separados. Opcionalmente, cada ponte semicondutora conecta o primeiro bloco semicondutor correspondente e o segundo bloco semicondutor correspondente.
[0059] Em algumas modalidades, a primeira região semicondutora é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras e a segunda região semicondutora inclui uma pluralidade de segundos blocos semicondutores separados. Opcionalmente, cada ponte semicondutora conecta cada segundo bloco semicondutor com o primeiro bloco semi- condutor integral.
[0060] Em algumas modalidades, a segunda região semicondutora é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras e a primeira região semicondutora inclui uma pluralidade de primeiros blocos semicondutores separados. Opcionalmente, cada ponte semicondutora conecta cada primeiro bloco semicondutor com o segundo bloco semi-condutor integral.
[0061] Em algumas modalidades, a camada ativa é uma camada ativa integral, isto é, a primeira região semicondutora é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras e a segunda região semicondu- tora é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras.
[0062] Em algumas modalidades, a primeira região semicondutora consiste de uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Em algumas modalidades, a segunda região semicondutora consiste de uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Opcionalmente, a primeira região semicondutora consiste de uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e a segunda região semicondutora consiste de uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base.
[0063] Em algumas modalidades, a primeira região semicondutora inclui uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; e uma primeira porção de sobreposição, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base. Em algumas modalidades, a segunda região semicondutora inclui uma segunda porção sem so-breposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e uma segunda porção de sobreposição, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base. Opcionalmente, a primeira região semicondutora inclui uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e uma primeira porção de sobreposição, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base; e a segunda região semicondutora inclui uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e uma segunda porção de sobreposição, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base.
[0064] Em algumas modalidades, o presente transistor de película fina tem uma estrutura que ainda facilita a dissipação do calor quando o transistor de película fina inclui um grande número de pontes semi- condutoras. Especificamente, em algumas modalidades, a camada ativa do transistor de película fina ainda pode incluir uma terceira região semicondutora, uma quarta região semicondutora e uma pluralidade de pontes semicondutoras adicionais, cada uma das quais conectando a terceira região semicondutora e a quarta região semiconduto- ra. A pluralidade de pontes semicondutoras adicionais é separada. A terceira região semicondutora inclui uma terceira porção sem sobreposição e a quarta região semicondutora inclui uma quarta porção sem sobreposição. As projeções da terceira porção sem sobreposição e da quarta porção sem sobreposição ficam fora dessa da camada de parada de cauterização em vista plana do substrato de base. O primeiro eletrodo (por exemplo, um eletrodo de origem ou um eletrodo de dreno) fica em um lado da terceira porção sem sobreposição distal ao substrato de base. O segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) fica em um lado da quarta porção sem sobreposição distal ao substrato de base.
[0065] Opcionalmente, o transistor de película fina inclui 2 a 20 pontes semicondutoras adicionais, por exemplo, 2 a 3, 2 a 6, 4 a 10, 10 a 15 ou 15 a 20 pontes semicondutoras adicionais.
[0066] Opcionalmente, o primeiro eletrodo (por exemplo, um ele trodo de origem ou um eletrodo de dreno) fica em contato com e em um lado da terceira porção sem sobreposição distal ao substrato de base. Opcionalmente, o segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) fica em contato com e em um lado da quarta porção sem sobreposição distal ao substrato de base. Opcionalmente, o primeiro eletrodo (por exemplo, um eletrodo de origem ou um eletrodo de dreno) fica em um lado da terceira porção sem sobreposição distal ao substrato de base e o transistor de película fina ainda inclui uma camada de contato ôhmica entre o primeiro eletrodo e a terceira porção sem sobreposição. Opcionalmente, o segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) fica em um lado da quarta porção sem sobreposição distal ao substrato de base e o transistor de película fina ainda inclui uma camada de contato ôhmica entre o segundo eletrodo e a quarta porção sem sobreposição.
[0067] Em algumas modalidades, a terceira região semicondutora e a quarta região semicondutora são separadas e dispostas substancialmente ao longo de uma terceira direção em um terceiro plano. Op- cionalmente, a pluralidade de pontes semicondutoras é espaçada, cada uma das quais é disposta substancialmente ao longo de uma quarta direção em um quarto plano. Opcionalmente, o terceiro plano e o quarto plano são substancialmente paralelos. Opcionalmente, o terceiro plano e o quarto plano são um mesmo plano. Opcionalmente, a pluralidade de pontes semicondutoras adicionais é substancialmente paralela. Opcionalmente, a terceira direção é substancialmente perpendicular à quarta direção. Opcionalmente, o primeiro plano, o segundo plano, o terceiro plano e o quarto plano são um mesmo plano.
[0068] A terceira região semicondutora pode ser uma região contí nua integral ou uma região descontínua compreendendo uma pluralidade de terceiros blocos semicondutores separados. Similarmente, a quarta região semicondutora pode ser uma região contínua integral ou uma região descontínua compreendendo uma pluralidade de quartos blocos semicondutores separados. Em algumas modalidades, a terceira região semicondutora é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semi- condutoras adicionais; e a quarta região semicondutora é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras adicionais. Em algumas modalidades, a terceira região semicondutora inclui uma pluralidade de terceiros blocos semicondutores separados e a quarta região semi- condutora inclui uma pluralidade de quartos blocos semicondutores separados. Opcionalmente, cada ponte semicondutora adicional conecta o terceiro bloco semicondutor correspondente e o quarto bloco semicondutor correspondente. Em algumas modalidades, a terceira região semicondutora é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semi- condutoras adicionais e a quarta região semicondutora inclui uma pluralidade de quartos blocos semicondutores separados. Opcionalmente, cada ponte semicondutora adicional conecta cada quarto bloco semicondutor com o terceiro bloco semicondutor integral. Em algumas modalidades, a quarta região semicondutora é um bloco semicondutor integral conectando uma pluralidade de segundos términos da plurali-dade de pontes semicondutoras adicionais e a terceira região semi- condutora inclui uma pluralidade de terceiros blocos semicondutores separados. Opcionalmente, cada ponte semicondutora adicional conecta cada terceiro bloco semicondutor com o quarto bloco semicondutor integral.
[0069] Em algumas modalidades, a terceira região semicondutora consiste de uma terceira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Em algumas modalidades, a quarta região semicondutora consiste de uma quarta porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Opcionalmente, a terceira região semicondutora consiste de uma terceira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; e a quarta região semi- condutora consiste de uma quarta porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base.
[0070] Em algumas modalidades, a camada de parada de cauteri zação inclui uma pluralidade de blocos de parada de cauterização separados. Opcionalmente, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com uma ponte semicondutora correspondente, por exemplo, cada bloco de parada de cauterização substancialmente sobrepõe com a ponte semicondutora correspondente. Opcionalmente, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a ponte semicondutora adicional cor- respondente, por exemplo, cada bloco de parada de cauterização sobrepõe substancialmente com a ponte semicondutora adicional correspondente.
[0071] Em algumas modalidades, a camada de parada de cauteri zação pelo menos parcialmente sobrepõe com a primeira região semi- condutora. Por exemplo, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a primeira região semicondutora. Em algumas modalidades, a camada de parada de cauterização sobrepõe pelo menos parcialmente com a segunda região semiconduto- ra. Por exemplo, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a segunda região semicondutora. Opcionalmente, a camada de parada de cauterização sobrepõe pelo menos parcialmente com a primeira região semicondutora e a segunda região semicondutora. Por exemplo, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a primeira região semicondu- tora e a segunda região semicondutora. Em algumas modalidades, a camada de parada de cauterização não sobrepõe com a primeira região semicondutora. Em algumas modalidades, a camada de parada de cauterização não sobrepõe com a segunda região semicondutora. Opcionalmente, a camada de parada de cauterização não sobrepõe com a primeira região semicondutora ou a segunda região semicondutora.
[0072] Similarmente, em algumas modalidades, a camada de pa rada de cauterização sobrepõe pelo menos parcialmente com a terceira região semicondutora. Por exemplo, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a terceira região se- micondutora. Em algumas modalidades, a camada de parada de cau-terização sobrepõe pelo menos parcialmente com a quarta região se- micondutora. Por exemplo, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a quarta região semicondutora. Opcionalmente, a camada de parada de cauterização sobrepõe pelo menos parcialmente com a terceira região semicondutora e a quarta região semicondutora. Por exemplo, cada bloco de parada de cauterização sobrepõe pelo menos parcialmente com a terceira região semi- condutora e a quarta região semicondutora. Em algumas modalidades, a camada de parada de cauterização não sobrepõe com a terceira região semicondutora. Em algumas modalidades, a camada de parada de cauterização não sobrepõe com a quarta região semicondutora. Opcionalmente, a camada de parada de cauterização não sobrepõe com a terceira região semicondutora ou a quarta região semiconduto- ra.
[0073] Várias modalidades podem ser praticadas para fazer e usar o presente transistor de película fina. Em algumas modalidades, a pluralidade de pontes semicondutoras (ou a pluralidade de pontes semi- condutoras adicionais) é separada por uma distância na faixa de aproximadamente 3 μm a aproximadamente 15 μm, por exemplo, aproximadamente 3 μm a aproximadamente 5 μm, aproximadamente 5 μm a aproximadamente 10 μm e aproximadamente 10 μm a aproximadamente 15 μm. Em algumas modalidades, cada uma da pluralidade de pontes semicondutoras (ou a pluralidade de pontes semicondutoras adicionais) tem uma largura na faixa de aproximadamente 3 μm a aproximadamente 20 μm, por exemplo, 3 μm a aproximadamente 5 μm, 5 μm a aproximadamente 10 μm, 10 μm a aproximadamente 15 μm e 15 μm a aproximadamente 20 μm.
[0074] As pontes semicondutoras podem ser feitas em qualquer forma apropriada. Exemplos de formas de ponte semicondutora incluem, mas não são limitados a uma forma retangular, uma forma quadrada, uma forma elíptica, uma forma circular, uma forma de losango e uma forma oval. Em algumas modalidades, a ponte semicondutora inclui uma porção média tendo bordas laterais em formato côncavo e uma largura mais estreita do que as larguras das outras porções de cada ponte semicondutora. As bordas laterais em formato côncavo podem ser linhas curvas, por exemplo, um arco. As bordas laterais em formato côncavo podem ser uma pluralidade de linhas retas. Por exemplo, a ponte semicondutora pode incluir um trapezoide invertido empilhado em cima de um trapezoide.
[0075] A primeira, a segunda, a terceira ou a quarta região semi- condutora e o primeiro, o segundo, o terceiro, o quarto blocos semicondutores podem ser feitos em quaisquer formas apropriadas, exemplos das quais incluem, mas não são limitados a uma forma retangular, uma forma quadrada, uma forma elíptica, uma forma circular, uma forma de losango, uma forma oval, uma forma de paralelogramo, uma forma romboide e uma forma hexagonal.
[0076] Em algumas modalidades, o transistor de película fina é um transistor de película fina do tipo de gate inferior. Por exemplo, o transistor de película fina pode ainda incluir um eletrodo de gate em um lado da camada ativa próxima ao substrato de base e uma camada isolante do gate entre a camada ativa e o eletrodo de gate. Dessa ma-neira, em algumas modalidades, o transistor de película fina do tipo de gate inferior inclui um eletrodo de gate no substrato de base, uma camada isolante do gate em um lado do eletrodo de gate distal ao substrato de base, uma camada ativa em um lado da camada isolante do gate distal ao eletrodo de gate, uma camada de parada de cauterização em um lado da camada ativa distal à camada isolante do gate, e um primeiro eletrodo e um segundo eletrodo em um lado da camada ativa distal à camada isolante do gate (e opcionalmente em contato com a camada ativa). Especificamente, o primeiro eletrodo pode ficar em um lado da primeira porção sem sobreposição distal à camada iso- lante do gate (e opcionalmente em contato com a primeira porção sem sobreposição), e o segundo eletrodo pode ficar em um lado da segunda porção sem sobreposição distal à camada isolante do gate (e opci- onalmente em contato com a segunda porção sem sobreposição).
[0077] A figura 1A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. Com referência à figura 1A, o transistor de película fina na modalidade inclui um eletrodo de origem S, um eletrodo de dreno D, um eletrodo de gate G, uma camada ativa AL e uma camada de parada de cauterização ESL em um lado da camada ativa distal ao eletrodo de gate incluindo uma pluralidade de blocos de parada de cauterização separados. O transistor de película fina na figura 1A é um transistor de película fina do tipo de gate inferior.
[0078] A figura 1B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Na figura 1B, a camada de parada de cauterização não é mostrada, de modo que a estrutura da camada ativa é revelada. Com referência à figura 1B, a camada ativa AL na modalidade inclui uma pri-meira região semicondutora AL-1, uma segunda região semicondutora AL-2 e uma pluralidade de pontes semicondutoras AL-B, cada uma das quais conectando a primeira região semicondutora AL-1 e a segunda região semicondutora AL-2.
[0079] A figura 1C é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência à figura 1C, a primeira região semicondutora AL-1 na modalidade inclui uma primeira porção sem sobreposição NOL-1, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e uma segunda região se- micondutora AL-2 na modalidade inclui uma segunda porção sem sobreposição NOL-2, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Opcionalmente, como mostrado na figura 1C, a primeira região semicondu- tora AL-1 ainda inclui uma ou mais primeiras porções de sobreposição OL-1, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base; e a segunda região semicondutora AL-2 ainda inclui uma ou mais segundas porções de sobreposição OL-2, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base.
[0080] Com referência às figuras 1A a 1C, a camada de parada de cauterização ESL fica em um lado da camada ativa AL distal ao eletrodo de gate G. Cada bloco de parada de cauterização sobrepõe com a ponte semicondutora correspondente AL-B (de modo que as pontes semicondutoras AL-B não são mostradas na figura 1A). O transistor de película fina nas figuras 1A a 1C ainda inclui um eletrodo de origem S em contato com e em um lado da primeira porção sem sobreposição NOL-1 distal ao substrato de base e um eletrodo de dreno D em contato com e em um lado da segunda porção sem sobreposição NOL-2 distal ao substrato de base.
[0081] Como mostrado na figura 1B, a camada ativa AL na moda lidade é uma camada integral. Por exemplo, a camada ativa integral na figura 1B inclui uma primeira região semicondutora AL-1 que é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras AL-B e uma segunda região semicondutora AL-2 que é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras AL-B.
[0082] A figura 1D é uma vista da seção transversal ao longo da linha A-A’ do transistor de película fina na figura 1A. A figura 1E é uma vista da seção transversal ao longo da linha B-B’ do transistor de película fina na figura 1A. Com referência às figuras 1D e 1E, o transistor de película fina na modalidade inclui um eletrodo de gate G em um substrato de base, uma camada isolante do gate GI em um lado do eletrodo de gate G distal ao substrato de base, uma camada ativa AL em um lado da camada isolante do gate GI distal ao eletrodo de gate G, uma camada de parada de cauterização ESL em um lado da camada ativa AL distal à camada isolante do gate GI e um eletrodo de origem S e um eletrodo de dreno D em um lado da camada ativa AL distal à camada isolante do gate GI. Como mostrado nas figuras 1D e 1E, a camada ativa AL sobrepõe parcialmente com a camada de parada de cauterização ESL e parcialmente sobrepõe com e fica em contato com o eletrodo de origem S e o eletrodo de dreno D, em vista plana do substrato de base. Como discutido aqui inteiramente, a camada ativa AL inclui uma primeira região semicondutora AL-1, uma segunda região semicondutora AL-2 e uma pluralidade de pontes semicondutoras AL-B. A área onde a camada ativa AL sobrepõe com a camada de parada de cauterização ESL inclui uma área correspondendo à pluralidade das pontes semicondutoras AL-B, uma porção da primeira região semicondutora (isto é, a primeira porção de sobreposição OL-1) e uma porção da segunda região semicondutora (isto é, a segunda porção de sobreposição OL-2). A área onde a camada ativa sobrepõe com (e opcionalmente em contato com) o eletrodo de origem é a primeira porção sem sobreposição NOL-1 e a área onde a camada ativa sobrepõe com (e opcionalmente em contato com) o eletrodo de dreno é a segunda porção sem sobreposição NOL-2.
[0083] Como mostrado na figura 1E, a primeira região semicondu- tora AL-1 na modalidade é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semi- condutoras AL-B e a segunda região semicondutora AL-2 é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras AL-B.
[0084] Com referência às figuras 1A e 1B, a camada ativa AL na modalidade inclui três pontes semicondutoras AL-B e a camada de pa rada de cauterização ESL inclui três blocos de parada de cauterização, que correspondem com as três pontes semicondutoras AL-B em uma correspondência de um pra um.
[0085] A figura 2A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. A figura 2B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência às figuras 2A e 2B, a camada ativa na modalidade inclui quatro pontes semicon- dutoras AL-B e a camada de parada de cauterização ESL inclui quatro blocos de parada de cauterização, que correspondem com as quatro pontes semicondutoras AL-B em uma correspondência de um pra um.
[0086] A figura 3A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. A figura 3B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência às figuras 3A e 3B, a ponte semicondutora AL-B na modalidade inclui uma porção média tendo bordas laterais em formato côncavo e uma largura mais estreita do que as larguras das outras porções da ponte semi- condutora AL-B. Opcionalmente, cada bloco de parada de cauterização tem uma forma correspondendo a essa da ponte semicondutora AL-B. Com referência à figura 3A, o bloco de parada de cauterização na modalidade inclui uma porção média tendo bordas laterais em formato côncavo e uma largura mais estreita do que as larguras das outras porções do bloco de parada de cauterização. Opcionalmente, a ponte semicondutora AL-B inclui uma porção tendo uma forma de ampulheta. Opcionalmente, o bloco de parada de cauterização inclui uma porção tendo uma forma de ampulheta.
[0087] A figura 4A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. A figura 4B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência às figuras 4A e 4B, o eletrodo de origem S na modalidade inclui um corpo principal do eletrodo de origem S-M, uma pluralidade de (por exemplo, dois) dentes do eletrodo de origem S-T integrais com o corpo principal do eletrodo de origem e estendidos do corpo principal do eletrodo de origem para as extremidades livres da pluralidade de dentes do eletrodo de origem. O eletrodo de dreno D na modalidade inclui um corpo principal do eletrodo de dreno D-M, uma pluralidade de (por exemplo, dois) dentes do eletrodo de dreno D-T integrais com o corpo principal do eletrodo de dreno e estendidos do corpo principal do eletrodo de dreno para as extremidades livres da pluralidade de dentes do eletrodo de dreno. Cada um da pluralidade de dentes do eletrodo de origem e cada um da pluralidade de dentes do eletrodo de dreno são alternadamente dispostos e separados, de modo que o eletrodo de origem e o eletrodo de dreno ficam intercalados.
[0088] Com referência à figura 4B, a camada ativa na modalidade ainda inclui uma terceira região semicondutora AL-3, uma quarta região semicondutora AL-4 e uma pluralidade de pontes semicondutoras adicionais AL-B, cada uma das quais conectando a terceira região se- micondutora AL-3 e a quarta região semicondutora AL-4. Como mostrado na figura 4B, a pluralidade de pontes semicondutoras adicionais AL-B é separada. Opcionalmente, a pluralidade de pontes semicondu- toras adicionais AL-B é substancialmente paralela.
[0089] A figura 4C é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência à figura 4C, a primeira região semicondutora AL-1 na modalidade inclui uma primeira porção sem sobreposição NOL-1, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semi- condutora AL-2 na modalidade inclui uma segunda porção sem sobre- posição NOL-2, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a terceira região semicondutora AL-3 na modalidade inclui uma terceira porção sem sobreposição NOL-3, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e a quarta região semicondutora AL-4 na modalidade inclui uma quarta porção sem sobreposição NOL-4, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Opcionalmente, como mostrado na figura 4C, a primeira região semicondutora AL-1 ainda inclui uma ou mais primeiras porções de sobreposição OL-1, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semicondutora AL-2 ainda inclui uma ou mais segundas porções de sobreposição OL-2, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base; a terceira região semicondutora AL-3 ainda inclui uma ou mais terceiras porções de sobreposição OL-3, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base e a quarta região semicon- dutora AL-4 ainda inclui uma ou mais quartas porções de sobreposição OL-4, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base.
[0090] Com referência às figuras 4A a 4C, o eletrodo de origem S na modalidade fica em contato com e em um lado da primeira porção sem sobreposição NOL-1 e da terceira porção sem sobreposição NOL- 3 distal ao substrato de base, o eletrodo de dreno D na modalidade fica em contato com e em um lado da segunda porção sem sobreposição NOL-2 e da quarta porção sem sobreposição NOL-4 distal ao substrato de base. Especificamente, a primeira porção sem sobreposição NOL-1 e a terceira porção sem sobreposição NOL-3 ficam em contato com e em um lado da pluralidade de dentes do eletrodo de origem proximais ao substrato de base e a segunda porção sem sobreposição NOL-2 e a quarta porção sem sobreposição NOL-4 ficam em um lado da pluralidade de dentes do eletrodo de dreno proximais ao substrato de base.
[0091] A figura 5A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. A figura 5B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência às figuras 5A e 5B, o eletrodo de origem S na modalidade inclui um corpo principal do eletrodo de origem S-M, dois dentes do eletrodo de origem S-T integrais com o corpo principal do eletrodo de origem e estendidos do corpo principal do eletrodo de origem para as extremidades livres dos dois dentes do eletrodo de origem. O eletrodo de dreno D na modalidade inclui um corpo principal do eletrodo de dreno D-M, dois dentes do eletrodo de dreno D-T integrais com o corpo principal do eletrodo de dreno e estendidos do corpo principal do eletrodo de dreno para as extremidades livres dos dois dentes do eletrodo de dreno. Como mostrado nas figuras 5A e 5B, os dois dentes do eletrodo de origem são comprimidos pelos dois dentes do eletrodo de dreno, de modo que um dos dois dentes do eletrodo de dreno fica em um lado do eletrodo de origem S (por exemplo, os dois dentes do eletrodo de origem) e o outro dos dois dentes do eletrodo de dreno fica em um lado oposto do eletrodo de origem S (por exemplo, os dois dentes do eletrodo de origem) e o eletrodo de origem S (por exemplo, os dois dentes do eletrodo de origem) fica no meio.
[0092] Com referência à figura 5B, a camada ativa na modalidade ainda inclui uma terceira região semicondutora AL-3, uma quarta região semicondutora AL-4 e uma pluralidade de pontes semicondutoras adicionais AL-B, cada uma das quais conectando a terceira região se- micondutora AL-3 e a quarta região semicondutora AL-4. Como mostrado na figura 5B, a pluralidade de pontes semicondutoras adicionais AL-B é separada. Opcionalmente, a pluralidade de pontes semicondu- toras adicionais AL-B é substancialmente paralela.
[0093] A figura 5C é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência à figura 5C, a primeira região semicondutora AL-1 na modalidade inclui uma primeira porção sem sobreposição NOL-1, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semi- condutora AL-2 na modalidade inclui uma segunda porção sem sobreposição NOL-2, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base; a terceira região semicondutora AL-3 na modalidade inclui uma terceira porção sem sobreposição NOL-3, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base e a quarta região semicondutora AL-4 na modalidade inclui uma quarta porção sem sobreposição NOL-4, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Opcionalmente, como mostrado na figura 5C, a primeira região semicondutora AL-1 ainda inclui uma ou mais primeiras porções de sobreposição OL-1, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base; a segunda região semicondutora AL-2 ainda inclui uma ou mais segundas porções de sobreposição OL-2, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base; a terceira região semicondutora AL-3 ain-da inclui uma ou mais terceiras porções de sobreposição OL-3, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base e a quarta região semicon- dutora AL-4 ainda inclui uma ou mais quartas porções de sobreposição OL-4, uma projeção da qual sobrepõe com essa da camada de parada de cauterização em vista plana do substrato de base.
[0094] Com referência às figuras 5A a 5C, o eletrodo de origem S na modalidade fica em contato com e em um lado da primeira porção sem sobreposição NOL-1 e da terceira porção sem sobreposição NOL- 3 distal ao substrato de base, o eletrodo de dreno D na modalidade fica em contato com e em um lado da segunda porção sem sobreposição NOL-2 e da quarta porção sem sobreposição NOL-4 distal ao substrato de base. Especificamente, a primeira porção sem sobreposição NOL-1 e a terceira porção sem sobreposição NOL-3 ficam em contato com e em um lado da pluralidade de dentes do eletrodo de origem proximais ao substrato de base e a segunda porção sem sobreposição NOL-2 e a quarta porção sem sobreposição NOL-4 ficam em um lado da pluralidade de dentes do eletrodo de dreno proximais ao substrato de base.
[0095] A figura 6A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. A figura 6B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. O transistor de película fina nas figuras 6A e 6B é muito similar a esse das figuras 5A a 5C, exceto que o eletrodo de origem S nas figuras 6A e 6B é um bloco de eletrodo de origem integral. Como mostrado nas figuras 6A e 6B, o eletrodo de dreno D na modalidade inclui um corpo principal do eletrodo de dreno D-M, dois dentes do eletrodo de dreno D-T integrais com o corpo principal do eletrodo de dreno e estendidos do corpo principal do eletrodo de dreno para as extremidades livres dos dois dentes do eletrodo de dreno. O bloco do eletrodo de origem integral é comprimido pelos dois dentes do eletrodo de dreno, de modo que um dos dois dentes do eletrodo de dreno fica em um lado do bloco do eletrodo de origem integral e um outro dos dois dentes do eletrodo de dreno fica em um lado oposto do bloco do eletrodo de origem integral e o bloco do eletrodo de origem integral fica no meio.
[0096] Com referência à figura 6B, a camada ativa na modalidade ainda inclui uma terceira região semicondutora AL-3, uma quarta região semicondutora AL-4 e uma pluralidade de pontes semicondutoras adicionais AL-B, cada uma das quais conectando a terceira região se- micondutora AL-3 e a quarta região semicondutora AL-4. Como mostrado na figura 6B, a pluralidade de pontes semicondutoras adicionais AL-B é separada. Opcionalmente, a pluralidade de pontes semicondu- toras adicionais AL-B é substancialmente paralela. O eletrodo de origem S na modalidade fica em contato com e em um lado da primeira porção sem sobreposição e da terceira porção sem sobreposição distal ao substrato de base, o eletrodo de dreno D na modalidade fica em contato com e em um lado da segunda porção sem sobreposição e da quarta porção sem sobreposição distal ao substrato de base. Especificamente, a primeira porção sem sobreposição e a terceira porção sem sobreposição ficam em contato com e em um lado do bloco do eletrodo de origem integral proximal ao substrato de base e a segunda porção sem sobreposição e a quarta porção sem sobreposição ficam em contato com e em um lado dos dois dentes do eletrodo de dreno pro- ximais ao substrato de base.
[0097] A figura 7A é um diagrama ilustrando a estrutura de um transistor de película fina em algumas modalidades. A figura 7B é um diagrama ilustrando a estrutura de uma camada ativa de um transistor de película fina em algumas modalidades. Com referência às figuras 7A e 7B, o transistor de película fina na modalidade é muito similar a esse das figuras 6A e 6B, exceto que a primeira região semicondutora AL-1 e a terceira região semicondutora AL-3 na modalidade formam uma região semicondutora integral AL-1/3. Similarmente, a primeira porção sem sobreposição e a terceira porção sem sobreposição na modalidade constituem uma porção sem sobreposição integral.
[0098] A figura 8 é um diagrama ilustrando a estrutura de um cir cuito de acionamento de gate em matriz (GOA) em algumas modalidades. Com referência à figura 8, o circuito GOA na modalidade inclui um transistor de película fina descrito aqui. Como mostrado na figura 8, o circuito GOA na modalidade inclui nove pontes semicondutoras.
[0099] Em algumas modalidades, o presente transistor de película fina é um transistor de película fina em um aparelho de exibição de emissão de luz orgânico, por exemplo, um transistor de película fina de excitação ou um transistor de película fina de amplificação. Aparelhos de exibição de emissão de luz orgânicos são aparelhos de exibição acionados por corrente, colocando uma demanda maior na estabilidade térmica do transistor de película fina. O presente transistor de película fina tem uma estabilidade térmica muito mais alta quando comparado com o transistor de película fina convencional, os tornando adequados para aplicações em produtos de exibição de emissão de luz orgânicos.
[00100] Em outro aspecto, a presente divulgação apresenta um método de fabricação de um transistor de película fina. Em algumas modalidades, o método inclui formar uma camada ativa em um substrato de base tendo uma primeira região semicondutora, uma segunda regi-ão semicondutora e uma pluralidade de pontes semicondutoras, cada uma das quais conectando a primeira região semicondutora e a segunda região semicondutora e formar uma camada de parada de cauterização em um lado da camada ativa distal ao substrato de base.
[00101] Em algumas modalidades, a primeira região semicondutora e a segunda região semicondutora são formadas para serem separadas e dispostas substancialmente ao longo de uma primeira direção em um primeiro plano. Opcionalmente, a pluralidade de pontes semi- condutoras é formada para ser separada, cada uma das quais é disposta substancialmente ao longo de uma segunda direção em um segundo plano. Opcionalmente, o primeiro plano e o segundo plano são substancialmente paralelos. Opcionalmente, o primeiro plano e o segundo plano são um mesmo plano. Opcionalmente, a pluralidade de pontes semicondutoras é formada para ser substancialmente paralela. Opcionalmente, a primeira direção é substancialmente perpendicular à segunda direção.
[00102] Em algumas modalidades, a camada ativa é feita de um material compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, por exemplo, a camada ativa é feita de um material de óxido de metal ou um material de oxini- treto de metal. Exemplos de materiais apropriados da camada ativa de óxido de metal incluem, mas não são limitados a óxido de zinco gálio índio, óxido de zinco, óxido de gálio, óxido de índio, HfInZnO (HIZO), InGaZnO amorfo (IGZO amorfo), InZnO, InZnO amorfo, ZnO:F, In2O3:Sn, In2O3:Mo, Cd2SnO4, ZnO:Al, TiO2:Nb e Cd-Sn-O. Exemplos de materiais apropriados da camada ativa de oxinitreto de metal incluem, mas não são limitados a oxinitreto de zinco, oxinitreto de índio, oxinitreto de gálio, oxinitreto de estanho, oxinitreto de cádmio, oxini- treto de alumínio, oxinitreto de germânio, oxinitreto de titânio, oxinitreto de silício ou suas combinações. Opcionalmente, a camada ativa é feita de um material compreendendo M1OaNb dopado com um ou mais elementos de metal. Opcionalmente, a camada ativa é feita de um material compreendendo M1OaNb dopado com um ou mais elementos sem metal. Opcionalmente, a camada ativa é feita de um material compreendendo M1OaNb dopado com um ou mais elementos de metal e um ou mais elementos sem metal.
[00103] Opcionalmente, a camada de parada de cauterização é substancialmente resistente a um líquido de gravação para cauterizar o primeiro eletrodo e o segundo eletrodo (por exemplo, o eletrodo de origem e o eletrodo de dreno). Opcionalmente, a camada de parada de cauterização é substancialmente resistente a um líquido de gravação úmido para cauterizar o primeiro eletrodo e o segundo eletrodo. Opcionalmente, a camada de parada de cauterização é feita de um composto contendo silício. Exemplos de compostos contendo silício para fabricar a camada de parada de cauterização incluem, mas não são limitados a óxido de silício, nitreto de silício, oxinitreto de silício, carbureto de silício, oxicarbureto de silício, silício e germânio de silício.
[00104] Em algumas modalidades, a primeira região semicondutora é formada para incluir uma primeira porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base. Em algumas modalidades, a se-gunda região semicondutora é formada para incluir uma segunda porção sem sobreposição, uma projeção da qual fica fora dessa da camada de parada de cauterização em vista plana do substrato de base.
[00105] Em algumas modalidades, o método ainda inclui formar um primeiro eletrodo (por exemplo, um eletrodo de origem ou um eletrodo de dreno) em um lado da primeira porção sem sobreposição distal ao substrato de base e formar um segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) em um lado da segunda porção sem sobreposição distal ao substrato de base.
[00106] Opcionalmente, o primeiro eletrodo (por exemplo, um eletrodo de origem ou um eletrodo de dreno) é formado para ficar em contato com e em um lado da primeira porção sem sobreposição distal ao substrato de base. Opcionalmente, o segundo eletrodo (por exemplo, um eletrodo de dreno ou um eletrodo de origem) é formado para ficar em contato com e em um lado da segunda porção sem sobreposição distal ao substrato de base.
[00107] Em algumas modalidades, o método ainda inclui formar uma camada de contato ôhmica entre o primeiro eletrodo e a primeira porção sem sobreposição. Em algumas modalidades, o método ainda inclui formar uma camada de contato ôhmica entre o segundo eletrodo e a segunda porção sem sobreposição.
[00108] Em algumas modalidades, a etapa de formar a camada ativa e a etapa de formar a camada de parada de cauterização são executadas em uma única etapa de modelagem. Opcionalmente, a única etapa de modelagem envolve o uso de uma chapa de máscara de meio tom ou uma chapa de máscara de tom cinza. Por exemplo, em algumas modalidades, a etapa única de modelagem inclui formar uma camada do material semicondutor feito de M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, no substrato de base; formar uma camada do material de parada de cauterização em um lado da camada do material semicondutor distal ao substrato de base; revestir uma camada fotorresistente em um lado da camada do material de parada de cauterização distal à camada do material semicondutor; expor a camada fotorresistente com uma chapa de máscara de meio tom ou uma chapa de máscara de tom cinza; desenvolver a camada fotorresistente exposta para obter um modelo fotorre- sistente compreendendo uma primeira seção correspondendo à camada ativa e uma segunda seção que fica fora da primeira seção; a primeira seção compreendendo uma primeira zona correspondendo à primeira porção sem sobreposição e a segunda porção sem sobreposição, e uma segunda zona correspondendo a as partes restantes da primeira seção; a profundidade da segunda zona é maior do que essa da primeira zona e o material fotorresistente é removido na segunda seção; remover a camada do material de parada de cauterização na segunda seção; remover a camada do material semicondutor na segunda seção, dessa maneira formando um modelo de camada ativa correspondendo à camada ativa; remover a camada fotorresistente na primeira zona enquanto mantendo a camada fotorresistente na segunda zona; remover a camada do material de parada de cauterização na primeira zona, dessa maneira formando um modelo da camada de parada de cauterização correspondendo à camada de parada de cauterização e remover a camada fotorresistente na segunda zona.
[00109] Em algumas modalidades, a etapa de formar a camada ativa, a etapa de formar o primeiro eletrodo e a etapa de formar o segundo eletrodo são executadas em uma única etapa de modelagem. Por exemplo, em algumas modalidades, o método pode incluir formar uma camada de material semicondutor incluindo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, no substrato de base; formar uma camada do material de parada de cauterização em um lado da camada do material semicondutor distal ao substrato de base; revestir uma primeira camada fotorresistente em um lado da camada do material de parada de cauterização distal à camada do material semicondutor; expor a primeira camada fotorresistente com uma chapa de máscara tendo um modelo correspondendo à camada de parada de cauterização; desenvolver a primeira camada fotorresistente exposta para obter um primeiro modelo fotorresistente tendo uma primeira seção correspondendo à camada de parada de cauterização e uma segunda seção que fica fora da primeira seção; remover a camada do material de parada de cauterização na segunda seção, dessa maneira formando um modelo da camada de parada de cauterização correspondendo à camada de parada de cauterização; formar uma camada do material de eletrodo em um lado da camada de parada de cauterização e da camada do material semicondutor distal ao substrato de base; revestir uma segunda camada fotorresistente em um lado da camada do material do eletrodo distal ao substrato de base; expor a segunda camada fotorresistente com uma segunda chapa de máscara tendo um modelo correspondendo ao primeiro eletrodo e o segundo eletrodo; desenvolver a segunda camada fotorresistente exposta para obter um segundo modelo fotorresistente tendo uma terceira seção correspondendo ao primeiro eletrodo e o segundo eletrodo e uma quarta seção que fica fora da primeira seção; remover a camada do material do eletrodo na quarta seção, dessa maneira formando um modelo do primeiro eletrodo correspondendo ao primeiro eletrodo e um modelo do segundo eletrodo correspondendo ao segundo eletrodo e remover a camada do material semicondutor na quarta seção, dessa maneira formando um modelo de camada ativa correspondendo à ca-mada ativa.
[00110] Opcionalmente, a camada do material semicondutor pode ser formada, por exemplo, revestindo, lançando magnétron e por depósito de vapor, tal como depósito de vapor químico aumentado com plasma (PEVCD).
[00111] Opcionalmente, a camada do material de parada de cauterização pode ser formada, por exemplo, revestindo, lançando magné- tron e por depósito de vapor, tal como depósito de vapor químico aumentado com plasma (PEVCD).
[00112] Opcionalmente, a camada do material de parada de cauterização pode ser removida por um processo de cauterização, por exemplo, um processo de cauterização seco.
[00113] Opcionalmente, a camada do material semicondutor pode ser removida por um processo de cauterização, por exemplo, um processo de cauterização úmido.
[00114] Opcionalmente, a camada fotorresistente pode ser removida por um processo de cinzas.
[00115] Opcionalmente, camada do material do eletrodo pode ser removida por um processo de cauterização, por exemplo, um processo de cauterização úmido.
[00116] Em algumas modalidades, o transistor de película fina é um transistor de película fina de gate inferior. Em algumas modalidades, antes de formar a camada ativa, o método ainda compreende formar uma camada do eletrodo de gate no substrato de base e formar uma camada isolante do gate em um lado da camada do eletrodo de gate distal ao substrato de base.
[00117] Em outro aspecto, a presente divulgação apresenta um painel de exibição tendo um transistor de película fina descrito aqui ou fabricado por um método descrito aqui. Em outro aspecto, a presente divulgação apresenta um aparelho de exibição tendo um painel de exi-bição descrito aqui. Exemplos de aparelhos apropriados de exibição incluem, mas não são limitados a um painel de exibição de cristal líquido, um papel eletrônico, um painel de exibição de emissão de luz orgânico, um telefone móvel, um computador tablet, uma televisão, um monitor, um computador notebook, um álbum digital, um GPS, etc..
[00118] A descrição precedente das modalidades da invenção foi apresentada com finalidades de ilustração e descrição. Ela não é planejada para ser exaustiva ou para limitar a invenção à forma precisa ou às modalidades exemplares divulgadas. Dessa maneira, a descrição precedente deve ser considerada como ilustrativa ao invés de restritiva. Obviamente, muitas modificações e variações serão evidentes para profissionais peritos nessa técnica. As modalidades são escolhidas e descritas de modo a explicarem os princípios da invenção e seu melhor modo de aplicação prática, para dessa forma possibilitar que versados na técnica entendam a invenção para várias modalidades e com várias modificações como são adequadas para o uso particular ou realização considerada. É planejado que o escopo da invenção seja definido pelas concretizações anexas a ela e seus equivalentes, nos quais todos os termos são planejados no seu sentido razoável mais amplo, a menos que de outra forma indicado. Portanto, o termo “a invenção”, “a presente invenção” ou semelhantes não limita necessari- amente o escopo da concretização a uma modalidade específica e a referência a modalidades exemplares da invenção não implica uma limitação na invenção e nem tal limitação deve ser deduzida. A invenção é limitada somente pelo espírito e escopo das concretizações anexas. Além do mais, essas concretizações podem se referir ao uso de “primeiro”, “segundo”, etc. seguindo com o substantivo ou elemento. Tais termos devem ser entendidos como uma nomenclatura e não devem ser interpretados como dando a limitação quanto ao número dos elementos modificados por tal nomenclatura, a menos que um número específico tenha sido fornecido. Quaisquer vantagens e benefícios descritos podem não se aplicar a todas as modalidades da invenção. Deve ser verificado que variações podem ser feitas nas modalidades descritas por pessoas versadas na técnica sem se afastar do escopo da presente invenção como definida pelas concretizações seguintes. Além do mais, nenhum elemento e componente na presente divulgação é planejado para ser dedicado ao público a despeito de se o elemento ou componente é recitado explicitamente nas concretizações seguintes.

Claims (16)

1. Transistor de película fina, caracterizado pelo fato de que compreende: um substrato de base; uma camada ativa (AL) no substrato de base compreendendo uma primeira região semicondutora (AL-1), uma segunda região semicondutora (AL-2), e uma pluralidade de pontes semicondutoras (AL-B) cada uma das quais conectando a primeira região semicondu- tora (AL-1) e a segunda região semicondutora (AL-2); a pluralidade de pontes semicondutoras (AL-B) separadas uma das outras; a camada ativa (AL) sendo feita de um material compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0; uma camada de parada de cauterização (ESL) em um lado da camada ativa (AL) distal ao substrato de base; a primeira região semicondutora (AL-1) compreendendo uma primeira porção sem sobreposição (NOL-1), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; a segunda região semicondutora (AL-2) compreendendo uma segunda porção sem sobreposição (NOL-2), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; um primeiro eletrodo em um lado da primeira porção sem sobreposição (NOL-1) distal ao substrato de base; e um segundo eletrodo em um lado da segunda porção sem sobreposição (NOL-2) distal ao substrato de base; em que a camada ativa (AL) ainda compreende uma terceira região semicondutora (AL-3), uma quarta região semicondutora (AL- 4), e uma pluralidade de pontes semicondutoras adicionais (AL-B), cada uma das quais conectando a terceira região semicondutora (AL-3) e a quarta região semicondutora (AL-4); a pluralidade de pontes semi- condutoras adicionais (AL-B) separadas uma das outras; a terceira região semicondutora (AL-3) compreendendo uma terceira porção sem sobreposição (NOL-3), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; a quarta região semicondutora (AL-4) compreendendo uma quarta porção sem sobreposição (NOL-4), uma projeção da qual fica fora dessa da camada de parada de cauterização (ESL) em vista plana do substrato de base; o primeiro eletrodo fica em um lado da terceira porção sem sobreposição (NOL-3) distal ao substrato de base, e o segundo eletrodo fica em um lado da quarta porção sem sobreposição (NOL-4) distal ao substrato de base.
2. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira região semicondutora (AL-1) é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras (ALB); a segunda região semicondutora (AL-2) é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras (AL-B).
3. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a camada de parada de cauterização (ESL) compreende uma pluralidade de blocos de parada de cauterização separados uns dos outros, cada bloco de parada de cauterização sobrepondo pelo menos parcialmente com uma ponte semicondu- tora correspondente.
4. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a pluralidade de pontes semicon- dutoras (AL-B) tem uma forma retangular.
5. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que cada ponte semicondutora com- preende uma porção média tendo bordas laterais em formato côncavo e uma largura mais estreita do que as larguras das outras porções de cada ponte semicondutora.
6. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a terceira região semicondutora (AL-3) é um bloco semicondutor integral conectando uma pluralidade de primeiros términos da pluralidade de pontes semicondutoras adicionais (AL-B); a quarta região semicondutora (AL-4) é um bloco semicondutor integral conectando uma pluralidade de segundos términos da pluralidade de pontes semicondutoras adicionais (AL-B).
7. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a camada de parada de cauterização (ESL) compreende uma pluralidade de blocos de parada de cauterização adicionais separados uns dos outros, cada bloco de parada de cauterização adicional sobrepondo pelo menos parcialmente com uma ponte semicondutora adicional correspondente.
8. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro eletrodo compreende um corpo principal do primeiro eletrodo, uma pluralidade de dentes do primeiro eletrodo integrais com o corpo principal do primeiro eletrodo e estendidos do corpo principal do primeiro eletrodo para extremidades livres da pluralidade de dentes do primeiro eletrodo; o segundo eletrodo compreende um corpo principal do segundo eletrodo, uma pluralidade de dentes do segundo eletrodo integrais com o corpo principal do segundo eletrodo e estendidos do corpo principal do segundo eletrodo para as extremidades livres da pluralidade de dentes do segundo eletrodo; cada um da pluralidade de dentes do primeiro eletrodo e cada um da pluralidade de dentes do segundo eletrodo são alternadamente dispostos e separados uns dos outros, de modo que o primei- ro eletrodo e o segundo eletrodo são intercalados; a primeira porção sem sobreposição (NOL-1) e a terceira porção sem sobreposição (NOL-3) ficam em um lado da pluralidade de dentes do primeiro eletrodo proximais ao substrato de base, a segunda porção sem sobreposição (NOL-2) e a quarta porção sem sobreposição (NOL-4) ficam em um lado da pluralidade de dentes do segundo eletrodo proximais ao substrato de base.
9. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro eletrodo compreende um corpo principal do primeiro eletrodo, dois dentes do primeiro eletrodo integrais com o corpo principal do primeiro eletrodo e estendidos do corpo principal do primeiro eletrodo para as extremidades livres dos dois dentes do primeiro eletrodo; o segundo eletrodo compreende um corpo principal do segundo eletrodo, dois dentes do segundo eletrodo integrais com o corpo principal do segundo eletrodo e estendidos do corpo principal do segundo eletrodo para as extremidades livres dos dois dentes do segundo eletrodo; os dois dentes do primeiro eletrodo são comprimidos pelos dois dentes do segundo eletrodo, de modo que um dos dois dentes do segundo eletrodo fica em um lado dos dois dentes do primeiro eletrodo e um outro dos dois dentes do segundo eletrodo fica em um lado oposto dos dois dentes do primeiro eletrodo, e os dois dentes do primeiro eletrodo ficam no meio; a primeira porção sem sobreposição (NOL-1) e a terceira porção sem sobreposição (NOL-3) ficam em um lado dos dois dentes do primeiro eletrodo proximais ao substrato de base, a segunda porção sem sobreposição (NOL-2) e a quarta porção sem sobreposição (NOL-4) ficam em um lado dos dois dentes do segundo eletrodo pro- ximais ao substrato de base.
10. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que o primeiro eletrodo compreende um bloco do primeiro eletrodo integral; o segundo eletrodo compreende um corpo principal do segundo eletrodo, dois dentes do segundo eletrodo integrais com o corpo principal do segundo eletrodo e estendidos do corpo principal do segundo eletrodo para extremidades livres dos dois dentes do segundo eletrodo; o bloco do primeiro eletrodo integral é comprimido pelos dois dentes do segundo eletrodo, de modo que um dos dois dentes do segundo eletrodo fica em um lado do bloco do primeiro eletrodo integral e um outro dos dois dentes do segundo eletrodo fica em um lado oposto do bloco do primeiro eletrodo integral, e o bloco do primeiro eletrodo integral fica no meio; a primeira porção sem sobreposição (NOL-1) e a terceira porção sem sobreposição (NOL-3) ficam em um lado do bloco do primeiro eletrodo integral proximal ao substrato de base, a segunda porção sem sobreposição (NOL-2) e a quarta porção sem sobreposição (NOL-4) ficam em um lado dos dois dentes do segundo eletrodo pro- ximais ao substrato de base.
11. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a primeira região semiconduto- ra (AL-1) ainda compreende uma primeira porção de sobreposição, uma projeção da qual sobrepõe essa da camada de parada de cauterização (ESL) em vista plana do substrato de base; a segunda região (AL-2) semicondutora ainda compreende uma segunda porção de sobreposição, uma projeção da qual sobrepõe essa da camada de parada de cauterização (ESL) em vista plana do substrato de base.
12. Transistor de película fina, de acordo com a reivindicação 1, caracterizado pelo fato de que a camada de parada de caute- rização (ESL) é substancialmente resistente a um líquido de gravação para cauterizar o primeiro eletrodo e o segundo eletrodo.
13. Circuito de acionamento de gate em matriz (GOA), caracterizado pelo fato de que compreende um transistor de película fina como definido em qualquer uma das reivindicações 1 a 12.
14. Aparelho de exibição, caracterizado pelo fato de que compreende um transistor de película fina como definido em qualquer uma das reivindicações 1 a 12.
15. Método de fabricação do transistor de película fina como definido na reivindicação 1, caracterizado pelo fato de que compreende: formar a camada ativa (AL) no substrato de base; formar uma camada de parada de cauterização (ESL) em um lado da camada ativa (AL) distal ao substrato de base; formar o primeiro eletrodo no lado da primeira porção sem sobreposição (NOL-1) distal ao substrato de base, e formar o segundo eletrodo no lado da segunda porção sem sobreposição (NOL-2) distal ao substrato de base; em que a etapa de formar a camada ativa (AL), a etapa de formar o primeiro eletrodo e a etapa de formar o segundo eletrodo compreendem: formar uma camada de material semicondutor compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, no substrato de base; formar uma camada do material de parada de cauterização em um lado da camada do material semicondutor distal ao substrato de base; revestir uma primeira camada fotorresistente em um lado da camada do material de parada de cauterização distal à camada do material semicondutor; expor a primeira camada fotorresistente com uma primeira chapa de máscara tendo um modelo correspondendo à camada de parada de cauterização (ESL); desenvolver a primeira camada fotorresistente exposta para obter um primeiro modelo fotorresistente compreendendo uma primeira seção correspondendo à camada de parada de cauterização (ESL) e uma segunda seção que fica fora da primeira seção; remover a camada do material de parada de cauterização na segunda seção, dessa forma formando um modelo de camada de parada de cauterização correspondendo à camada de parada de cauterização (ESL); formar uma camada do material de eletrodo em um lado da camada de parada de cauterização (ESL) e a camada do material semicondutor distal ao substrato de base; revestir uma segunda camada fotorresistente em um lado da camada do material de eletrodo distal ao substrato de base; expor a segunda camada fotorresistente com uma segunda chapa de máscara tendo um modelo correspondendo ao primeiro eletrodo e o segundo eletrodo; desenvolver a segunda camada fotorresistente exposta para obter um segundo modelo fotorresistente compreendendo a uma terceira seção correspondendo ao primeiro eletrodo e o segundo eletrodo, e uma quarta seção que fica fora da primeira seção; remover a camada do material de eletrodo na quarta seção, dessa maneira formando um modelo do primeiro eletrodo correspondendo ao primeiro eletrodo e um modelo do segundo eletrodo correspondendo ao segundo eletrodo e remover a camada do material semicondutor na quarta seção, dessa maneira formando um modelo de camada ativa correspondendo à camada ativa (AL).
16. Método, de acordo com a reivindicação 15, caracterizado pelo fato de que a etapa de formar a camada ativa (AL) e a etapa de formar a camada de parada de cauterização (ESL) compreendem: formar uma camada de material semicondutor compreendendo M1OaNb, em que M1 é um metal único ou uma combinação de metais, a > 0 e b > 0, no substrato de base; formar uma camada do material de parada de cauterização em um lado da camada do material semicondutor distal ao substrato de base; revestir uma camada fotorresistente em um lado da camada do material de parada de cauterização distal à camada do material semicondutor; expor a camada fotorresistente com uma chapa de máscara de meio tom ou uma chapa de máscara de tom cinza; desenvolver a camada fotorresistente exposta para obter um modelo fotorresistente compreendendo uma primeira seção correspondendo à camada ativa (AL) e uma segunda seção que fica fora da primeira seção; a primeira seção compreendendo uma primeira zona correspondendo à primeira porção sem sobreposição (NOL-1) e a segunda porção sem sobreposição (NOL-2), e uma segunda zona correspondendo às partes restantes da primeira seção; a profundidade da segunda zona é mais larga do que essa da primeira zona e o material fotorresistente é removido na segunda seção; remover a camada do material de parada de cauterização na segunda seção; remover a camada do material semicondutor na segunda seção, dessa maneira formando um modelo de camada ativa correspondendo à camada ativa (AL); remover a camada fotorresistente na primeira zona enquan- to mantendo a camada fotorresistente na segunda zona; remover a camada do material de parada de cauterização na primeira zona, dessa maneira formando um modelo da camada de parada de cauterização (ESL) correspondendo à camada de parada de cauterização (ESL) e remover a camada fotorresistente na segunda zona.
BR112017023119-0A 2016-07-08 2016-07-08 Transistor de película fina, circuito de acionamento de gate em matriz, aparelho de exibição e método de fabricação BR112017023119B1 (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/089409 WO2018006412A1 (en) 2016-07-08 2016-07-08 Thin film transistor, gate drive on array and display apparatus having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
BR112017023119A2 BR112017023119A2 (pt) 2018-07-10
BR112017023119B1 true BR112017023119B1 (pt) 2022-11-16

Family

ID=58215710

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112017023119-0A BR112017023119B1 (pt) 2016-07-08 2016-07-08 Transistor de película fina, circuito de acionamento de gate em matriz, aparelho de exibição e método de fabricação

Country Status (8)

Country Link
US (1) US10032917B1 (pt)
EP (1) EP3482420A4 (pt)
JP (1) JP6779884B2 (pt)
KR (2) KR20180016330A (pt)
CN (1) CN106463545B (pt)
BR (1) BR112017023119B1 (pt)
RU (1) RU2705754C1 (pt)
WO (1) WO2018006412A1 (pt)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN111430368B (zh) * 2020-03-30 2023-01-20 友达光电（苏州）有限公司 显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520713B2 (ja) * 1997-03-26 2004-04-19 セイコーエプソン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
KR100553935B1 (ko) * 2003-08-20 2006-02-24 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TWI255150B (en) * 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
KR100632214B1 (ko) * 2003-12-22 2006-10-09 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100603832B1 (ko) * 2004-05-03 2006-07-24 엘지.필립스 엘시디 주식회사 열분산형 멀티채널 트랜지스터와 그 제조방법
KR101107712B1 (ko) * 2005-02-28 2012-01-25 엘지디스플레이 주식회사 액정표시장치
JP2007005395A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009060001A (ja) * 2007-09-03 2009-03-19 Casio Comput Co Ltd フォトトランジスタ
KR101501699B1 (ko) * 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP2008085357A (ja) * 2007-11-06 2008-04-10 Nec Corp 電界効果型トランジスタの製造方法
KR101463028B1 (ko) * 2008-06-30 2014-11-19 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102356352A (zh) * 2009-03-24 2012-02-15 夏普株式会社 Tft基板和使用该tft基板的液晶显示装置
WO2012008079A1 (ja) * 2010-07-16 2012-01-19 シャープ株式会社 薄膜トランジスタおよびシフトレジスタ
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20130050712A (ko) 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102723334B (zh) * 2012-06-07 2015-04-08 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103941448B (zh) * 2013-12-26 2018-03-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
KR102230301B1 (ko) * 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
EP2960943B1 (en) * 2014-06-27 2019-08-07 LG Display Co., Ltd. Thin film transistor of display apparatus
CN104914639A (zh) 2015-06-26 2015-09-16 深圳市华星光电技术有限公司 一种tft基板及显示装置

Also Published As

Publication number Publication date
JP2019520691A (ja) 2019-07-18
RU2705754C1 (ru) 2019-11-11
KR20180016330A (ko) 2018-02-14
CN106463545B (zh) 2019-11-01
BR112017023119A2 (pt) 2018-07-10
WO2018006412A1 (en) 2018-01-11
KR20190079708A (ko) 2019-07-05
US10032917B1 (en) 2018-07-24
US20180212050A1 (en) 2018-07-26
JP6779884B2 (ja) 2020-11-04
EP3482420A4 (en) 2020-03-04
CN106463545A (zh) 2017-02-22
KR102104471B1 (ko) 2020-04-24
EP3482420A1 (en) 2019-05-15

Similar Documents

Publication Publication Date Title
US8890156B2 (en) Active device and active device array substrate
JP2020194966A5 (pt)
JP6483843B2 (ja) アレイ基板及びその製造方法、表示装置
JPH11177102A (ja) 半導体装置およびその作製方法
TWI692015B (zh) 電晶體裝置
BR112017023119B1 (pt) Transistor de película fina, circuito de acionamento de gate em matriz, aparelho de exibição e método de fabricação
JP2008083662A5 (pt)
JP2007208237A5 (pt)
US11605652B2 (en) Array substrate
US9607979B2 (en) Liquid crystal display device and manufacturing method thereof
JP2016126353A (ja) 表示パネル
WO2015055011A1 (zh) 显示基板及其制作方法、显示面板和显示装置
WO2020248880A1 (zh) 阵列基板及其制造方法以及显示装置
WO2019015308A1 (zh) 阵列基板和显示装置
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
TWI648722B (zh) 畫素結構及其製造方法
US11264514B2 (en) Thin film transistor, pixel structure, display substrate, display panel, and display device
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
KR20180067498A (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
CN110993617A (zh) 阵列基板、显示面板及显示装置
JP2000208765A (ja) 絶縁ゲ―ト型半導体装置
JPH04132264A (ja) 絶縁ゲート型電界効果トランジスタ
CN110364566B (zh) 晶体管及其制作方法、晶体管器件、显示基板及装置
WO2016165256A1 (zh) 阵列基板及其制造方法和显示装置
KR101026797B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B06A Patent application procedure suspended [chapter 6.1 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 08/07/2016, OBSERVADAS AS CONDICOES LEGAIS