JP2019520691A - 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法 - Google Patents

薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法 Download PDF

Info

Publication number
JP2019520691A
JP2019520691A JP2017538210A JP2017538210A JP2019520691A JP 2019520691 A JP2019520691 A JP 2019520691A JP 2017538210 A JP2017538210 A JP 2017538210A JP 2017538210 A JP2017538210 A JP 2017538210A JP 2019520691 A JP2019520691 A JP 2019520691A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
base substrate
overlapping portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017538210A
Other languages
English (en)
Other versions
JP6779884B2 (ja
Inventor
ジェムン・チュン
チャオ・ファン
ドンゼン・ジン
ロンゲ・チュイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019520691A publication Critical patent/JP2019520691A/ja
Application granted granted Critical
Publication of JP6779884B2 publication Critical patent/JP6779884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本出願は、ベース基板と、ベース基板上に設けられ、第１半導体領域、第２半導体領域、及び各々が第１半導体領域と第２半導体領域とを接続する複数の半導体ブリッジを有し、複数の半導体ブリッジが互いに間隔を置いて配置され、活性層はＭ１ＯａＮｂを含む材料により作製され、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である、活性層と、活性層のベース基板から離れた側に設けられ、第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分を有し、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分を有する、エッチング停止層と、第１非重複部分のベース基板から離れた側に設けられる第１電極と、第２非重複部分のベース基板から離れた側に設けられる第２電極と、を含む薄膜トランジスタを開示する。

Description

本発明は、薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ（ＧＯＡ）回路及び表示装置、並びにそれらの製造方法に関する。
金属酸化物又は金属酸窒化物薄膜トランジスタには、キャリア濃度や移動度が高い等、利点が多い。それ故、金属酸化物又は金属酸窒化物薄膜トランジスタは小型に作製することができ、このような薄膜トランジスタからなる表示パネルは高い解像度と優れた表示効果を実現できる。さらに、金属酸化物又は金属酸窒化物薄膜トランジスタには、製造コストが低く、透過率が高く、バンドギャップが大きいという利点がある。金属酸化物又は金属酸窒化物薄膜トランジスタは、表示領域において広く応用可能である。
ひとつの方面において、本発明は、ベース基板と、前記ベース基板上に設けられ、第１半導体領域、第２半導体領域、及び各々が前記第１半導体領域と前記第２半導体領域とを接続する複数の半導体ブリッジを含み、前記複数の半導体ブリッジが互いに間隔を置いて配置され、活性層はＭ１ＯａＮｂを含む材料により作製され、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０ある、活性層と、前記活性層の前記ベース基板から離れた側に設けられ、前記第１半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第１非重複部分を含み、前記第２半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第２非重複部分を含む、エッチング停止層と、前記第１非重複部分の前記ベース基板から離れた側に設けられる第１電極と、前記第２非重複部分の前記ベース基板から離れた側に設けられる第２電極と、を含む薄膜トランジスタを提供する。
前記第１半導体領域は、前記複数の半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、前記第２半導体領域は、前記複数の半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックであってもよい。
前記第１電極は前記第１非重複部分に接触し、前記第２電極は前記第２非重複部分に接触してもよい。
前記エッチング停止層は、各々が対応する半導体ブリッジと少なくとも部分的に重複する、互いに間隔を置いて配置される複数のエッチング停止ブロックを含んでもよい。
前記複数の半導体ブリッジは、およそ３μｍからおよそ１５μｍの範囲にある距離により互いに間隔を置いて配置されてもよい。
前記複数の半導体ブリッジの各々は、幅がおよそ３μｍからおよそ２０μｍの範囲にあってもよい。
前記複数の半導体ブリッジの各々は長方形であってもよい。
各半導体ブリッジは、凹状の側辺を有し前記各半導体ブリッジの他の部分より幅の狭い中間部分を含んでもよい。
前記活性層は、第３半導体領域と、第４半導体領域と、各々が前記第３半導体領域と前記第４半導体領域とを接続する複数の追加半導体ブリッジと、をさらに含み、前記複数の追加半導体ブリッジは互いに間隔を置いて配置され、前記第３半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第３非重複部分を含み、前記第４半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第４非重複部分を含み、前記第１電極は、前記第３非重複部分の前記ベース基板から離れた側に設けられ、前記第２電極は前記第４非重複部分の前記ベース基板から離れた側に設けられてもよい。
前記第３半導体領域は、前記複数の追加半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、前記第４半導体領域は、前記複数の追加半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックであってもよい。
前記第１電極は前記第３非重複部分に接触し、前記第２電極は前記第４非重複部分に接触してもよい。
前記エッチング停止層は、各々が対応する追加半導体ブリッジと少なくとも部分的に重複する、互いに間隔を置いて配置される複数の追加エッチング停止ブロックを含んでもよい。
前記第１電極は、第１電極本体と、前記第１電極本体と一体化され、前記第１電極本体から複数の第１電極歯の自由端に向かって延伸する複数の第１電極歯とを含み、前記第２電極は、第２電極本体と、前記第２電極本体と一体化され、前記第２電極本体から複数の第２電極歯の自由端に向かって延伸する複数の第２電極歯とを含み、前記複数の第１電極歯の各々と前記複数の第２電極歯の各々は、前記第１電極と前記第２電極がインターリーブするように交互に、間隔を置いて配置され、前記第１非重複部分と前記第３非重複部分は、前記複数の第１電極歯の前記ベース基板に近い側に設けられ、前記第２非重複部分と前記第４非重複部分は、前記複数の第２電極歯の前記ベース基板に近い側に設けられてもよい。
前記第１電極は、第１電極本体と、前記第１電極本体と一体化され、前記第１電極本体から２つの第１電極歯の自由端に向かって延伸する２つの第１電極歯とを含み、前記第２電極は、第２電極本体と、前記第２電極本体と一体化され、前記第２電極本体から２つの第２電極歯の自由端に向かって延伸する２つの第２電極歯とを含み、前記２つの第１電極歯は前記２つの第２電極歯に挟まれ、これにより、前記２つの第２電極歯のうちのひとつが前記２つの第１電極歯の一方の側に設けられ、前記２つの第２電極歯のうちのもうひとつが前記２つの第１電極歯の反対側に設けられ、前記２つの第１電極歯が中央に設けられ、前記第１非重複部分と前記第３非重複部分は、前記２つの第１電極歯の前記ベース基板に近い側に設けられ、前記第２非重複部分と前記第４非重複部分は、前記２つの第２電極歯の前記ベース基板に近い側に設けられてもよい。
前記第１電極は、一体化された第１電極ブロックを含み、前記第２電極は、第２電極本体と、前記第２電極本体と一体化され、前記第２電極本体から２つの第２電極歯の自由端に向かって延伸する２つの第２電極歯とを含み、前記一体化された第１電極ブロックは前記２つの前記第２電極歯に挟まれ、これにより、前記２つの第２電極歯のうちのひとつが前記一体化された第１電極ブロックの一方の側に設けられ、前記２つの第２電極歯のうちのもうひとつが前記一体化された第１電極ブロックの反対側に設けられ、前記一体化された第１電極ブロックが中央に設けられ、前記第１非重複部分と前記第３非重複部分は、前記一体化された第１電極ブロックの前記ベース基板に近い側に設けられ、前記第２非重複部分と前記第４非重複部分は、前記２つの第２電極歯の前記ベース基板に近い側に設けられてもよい。
同様に、前記第１非重複部分と前記第３非重複部分は、一体化された非重複部分をなしてもよい。
前記第１半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影と重なる第１重複部分をさらに含み、前記第２半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影と重なる第２重複部分をさらに含んでもよい。
前記エッチング停止層は、前記第１電極と前記第２電極をエッチングするためのエッチング液に対して耐性が大きくてもよい。
別の方面において、本発明は、第１半導体領域、第２半導体領域、及び各々が前記第１半導体領域と前記第２半導体領域とを接続する複数の半導体ブリッジを含み、前記複数の半導体ブリッジが互いに間隔を置いて配置され、活性層はＭ１ＯａＮｂを含む材料により作製され、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０ある、活性層をベース基板上に形成する工程と、前記第１半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第１非重複部分を含み、前記第２半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第２非重複部分を含む、エッチング停止層を前記活性層の前記ベース基板から離れた側に形成する工程と、前記第１非重複部分の前記ベース基板から離れた側に第１電極を形成する工程と、前記第２非重複部分の前記ベース基板から離れた側に第２電極を形成する工程と、を含む薄膜トランジスタの製造方法を提供する。
前記活性層を形成する工程及び前記エッチング停止層を形成する工程は、ひとつのパターニング工程において行ってもよい。
前記ひとつのパターニング工程は、前記ベース基板上に、Ｍ１ＯａＮｂを含む半導体材料層を形成し、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である工程と、前記半導体材料層の前記ベース基板から離れた側にエッチング停止層を形成する工程と、前記エッチング停止層の前記半導体材料層から離れた側にフォトレジスト層をコーティングする工程と、ハーフトーンマスク板又はグレイトーンマスク板を用いて前記フォトレジスト層を露光する工程と、前記露光されたフォトレジスト層を現像して、前記活性層に対応する第１セクション及び前記第１セクションの外側に位置する第２セクションを含むフォトレジストパターンを取得し、前記第１セクションは、前記第１非重複部分及び前記第２非重複部分に対応する第１ゾーンと、前記第１セクションの残りの部分に対応する第２ゾーンを含み、前記第２ゾーンの奥行きは前記第１ゾーンの奥行きよりも深く、前記第２セクションにおける前記フォトレジスト材料が除去される工程と、前記第２セクションにおける前記エッチング停止材料層を除去する工程と、前記第２セクションにおける前記半導体材料層を除去して、前記活性層に対応する活性層パターンを形成する工程と、前記第２ゾーンにおける前記フォトレジスト層を維持しつつ、前記第１ゾーンにおける前記フォトレジスト層を除去する工程と、前記第１ゾーンにおける前記エッチング停止材料層を除去して、前記エッチング停止層に対応するエッチング停止層パターンを形成する工程と、前記第２ゾーンにおける前記フォトレジスト層を除去する工程と、を含んでもよい。
前記活性層を形成する工程と、前記第１電極を形成する工程と、前記第２電極を形成する工程とを、ひとつのパターニング工程において行ってもよい。
前記薄膜トランジスタの製造方法は、前記ベース基板上に、Ｍ１ＯａＮｂを含む半導体材料層を形成し、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である工程と、前記半導体材料層の前記ベース基板から離れた側にエッチング停止材料層を形成する工程と、前記エッチング停止材料層の前記半導体材料層から離れた側に第１フォトレジスト層をコーティングする工程と、前記エッチング停止層に対応するパターンを有する第１マスク板を用いて前記第１フォトレジスト層を露光する工程と、前記露光された第１フォトレジスト層を現像して、前記エッチング停止層に対応する第１セクション及び前記第１セクションの外側に位置する第２セクションを含む第１フォトレジストパターンを取得する工程と、前記第２セクションにおける前記エッチング停止材料層を除去して、前記エッチング停止層に対応するエッチング停止層パターンを形成する工程と、前記エッチング停止層及び前記半導体材料層の前記ベース基板から離れた側に電極材料層を形成する工程と、前記電極材料層の前記ベース基板から離れた側に第２フォトレジスト層をコーティングする工程と、前記第１電極と前記第２電極に対応するパターンを有する第２マスク板を用いて前記第２フォトレジスト層を露光する工程と、前記露光された第２フォトレジスト層を現像して、前記第１電極及び前記第２電極に対応する第３セクションと、前記第１セクションの外側に位置する第４セクションを含む第２フォトレジストパターンを取得する工程と、前記第４セクションにおける前記電極材料層を除去して、前記第１電極に対応する第１電極パターン及び前記第２電極に対応する第２電極パターンを形成する工程と、前記第４セクションにおける前記半導体材料層を除去して、前記活性層に対応する活性層パターンを形成する工程と、を含んでもよい。
別の方面において、本発明は、本発明で述べる、又は本発明で述べる方法により製造される薄膜トランジスタを含むゲートドライバオンアレイ（ＧＯＡ）回路を提供する。
別の方面において、本発明は、本発明で述べる、又は本発明で述べる方法により製造される薄膜トランジスタを含む表示装置を提供する。
以下の図面は開示された様々な実施形態の例にすぎず、本発明の範囲を限定するものではない。
図１Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図１Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図１Ｃは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図１Ｄは、図１Ａにおける薄膜トランジスタのＡ−Ａ’線断面図である。 図１Ｅは、図１Ａにおける薄膜トランジスタのＢ−Ｂ’線断面図である。 図２Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図２Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図３Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図３Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図４Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図４Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図４Ｃは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図５Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図５Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図５Ｃは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図６Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図６Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図７Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。 図７Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。 図８は、いくつかの実施形態におけるゲートドライバオンアレイ（ＧＯＡ）回路の構造を示す模式図である。
以下では、実施形態を参照しつつ、本開示について具体的に説明する。なお、いくつかの実施形態に関する以下の説明は例示及び説明としてのものに過ぎず、全てを網羅している訳ではなく、また、開示されるそのままの形態に本発明を限定するものでもない。
従来の金属酸化物又は金属酸窒化物薄膜トランジスタの主な欠点はその熱的不安定性にある。例えば、従来の薄膜トランジスタに用いられる様々な金属酸化物は高温において安定性が悪く、高温に長時間さらされると多結晶化する場合がある。本開示では、活性層内のキャリアが活性層の端部に沿って大きく集中する、即ち、活性層の中央に比べ、活性層の端部に沿ってキャリア濃度がより大きくなることを見出した。それ故、単に半導体活性層の幅を増やすことで薄膜トランジスタの熱的安定性を高めるのは効率的でないことを見出した。熱的不安定性を克服し、キャリア濃度を高める代替方法は、複数の薄膜トランジスタを平行に組み立てたマルチチャネル薄膜トランジスタを用いるというものである。しかし、この種のマルチチャネル薄膜トランジスタは場所をとるため、口径比が小さくなってしまう。
ひとつの方面において、本開示は、従来技術における制限及び欠点に起因するひとつ以上の課題を実質的に解消する、薄膜トランジスタ及びその製造方法を提供する。いくつかの実施形態において、薄膜トランジスタは、ベース基板と、ベース基板上に設けられ、第１半導体領域、第２半導体領域、及び各々が第１半導体領域と第２半導体領域とを接続する複数の半導体ブリッジを有する活性層と、を含む。半導体ブリッジの端部に沿ってキャリアが大きく集中するため、複数の半導体ブリッジを用いることで薄膜トランジスタの合計キャリア濃度は何倍にもなる。複数の半導体ブリッジが互いに間隔を置いて配置されるため、半導体ブリッジ同士の間の間隔は放熱を効果的に促すので、薄膜トランジスタの過熱が回避され、熱的安定性がより高まる。
薄膜トランジスタは、２〜２０個の半導体ブリッジ、例えば、２〜３、２〜６、４〜１０、１０〜１５又は１５〜２０個の半導体ブリッジを含んでもよい。
いくつかの実施形態において、薄膜トランジスタは、活性層のベース基板から離れた側にエッチング停止層をさらに含む。いくつかの実施形態において、第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分を含む。いくつかの実施形態において、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分を含む。いくつかの実施形態において、薄膜トランジスタは、第１非重複部分のベース基板から離れた側に第１電極（例えば、ソース電極又はドレイン電極）をさらに含む。いくつかの実施形態において、薄膜トランジスタは、第２非重複部分のベース基板から離れた側に第２電極（例えば、ドレイン電極又はソース電極）をさらに含む。
第１電極（例えば、ソース電極又はドレイン電極）は、第１非重複部分のベース基板から離れた側に接触して設けられてもよい。第２電極（例えば、ドレイン電極又はソース電極）は、第２非重複部分のベース基板から離れた側に接触して設けられてもよい。第１電極（例えば、ソース電極又はドレイン電極）は、第１非重複部分のベース基板から離れた側に設けられ、薄膜トランジスタは、第１電極と第１非重複部分との間に設けられるオーミックコンタクト層をさらに含んでもよい。第２電極（例えば、ドレイン電極又はソース電極）は、第２非重複部分のベース基板から離れた側に設けられ、薄膜トランジスタは、第２電極と第２非重複部分との間に設けられるオーミックコンタクト層をさらに含んでもよい。
いくつかの実施形態において、活性層はＭ１ＯａＮｂを含む材料により作製され、ここで、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である。例えば、活性層は金属酸化物又は金属酸窒化物により作製される。金属酸化物活性層の適切な材料の例には、ＩＧＺＯ、酸化亜鉛、酸化ガリウム、酸化インジウム、ＨｆＩｎＺｎＯ（ＨＩＺＯ）、アモルファスＩｎＧａＺｎＯ（アモルファスＩＧＺＯ）、ＩｎＺｎＯ、アモルファスＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ及びＣｄ−Ｓｎ−Ｏが含まれるが、これらに限らない。金属酸窒化物活性層の適切な材料の例には、亜鉛酸窒化物、インジウム酸窒化物、ガリウム酸窒化物、スズ酸窒化物、カドミウム酸窒化物、アルミニウム酸窒化物、ゲルマニウム酸窒化物、チタン酸窒化物、酸窒化ケイ素又はそれらの組み合わせが含まれるが、これらに限らない。活性層は、ひとつ以上の金属元素によりドーピングされたＭ１ＯａＮｂを含む材料により作製されてもよい。活性層は、ひとつ以上の非金属元素によりドーピングされたＭ１ＯａＮｂを含む材料により作製されてもよい。活性層は、ひとつ以上の金属元素とひとつ以上の非金属元素によりドーピングされたＭ１ＯａＮｂを含む材料により作製されてもよい。
本明細書において、「エッチング停止層」とは、下層の活性層のエッチングを防止する層を指す。エッチング停止層は、第１電極と第２電極（例えば、ソース電極とドレイン電極）をエッチングするためのエッチング液に対して耐性が大きくてもよい。エッチング停止層は、第１電極と第２電極をエッチングするためのウエットエッチング液に対して耐性が大きくてもよい。エッチング停止層はケイ素含有化合物からなってもよい。エッチング停止層を作製するケイ素含有化合物の例には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、オキシ炭化ケイ素、ケイ素及びシリコンゲルマニウムが含まれるが、これらに限らない。
いくつかの実施形態において、第１半導体領域と第２半導体領域とは間に間隔を置いて、第１平面内において略第１方向に沿って配置される。複数の半導体ブリッジは、互いに間隔を置いて、各々が第２平面内において略第２方向に沿って配置されてもよい。第１平面と第２平面は互いに略平行であってもよい。第１平面と第２平面は同一の平面であってもよい。複数の半導体ブリッジは、互いに略平行であってもよい。第１方向は、第２方向に対して略垂直であってもよい。
第１半導体領域は、一体化された、連続する領域であってもよいし、間隔を置いて配置される複数の第１半導体ブロックを含む非連続領域であってもよい。同様に、第２半導体領域は、一体化された、連続する領域であってもよいし、間隔を置いて配置される複数の第２半導体ブロックを含む非連続領域であってもよい。いくつかの実施形態において、第１半導体領域は、複数の半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、第２半導体領域は、複数の半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックである。いくつかの実施形態において、第１半導体領域は、互いに間隔を置いて配置される複数の第１半導体ブロックを含み、第２半導体領域は、互いに間隔を置いて配置される複数の第２半導体ブロックを含む。各半導体ブリッジは、対応する第１半導体ブロックと対応する第２半導体ブロックとを接続してもよい。
いくつかの実施形態において、第１半導体領域は、複数の半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、第２半導体領域は、互いに間隔を置いて配置される複数の第２半導体ブロックを含む。各半導体ブリッジは、各第２半導体ブロックを、一体化された第１半導体ブロックと接続してもよい。
いくつかの実施形態において、第２半導体領域は、複数の半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックであり、第１半導体領域は、互いに間隔を置いて配置される複数の第１半導体ブロックを含む。各半導体ブリッジは、各第１半導体ブロックを、一体化された第２半導体ブロックと接続してもよい。
いくつかの実施形態において、活性層は一体化された活性層であり、即ち、第１半導体領域は、複数の半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、第２半導体領域は、複数の半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックである。
いくつかの実施形態において、第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分からなる。いくつかの実施形態において、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分からなる。第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分からなり、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分からなる。
いくつかの実施形態において、第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分と、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なる第１重複部分と、を含む。いくつかの実施形態において、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分と、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なる第２重複部分と、を含む。第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分と、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なる第１重複部分と、を含み、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分と、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なる第２重複部分と、を含んでもよい。
いくつかの実施形態において、本発明の薄膜トランジスタは、薄膜トランジスタが多数の半導体ブリッジを含むと放熱がさらに促される構造を有する。具体的には、いくつかの実施形態において、薄膜トランジスタの活性層は、第３半導体領域と、第４半導体領域と、各々が第３半導体領域と第４半導体領域とを接続する複数の追加半導体ブリッジと、をさらに含んでもよい。複数の追加半導体ブリッジは、互いに間隔を置いて配置される。第３半導体領域は、第３非重複部分を含み、第４半導体領域は、第４非重複部分を含む。第３非重複部分と第４非重複部分の投影は、ベース基板を平面視した際、エッチング停止層の投影の外側に位置する。第１電極（例えば、ソース電極又はドレイン電極）は、第３非重複部分のベース基板から離れた側に設けられる。第２電極（例えば、ドレイン電極又はソース電極）は、第４非重複部分のベース基板から離れた側に設けられる。
薄膜トランジスタは、２〜２０個の追加半導体ブリッジ、例えば、２〜３、２〜６、４〜１０、１０〜１５又は１５〜２０個の追加半導体ブリッジを含んでもよい。
第１電極（例えば、ソース電極又はドレイン電極）は、第３非重複部分のベース基板から離れた側に接触して設けられてもよい。第２電極（例えば、ドレイン電極又はソース電極）は、第４非重複部分のベース基板から離れた側に接触して設けられてもよい。第１電極（例えば、ソース電極又はドレイン電極）は、第３非重複部分のベース基板から離れた側に設けられ、薄膜トランジスタは、第１電極と第３非重複部分との間に設けられるオーミックコンタクト層をさらに含んでもよい。第２電極（例えば、ドレイン電極又はソース電極）は、第４非重複部分のベース基板から離れた側に設けられ、薄膜トランジスタは、第２電極と第４非重複部分との間に設けられるオーミックコンタクト層をさらに含んでもよい。
いくつかの実施形態において、第３半導体領域と第４半導体領域とは間に間隔を置いて、第３平面内において略第３方向に沿って配置される。複数の半導体ブリッジは、互いに間隔を置いて、各々が第４平面内において略第４方向に沿って配置されてもよい。第３平面と第４平面は互いに略平行であってもよい。第３平面と第４平面は同一の平面であってもよい。複数の追加半導体ブリッジは、互いに略平行であってもよい。第３方向は、第４方向に対して略垂直であってもよい。第１平面、第２平面、第３平面及び第４平面は同一の平面であってもよい。
第３半導体領域は、一体化された、連続する領域であってもよいし、間隔を置いて配置される複数の第３半導体ブロックを含む非連続領域であってもよい。同様に、第４半導体領域は、一体化された、連続する領域であってもよいし、間隔を置いて配置される複数の第４半導体ブロックを含む非連続領域であってもよい。いくつかの実施形態において、第３半導体領域は、複数の追加半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、第４半導体領域は、複数の追加半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックである。いくつかの実施形態において、第３半導体領域は、互いに間隔を置いて配置される複数の第３半導体ブロックを含み、第４半導体領域は、互いに間隔を置いて配置される複数の第４導体ブロックを含む。各追加半導体ブリッジは、対応する第３半導体ブロックと対応する第４半導体ブロックとを接続してもよい。いくつかの実施形態において、第３半導体領域は、複数の追加半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、第４半導体領域は、互いに間隔を置いて配置される複数の第４半導体ブロックを含む。各追加半導体ブリッジは、各第４半導体ブロックを、一体化された第３半導体ブロックと接続してもよい。いくつかの実施形態において、第４半導体領域は、複数の追加半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックであり、第３半導体領域は、互いに間隔を置いて配置される複数の第３半導体ブロックを含む。各追加半導体ブリッジは、各第３半導体ブロックを、一体化された第４半導体ブロックと接続してもよい。
いくつかの実施形態において、第３半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第３非重複部分からなる。いくつかの実施形態において、第４半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第４非重複部分からなる。第３半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第３非重複部分からなり、第４半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第４非重複部分からなってもよい。
いくつかの実施形態において、エッチング停止層は互いに間隔を置いて配置される複数のエッチング停止ブロックを含む。各エッチング停止ブロックは、対応する半導体ブリッジと少なくとも部分的に重複し、例えば、各エッチング停止ブロックは対応する半導体ブリッジとほぼ重複してもよい。各エッチング停止ブロックは、対応する追加半導体ブリッジと少なくとも部分的に重複し、例えば、各エッチング停止ブロックは対応する追加半導体ブリッジとほぼ重複してもよい。
いくつかの実施形態において、エッチング停止層は第１半導体領域と少なくとも部分的に重複する。例えば、各エッチング停止層は第１半導体領域と少なくとも部分的に重複する。いくつかの実施形態において、エッチング停止層は第２半導体領域と少なくとも部分的に重複する。例えば、各エッチング停止ブロックは第２半導体領域と少なくとも部分的に重複する。エッチング停止層は、第１半導体領域及び第２半導体領域と少なくとも部分的に重複してもよい。例えば、各エッチング停止ブロックは、第１半導体領域及び第２半導体領域と少なくとも部分的に重複する。いくつかの実施形態において、エッチング停止層は第１半導体領域と重複しない。いくつかの実施形態において、エッチング停止層は第２半導体領域と重複しない。エッチング停止層は、第１半導体領域又は第２半導体領域と重複しなくてもよい。
同様に、いくつかの実施形態において、エッチング停止層は第３半導体領域と少なくとも部分的に重複する。例えば、各エッチング停止ブロックは第３半導体領域と少なくとも部分的に重複する。いくつかの実施形態において、エッチング停止層は第４半導体領域と少なくとも部分的に重複する。例えば、各エッチング停止ブロックは第４半導体領域と少なくとも部分的に重複する。エッチング停止層は、第３半導体領域及び第４半導体領域と少なくとも部分的に重複してもよい。例えば、各エッチング停止ブロックは、第３半導体領域及び第４半導体領域と少なくとも部分的に重複する。いくつかの実施形態において、エッチング停止層は第３半導体領域と重複しない。いくつかの実施形態において、エッチング停止層は第４半導体領域と重複しない。エッチング停止層は、第３半導体領域又は第４半導体領域と重複しなくてもよい。
様々な実施形態を実施して、本発明の薄膜トランジスタを作製し、使用することができる。いくつかの実施形態において、複数の半導体ブリッジ（又は複数の追加半導体ブリッジ）は約３μｍから約１５μｍ、例えば、約３μｍから約５μｍ、約５μｍから約１０μｍ、及び約１０μｍから約１５μｍの範囲にある距離により互いに間隔を置いて配置される。いくつかの実施形態において、複数の半導体ブリッジ（又は複数の追加半導体ブリッジ）各々の幅は、約３μｍから約２０μｍ、例えば、３μｍから約５μｍ、５μｍから約１０μｍ、１０μｍから約１５μｍ、及び１５μｍから約２０μｍの範囲にある。
半導体ブリッジは任意の適切な形状により作製することができる。半導体ブリッジの形状の例には、長方形、正方形、楕円形、円形、菱形、小判形が含まれるが、これらに限らない。いくつかの実施形態において、半導体ブリッジは、凹状の側辺を有し各半導体ブリッジの他の部分より幅の狭い中間部分を含む。凹状の側辺は、例えば弧等の曲線であってもよい。凹状の側辺は複数の直線であってもよい。例えば、半導体ブリッジは、台形の上部に積層される逆台形を含んでもよい。
第１、第２、第３又は第４半導体領域、及び第１、第２、第３又は第４半導体ブロックは、適切な形状により作製することができ、その例には、長方形、正方形、楕円形、円形、菱形、小判形、平行四辺形、斜方形及び六角形が含まれるが、これらに限らない。
いくつかの実施形態において、薄膜トランジスタはボトムゲート型薄膜トランジスタである。例えば、薄膜トランジスタは、活性層のベース基板に近い側に設けられるゲート電極と、活性層とゲート電極との間に設けられるゲート絶縁層と、をさらに含んでもよい。それ故、いくつかの実施形態において、ボトムゲート型薄膜トランジスタは、ベース基板上に設けられるゲート電極と、ゲート電極上のベース基板から離れた側に設けられるゲート絶縁層と、ゲート絶縁層のゲート電極から離れた側に設けられる活性層と、活性層のゲート絶縁層から離れた側に設けられるエッチング停止層と、活性層のゲート絶縁層から離れた側に設けられる（さらにオプションで活性層と接触する）第１電極及び第２電極と、を含む。具体的には、第１電極は、第１非重複部分のゲート絶縁層から離れた側に設けられ（さらにオプションで第１非重複部分と接触し）、第２電極は、第２非重複部分のゲート絶縁層から離れた側に設けてもよい（さらにオプションで第２非重複部分と接触する）。
図１Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図１Ａを参照すると、この実施形態における薄膜トランジスタは、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇと、活性層ＡＬと、活性層のゲート電極から離れた側に設けられ、互いに間隔を置いて配置される複数のエッチング停止ブロックを含むエッチング停止層ＥＳＬと、を含む。図１Ａにおける薄膜トランジスタは、ボトムゲート型薄膜トランジスタである。
図１Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図１Ｂでは、活性層の構造が分かるように、エッチング停止層を図示していない。図１Ｂを参照すると、この実施形態における活性層ＡＬは、第１半導体領域ＡＬ−１と、第２半導体領域ＡＬ−２と、各々が第１半導体領域Ａｌ−１と第２半導体領域ＡＬ−２とを接続する複数の半導体ブリッジＡＬ−Ｂと、を含む。
図１Ｃは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図１Ｃを参照すると、この実施形態における第１半導体領域ＡＬ−１は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分ＮＯＬ−１を含み、この実施形態における第２半導体領域ＡＬ−２は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分ＮＯＬ−２を含む。図１Ｃに示すように、第１半導体領域ＡＬ−１は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第１重複部分ＯＬ−１をさらに含み、第２半導体領域ＡＬ−２は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第２重複部分ＯＬ−２をさらに含んでもよい。
図１Ａ〜１Ｃを参照すると、エッチング停止層ＥＳＬは、活性層ＡＬのゲート電極Ｇから離れた側に設けられている。各エッチング停止ブロックは、対応する半導体ブリッジＡＬ−Ｂと重なる（このため、図１Ａでは半導体ブリッジＡＬ−Ｂを図示しない）。図１Ａ〜１Ｃにおける薄膜トランジスタは、第１非重複部分ＮＯＬ−１のベース基板から離れた側に接触して設けられるソース電極Ｓと、第２非重複部分ＮＯＬ−２のベース基板から離れた側に接触して設けられるドレイン電極Ｄと、をさらに含む。
図１Ｂに示すように、この実施形態における活性層ＡＬは一体層である。例えば、図１Ｂにおける一体化された活性層は、複数の半導体ブリッジＡＬ−Ｂの複数の第１ターミナスを接続する一体化された半導体ブロックである第１半導体領域ＡＬ−１と、複数の半導体ブリッジＡＬ−Ｂの複数の第２ターミナスを接続する一体化された半導体ブロックである第２半導体領域ＡＬ−２と、を含む。
図１Ｄは、図１Ａにおける薄膜トランジスタのＡ−Ａ’線断面図である。図１Ｅは、図１Ａにおける薄膜トランジスタのＢ−Ｂ’線断面図である。図１Ｄ〜１Ｅを参照すると、この実施形態における薄膜トランジスタは、ベース基板上に設けられるゲート電極Ｇと、ゲート電極Ｇのベース基板から離れた側に設けられるゲート絶縁層ＧＩと、ゲート絶縁層ＧＩのゲート電極Ｇから離れた側に設けられる活性層ＡＬと、活性層ＡＬのゲート絶縁層ＧＩから離れた側に設けられるエッチング停止層ＥＳＬと、活性層ＡＬのゲート絶縁層ＧＩから離れた側に設けられるソース電極Ｓ及びドレイン電極Ｄと、を含む。図１Ｄ〜１Ｅに示すように、ベース基板を平面視した際、活性層ＡＬはエッチング停止層ＥＳＬと部分的に重複し、ソース電極Ｓ及びドレイン電極Ｄと部分的に重複しかつ接触する。本明細書で詳しく議論しているように、活性層ＡＬは、第１半導体領域ＡＬ−１と、第２半導体領域ＡＬ−２と、複数の半導体ブリッジＡＬ−Ｂとを含む。活性層ＡＬがエッチング停止層ＥＳＬと重なる領域には、複数の半導体ブリッジＡＬ−Ｂに対応する領域、第１半導体領域の部分（即ち、第１重複部分ＯＬ−１）、及び第２半導体領域の部分（即ち、第２重複部分ＯＬ−２）が含まれる。活性層がソース電極と重複する（さらにオプションで接触する）領域は、第１非重複部分ＮＯＬ−１であり、活性層がドレイン電極と重複する（さらにオプションで接触する）領域は、第２非重複部分ＮＯＬ−２である。
図１Ｅに示すように、この実施形態における第１半導体領域ＡＬ−１は、複数の半導体ブリッジＡＬ−Ｂの複数の第１ターミナスを接続する一体化された半導体ブロックであり、第２半導体領域ＡＬ−２は、複数の半導体ブリッジＡＬ−Ｂの複数の第２ターミナスを接続する一体化された半導体ブロックである。
図１Ａ〜１Ｂを参照すると、この実施形態における活性層ＡＬは、３つの半導体ブリッジＡＬ−Ｂを含み、エッチング停止層ＥＳＬは、３つの半導体ブリッジＡＬ−Ｂと一対一で対応する３つのエッチング停止ブロックを含む。
図２Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図２Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図２Ａ〜２Ｂを参照すると、この実施形態における活性層は、４つの半導体ブリッジＡＬ−Ｂを含み、エッチング停止層ＥＳＬは、４つの半導体ブリッジＡＬ−Ｂと一対一で対応する４つのエッチング停止ブロックを含む。
図３Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図３Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図３Ａ〜３Ｂを参照すると、この実施形態における半導体ブリッジＡＬ−Ｂは、凹状の側辺を有し半導体ブリッジＡＬ−Ｂの他の部分より幅の狭い中間部分を含む。各エッチング停止ブロックの形状は、半導体ブリッジＡＬ−Ｂの形状に対応するものであってもよい。図３Ａを参照すると、この実施形態におけるエッチング停止ブロックは、凹状の側辺を有しエッチング停止ブロックの他の部分より幅の狭い中間部分を含む。半導体ブリッジＡＬ−Ｂは、アワーグラス形状の部分を含んでもよい。エッチング停止ブロックは、アワーグラス形状の部分を含んでもよい。
図４Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図４Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図４Ａ〜４Ｂを参照すると、この実施形態におけるソース電極Ｓは、ソース電極本体Ｓ−Ｍと、ソース電極本体と一体化され、ソース電極本体から複数のソース電極歯の自由端に向かって延伸する複数の（例えば、２つの）ソース電極歯Ｓ−Ｔとを含む。この実施形態におけるドレイン電極Ｄは、ドレイン電極本体Ｄ−Ｍと、ドレイン電極本体と一体化され、ドレイン電極本体から複数のドレイン電極歯の自由端に向かって延伸する複数の（例えば、２つの）ドレイン電極歯Ｄ−Ｔを含む。複数のソース電極歯の各々と複数のドレイン電極歯の各々は、ソース電極とドレイン電極がインターリーブするように交互に、間隔を置いて配置される。
図４Ｂを参照すると、この実施形態における活性層は、第３半導体領域ＡＬ−３と、第４半導体領域ＡＬ−４と、各々が第３半導体領域ＡＬ−３と第４半導体領域ＡＬ−４とを接続する複数の追加半導体ブリッジＡＬ−Ｂと、をさらに含む。図４Ｂに示すように、複数の追加半導体ブリッジＡＬ−Ｂは、互いに間隔を置いて配置される。複数の追加半導体ブリッジＡＬ−Ｂは、互いに略平行であってもよい。
図４Ｃは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図４Ｃを参照すると、この実施形態における第１半導体領域ＡＬ−１は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分ＮＯＬ−１を含み、この実施形態における第２半導体領域ＡＬ−２は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分ＮＯＬ−２を含み、この実施形態における第３半導体領域ＡＬ−３は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第３非重複部分ＮＯＬ−３を含み、この実施形態における第４半導体領域ＡＬ−４は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第４非重複部分ＮＯＬ−４を含む。図４Ｃに示すように、第１半導体領域ＡＬ−１は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第１重複部分ＯＬ−１をさらに含み、第２半導体領域ＡＬ−２は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第２重複部分ＯＬ−２をさらに含み、第３半導体領域ＡＬ−３は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第３重複部分ＯＬ−３をさらに含み、第４半導体領域ＡＬ−４は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第４重複部分ＯＬ−４をさらに含んでもよい。
図４Ａ〜４Ｃを参照すると、この実施形態におけるソース電極Ｓは、第１非重複部分ＮＯＬ−１及び第３非重複部分ＮＯＬ−３のベース基板から離れた側に接触して設けられ、この実施形態におけるドレイン電極Ｄは、第２非重複部分ＮＯＬ−２及び第４非重複部分ＮＯＬ−４のベース基板から離れた側に接触して設けられている。具体的には、第１非重複部分ＮＯＬ−１及び第３非重複部分ＮＯＬ−３は、複数のソース電極歯のベース基板に近い側に接触して設けられ、第２非重複部分ＮＯＬ−２及び第４非重複部分ＮＯＬ−４は、複数のドレイン電極歯のベース基板に近い側に設けられる。
図５Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図５Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図５Ａ〜５Ｂを参照すると、この実施形態におけるソース電極Ｓは、ソース電極本体Ｓ−Ｍと、ソース電極本体と一体化され、ソース電極本体から２つのソース電極歯の自由端に向かって延伸する２つのソース電極歯Ｓ−Ｔとを含む。この実施形態におけるドレイン電極Ｄは、ドレイン電極本体Ｄ−Ｍと、ドレイン電極本体と一体化され、ドレイン電極本体から２つのドレイン電極歯の自由端に向かって延伸する２つのドレイン電極歯Ｄ−Ｔとを含む。図５Ａ〜５Ｂに示すように、２つのソース電極歯は２つのドレイン電極歯に挟まれ、これにより、２つのドレイン電極歯のうちのひとつがソース電極Ｓ（例えば、２つのソース電極歯）の一方の側に設けられ、２つのドレイン電極歯のうちのもうひとつがソース電極Ｓ（例えば、２つのソース電極歯）の反対側に設けられ、ソース電極Ｓ（例えば、２つのソース電極歯）が中央に設けられる。
図５Ｂを参照すると、この実施形態における活性層は、第３半導体領域ＡＬ−３と、第４半導体領域ＡＬ−４と、各々が第３半導体領域ＡＬ−３と第４半導体領域ＡＬ−４とを接続する複数の追加半導体ブリッジＡＬ−Ｂと、をさらに含む。図５Ｂに示すように、複数の追加半導体ブリッジＡＬ−Ｂは互いに間隔を置いて配置される。複数の追加半導体ブリッジＡＬ−Ｂは、互いに略平行であってもよい。
図５Ｃは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図５Ｃを参照すると、この実施形態における第１半導体領域ＡＬ−１は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分ＮＯＬ−１を含み、この実施形態における第２半導体領域ＡＬ−２は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分ＮＯＬ−２を含み、この実施形態における第３半導体領域ＡＬ−３は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第３非重複部分ＮＯＬ−３を含み、この実施形態における第４半導体領域ＡＬ−４は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第４非重複部分ＮＯＬ−４を含む。図５Ｃに示すように、第１半導体領域ＡＬ−１は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第１重複部分ＯＬ−１をさらに含み、第２半導体領域ＡＬ−２は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第２重複部分ＯＬ−２をさらに含み、第３半導体領域ＡＬ−３は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第３重複部分ＯＬ−３をさらに含み、第４半導体領域ＡＬ−４は、ベース基板を平面視した際、その投影がエッチング停止層の投影と重なるひとつ以上の第４重複部分ＯＬ−４をさらに含んでもよい。
図５Ａ〜５Ｃを参照すると、この実施形態におけるソース電極Ｓは、第１非重複部分ＮＯＬ−１及び第３非重複部分ＮＯＬ−３のベース基板から離れた側に接触して設けられ、この実施形態におけるドレイン電極Ｄは、第２非重複部分ＮＯＬ−２及び第４非重複部分ＮＯＬ−４のベース基板から離れた側に接触して設けられている。具体的には、第１非重複部分ＮＯＬ−１及び第３非重複部分ＮＯＬ−３は、複数のソース電極歯のベース基板に近い側に接触して設けられ、第２非重複部分ＮＯＬ−２及び第４非重複部分ＮＯＬ−４は、複数のドレイン電極歯のベース基板に近い側に設けられる。
図６Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図６Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図６Ａ〜６Ｂにおける薄膜トランジスタは、ソース電極Ｓが一体化されたソース電極ブロックであるという点を除き、図５Ａ〜５Ｃにおける薄膜トランジスタと非常に似ている。図６Ａ〜６Ｂに示すように、この実施形態におけるドレイン電極Ｄは、ドレイン電極本体Ｄ−Ｍと、ドレイン電極本体と一体化され、ドレイン電極本体から２つのドレイン電極歯の自由端に向かって延伸する２つのドレイン電極歯Ｄ−Ｔを含む。一体化されたソース電極歯ブロックは２つのドレイン電極歯に挟まれ、これにより、２つのドレイン電極歯のうちのひとつが一体化されたソース電極ブロックの一方の側に設けられ、２つのドレイン電極歯のうちのもうひとつが一体化されたソース電極ブロックの反対側に設けられ、一体化されたソース電極ブロックが中央に設けられる。
図６Ｂを参照すると、この実施形態における活性層は、第３半導体領域ＡＬ−３と、第４半導体領域ＡＬ−４と、各々が第３半導体領域ＡＬ−３と第４半導体領域ＡＬ−４とを接続する複数の追加半導体ブリッジＡＬ−Ｂと、をさらに含む。図６Ｂに示すように、複数の追加半導体ブリッジＡＬ−Ｂは互いに間隔を置いて配置される。複数の追加半導体ブリッジＡＬ−Ｂは、互いに略平行であってもよい。この実施形態におけるソース電極Ｓは、第１非重複部分及び第３非重複部分のベース基板から離れた側に接触して設けられ、この実施形態におけるドレイン電極Ｄは、第２非重複部分ＮＯＬ−２及び第４非重複部分ＮＯＬ−４のベース基板から離れた側に接触して設けられる。具体的には、第１非重複部分及び第３非重複部分は、一体化されたソース電極ブロックのベース基板に近い側に接触して設けられ、第２非重複部分及び第４非重複部分は、２つのドレイン電極歯のベース基板に近い側に接触して設けられる。
図７Ａは、いくつかの実施形態における薄膜トランジスタの構造を示す模式図である。図７Ｂは、いくつかの実施形態における薄膜トランジスタの活性層の構造を示す模式図である。図７Ａと７Ｂを参照すると、この実施形態における薄膜トランジスタは、この実施形態における第１半導体領域ＡＬ−１と、第３半導体領域ＡＬ−３とが一体化された半導体領域ＡＬ−１／３を形成するという点を除き、図６Ａ〜６Ｂにおける薄膜トランジスタと非常に似ている。同様に、この実施形態における第１非重複部分と第３非重複部分は、一体化された非重複部分をなす。
図８は、いくつかの実施形態におけるゲートドライバオンアレイ（ＧＯＡ）回路の構造を示す模式図である。図８を参照すると、この実施形態におけるＧＯＡ回路は、本開示で述べる薄膜トランジスタを含んでいる。図８に示すように、この実施形態におけるＧＯＡ回路は、９個の半導体ブリッジを含む。
いくつかの実施形態において、本発明の薄膜トランジスタは、例えば、駆動薄膜トランジスタ又は増幅用薄膜トランジスタ等の有機発光装置内の薄膜トランジスタである。有機発光装置は、薄膜トランジスタの熱的安定性に対する要求が高い電流駆動型表示装置である。本発明の薄膜トランジスタは、従来の薄膜トランジスタに比べ熱的安定性がかなり高いため、有機発光表示製品への応用に適している。
別の方面において、本開示は薄膜トランジスタの製造方法を提供する。いくつかの実施形態において、薄膜トランジスタの製造方法は、ベース基板上に、第１半導体領域、第２半導体領域、及び各々が第１半導体領域と第２半導体領域とを接続する複数の半導体ブリッジを有する活性層を形成する工程と、活性層のベース基板から離れた側にエッチング停止層を形成する工程と、を含む。
いくつかの実施形態において、第１半導体領域と第２半導体領域とは、間に間隔を置いて、第１平面内において略第１方向に沿って配置される。複数の半導体ブリッジは、互いに間隔を置いて、各々が第２平面上において略第２方向に沿って配置されてもよい。第１平面と第２平面は互いに略平行であってもよい。第１平面と第２平面は同一の平面であってもよい。複数の半導体ブリッジは、互いに略平行に形成されてもよい。第１方向は、第２方向に対して略垂直であってもよい。
いくつかの実施形態において、活性層はＭ１ＯａＮｂを含む材料により作製され、ここで、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である。例えば、活性層は金属酸化物又は金属酸窒化物により作製される。金属酸化物活性層の適切な材料の例には、ＩＧＺＯ、酸化亜鉛、酸化ガリウム、酸化インジウム、ＨｆＩｎＺｎＯ（ＨＩＺＯ）、アモルファスＩｎＧａＺｎＯ（アモルファスＩＧＺＯ）、ＩｎＺｎＯ、アモルファスＩｎＺｎＯ、ＺｎＯ：Ｆ、Ｉｎ２Ｏ３：Ｓｎ、Ｉｎ２Ｏ３：Ｍｏ、Ｃｄ２ＳｎＯ４、ＺｎＯ：Ａｌ、ＴｉＯ２：Ｎｂ及びＣｄ−Ｓｎ−Ｏが含まれるが、これらに限らない。金属酸窒化物活性層の適切な材料の例には、亜鉛酸窒化物、インジウム酸窒化物、ガリウム酸窒化物、スズ酸窒化物、カドミウム酸窒化物、アルミニウム酸窒化物、ゲルマニウム酸窒化物、チタン酸窒化物、酸窒化ケイ素又はそれらの組み合わせが含まれるが、これらに限らない。活性層は、ひとつ以上の金属元素によりドーピングされたＭ１ＯａＮｂを含む材料により作製されてもよい。活性層は、ひとつ以上の非金属元素によりドーピングされたＭ１ＯａＮｂを含む材料により作製されてもよい。活性層は、ひとつ以上の金属元素とひとつ以上の非金属元素によりドーピングされたＭ１ＯａＮｂを含む材料により作製されてもよい。
エッチング停止層は、第１電極と第２電極（例えば、ソース電極とドレイン電極）をエッチングするためのエッチング液に対して耐性が大きくてもよい。エッチング停止層は、第１電極と第２電極をエッチングするためのウエットエッチング液に対して耐性が大きくてもよい。エッチング停止層はケイ素含有化合物からなってもよい。エッチング停止層を作製するケイ素含有化合物の例には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、オキシ炭化ケイ素、ケイ素及びシリコンゲルマニウムが含まれるが、これらに限らない。
いくつかの実施形態において、第１半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分を含むように形成される。いくつかの実施形態において、第２半導体領域は、ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分を含むように形成される。
いくつかの実施形態において、薄膜トランジスタの製造方法は、第１非重複部分のベース基板から離れた側に第１電極（例えば、ソース電極又はドレイン電極）を形成する工程と、第２非重複部分のベース基板から離れた側に第２電極（例えば、ドレイン電極又はソース電極）を形成する工程と、をさらに含む。
第１電極（例えば、ソース電極又はドレイン電極）は、第１非重複部分のベース基板から離れた側に接触して設けられるように形成されてもよい。第２電極（例えば、ドレイン電極又はソース電極）は、第２非重複部分のベース基板から離れた側に接触して設けられるように形成されてもよい。
いくつかの実施形態において、薄膜トランジスタの製造方法は、第１電極と第１非重複部分との間にオーミックコンタクト層を形成する工程をさらに含む。いくつかの実施形態において、薄膜トランジスタの製造方法は、第２電極と第２非重複部分との間にオーミックコンタクト層を形成する工程をさらに含む。
いくつかの実施形態において、活性層を形成する工程及びエッチング停止層を形成する工程は、ひとつのパターニング工程において行う。ひとつのパターニング工程において、ハーフトーンマスク板又はグレイトーンマスク板を用いてもよい。例えば、いくつかの実施形態においては、ひとつのパターニング工程に、Ｍ１ＯａＮｂにより作製される半導体材料層をベース基板上に形成し、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である工程と、半導体材料層のベース基板から離れた側にエッチング停止材料層を形成する工程と、エッチング停止材料層の半導体材料層から離れた側にフォトレジスト層をコーティングする工程と、ハーフトーンマスク板又はグレイトーンマスク板を用いてフォトレジスト層を露光する工程と、露光されたフォトレジスト層を現像して、活性層に対応する第１セクション及び第１セクションの外側に位置する第２セクションを含むフォトレジストパターンを取得し、第１セクションは、第１非重複部分及び第２非重複部分に対応する第１ゾーンと、第１セクションの残りの部分に対応する第２ゾーンを含み、第２ゾーンの奥行きは第１ゾーンの奥行きよりも深く、第２セクションにおけるフォトレジスト材料が除去される工程と、第２セクションにおけるエッチング停止材料層を除去する工程と、第２セクションにおける半導体材料層を除去して活性層に対応する活性層パターンを形成する工程と、第２ゾーンにおけるフォトレジスト層を維持しつつ、第１ゾーンにおけるフォトレジスト層を除去する工程と、第１ゾーンにおけるエッチング停止材料層を除去して、エッチング停止層に対応するエッチング停止層パターンを形成する工程と、第２ゾーンにおけるフォトレジスト層を除去する工程と、を含む。
いくつかの実施形態においては、活性層を形成する工程と、第１電極を形成する工程と、第２電極を形成する工程とを、ひとつのパターニング工程において行う。例えば、いくつかの実施形態において、薄膜トランジスタの製造方法は、Ｍ１ＯａＮｂを含む半導体材料層をベース基板上に形成し、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である工程と、半導体材料層のベース基板から離れた側にエッチング停止材料層を形成する工程と、エッチング停止材料層の半導体材料層から離れた側に第１フォトレジスト層をコーティングする工程と、エッチング停止層に対応するパターンを有するマスク板を用いて第１フォトレジスト層を露光する工程と、露光された第１フォトレジスト層を現像して、エッチング停止層に対応する第１セクション及び第１セクションの外側に位置する第２セクションを含む第１フォトレジストパターンを取得する工程と、第２セクションにおけるエッチング停止材料層を除去して、エッチング停止層に対応するエッチング停止層パターンを形成する工程と、エッチング停止層及び半導体材料層のベース基板から離れた側に電極材料層を形成する工程と、電極材料層のベース基板から離れた側に第２フォトレジスト層をコーティングする工程と、第１電極と第２電極に対応するパターンを有する第２マスク板を用いて第２フォトレジスト層を露光する工程と、露光された第２フォトレジスト層を現像して、第１電極及び第２電極に対応する第３セクションと、第１セクションの外側に位置する第４セクションを有する第２フォトレジストパターンを取得する工程と、第４セクションにおける電極材料層を除去して、第１電極に対応する第１電極パターン及び第２電極に対応する第２電極パターンを形成する工程と、第４セクションにおける半導体材料層を除去して、活性層に対応する活性層パターンを形成する工程と、を含んでもよい。
半導体材料層は、例えば、コーティング、マグネトロンスパッタリング、プラズマ強化化学気相成長法（ＰＥＶＣＤ）等の蒸着処理により形成してもよい。
エッチング停止材料層は、例えば、コーティング、マグネトロンスパッタリング、プラズマ強化化学気相成長法（ＰＥＶＣＤ）等の蒸着処理により形成してもよい。
エッチング停止材料層は、例えば、ドライエッチング処理等のエッチング処理により除去してもよい。
半導体材料層は、例えば、ウェットエッチング処理等のエッチング処理により除去してもよい。
フォトレジスト層は、アッシング処理により除去してもよい。
電極材料層は、例えば、ウェットエッチング処理等のエッチング処理により除去してもよい。
いくつかの実施形態において、薄膜トランジスタはボトムゲート型薄膜トランジスタである。いくつかの実施形態において、薄膜トランジスタの製造方法は、活性層を形成する前に、ベース基板上にゲート電極層を形成する工程と、ゲート電極層のベース基板から離れた側にゲート絶縁層を形成する工程と、をさらに含む。
別の方面において、本開示は、本開示で述べる、又は本開示で述べる方法により製造される薄膜トランジスタを有する表示装置を提供する。別の方面において、本開示は、本開示で述べる表示パネルを有する表示装置を提供する。適切な表示装置の例には、液晶表示パネル、電子ペーパー、有機発光表示パネル、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートパソコン、電子アルバム、ＧＰＳ等が含まれるが、これらに限らない。
本発明の実施形態に関する以上の記載は例示と説明を目的としており、全てを網羅している訳ではなく、また開示された形態そのものに本発明を限定するものでもない。それ故、上記記載は限定ではなく例示を目的としていると見なすべきであり、多くの変更や変形は当業者にとって明らかであろう。本発明の原理とそれが実際に適用される最良の形態を説明しやすいような実施形態を選択しそれについて記載することで、特定の用途又は想定される適用に適した本発明の様々な実施形態及び様々な変更を当業者に理解させることを目的としている。本開示に付した請求項及びその均等物により本発明の範囲を定義することが意図され、別途示唆しない限り、すべての用語は合理的な範囲内で最も広く解釈されるべきである。従って、「本発明」、「本開示」又はこれに類する用語は請求項の範囲を必ずしも特定の実施形態に限定せず、本発明の例示的実施形態に対する参照は本発明への限定を示唆するものではなく、かかる限定を推論すべきではない。本発明は付属する請求項の構想と範囲のみにより限定される。さらに、これらの請求項では後に名詞又は要素を伴って「第１」「第２」等という表現を用いる場合がある。特定の数量が示されない限り、このような用語は専用語であると理解すべきであり、修飾された要素の数量が上記専用語により限定されると解釈してはならない。記載した効果や利点はいずれも本発明のすべての実施形態に適用されるとは限らない。当業者であれば、以下の請求項により定義される本発明の範囲から逸脱せずに、記載した実施形態を変形できることが理解されよう。さらに、以下の請求項に明記されているか否かを問わず、本開示の要素及び部品のいずれも公衆に捧げる意図はない。
ＡＬ 活性層
ＡＬ−１ 半導体領域
ＡＬ−２ 半導体領域
ＡＬ−３ 半導体領域
ＡＬ−４ 半導体領域
ＡＬ−Ｂ 半導体ブリッジ
Ｄ ドレイン電極
Ｄ−Ｍ ドレイン電極本体
Ｄ−Ｔ ドレイン電極歯
ＥＳＬ エッチング停止層
Ｇ ゲート電極
ＧＩ ゲート絶縁層
ＮＯＬ−１ 非重複部分
ＮＯＬ−２ 非重複部分
ＮＯＬ−３ 非重複部分
ＮＯＬ−４ 非重複部分
ＯＬ−１ 重複部分
ＯＬ−２ 重複部分
ＯＬ−３ 重複部分
ＯＬ−４ 重複部分
Ｓ ソース電極
Ｓ−Ｍ ソース電極本体
Ｓ−Ｔ ソース電極歯

Claims (25)

  1. ベース基板と、
    前記ベース基板上に設けられ、第１半導体領域、第２半導体領域、及び各々が前記第１半導体領域と前記第２半導体領域とを接続する複数の半導体ブリッジを含み、前記複数の半導体ブリッジが互いに間隔を置いて配置され、活性層はＭ１ＯａＮｂを含む材料により作製され、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である、活性層と、
    前記活性層の前記ベース基板から離れた側に設けられ、前記第１半導体領域は、前記ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第１非重複部分を含み、前記第２半導体領域は、前記ベース基板を平面視した際、その投影がエッチング停止層の投影の外側に位置する第２非重複部分を含む、エッチング停止層と、
    前記第１非重複部分の前記ベース基板から離れた側に設けられる第１電極と、
    前記第２非重複部分の前記ベース基板から離れた側に設けられる第２電極と、を含む薄膜トランジスタ。
  2. 前記第１半導体領域は、前記複数の半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、前記第２半導体領域は、前記複数の半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックである、請求項１に記載の薄膜トランジスタ。
  3. 前記第１電極は前記第１非重複部分に接触し、前記第２電極は前記第２非重複部分に接触する、請求項１に記載の薄膜トランジスタ。
  4. 前記エッチング停止層は、各々が対応する半導体ブリッジと少なくとも部分的に重複する、互いに間隔を置いて配置される複数のエッチング停止ブロックを含む、請求項１に記載の薄膜トランジスタ。
  5. 前記複数の半導体ブリッジは、およそ３μｍからおよそ１５μｍの範囲にある距離により互いに間隔を置いて配置される、請求項１に記載の薄膜トランジスタ。
  6. 前記複数の半導体ブリッジの各々は、幅がおよそ３μｍからおよそ２０μｍの範囲にある、請求項１に記載の薄膜トランジスタ。
  7. 前記複数の半導体ブリッジの各々は長方形である、請求項１に記載の薄膜トランジスタ。
  8. 各半導体ブリッジは、凹状の側辺を有し前記各半導体ブリッジの他の部分より幅の狭い中間部分を含む、請求項１に記載の薄膜トランジスタ。
  9. 前記活性層は、第３半導体領域と、第４半導体領域と、各々が前記第３半導体領域と前記第４半導体領域とを接続する複数の追加半導体ブリッジと、をさらに含み、前記複数の追加半導体ブリッジは互いに間隔を置いて配置され、前記第３半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第３非重複部分を含み、前記第４半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第４非重複部分を含み、
    前記第１電極は、前記第３非重複部分の前記ベース基板から離れた側に設けられ、
    前記第２電極は、前記第４非重複部分の前記ベース基板から離れた側に設けられる、請求項１に記載の薄膜トランジスタ。
  10. 前記第３半導体領域は、前記複数の追加半導体ブリッジの複数の第１ターミナスを接続する一体化された半導体ブロックであり、前記第４半導体領域は、前記複数の追加半導体ブリッジの複数の第２ターミナスを接続する一体化された半導体ブロックである、請求項９に記載の薄膜トランジスタ。
  11. 前記第１電極は前記第３非重複部分に接触し、前記第２電極は前記第４非重複部分に接触する、請求項９に記載の薄膜トランジスタ。
  12. 前記エッチング停止層は、各々が対応する追加半導体ブリッジと少なくとも部分的に重複する、互いに間隔を置いて配置される複数の追加エッチング停止ブロックを含む、請求項９に記載の薄膜トランジスタ。
  13. 前記第１電極は、第１電極本体と、前記第１電極本体と一体化され、前記第１電極本体から複数の第１電極歯の自由端に向かって延伸する複数の第１電極歯とを含み、
    前記第２電極は、第２電極本体と、前記第２電極本体と一体化され、前記第２電極本体から複数の第２電極歯の自由端に向かって延伸する複数の第２電極歯とを含み、
    前記複数の第１電極歯の各々と前記複数の第２電極歯の各々は、前記第１電極と前記第２電極がインターリーブするように交互に、間隔を置いて配置され、
    前記第１非重複部分及び前記第３非重複部分は、前記複数の第１電極歯の前記ベース基板に近い側に設けられ、前記第２非重複部分及び前記第４非重複部分は、前記複数の第２電極歯の前記ベース基板に近い側に設けられる、請求項９に記載の薄膜トランジスタ。
  14. 前記第１電極は、第１電極本体と、前記第１電極本体と一体化され、前記第１電極本体から２つの第１電極歯の自由端に向かって延伸する２つの第１電極歯とを含み、
    前記第２電極は、第２電極本体と、前記第２電極本体と一体化され、前記第２電極本体から２つの第２電極歯の自由端に向かって延伸する２つの第２電極歯とを含み、
    前記２つの第１電極歯は前記２つの第２電極歯に挟まれ、これにより、前記２つの第２電極歯のうちのひとつが前記２つの第１電極歯の一方の側に設けられ、前記２つの第２電極歯のうちのもうひとつが前記２つの第１電極歯の反対側に設けられ、前記２つの第１電極歯が中央に設けられ、
    前記第１非重複部分及び前記第３非重複部分は、前記２つの第１電極歯の前記ベース基板に近い側に設けられ、前記第２非重複部分及び前記第４非重複部分は、前記２つの第２電極歯の前記ベース基板に近い側に設けられる、請求項９に記載の薄膜トランジスタ。
  15. 前記第１電極は、一体化された第１電極ブロックを含み、
    前記第２電極は、第２電極本体と、前記第２電極本体と一体化され、前記第２電極本体から２つの第２電極歯の自由端に向かって延伸する２つの第２電極歯とを含み、
    前記一体化された第１電極ブロックは前記２つの第２電極歯に挟まれ、これにより、前記２つの第２電極歯のうちのひとつが前記一体化された第１電極ブロックの一方の側に設けられ、前記２つの第２電極歯のうちのもうひとつが前記一体化された第１電極ブロックの反対側に設けられ、前記一体化された第１電極ブロックが中央に設けられ、
    前記第１非重複部分及び前記第３非重複部分は、前記一体化された第１電極ブロックの前記ベース基板に近い側に設けられ、前記第２非重複部分及び前記第４非重複部分は、前記２つの第２電極歯の前記ベース基板に近い側に設けられる、請求項９に記載の薄膜トランジスタ。
  16. 前記第１非重複部分と前記第３非重複部分は、一体化された非重複部分をなす、請求項１５に記載の薄膜トランジスタ。
  17. 前記第１半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影と重なる第１重複部分をさらに含み、前記第２半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影と重なる第２重複部分をさらに含む、請求項１に記載の薄膜トランジスタ。
  18. 前記エッチング停止層は、前記第１電極と前記第２電極をエッチングするためのウエットエッチング液に対して耐性が大きい、請求項１に記載の薄膜トランジスタ。
  19. 請求項１〜１８のいずれか一項に記載の薄膜トランジスタを含む、ゲートドライバオンアレイ（ＧＯＡ）回路。
  20. 請求項１〜１８のいずれか一項に記載の薄膜トランジスタを含む、表示装置。
  21. 第１半導体領域、第２半導体領域、及び各々が前記第１半導体領域と前記第２半導体領域とを接続する複数の半導体ブリッジを含み、前記複数の半導体ブリッジが互いに間隔を置いて配置され、活性層はＭ１ＯａＮｂを含む材料により作製され、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である、活性層をベース基板上に形成する工程と、
    前記第１半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第１非重複部分を含み、前記第２半導体領域は、前記ベース基板を平面視した際、その投影が前記エッチング停止層の投影の外側に位置する第２非重複部分を含む、エッチング停止層を前記活性層の前記ベース基板から離れた側に形成する工程と、
    前記第１非重複部分の前記ベース基板から離れた側に第１電極を形成する工程と、
    前記第２非重複部分の前記ベース基板から離れた側に第２電極を形成する工程と、を含む、薄膜トランジスタの製造方法。
  22. 前記活性層を形成する工程及び前記エッチング停止層を形成する工程は、ひとつのパターニング工程において行われる、請求項２１に記載の薄膜トランジスタの製造方法。
  23. 前記ひとつのパターニング工程は、
    前記ベース基板上に、Ｍ１ＯａＮｂを含む半導体材料層を形成し、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である、工程と、
    前記半導体材料層の前記ベース基板から離れた側にエッチング停止材料層を形成する工程と、
    前記エッチング停止材料層の前記半導体材料層から離れた側にフォトレジスト層をコーティングする工程と、
    ハーフトーンマスク板又はグレイトーンマスク板を用いて前記フォトレジスト層を露光する工程と、
    前記露光されたフォトレジスト層を現像して、前記活性層に対応する第１セクション及び前記第１セクションの外側に位置する第２セクションを含むフォトレジストパターンを取得し、前記第１セクションは、前記第１非重複部分及び前記第２非重複部分に対応する第１ゾーンと、前記第１セクションの残りの部分に対応する第２ゾーンを含み、前記第２ゾーンの奥行きは前記第１ゾーンの奥行きよりも深く、前記第２セクションにおける前記フォトレジスト材料が除去される、工程と、
    前記第２セクションにおける前記エッチング停止材料層を除去する工程と、
    前記第２セクションにおける前記半導体材料層を除去して、前記活性層に対応する活性層パターンを形成する工程と、
    前記第２ゾーンにおける前記フォトレジスト層を維持しつつ、前記第１ゾーンにおける前記フォトレジスト層を除去する工程と、
    前記第１ゾーンにおける前記エッチング停止材料層を除去して、前記エッチング停止層に対応するエッチング停止層パターンを形成する工程と、
    前記第２ゾーンにおける前記フォトレジスト層を除去する工程と、を含む、請求項２２に記載の薄膜トランジスタの製造方法。
  24. 前記活性層を形成する工程と、前記第１電極を形成する工程と、前記第２電極を形成する工程とを、ひとつのパターニング工程において行う、請求項２１に記載の薄膜トランジスタの製造方法。
  25. 前記ベース基板上に、Ｍ１ＯａＮｂを含む半導体材料層を形成し、Ｍ１は単独の金属又は金属の組み合わせであり、ａ＞０かつｂ≧０である、工程と、
    前記半導体材料層の前記ベース基板から離れた側にエッチング停止材料層を形成する工程と、
    前記エッチング停止材料層の前記半導体材料層から離れた側に第１フォトレジスト層をコーティングする工程と、
    前記エッチング停止層に対応するパターンを有する第１マスク板を用いて前記第１フォトレジスト層を露光する工程と、
    前記露光された第１フォトレジスト層を現像して、前記エッチング停止層に対応する第１セクション及び前記第１セクションの外側に位置する第２セクションを含む第１フォトレジストパターンを取得する工程と、
    前記第２セクションにおける前記エッチング停止材料層を除去して、前記エッチング停止層に対応するエッチング停止層パターンを形成する工程と、
    前記エッチング停止層及び前記半導体材料層の前記ベース基板から離れた側に電極材料層を形成する工程と、
    前記電極材料層の前記ベース基板から離れた側に第２フォトレジスト層をコーティングする工程と、
    前記第１電極及び前記第２電極に対応するパターンを有する第２マスク板を用いて前記第２フォトレジスト層を露光する工程と、
    前記露光された第２フォトレジスト層を現像して、前記第１電極及び前記第２電極に対応する第３セクション及び前記第１セクションの外側に位置する第４セクションとを含む第２フォトレジストパターンを取得する工程と、
    前記第４セクションにおける前記電極材料層を除去して、前記第１電極に対応する第１電極パターン及び前記第２電極に対応する第２電極パターンを形成する工程と、
    前記第４セクションにおける前記半導体材料層を除去して、前記活性層に対応する活性層パターンを形成する工程と、を含む、請求項２４に記載の薄膜トランジスタの製造方法。
JP2017538210A 2016-07-08 2016-07-08 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法 Active JP6779884B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/089409 WO2018006412A1 (en) 2016-07-08 2016-07-08 Thin film transistor, gate drive on array and display apparatus having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
JP2019520691A true JP2019520691A (ja) 2019-07-18
JP6779884B2 JP6779884B2 (ja) 2020-11-04

Family

ID=58215710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017538210A Active JP6779884B2 (ja) 2016-07-08 2016-07-08 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法

Country Status (8)

Country Link
US (1) US10032917B1 (ja)
EP (1) EP3482420A4 (ja)
JP (1) JP6779884B2 (ja)
KR (2) KR20180016330A (ja)
CN (1) CN106463545B (ja)
BR (1) BR112017023119B1 (ja)
RU (1) RU2705754C1 (ja)
WO (1) WO2018006412A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN111430368B (zh) * 2020-03-30 2023-01-20 友达光电（苏州）有限公司 显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2005182061A (ja) * 2003-12-22 2005-07-07 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
US20060202236A1 (en) * 2005-02-28 2006-09-14 Lee Seok W Thin film transistor, liquid crystal display device and method for fabricating thereof
JP2007005395A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
JP2009016808A (ja) * 2007-06-07 2009-01-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009060001A (ja) * 2007-09-03 2009-03-19 Casio Comput Co Ltd フォトトランジスタ
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2015043064A (ja) * 2013-02-25 2015-03-05 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015179805A (ja) * 2013-06-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520713B2 (ja) * 1997-03-26 2004-04-19 セイコーエプソン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
KR100553935B1 (ko) * 2003-08-20 2006-02-24 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100632214B1 (ko) * 2003-12-22 2006-10-09 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100603832B1 (ko) * 2004-05-03 2006-07-24 엘지.필립스 엘시디 주식회사 열분산형 멀티채널 트랜지스터와 그 제조방법
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101501699B1 (ko) * 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP2008085357A (ja) * 2007-11-06 2008-04-10 Nec Corp 電界効果型トランジスタの製造方法
KR101463028B1 (ko) * 2008-06-30 2014-11-19 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN102356352A (zh) * 2009-03-24 2012-02-15 夏普株式会社 Tft基板和使用该tft基板的液晶显示装置
WO2012008079A1 (ja) * 2010-07-16 2012-01-19 シャープ株式会社 薄膜トランジスタおよびシフトレジスタ
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20130050712A (ko) 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN102723334B (zh) * 2012-06-07 2015-04-08 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器
CN103941448B (zh) * 2013-12-26 2018-03-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
KR102230301B1 (ko) * 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
EP2960943B1 (en) * 2014-06-27 2019-08-07 LG Display Co., Ltd. Thin film transistor of display apparatus
CN104914639A (zh) 2015-06-26 2015-09-16 深圳市华星光电技术有限公司 一种tft基板及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
JP2005182061A (ja) * 2003-12-22 2005-07-07 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
US20060202236A1 (en) * 2005-02-28 2006-09-14 Lee Seok W Thin film transistor, liquid crystal display device and method for fabricating thereof
JP2007005395A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
JP2009016808A (ja) * 2007-06-07 2009-01-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009060001A (ja) * 2007-09-03 2009-03-19 Casio Comput Co Ltd フォトトランジスタ
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2015043064A (ja) * 2013-02-25 2015-03-05 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2015179805A (ja) * 2013-06-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
RU2705754C1 (ru) 2019-11-11
KR20180016330A (ko) 2018-02-14
CN106463545B (zh) 2019-11-01
BR112017023119B1 (pt) 2022-11-16
BR112017023119A2 (pt) 2018-07-10
WO2018006412A1 (en) 2018-01-11
KR20190079708A (ko) 2019-07-05
US10032917B1 (en) 2018-07-24
US20180212050A1 (en) 2018-07-26
JP6779884B2 (ja) 2020-11-04
EP3482420A4 (en) 2020-03-04
CN106463545A (zh) 2017-02-22
KR102104471B1 (ko) 2020-04-24
EP3482420A1 (en) 2019-05-15

Similar Documents

Publication Publication Date Title
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
TWI311815B (en) Thin film transistor array panel and manufacturing method thereof
US9024318B2 (en) Thin film transistor substrate manufacturing method thereof, display
CN104851888B (zh) 薄膜晶体管阵列面板
JP2015133479A (ja) 薄膜トランジスタ表示板
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
JP2017530429A (ja) アレイ基板及びその製造方法、表示装置
WO2019134475A1 (zh) 薄膜晶体管及其制备方法以及阵列基板和显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
US7371592B2 (en) Manufacturing method of thin film transistor array panel using an optical mask
JP2019520691A (ja) 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法
EP3261127B1 (en) Thin-film transistor and manufacturing method therefor, array substrate and display device
US11244970B2 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
KR20160017867A (ko) 표시장치와 그 제조 방법
JP7042621B2 (ja) アレイ基板、表示パネル、アレイ基板を備える表示装置及びアレイ基板の製造方法
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10249763B2 (en) Array substrate, and display device, and fabrication methods
TW202004715A (zh) 畫素結構及其製造方法
KR102122066B1 (ko) 박막 트랜지스터와 이를 포함하는 디스플레이 장치 및 이들의 제조 방법
KR102027363B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060026201A (ko) 박막 트랜지스터 표시판의 제조 방법
JP2004214504A (ja) 半導体素子
TW201517278A (zh) 薄膜電晶體基板、其製備方法、以及包含其之顯示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201014

R150 Certificate of patent or registration of utility model

Ref document number: 6779884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250