JP2005182061A - 有機電界発光素子とその製造方法 - Google Patents

有機電界発光素子とその製造方法 Download PDF

Info

Publication number
JP2005182061A
JP2005182061A JP2004370649A JP2004370649A JP2005182061A JP 2005182061 A JP2005182061 A JP 2005182061A JP 2004370649 A JP2004370649 A JP 2004370649A JP 2004370649 A JP2004370649 A JP 2004370649A JP 2005182061 A JP2005182061 A JP 2005182061A
Authority
JP
Japan
Prior art keywords
switching
electrode
driving
active layer
disposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004370649A
Other languages
English (en)
Other versions
JP4108674B2 (ja
Inventor
Jae-Yong Park
チェヨン パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030094457A external-priority patent/KR100632214B1/ko
Priority claimed from KR1020030094458A external-priority patent/KR100549985B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005182061A publication Critical patent/JP2005182061A/ja
Application granted granted Critical
Publication of JP4108674B2 publication Critical patent/JP4108674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract


【課題】本発明は、有機電界発光素子に係り、特に、駆動の特性が改善された有機電界発光素子の構成と、その製造方法に関する。
【解決手段】本発明による有機電界発光素子は、アレイ部と発光部を、別途の基板に構成して合着するデュアルプレート構造であって、前記アレイ部に構成した駆動素子として、複数のＮタイプの多結晶薄膜トランジスタを並列に連結して構成することを特徴とする。
駆動薄膜トランジスタを、並列に連結されたＮタイプの多結晶薄膜トランジスタで構成することによって、ドレイン電極に現れる高いドレインストレスを分散されることができるので、動作の安定化及び寿命が延長される長所がある。
【選択図】 図５

Description

本発明は、有機電界発光素子に係り、特に、Ｐタイプの多結晶薄膜トランジスタ(Ｐタイプｐｏｌｙ−ＳｉＴＦＴ)をスイッチング素子として構成して、並列に連結された複数のＮタイプの多結晶薄膜トランジスタ(Ｎタイプｐｏｌｙ−ＳｉＴＦＴ)を駆動素子で構成したデュアルプレートタイプ有機電界発光素子の構成とその製造方法に関する。
一般的な有機電界発光素子は、電子注入電極と正孔注入電極から、各々電子と正孔を、発光層の内部に注入させて、注入された電子と正孔が結合したエキシトンが、励起状態から基底状態に落ちる時に発光する素子である。
このような原理によって、従来の薄膜液晶表示素子とは異なり、別途の光源を必要としないので、素子の体積と重さを減らすことができる長所がある。
また、有機電界発光素子は、高品位パネルの特性(低電力、高輝度、高反応速度、低重量)がある。このような特性のために、ＯＥＬＤは、移動通信端末機、ＣＮＳ、ＰＤＡ、カムコーダ、パームＰＣ等のほとんどのコンシューマー電子応用製品に使用される強力な次世代ディスプレーと思われている。
さらに、製造工程が単純であるので、生産原価を、既存のＬＣＤより大変減らすことができる長所がある。
このような有機電界発光素子を駆動する方式は、パッシブマトリックス型とアクティブマトリックス型とに区分することができる。
前記パッシブマトリックス型の有機電界発光素子は、その構成が単純で、製造方法も単純であるが、高い消費電力と表示素子の大面積化に難しさがあり、配線の数が増加すればするほど、開口率が低下する短所がある。
一方、アクティブマトリックス型の有機電界発光素子は、高い発光効率と高画質が提供できる長所がある。
図１は、従来のアクティブマトリックス型の有機電界発光素子の構成を概略的に示した図である。 図示したように、有機電界発光素子１０は、透明で柔軟性のある第１の基板１２の上部に、薄膜トランジスタＴアレイ部１４と、前記薄膜トランジスタアレイ部１４の上部に、陽極電極１６、有機発光層１８、陰極電極２０とを構成する。
前記陽極電極(図１の１６)は、正孔注入電極であって、主に透明な材質で形成されて、前記陰極電極(図１の２０)は、電子注入電極であって、不透明な材質で形成されるので、光は、アレイ部１４を通過して下部へ発光される。
この時、前記発光層１８は、前記各画素Ｐごと、赤色、緑色、青色を発光する別途の有機物質をパターニングして使用する。
前記第１の基板１２が、吸湿剤２２が付着された第２の基板２８とシーラント２６を通じて合着されることによって、有機電界発光素子１０が完成される。
この時、前記吸湿剤２２は、カプセルの内部に浸透される水分と酸素を除去するためのものであって、基板２８の一部をエッチングして、エッチングされた部分に、粉末形態の吸湿剤２２を埋めて、テープ２５で付着することによって、吸湿剤２２を固定する。
前述したような有機電界発光素子の一画素の構成及び駆動方式を、以下、図２の等価回路図を参照して説明する。
図２は、従来の下部発光式有機電界発光素子の一画素に当たる等価回路図である。
図示したように、基板１２の一方向へと、ゲート配線３４、これと垂直に交差するデータ配線３６とが構成される。
前記ゲート配線３４とデータ配線３６の交差地点には、スイッチング素子ＴＳと電気的に連結された駆動素子ＴＤが構成される。
この時、前記駆動素子ＴＤは、Ｐタイプの薄膜トランジスタであるために、薄膜トランジスタのソース電極４２とゲート電極４０間にストレージキャパシターＣＳＴが構成されて、前記駆動素子ＴＤのドレイン電極４４は、有機電界発光ダイオードＥの陽極電極(図１の１６)と接触して構成される。
前述したような構成において、前記駆動素子ＴＤのソース電極４２とゲート電極４０間にストレージキャパシターＣＳＴが構成される。
前記駆動素子ＴＤのソース電極４２と電源配線４６を連結して構成する。
前述したように構成された有機電界発光素子の動作の特性を、以下、簡単に説明する。
前記スイッチング素子ＴＳのゲート電極３８にゲート信号が印加されると、前記データ配線３６に流れる電流信号は、前記スイッチング素子ＴＳを通じて電圧信号に変えて、駆動素子ＴＤのゲート電極４０に印加される。
このようにすると、前記駆動素子ＴＤが動作され、前記有機電界発光ダイオードＥに流れる電流のレベルが決まり、これによって、有機電界発光ダイオードは、グレースケールを具現することができる。
この時、前記ストレージキャパシターＣＳＴに貯蔵された信号は、前記ゲート電極４０の信号を維持する役割をするために、前記スイッチング素子ＴＳがオフ状態になっても、次の信号が印加されるまで、前記有機電界発光ダイオードＥに流れる電流のレベルを、一定に維持することができる。
前記スイッチング素子ＴＳと駆動素子ＴＤは、非晶質薄膜トランジスタまたは、多結晶薄膜トランジスタで構成して、非晶質薄膜トランジスタは、多結晶薄膜トランジスタに比べて、単純な工程により製作することができる長所がある。
ところで、非晶質シリコンを駆動されるための充分な駆動能力のある薄膜トランジスタを形成するためには、前記アクティブ層の幅対長さの比(Ｗ／Ｌ)が大きい薄膜トランジスタが必要である。
幅対長さの比(Ｗ／Ｌ)が大きくなると、前記有機電界発光ダイオードＥを駆動するために必要な電流を充分に供給することができるが、一方では、電流によるストレスの加重現象によって、薄膜トランジスタの熱化が発生して、動作の特性の変化が激しくなる。
特に、駆動素子に、持続的にＤＣバイアスが印加されるので、特性の変化が激しくなる。
前述した構成で、駆動素子が１つで構成される場合、駆動素子に不良が発生すると、これは、点欠陥を誘発する問題がある。
また、従来の構成のように、単一基板上に、薄膜トランジスタアレイ部と有機電界発光ダイオードを形成する場合、薄膜トランジスタの収率と、有機電界発光ダイオードの収率の倍が、薄膜トランジスタと有機電界発光ダイオードを形成するパネルの収率を決める。
従って、従来の場合のように構成された下部基板は、前記有機電界発光ダイオードの収率によりパネルの収率が、非常に限られる問題があった。
特に、薄膜トランジスタが好ましく形成されたとしても、１０００Å程度の薄膜を使用する有機発光層の形成時、異物や他の要素により、不良が発生すると、パネルは、不良等級に判定される。
これによって、良品の薄膜トランジスタを製造するのに必要とされた諸経費及び原材料費の損失に続いて、収率が低下される問題があった。
また、前述したように下部発光方式のカプセル化による安定性及び工程の自由度が高い一方、開口率が限られて、高解像度製品に、適用し辛い問題があった。
前述してはないが、従来の上部発光方式は、光が上部へと出るために、光が出る方向が、下部の薄膜トランジスタアレイ部と関係なくて、薄膜トランジスタの設計が好ましく、開口率が向上されることができるので、製品の寿命の点からすると有利であるが、既存の上部発光方式の構造では、有機発光層の上部に、普通、陰刻が位置することによって、材料の選択の幅が狭いので、透過度が限られ、光効率が低下されることと、光透過度の低下を最小化するため、保護膜を薄膜で形成しなければならない場合、外気を充分に遮断できない問題があった。
本発明は、前述した問題を解決するための目的として提案されたものであって、本発明による有機電界発光素子は、アレイ部(薄膜トランジスタと配線)と 有機電界発光ダイオード(有機発光層と正孔注入電極及び電子注入電極)を別途に形成して、これを合着するデュアルプレート構造に構成して、前記スイッチング素子として、Ｐタイプの多結晶薄膜トランジスタまたは、複数のＮタイプの多結晶薄膜トランジスタを直列に連結して使用し、前記駆動素子としては、複数のＮタイプの多結晶薄膜トランジスタを並列に連結して使用することを特徴とする。
本発明によるデュアルプレート構造の有機電界発光素子は、従来の構造とは異なり、透明な正孔注入電極層が基板の上部に位置することができるので、トップエミッション方式で動作して、開口領域がさらに確保されて、高輝度を具現することができる。
また、下部のアレイ部を設計する場合、開口領域を考慮する必要がないので、設計の自由度が大変高く、アレイ部と有機電界発光ダイオードを別途に製作するので、不良が発生しても、不良の基板だけを交替すれば良いので、生産収率が改善できる。
さらに、スイッチング素子として、Ｐタイプの多結晶薄膜トランジスタまたは、複数が直列に連結されたＮタイプの多結晶薄膜トランジスタを構成して、駆動素子として、複数が並列に連結されたＮタイプの多結晶薄膜トランジスタを構成することによって、スイッチング素子のｏｆｆ電流を低くして動作の特性を改善すると同時に、駆動薄膜トランジスタのドレイン電極に現れる高いドレインストレスを分散されることができるので、動作の安定化及び寿命が延長される長所がある。
前述したような目的を達成するための本発明の第１の態様に係る有機電界発光素子は、相互に向かい合って離隔された第１及び第２の基板と；前記第１の基板の上部に形成されたゲート配線と；前記ゲート配線と交差して、画素部を定義するデータ配線と；前記ゲート配線及びデータ配線に連結されるスイッチング素子と；前記第２の基板の上部に形成された有機電界発光ダイオードと；前記スイッチング素子及び有機電界発光ダイオードに連結され、並列に連結された複数のＮタイプの多結晶シリコン駆動薄膜トランジスタを含む駆動素子とを含む。
前記駆動素子は、多結晶シリコンで構成された駆動アクティブ層と、前記駆動アクティブ層の上部の駆動ゲート電極と、前記駆動アクティブ層の両端部と各々接触する駆動ソース電極及び駆動ドレイン電極とを含み、前記駆動アクティブ層は、前記駆動ゲート電極に対応する複数の開口部有することができる。
前記両端部は、Ｎタイプの不純物を含み、前記スイッチング素子及び駆動素子に並列に連結されるストレージキャパシターをさらに含む。
前記駆動素子に連結される電源配線を含み、前記駆動素子及び 有機電界発光ダイオードを連結する連結電極をさらに含む。
前記有機電界発光ダイオードは、前記第２の基板の上部の第１の電極と、前記第１の電極の上部の有機発光層と、前記有機発光層の上部の第２の電極とを含み、前記有機発光層は、前記第１の電極の上部の正孔注入層と、前記正孔注入層の上部の発光物質層と、前記発光物質層の上部の電子注入層とを含む。
前記第１及び第２の電極は、各々陽極電極及び陰極電極の場合があって、前記スイッチング素子は、Ｐタイプの多結晶シリコン薄膜トランジスタの場合がある。
前記スイッチング素子は、多結晶シリコンで構成されたスイッチングアクティブ層と、前記スイッチングアクティブ層の上部のスイッチングゲート電極と、前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極とを含み、前記両端部は、Ｐタイプの不純物を含む。
前記スイッチング素子は、前記データ配線に直列に連結された複数のＮタイプの多結晶シリコンスイッチング薄膜トランジスタを含み、前記スイッチング素子は、多結晶シリコンで構成されたスイッチングアクティブ層と、前記スイッチングアクティブ層の上部の複数のスイッチングゲート電極と、前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極とを含む。
前記複数のスイッチングゲート電極は、前記ゲート配線に連結され、前記両端部は、Ｎタイプの不純物を含む。
前記両端部は、第１及び第２の部分を構成して、前記第１の部分の不純物濃度は、前記第２の部分の不純物濃度より低い特性を有する。
一方、本発明の第２の態様に係る有機電界発光素子の製造方法は、第１の基板の上部に、ゲート配線を配置する段階と；前記ゲート配線と交差して画素領域を定義するデータ配線を配置する段階と；前記第１の基板の上部に、前記ゲート配線及びデータ配線に連結されるスイッチング素子を形成する段階と；第２の基板の上部に、有機電界発光ダイオードを形成する段階と；前記第１の基板の上部に、前記スイッチング素子及び前記有機電界発光ダイオードに連結され、並列に連結された複数のＮタイプの多結晶シリコン薄膜トランジスタを含む駆動素子を形成する段階と；前記駆動素子が、前記有機電界発光ダイオードに電気的に連結されるように、前記第１及び第２の基板を合着する段階とを含む。
前記駆動素子を形成する段階は、多結晶シリコンで構成される駆動アクティブ層を配置する段階と；前記駆動アクティブ層の上部に、駆動ゲート電極を配置する段階と；前記駆動アクティブ層の両端部と接触する駆動ソース電極及び駆動ドレイン電極を配置する段階とを含む。
前記駆動アクティブ層は、前記駆動ゲート電極に対応する複数の開口部を有して、前記両端部を、Ｎタイプの不純物でドーピングする段階をさらに含む。
前記スイッチング素子及び駆動素子に、並列に連結されるストレージキャパシターを形成する段階をさらに含み、前記駆動素子に連結される電源配線を配置する段階を含む。
前記駆動素子及び有機電界発光ダイオードを電気的に連結する連結電極を配置する段階を含む。
前記有機電界発光ダイオードを形成する段階は、前記第２の基板の上部に、第１の電極を配置する段階と；前記第１の電極の上部に、有機発光層を配置する段階と；前記有機発光層の上部に、第２の電極を配置する段階とを含む。
前記有機発光層を形成する段階は、前記第１の電極の上部に、正孔注入層を配置する段階と；前記正孔注入層の上部に、発光物質層を配置する段階と；前記発光物質層の上部に、正孔注入層を配置する段階とを含む。
前記第１及び第２の電極は、各々陽極電極及び陰極電極の場合があって、前記スイッチング素子は、Ｐタイプの多結晶シリコン薄膜トランジスタの場合がある。
前記スイッチング素子を形成する段階は、多結晶シリコンで構成されたスイッチングアクティブ層を配置する段階と；前記スイッチングアクティブ層の上部にスイッチングゲート電極を配置する段階と；前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極を配置する段階とを含む。
前記両端部をＰタイプの不純物でドピングする段階を含み、前記スイッチング素子は、前記データ配線に、直列に連結された複数のＮタイプの 多結晶シリコンスイッチング薄膜トランジスタを含む。
前記複数のスイッチングゲート電極は、前記ゲート配線に連結され、前記両端部を、Ｎタイプの不純物でドーピングする段階をさらに含む。
また、本発明の第３の特徴による有機電界発光素子の製造方法は、第１の基板の上部に、スイッチングアクティブ層及び複数の開口部を有する駆動アクティブ層を配置する段階と；前記スイッチングアクティブ層の上部に、少なくとも１つのスイッチングゲート電極と、前記駆動アクティブ層の上部に、前記複数の開口部と交差する駆動ゲート電極と、前記少なくとも１つのスイッチングゲート電極に連結されるゲート配線に連結されるゲート配線を配置する段階と；前記駆動アクティブ層の両端部をＮタイプの不純物でドピングする段階と；前記スイッチングアクティブ層の両端部と接触するスイッチングソース電極及びスイッチングドレイン電極と、前記駆動アクティブ層の両端部と接触する駆動ソース電極及び駆動ドレイン電極と、前記ゲート配線と交差して画素領域を定義し、前記スイッチングソース電極に連結されるデータ配線を配置する段階と；第２の基板の上部に、第１の電極を配置する段階と；前記第１の電極の上部に、有機発光層を配置する段階と；前記有機発光層の上部に、第２の電極を配置する段階と；前記駆動ドレイン電極が前記第２の電極に、電気的に連結されるように、前記第１及び第２の基板を合着する段階とを含む。
前記駆動ソース電極に連結される電源配線を配置する段階をさらに含み、前記駆動ドレイン電極及び第２の電極を電気的に連結する連結電極を配置する段階を含む。
前記少なくとも１つのスイッチングゲート電極は、単一スイッチングゲート電極の場合があって、前記スイッチングアクティブ層の両端部を、Ｐタイプの不純物でドーピングする段階をさらに含む。さらに、前記少なくとも１つのスイッチングゲート電極は、複数のスイッチングゲート電極の場合があって、前記スイッチングアクティブ層の両端部を、Ｎタイプの不純物でドピングする段階をさらに含む。
前記駆動アクティブ層の両端部と前記スイッチングアクティブ層の両端部は、Ｎタイプの不純物で、同時にドーピングされる。
以下、添付する図面を参照して、本発明による望ましい実施例を説明する。
本発明によるデュアルプレート構造の有機電界発光素子は、従来の構造とは異なり、透明な正孔注入電極層が基板の上部に位置して、トップエミッション方式で動作して、開口領域がさらに確保されて、高輝度を具現することができる。
下部のアレイ部を設計する場合、開口領域を考慮する必要がないので、設計の自由度が大変高く、アレイ部と発光部を別途に製作するので、不良が発生しても、不良の基板だけを交替すれば良いので、生産収率が改善できる。
さらに、スイッチング素子として、Ｐタイプの多結晶薄膜トランジスタを構成して、駆動素子として、複数が並列に連結されたＮタイプの多結晶薄膜トランジスタを構成することによって、スイッチング素子のｏｆｆ電流を低くして動作の特性を改善すると同時に、駆動薄膜トランジスタのドレイン電極に現れる高いドレインストレスを分散されることができるので、動作の安定化及び寿命が延長される。
また、スイッチング素子として、複数のＮタイプの多結晶薄膜トランジスタを直列に連結して構成して、駆動素子として、複数のＮタイプの多結晶薄膜トランジスタを並列に連結して構成することによって、別途の工程の追加なしに、スイッチング素子のｏｆｆ電流を低くして、動作の特性を改善すると同時に、駆動薄膜トランジスタのドレイン電極に現れる高いドレインストレスを分散されることができるので、動作の安定化及び寿命が延長される。
本発明は、有機電界発光素子を構成する時、有機電界発光ダイオードとアレイ部を別途に構成して合着すると同時に、前記アレイ部に構成するスイッチング素子としてＰタイプの多結晶薄膜トランジスタを構成して、駆動素子として、複数のＮタイプの多結晶薄膜トランジスタを並列に構成することを特徴とする。
図３は、本発明の実施例１によるデュアルプレート構造の有機電界発光素子の構成を、概略的に示した拡大断面図である。
図示したように、本発明によるデュアルプレート構造の有機電界発光素子１９９は、薄膜トランジスタＴとアレイ層ＡＬが構成されたアレイ基板ＡＳと、有機発光層、陽極電極及び陰極電極が構成された発光基板ＥＳとで構成される。
前記アレイ基板ＡＳと発光基板ＥＳは、シールパターン３００を利用して合着する。
前記アレイ基板ＡＳと発光基板ＥＳを、複数の画素領域Ｐで定義して、図示してはないが、アレイ基板ＡＳは、透明な第１の基板１００上に、スイッチング素子と、これに連結された駆動素子を構成する。
前記スイッチング素子ＴＳと駆動素子ＴＤは、画素領域Ｐごと形成する。
前記発光基板ＥＳは、透明な第２の基板１９０上に、陽極電極１８０を形成して、陽極電極１８０の下部には、有機発光層１７０を形成するが、前記有機発光層１７０は、赤色Ｒ、緑色Ｇ、青色Ｂの光を発光する有機物質を、画素領域Ｐに、順次パターンすることによって、形成する。
前記有機発光層１７０の下部には、陰極電極１６０を、画素領域Ｐごと、独立的に形成する。
前記有機発光層１７０は、発光物質層１７０ａ、発光物質層１７０ａと陰極電極１６０間に位置する電子注入層１７０ｃ、前記発光物質層１７０ａと陽極電極１８０間に位置する正孔注入層１７０ｂとで構成する。
電子注入層ＥＩＬ１７０ｃと正孔注入層ＨＩＬ１７０ｂとをされに構成して、電子と正孔の移動をし易くする。また、図示してはないが、電子注入層１７０ｃと発光物質層１７０ａ間及び正孔注入層１７０ｂと発光物質層１７０ａ間に、各々電子輸送層ＥＴＬ及び正孔輸送層ＨＴＬをさらに構成することができる。
前記陰極電極１６０は、アレイ基板ＡＳの駆動素子ＴＤに連結して構成するが、この時、アレイ基板ＡＳと発光基板ＥＳのギャップを考慮して、所定の高さの連結電極４００を、陰極電極１６０と駆動素子間に構成することができる。
前述した本発明の構成は、前記スイッチング素子として、Ｐタイプの多結晶薄膜トランジスタを構成して、前記駆動素子として、複数のＮタイプの多結晶薄膜トランジスタを並列に連結して構成することを特徴とする。
以下、図４を参照して説明する。
図４は、本発明の実施例１によるデュアルプレート構造の有機電界発光素子の一画素の等価回路を示した図である。
図示したように、スイッチング素子ＴＳとして、Ｐタイプの多結晶薄膜トランジスタを使用して、駆動素子ＴＤとして、複数のＮタイプの多結晶薄膜トランジスタ(ＴＤ(Ｔ１＋...＋Ｔｎ))を並列に構成する。
この時、前記スイッチング素子ＴＳは、ゲート配線ＧＬとデータ配線ＤＬと直接連結して構成して、前記駆動素子ＴＤは、スイッチング素子ＴＳに連結して、スイッチング素子ＴＳのスイッチングによって動作する。
前記駆動素子ＴＤは、有機電界発光ダイオードＥの陰極に連結される。このような構造において、補助容量部Ｃstは、前記駆動素子ＴＤのゲート電極１２２とソース電極１２６ａ間に形成して、ソース電極１２８ａは、電源配線１３４に連結される。また、スイッチング素子ＴＳをＰタイプの多結晶薄膜トランジスタで構成することによって、ｏｆｆ動作時、漏洩電流に影響を受けるスイッチング素子の短所を補完した。
すなわち、Ｐタイプの多結晶薄膜トランジスタは、Ｎタイプの非晶質薄膜トランジスタに比べて、動作が速いだけではなく、ｏｆｆ電流の特性が良い。従って、スイッチング素子ＴＳの動作を安定化させることができる。
また、一般的に、前記有機電界発光ダイオードを通じて、駆動素子ＴＤのドレイン電極へと電流が入力されると、ドレイン電極は、初期過度な電流の流入によるストレスによって、素子の熱化が発生し易く、図示したように、駆動素子ＴＤとして、複数のＮタイプの多結晶薄膜トランジスタを並列に構成することによって、このような過大な電流の流入を分散して、電流によるストレスを分散させ、駆動素子の寿命を延長することができる。
前述したような等価回路の構成を具体的に設計して構成したアレイ基板の構成を、以下、図５を参照して説明する。
図５は、本発明の実施例１による有機電界発光素子の一画素に当たるアレイ基板の構成を示した拡大平面図である。(この時、ストレージキャパシターの構成は省略する。)
図示したように、基板１００上に、一方向へと、ゲート配線ＧＬを構成して、これと垂直な方向へと、データ配線ＤＬを構成する。
前記ゲート配線ＧＬとデータ配線ＤＬの交差によって定義される領域を、画素領域Ｐとすると、画素領域Ｐの一側、すなわち、前記ゲート配線ＧＬとデータ配線ＤＬの交差地点には、スイッチング素子ＴＳと、これに連結された駆動素子ＴＤを構成する。
前記スイッチング素子ＴＳは、多結晶アクティブ層１０４、アクティブ層上に構成されて、前記ゲート配線ＧＬに連結されたゲート電極１１０、前記アクティブ層１０４の両側に接触されたソース電極１２６ａ及びドレイン電極１２６ｂを含む。
この時、前記ソース電極１２６ａ及びドレイン電極１２６ｂが接触する部分のアクティブ層の表面には、Ｐ＋不純物イオンがドーピングされた状態である。
前記駆動素子ＴＤは、前記スイッチング素子ＴＳのドレイン電極１２６ｂと接触するゲート電極１１２、前記ゲート電極１１２の下部に構成された多結晶アクティブ層１０６、アクティブ層１０６の両側に接触されたソース電極１２８ａ及びドレイン電極１２８ｂを含む。
この時、前記ソース電極１２８ａ及びドレイン電極１２８ｂが接触する部分のアクティブ層の表面には、Ｎ＋不純物イオンがドーピングされた状態であって、アクティブ層は、前記ゲート電極１１２に対応する部分で、離隔領域が存在するように、複数に分離して構成する。
前記駆動素子ＴＤは、複数を並列に連結して構成し、実際に、このような効果を得るため、前記ゲート電極１１２に垂直に交差して離隔されたアクティブ層の数によって、並列に連結された多結晶薄膜トランジスタの数が決められる。
前記駆動素子ＴＤのソース電極１２８ａは、電源配線１３４に連結して、ドレイン電極１２８ｂの上部には、連結電極４００を構成する。
以下、図６Ａないし図６Ｈと、図７Ａないし図７Ｈを参照して、本発明の実施例１によるデュアルプレート構造の有機電界発光素子のアレイ部を製造する方法を説明する。
図６Ａないし図６Ｈと、図７Ａないし図７Ｈは、各々図５のＶＩ−ＶＩ、ＶＩＩ−ＶＩＩに沿って切断して、本発明の実施例１によるデュアルプレート構造の有機電界発光素子の製造工程を示した工程断面図である。
図６Ａと図７Ａに示したように、基板１００上に、画素領域Ｐと、画素領域Ｐの一側に、スイッチング領域Ｓと駆動領域Ｄを定義する。
前記基板１００全面に、窒化シリコン(ＳｉＮＸ)または、酸化シリコン(ＳｉＯ２)を蒸着して、バッファ層１０２を形成する。
前記スイッチング領域Ｓに対応するバッファ層１０２の上部に、第１の多結晶アクティブ層１０４を形成すると同時に、前記駆動領域Ｄに対応するバッファ層１０２の上部に、第２の多結晶アクティブ層１０６を形成する工程を行う。
この時、前記第１の多結晶アクティブ層１０４と第２の多結晶アクティブ層１０６は、非晶質シリコン層を基板１００全面に蒸着した後、熱を利用した結晶化工程によって結晶化した後、望む形状にパターンして形成する。
前記第１の多結晶アクティブ層１０４及び第２の多結晶アクティブ層１０６は、各々第１のアクティブ領域Ａ１と第２のアクティブ領域Ａ２を含む。
前記第１のアクティブ領域Ａ１は、アクティブチャンネルの機能をして、前記第２のアクティブ領域Ａ２は、オーミックコンタクト層の機能をする。
前記第１の多結晶アクティブ層１０４及び第２の多結晶アクティブ層１０６が形成された基板１００全面に、窒化シリコン(ＳｉＮＸ)と酸化シリコン(ＳｉＯ２)を含む無機絶縁物質グループのうちから選択された１つで、ゲート絶縁膜を形成する。
前記第１の多結晶アクティブ層１０４及び第２の多結晶アクティブ層１０６の第１のアクティブ領域Ａ１に対応するゲート絶縁膜１０８上に、第１のゲート電極１１０及び第２のゲート電極１１２を、各々形成する。
この時、前記第２の多結晶アクティブ層１０６の周りは、１つで連結されるが、第２のゲート電極１１２に対応する部分は、第２のゲート電極１１２と垂直な複数の棒状(図示せず)で離隔されるように構成する。(図５の平面図参照。)
前記第２のゲート電極１１２と垂直なアクティブパターンの数は、並列に連結されたトランジスタの数と一緒である。
この時、前記スイッチング領域Ｓの第１のゲート電極１１０と接触するゲート配線(図５のＧＬ)を形成する。
図６Ｂと図７Ｂに示したように、前記ドライビング領域Ｄの第２のゲート電極１１２を含む第２の多結晶アクティブ層１０６を覆う、第１の遮断パターン(１１４、感光パターン)を形成した後、基板１００全面に、Ｐｐ＋不純物イオンをドピングする工程を行う。
このような工程は、前記スイッチング領域Ｓに構成された第１の多結晶アクティブ層１０４の第２のアクティブ領域Ａ２に、Ｐ＋イオンをドピングするためである。この時、前記ドライビング領域Ｄの第２の多結晶アクティブ層１０６の第２のアクティブ領域Ａ２は、前記第１の遮断パターン１１４によって遮られており、Ｐ＋イオンがドーピングされなくて、純粋半導体領域として残る。
図６Ｃと図７Ｃに示したように、前記Ｐ+イオンをドーピングする工程を行った後、第１のゲート電極１１０を含む第１の多結晶アクティブ層１０４を覆う第２の遮断パターン１１６を形成した後、基板１００全面に、Ｎ＋不純物イオンをドーピングする工程を行う。
このような工程は、前記駆動領域Ｄに構成された第２の多結晶アクティブ層１０６の第２のアクティブ領域Ａ２に、Ｎ＋イオンをドーピングするためである。この時、Ｐ＋イオンをドーピングする時とは逆に、前記第１の多結晶アクティブ層１０４の第２のアクティブ領域Ａ２は、前記第２の遮断パターン１１６によって遮られており、Ｎ＋イオンがドーピングされなくて、Ｐ＋イオンがドピングされた状態が維持される。
図６Ｄと図７Ｄに示したように、前記不純物イオンをドーピングした後、基板１００全面に、窒化シリコン(ＳｉＮＸ)と酸化シリコン(ＳｉＯ２)を含む無機絶縁物質グループのうちから選択された１を蒸着して、層間絶縁膜１１８を形成した後、パターン化して、前記第１の多結晶アクティブ層１０４及び第２の多結晶アクティブ層１０６の両側の第２のアクティブ領域Ａ２を、各々露出する第１のソースコンタクトホール１２０ａ及び第２のソースコンタクトホール１２２ａと、第１のドレインコンタクトホール１２０ｂ及び第２のドレインコンタクトホール１２２ｂを形成すると同時に、前記駆動領域Ｄに形成された第２のゲート電極１２２の一端を露出するゲートコンタクトホール１２４を形成する。
図６Ｅと図７Ｅに示したように、前記層間絶縁膜１１８が形成された基板１００全面に、クロムＣｒ、モリブデンＭｏ、チタンＴｉ、アルミニウム合金ＡＩＮ、タングステンＷ、タンタルＴａ、モリタングステンＭｏＷ等を含む導電性金属グループのうちから選択された１つまたは、１つ以上の金属を積層した後、パターン化して、前記スイッチング領域Ｓと駆動領域Ｄの第１のソースコンタクトホール１２０ａ及び第２のソースコンタクトホール１２２ａを通じて、前記第１の多結晶アクティブ層１０４及び第２の多結晶アクティブ層１０６の第２のアクティブ領域Ａ２と接触する第１のソース電極１２６ａ及び第２のソース電極１２８ａと、第１のドレインコンタクトホール１２０ｂ及び第２のドレインコンタクトホール１２２ｂを通じて、前記第１の多結晶アクティブ層１０４及び第２の多結晶アクティブ層１０６の第２のアクティブ領域Ａ２と接触する第１のドレイン電極１２６ｂ及び第２のドレイン 電極１２８ｂを形成する。
この時、前記スイッチング領域Ｓの第１のソース電極１２６ａと接触するデータ配線(図５のＤＬ)を形成する。
図６Ｆと図７Ｆに示したように、前記第１のソース電極１２６ａ及び第２のソース電極１２８ａと第１のドレイン電極１２６ｂ及び第２のドレイン 電極１２８ｂが形成された基板１００全面に、窒化シリコン(ＳｉＮＸ)または、酸化シリコン(ＳｉＯ２)を含む無機絶縁物質グループのうちから選択された１つを蒸着したり、場合によっては、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された１つを塗布して、保護膜１３０を形成する。
前記駆動領域Ｄのソース電極１２８ａを露出する第３ののコンタクトホール１３２を形成する。
図６Ｇと図７Ｇに示したように、前記保護膜１３０が形成された基板１００全面に、前述した導電性金属グループのうちから選択された1つを蒸着してパターンし、前記駆動領域Ｄの露出された第２のソース電極１２８ａと接触する電源配線１３４を形成する。
この時、前記電源配線１３４は、第２のゲート電極１１２を形成する工程で形成した後、以後の工程で、前記ドレイン電極と接触するように構成することもできる。
図６Ｈと図７Ｈに示したように、前記電源配線１３４が形成された基板１００全面に、前述した無機絶縁物質グループのうちから選択された１つを蒸着したり、有機絶縁物質グループのうちから選択された１つを塗布して、第２の保護膜１３６を形成する。
前記駆動領域Ｄに位置した第２のドレイン電極１２８ｂを露出する工程を行う。
前述した工程によって、前記第２のドレイン電極１２８ｂと接触する連結電極４００をさらに構成することができる。前記連結電極の下部に、一定の高さの有機膜パターン３５０を形成して、連結電極４００と図３の第２の電極１６０との接触が好ましくなる。
前述したような工程を通じて、本発明による有機電界発光素子のアレイ基板を製作することができる。
このように製作した本発明によるアレイ基板と、図３の構成で説明した有機電界発光ダイオードを合着して、デュアルプレート構造の有機電界発光素子を製作する。
一方、本発明の実施例１によるデュアルプレート構造の有機電界発光素子では、スイッチング素子ＴＳとして、Ｐタイプの多結晶薄膜トランジスタを使用して、駆動素子ＴＤとして、並列に連結された複数のＮタイプの多結晶薄膜トランジスタ(ＴＤ(Ｔ１＋...＋Ｔｎ))を使用したが、Ｐタイプの多結晶薄膜トランジスタは、Ｎタイプの非晶質薄膜トランジスタに比べて、動作が速いだけではなく、ｏｆｆ電流の特性が良いため、スイッチング素子ＴＳの動作を安定化させることができる長所がある一方、Ｐ＋イオンのドピングのための工程が追加に必要とする短所がある。すなわち、特性が良い一方、工程が複雑になって、このため、費用が増加する。
このような短所を改善するために、スイッチング素子のｏｆｆ電流の特性を維持しながらも、工程を単純化させたデュアルプレート構造の有機電界発光素子を、図を参照して説明する。
図８は、本発明の実施例２によるデュアルプレート構造の有機電界発光素子を、概略的に示した拡大断面図である。
図示したように、本発明によるデュアルプレート構造の有機電界発光素子２９９は、薄膜トランジスタＴとアレイ層ＡＬが構成されたアレイ基板ＡＳ、有機発光層と陽極電極及び陰極電極が構成された発光基板ＥＳとで構成される。
前記アレイ基板ＡＳと発光基板ＥＳは、シーラント３００を利用して合着する。
前記アレイ基板ＡＳと発光基板ＥＳは、複数の画素領域Ｐで定義されて、図示してはないが、アレイ基板ＡＳは、透明な第１の基板２００上に、スイッチング素子と、これに連結された駆動素子とを構成する。
前記スイッチング素子ＴＳと駆動素子ＴＤは、画素領域Ｐごと形成する。
前記発光基板ＥＳは、透明な第２の基板２９０上に、陽極電極２８０を形成して、陽極電極２８０の下部には、有機発光層２７０を形成するが、前記有機発光層２７０と、赤色Ｒ、緑色Ｇ、青色Ｂの光を発光する有機物質を画素領域Ｐに、順次パターン化することによって形成する。
前記有機発光層２７０の下部には、陰極電極２６０を画素領域Ｐごと、独立的に形成する。
前記有機発光層２７０は、発光物質層２７０ａと、発光物質層２７０ａと陰極電極２６０間に位置する電子注入層２７０ｃと、前記発光物質層２７０ａと陽極電極２８０間に位置する正孔注入層２７０ｂとで構成する。
電子注入層ＥＩＬ２７０ｃと正孔注入層ＨＩＬ２７０ｂを構成して、電子と正孔の移動をし易くする。また、図示してはないが、電子注入層２７０ｃと発光物質層２７０ａ間及び正孔注入層２７０ｂと発光物質層２７０ａ間に、各々電子輸送層ＥＴＬ及び正孔輸送層ＨＴＬをさらに構成することができる。
前記陰極電極２６０は、アレイ基板ＡＳの駆動素子ＴＤに連結して構成するが、この時、アレイ基板ＡＳと発光基板ＥＳのギャップを考慮して、所定の高さの連結電極４００を、陰極電極２６０と駆動素子間に構成することができる。
前述した本発明の構成は、前記スイッチング素子ＴＳとして、複数のＮタイプの多結晶薄膜トランジスタを直列に連結して構成して、前記駆動素子ＴＤとして、複数のＮタイプの多結晶薄膜トランジスタを並列に連結して構成することを特徴とする。
以下、図９を参照して説明する。
図９は、本発明の実施例２によるデュアルプレート構造の有機電界発光素子の一画素の等価回路を示した図である。
図示したように、スイッチング素子ＴＳとして、複数のＮタイプの多結晶薄膜トランジスタ(Ｔ１＋...＋Ｔｎ)を、直列に連結して構成して、駆動素子ＴＤとして、複数のＮタイプの多結晶薄膜トランジスタ((Ｔ１＋...＋Ｔｎ))を並列に構成する。
この時、前記スイッチング素子ＴＳは、ゲート配線ＧＬとデータ配線ＤＬと直接連結して構成して、前記駆動素子ＴＤは、スイッチング素子ＴＳに連結して、スイッチング素子ＴＳのスイッチングによって動作する。
前記ゲート配線ＧＬに連結されたゲート電極２１０ａ、２１０ｂ、２１０ｃは、直列連結された薄膜トランジスタの数によって構成する。
前記駆動素子ＴＤは、有機電界発光ダイオードＥの陰極電極に連結される。このような構造において、補助容量部Ｃstは、前記駆動素子ＴＤのゲート電極２１２とソース電極２２８ａ間に形成して、ソース電極２２８ａは、電源配線２３４に連結される。
前述した構成において、スイッチング素子ＴＳを、複数のＮタイプの多結晶薄膜トランジスタを直列に連結して構成することによって、ｏｆｆ動作時、漏洩電流を減少させる効果によって、スイッチング素子の動作を安定化させる長所がある。ここで、前記スイッチング素子ＴＳは、ｏｆｆ動作時、漏洩電流をさらに減速させるために、ＬＤＤ(Light Doped Drain)構造になるように形成することもできる。
また、一般的に、前記有機電界発光ダイオードを通じて、駆動素子ＴＤのドレイン電極へと電流が入力されると、初期過度な電流の流入によるストレスによって、ドレイン電極の欠陥が発生し易く、図示したように、駆動素子ＴＤとして、複数のｎタイプの多結晶薄膜トランジスタを並列に構成することによって、このような過大な電流の流入を分散して、電流によるストレスを分散させ、駆動素子の寿命を延長させる長所がある。
前述したような等価回路の構成を具体的に設計して構成したアレイ基板の構成を、以下、図１０を参照して説明する。
図１０は、本発明の実施例２による有機電界発光素子の一画素に当たるアレイ基板の構成を示した拡大平面図である。(ストレージキャパシターの構成は省略する。)
図示したように、基板２００上に、一方向へと、ゲート配線ＧＬを構成して、これと垂直な方向へと、データ配線ＤＬを構成する。
前記ゲート配線ＧＬとデータ配線ＤＬの交差によって定義される領域を、画素領域Ｐとすると、画素領域Ｐの一側、すなわち、前記ゲート配線ＧＬとデータ配線ＤＬの交差地点には、スイッチング素子ＴＳと、これに連結された駆動素子ＴＤを構成する。
前記スイッチング素子ＴＳは、多結晶アクティブ層２０４、前記アクティブ層２０４上に構成されて、前記ゲート配線ＧＬに連結されたゲート電極２１０ａ、２１０ｂ、２１０ｃ、前記アクティブ層２０４の両側に接触されたソース電極２２６ａ及びドレイン電極２２６ｂを含む。
この時、前記ソース電極２２６ａ及びドレイン電極２２６ｂが接触する部分のアクティブ層の表面には、Ｎ+不純物イオンがドーピングされた状態である。
前記駆動素子ＴＤは、前記スイッチング素子ＴＳのドレイン電極２２６ｂと接触するゲート電極２１２、前記ゲート電極２１２の下部に構成された多結晶アクティブ層２０６、アクティブ層２０６の両側に接触されたソース電極２２８ａ及びドレイン電極２２８ｂを含む。
この時、前記ソース電極２２８ａ及びドレイン電極２２８ｂが接触する部分のアクティブ層の表面には、Ｎ+不純物イオンがドーピングされた状態であって、アクティブ層２０６は、前記ゲート電極２１２の上部に対応する部分で、離隔領域が存在するように、複数に分離して構成する。
前記駆動素子ＴＤは、複数を並列に連結して構成し、実際に、このような効果を得るため、前記ゲート電極２１２に垂直に交差されたアクティブ層の数によって、並列に連結された多結晶薄膜トランジスタの数が決められる。
前記駆動素子ＴＤのソース電極２２８ａは、電源配線２３４に連結して、ドレイン電極２２８ｂの上部には、連結電極４００を構成する。
以下、図１１Ａないし図１１Ｈと、図１２Ａないし図１２Ｈを参照して、本発明の実施例２によるデュアルプレート構造の有機電界発光素子のアレイ部を製造する方法を説明する。
図１１Ａないし図１１Ｈと、図１２Ａないし図１２Ｈは、各々図１０のＸＩ−ＸＩ、ＸＩＩ−ＸＩＩに沿って切断して、本発明の実施例２によるデュアルプレート構造の有機電界発光素子の製造工程を示した工程断面図である。
図１１Ａと図１２Ａに示したように、基板２００上に、画素領域Ｐと、画素領域Ｐの一側に、スイッチング領域Ｓと駆動領域Ｄを定義する。
前記基板２００全面に、窒化シリコン(ＳｉＮＸ)または、酸化シリコン(ＳｉＯ２)を蒸着して、バッファ層２０２を形成する。
前記スイッチング領域Ｓに対応するバッファ層２０２の上部に、第１の多結晶アクティブ層２０４を形成すると同時に、前記駆動領域Ｄに対応するバッファ層２０２の上部に、第２の多結晶アクティブ層２０６を形成する工程を行う。
この時、前記第１の多結晶アクティブ層２０４と第２の多結晶アクティブ層２０６は、非晶質シリコン層を基板２００全面に蒸着した後、熱を利用した結晶化工程によって結晶化した後、所望の形状にパターンして形成する。
この時、前記第１の多結晶アクティブ層２０４及び第２の多結晶アクティブ層２０６は、第１のアクティブ領域Ａ１と第２のアクティブ領域Ａ２とで定義する。
前記第１のアクティブ領域Ａ１は、アクティブチャンネルの機能をして、前記第２のアクティブ領域Ａ２は、オーミックコンタクト層の機能をする。
前記第１の多結晶アクティブ層２０４及び第２の多結晶アクティブ層２０６が形成された基板２００全面に、シリコン窒化物(ＳｉＮＸ)とニ酸化シリコン(ＳｉＯ２)を含む無機絶縁物質グループのうちから選択された１つで、ゲート絶縁膜２０８を形成する。
前記第１の多結晶アクティブ層２０４及び第２の多結晶アクティブ層２０６の第１のアクティブ領域Ａ１に対応するゲート絶縁膜２０８上に、１つで連結されたｎ個の第１のゲート電極２１０ａ、２１０ｂ、２１０ｃと、前記第２の多結晶アクティブ層２０６に対応するゲート絶縁膜２０８上に、第２の電極２１２を形成する。
この時、前記第２の多結晶アクティブ層２０６の周りは、１つで連結されるが、第２のゲート電極２１２に対応する部分は、第２のゲート電極２１２と垂直な複数の棒状(図示せず)で離隔されるように構成する。(図１０の平面図参照。)
前記第２のゲート電極２１２と垂直なアクティブパターンの数は、並列に連結されたトランジスタの数と一緒である。
この時、前記スイッチング領域Ｓのｎ個の第１のゲート電極２１０ａ、２１０ｂ、２１０ｃと接触するゲート配線(図１０のＧＬ)を形成する。
図１１Ｂと図１２Ｂに示したように、前記ｎ個の第１のゲート電極２１０ａ、２１０ｂ、２１０ｃ及び第２のゲート電極２１２が形成された基板２００全面に、Ｎ−不純物イオンをドーピングする工程を行う。
Ｎ−イオンのドーピングは、Ｎタイプのイオンを低濃度でドーピングすることである。
この工程は、スイッチング素子ＴＳ及び駆動素子ＴＤを、ＬＤＤ構造にするためであって、他の実施例では、省略することもできる。
図１１Ｃと図１２Ｃに示したように、前記Ｎ-イオンをドーピングする工程を行った後、第１のゲート電極２１０ａ、２１０ｂ、２１０ｃと、前記一側の第１のゲート電極２１０ａと他側の第１のゲート電極２１０ｃに近接した一定領域Ｆをさらに含むスイッチング領域Ｓと、前記第２のゲート電極２１２と、第２のゲート電極２１２の周りを、一定領域Ｆをされに含む駆動領域Ｄに、遮断パターン２１６を形成した後、基板全面に、Ｎ+不純物イオンをドーピングする工程を行う。
このような工程は、前記スイッチング領域Ｓに構成された第１の多結晶アクティブ層２０４及び駆動領域Ｄに構成された第２の多結晶アクティブ層２０６の第２のアクティブ領域Ａ２に、Ｎ+イオンをドーピングするためである。
前記第１のゲート電極２１０ａ、２１０ｂ、２１０ｃ及び第２のゲート電極２１２に近接した領域Ｆは、Ｎ‐イオンがドーピングされた領域であって、このような領域は、熱電子効果を減少させ、漏洩電流を低くする役割をする。
図１１Ｄと図１２Ｄに示したように、前記不純物イオンをドーピングした後、基板２００全面に、窒化シリコン(ＳｉＮＸ)と酸化シリコン(ＳｉＯ２)を含む無機絶縁物質グループのうちから選択された１を蒸着して、層間絶縁膜２１８を形成した後、パターンして、前記第１の多結晶アクティブ層２０４及び第２の多結晶アクティブ層２０６の両側の第２のアクティブ領域Ａ２を、各々露出する第１のソースコンタクトホール２２０ａ及び第２のソースコンタクトホール２２２ａと、第１のドレインコンタクトホール２２０ｂ及び第２のドレインコンタクトホール２２２ｂを形成すると同時に、前記駆動領域Ｄに形成された第２のゲート電極２１２の一端を露出するゲートコンタクトホール２２４を形成する。
図１１Ｅと図１２Ｅに示したように、前記層間絶縁膜２１８が形成された基板２００全面に、クロムＣｒ、モリブデンＭｏ、チタンＴｉ、アルミニウム合金ＡＩＮ、タングステンＷ、タンタルＴａ、モリタングステンＭｏＷ等を含む導電性金属グループのうちから選択された１つまたは、１つ以上の金属を積層した後、パターン化して、各々、前記スイッチング領域Ｓと駆動領域Ｄの第１のソースコンタクトホール２２０ａ及び第２のソースコンタクトホール２２２ａを通じて、前記第１の多結晶アクティブ層２０４及び第２の多結晶アクティブ層２０６の第２のアクティブ領域Ａ２と接触する第１のソース電極２２６ａ及び第２のソース電極２２８ａと、各々、前記スイッチング領域Ｓと駆動領域Ｄの第１のドレインコンタクトホール２２０ｂ及び第２のドレインコンタクトホール２２２ｂを通じて、前記第１の多結晶アクティブ層２０４及び第２の多結晶アクティブ層２０６の第２のアクティブ領域Ａ２と接触する第１のドレイン電極２２６ｂ及び第２のドレイン電極２２８ｂを形成する。
この時、前記スイッチング領域Ｓの第１のソース電極２２６ａに連結されるデータ配線(図５のＤＬ)を形成する。
図１１Ｆと図１１Ｆに示したように、前記第１のソース電極２２６ａ及び第１のドレイン電極２２６ｂと第２のソース電極２２８ａ及び第２のドレイン電極２２８ｂが形成された基板２００全面に、シリコン窒化物(ＳｉＮＸ)または、ニ酸化シリコン(ＳｉＯ２)を含む無機絶縁物質グループのうちから選択された１つを蒸着したり、場合によっては、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された１つを塗布して、保護膜２３０を形成する。
前記駆動領域Ｄの第２のソース電極２２８ａを露出するコンタクトホール２３２を形成する。
図１１Ｇと図１２Ｇに示したように、前記保護膜２３０が形成された基板２００全面に、前述した導電性金属グループのうちから選択された1つを蒸着してパターンし、前記駆動領域Ｄの露出された第２のソース電極２２８ａと接触する電源配線２３４を形成する。
この時、前記電源配線２３４は、ゲート電極２１２を形成する工程で形成した後、以後の工程で、前記ドレイン電極と接触するように構成することもできる。
図１１Ｈと図１２Ｈに示したように、前記電源配線２３４が形成された基板２００全面に、前述した無機絶縁物質グループのうちから選択された１つを蒸着したり、有機絶縁物質グループのうちから選択された１つを塗布して、第２の保護膜２３６を形成する。
前記駆動領域Ｄに位置した第２のドレイン電極２２８ｂを露出する工程を行う。
前述した工程によって、前記第２のドレイン電極２２８ｂと接触する連結電極４００をさらに構成することができる。
前記連結電極の下部に、一定の高さの有機膜パターン３５０を形成して、連結電極４００と図８の第２の電極２６０との接触が好ましくなる。
前述したような工程を通じて、本発明による有機電界発光素子のアレイ基板を製作することができる。
このように製作した本発明によるアレイ基板と、図８の構成で説明した有機電界発光ダイオードを合着して、デュアルプレート構造の有機電界発光素子を製作する。
従来の有機電界発光素子を概略的に示した断面図である。 従来の有機電界発光素子の一画素を示した等価回路図である。 本発明の実施例１による有機電界発光素子を概略的に示した断面図である。 本発明の実施例１による有機電界発光素子(デュアルプレート構造)の一画素に対応する等価回路図である。 本発明の実施例１による有機電界発光素子を構成するアレイ部の一画素を拡大した拡大平面図である。 図５のＶＩ−ＶＩ線に沿って切断して、本発明の工程を示した工程断面図である。 図６Ａに続く工程を示す断面図である 図６Ｂに続く工程を示す断面図である。 図６Ｃに続く工程を示す断面図である。 図６Ｄに続く工程を示す断面図である。 図６Ｅに続く工程を示す断面図である。 図６Ｆに続く工程を示す断面図である。 図６Ｇに続く工程を示す断面図である。 図５のＶＩＩ−ＶＩＩ線に沿って切断して、本発明の工程を示した工程断面図である。 図７Ａに続く工程を示す断面図である 図７Ｂに続く工程を示す断面図である。 図７Ｃに続く工程を示す断面図である。 図７Ｄに続く工程を示す断面図である。 図７Ｅに続く工程を示す断面図である。 図７Ｆに続く工程を示す断面図である。 図７Ｇに続く工程を示す断面図である。 本発明の実施例２による有機電界発光素子を概略的に示した断面図である。 本発明の実施例２による有機電界発光素子(デュアルプレート構造)の一画素に対応する等価回路図である。 本発明の実施例２による有機電界発光素子を構成するアレイ部の一画素を拡大した拡大平面図である。 図１０のＸＩ−ＸＩ線に沿って切断して、本発明の工程を示した工程断面図である。 図１１Ａに続く工程を示す断面図である 図１１Ｂに続く工程を示す断面図である。 図１１Ｃに続く工程を示す断面図である。 図１１Ｄに続く工程を示す断面図である。 図１１Ｅに続く工程を示す断面図である。 図１１Ｆに続く工程を示す断面図である。 図１１Ｇに続く工程を示す断面図である。 図１０のＸＩＩ−ＸＩＩ線に沿って切断して、本発明の工程を示した工程断面図である。 図１２Ａに続く工程を示す断面図である 図１２Ｂに続く工程を示す断面図である。 図１２Ｃに続く工程を示す断面図である。 図１２Ｄに続く工程を示す断面図である。 図１２Ｅに続く工程を示す断面図である。 図１２Ｆに続く工程を示す断面図である。 図１２Ｇに続く工程を示す断面図である。
符号の説明
１００、２００：基板
１０４、２０４：第１の多結晶アクティブ層
１０６、２０６：第２の多結晶アクティブ層
１１０、１６０：ゲート電極(スイッチング素子)
１１２、２１２：ゲート電極
１２６ａ、１２８ａ、２２６ａ、２２８ａ：ソース電極
１２６ｂ、１２８ｂ、２２６ｂ、２２８ｂ：ドレイン電極
１３４、２３４：電源配線

Claims (42)

  1. 相互に向かい合って離隔された第１及び第２の基板と；
    前記第１の基板の上部に形成されたゲート配線と；
    前記ゲート配線と交差して、画素部を定義するデータ配線と；
    前記ゲート配線及びデータ配線に連結されるスイッチング素子と；
    前記第２の基板の上部に形成された有機電界発光ダイオードと；
    前記スイッチング素子及び有機電界発光ダイオードに連結され、並列に連結された複数のＮタイプの多結晶シリコン駆動薄膜トランジスタを含む駆動素子とを含む有機電界発光素子。
  2. 前記駆動素子は、多結晶シリコンで構成された駆動アクティブ層と、前記駆動アクティブ層の上部の駆動ゲート電極と、前記駆動アクティブ層の両端部と各々接触する駆動ソース電極及び駆動ドレイン電極とを含むことを特徴とする請求項１に記載の有機電界発光素子。
  3. 前記駆動アクティブ層は、前記駆動ゲート電極に対応する複数の開口部有することを特徴とする請求項２に記載の有機電界発光素子。
  4. 前記両端部は、Ｎタイプの不純物を含むことを特徴とする請求項２に記載の有機電界発光素子。
  5. 前記スイッチング素子及び駆動素子に並列に連結されるストレージキャパシターをさらに含むことを特徴とする請求項１に記載の有機電界発光素子。
  6. 前記駆動素子に連結される電源配線をさらに含むことを特徴とする請求項１に記載の有機電界発光素子。
  7. 前記駆動素子及び 有機電界発光ダイオードを連結する連結電極をさらに含むことを特徴とする請求項１に記載の有機電界発光素子。
  8. 前記有機電界発光ダイオードは、前記第２の基板の上部の第１の電極と、前記第１の電極の上部の有機発光層と、前記有機発光層の上部の第２の電極とを含むことを特徴とする請求項１に記載の有機電界発光素子。
  9. 前記有機発光層は、前記第１の電極の上部の正孔注入層と、前記正孔注入層の上部の発光物質層と、前記発光物質層の上部の電子注入層とを含むことを特徴とする請求項８に記載の有機電界発光素子。
  10. 前記第１及び第２の電極は、各々陽極電極及び陰極電極であることを特徴とする請求項８に記載の有機電界発光素子。
  11. 前記スイッチング素子は、Ｐタイプの多結晶シリコン薄膜トランジスタであることを特徴とする請求項１に記載の有機電界発光素子。
  12. 前記スイッチング素子は、多結晶シリコンで構成されたスイッチングアクティブ層と、前記スイッチングアクティブ層の上部のスイッチングゲート電極と、前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極とを含むことを特徴とする請求項１１に記載の有機電界発光素子。
  13. 前記両端部は、Ｐタイプの不純物を含むことを特徴とする請求項１２に記載の有機電界発光素子。
  14. 前記スイッチング素子は、前記データ配線に直列に連結された複数のＮタイプの多結晶シリコンスイッチング薄膜トランジスタを含むことを特徴とする請求項１に記載の有機電界発光素子。
  15. 前記スイッチング素子は、多結晶シリコンで構成されたスイッチングアクティブ層と、前記スイッチングアクティブ層の上部の複数のスイッチングゲート電極と、前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極とを含むことを特徴とする請求項１４に記載の有機電界発光素子。
  16. 前記複数のスイッチングゲート電極は、前記ゲート配線に連結され、前記両端部は、Ｎタイプの不純物を含むことを特徴とする請求項１５に記載の有機電界発光素子。
  17. 前記両端部は、第１及び第２の部分を構成して、前記第１の部分の不純物濃度は、前記第２の部分の不純物濃度より低いことを特徴とする請求項１６に記載の有機電界発光素子。
  18. 第１の基板の上部に、ゲート配線を配置する段階と；
    前記ゲート配線と交差して画素領域を定義するデータ配線を配置する段階と；
    前記第１の基板の上部に、前記ゲート配線及びデータ配線に連結されるスイッチング素子を形成する段階と；
    第２の基板の上部に、有機電界発光ダイオードを形成する段階と；
    前記第１の基板の上部に、前記スイッチング素子及び前記有機電界発光ダイオードに連結され、並列に連結された複数のＮタイプの多結晶シリコン薄膜トランジスタを含む駆動素子を形成する段階と；
    前記駆動素子が、前記有機電界発光ダイオードに電気的に連結されるように、前記第１及び第２の基板を合着する段階とを含む有機電界発光素子の製造方法。
  19. 前記駆動素子を形成する段階は、
    多結晶シリコンで構成される駆動アクティブ層を配置する段階と；
    前記駆動アクティブ層の上部に、駆動ゲート電極を配置する段階と；前記駆動アクティブ層の両端部と接触する駆動ソース電極及び駆動ド
    レイン電極を配置する段階とを含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  20. 前記駆動アクティブ層は、前記駆動ゲート電極に対応する複数の開口部を有することを特徴とする請求項１９に記載の有機電界発光素子の製造方法。
  21. 前記両端部を、Ｎタイプの不純物でドーピングする段階をさらに含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  22. 前記スイッチング素子及び駆動素子に、並列に連結されるストレージキャパシターを形成する段階をさらに含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  23. 前記駆動素子に連結される電源配線を配置する段階を含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  24. 前記駆動素子及び有機電界発光ダイオードを電気的に連結する連結電極を配置する段階をさらに含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  25. 前記有機電界発光ダイオードを形成する段階は、
    前記第２の基板の上部に、第１の電極を配置する段階と；
    前記第１の電極の上部に、有機発光層を配置する段階と；
    前記有機発光層の上部に、第２の電極を配置する段階とを含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  26. 前記有機発光層を形成する段階は、
    前記第１の電極の上部に、正孔注入層を配置する段階と；
    前記正孔注入層の上部に、発光物質層を配置する段階と；
    前記発光物質層の上部に、正孔注入層を配置する段階とを含むことを特徴とする請求項２５に記載の有機電界発光素子の製造方法。
  27. 前記第１及び第２の電極は、各々陽極電極及び陰極電極であることを特徴とする請求項２５に記載の有機電界発光素子の製造方法。
  28. 前記スイッチング素子は、Ｐタイプの多結晶シリコン薄膜トランジスタであることを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  29. 前記スイッチング素子を形成する段階は、
    多結晶シリコンで構成されたスイッチングアクティブ層を配置する段階と；
    前記スイッチングアクティブ層の上部に、スイッチングゲート電極を配置する段階と；
    前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極を配置する段階とを含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  30. 前記両端部をＰタイプの不純物でドーピングする段階を含むことを特徴とする請求項２９に記載の有機電界発光素子の製造方法。
  31. 前記スイッチング素子は、前記データ配線に、直列に連結された複数のＮタイプの多結晶シリコンスイッチング薄膜トランジスタを含むことを特徴とする請求項１８に記載の有機電界発光素子の製造方法。
  32. 前記スイッチング素子を形成する段階は、
    多結晶シリコンで構成されたスイッチングアクティブ層を配置する段階と；
    前記スイッチングアクティブ層の上部に、スイッチングゲート電極を配置する段階と；
    前記スイッチングアクティブ層の両端部と各々接触するスイッチングソース電極及びスイッチングドレイン電極を配置する段階とを含むことを特徴とする請求項３１に記載の有機電界発光素子の製造方法。
  33. 前記複数のスイッチングゲート電極は、前記ゲート配線に連結されることを特徴とする請求項３２に記載の有機電界発光素子の製造方法。
  34. 前記両端部を、Ｎタイプの不純物でドーピングする段階をさらに含むことを特徴とする請求項３２に記載の有機電界発光素子の製造方法。
  35. 第１の基板の上部に、スイッチングアクティブ層及び複数の開口部を有する駆動アクティブ層を配置する段階と；
    前記スイッチングアクティブ層の上部に、少なくとも１つのスイッチングゲート電極と、前記駆動アクティブ層の上部に、前記複数の開口部と交差する駆動ゲート電極と、前記少なくとも１つのスイッチングゲート電極に連結されるゲート配線に連結されるゲート配線を配置する段階と；
    前記駆動アクティブ層の両端部をＮタイプの不純物でドーピングする段階と；
    前記スイッチングアクティブ層の両端部と接触するスイッチングソース電極及びスイッチングドレイン電極と、前記駆動アクティブ層の両端部と接触する駆動ソース電極及び駆動ドレイン電極と、前記ゲート配線と交差して画素領域を定義し、前記スイッチングソース電極に連結されるデータ配線を配置する段階と；
    第２の基板の上部に、第１の電極を配置する段階と；
    前記第１の電極の上部に、有機発光層を配置する段階と；
    前記有機発光層の上部に、第２の電極を配置する段階と；
    前記駆動ドレイン電極が前記第２の電極に、電気的に連結されるように、前記第１及び第２の基板を合着する段階とを含む有機電界発光素子の製造方法。
  36. 前記駆動ソース電極に連結される電源配線を配置する段階をさらに含むことを特徴とする請求項３５に記載の有機電界発光素子の製造方法。
  37. 前記駆動ドレイン電極及び第２の電極を電気的に連結する連結電極を配置する段階を含むことを特徴とする請求項３５に記載の有機電界発光素子の製造方法。
  38. 前記少なくとも１つのスイッチングゲート電極は、単一スイッチングゲート電極であることを特徴とする請求項３５に記載の有機電界発光素子の製造方法。
  39. 前記スイッチングアクティブ層の両端部を、Ｐタイプの不純物でドーピングする段階をさらに含むことを特徴とする請求項３８に記載の有機電界発光素子の製造方法。
  40. 前記少なくとも１つのスイッチングゲート電極は、複数のスイッチングゲート電極であることを特徴とする請求項３５に記載の有機電界発光素子の製造方法。
  41. 前記スイッチングアクティブ層の両端部をＮタイプの不純物でドーピングする段階をさらに含むことを特徴とする請求項４０に記載の有機電界発光素子の製造方法。
  42. 前記駆動アクティブ層の両端部と前記スイッチングアクティブ層の両端部は、Ｎタイプの不純物で、同時にドーピングされることを特徴とする請求項４１に記載の有機電界発光素子の製造方法。
JP2004370649A 2003-12-22 2004-12-22 有機電界発光素子とその製造方法 Active JP4108674B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030094457A KR100632214B1 (ko) 2003-12-22 2003-12-22 유기전계 발광소자와 그 제조방법
KR1020030094458A KR100549985B1 (ko) 2003-12-22 2003-12-22 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
JP2005182061A true JP2005182061A (ja) 2005-07-07
JP4108674B2 JP4108674B2 (ja) 2008-06-25

Family

ID=34713044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004370649A Active JP4108674B2 (ja) 2003-12-22 2004-12-22 有機電界発光素子とその製造方法

Country Status (4)

Country Link
US (1) US8097882B2 (ja)
JP (1) JP4108674B2 (ja)
CN (1) CN1638576B (ja)
TW (1) TWI255150B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057665A1 (ja) * 2007-10-31 2009-05-07 Sumitomo Chemical Company, Limited 薄膜能動素子群、薄膜能動素子アレイ、有機発光装置、表示装置および薄膜能動素子群の製造方法
JP2015028640A (ja) * 2006-07-21 2015-02-12 株式会社半導体エネルギー研究所 表示装置
JP2019520691A (ja) * 2016-07-08 2019-07-18 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373386B1 (ko) * 2006-12-27 2014-03-14 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JPWO2017145515A1 (ja) * 2016-02-22 2018-10-11 株式会社村田製作所 半導体コンデンサおよび電源モジュール
CN106783888B (zh) * 2017-01-03 2020-06-30 京东方科技集团股份有限公司 显示屏及其控制方法、显示装置
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN109754744A (zh) * 2019-03-18 2019-05-14 昆山国显光电有限公司 一种显示面板和显示装置
EP4131239A4 (en) * 2021-02-23 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000221903A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001291588A (ja) * 2000-02-04 2001-10-19 Semiconductor Energy Lab Co Ltd 薄膜形成装置及びそれを用いた自発光装置の作製方法
JP2002287698A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 表示装置
JP2003058107A (ja) * 2001-08-10 2003-02-28 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003208108A (ja) * 2002-01-10 2003-07-25 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
JP4831889B2 (ja) * 2000-06-22 2011-12-07 株式会社半導体エネルギー研究所 表示装置
JP4024583B2 (ja) * 2001-08-30 2007-12-19 シャープ株式会社 表示装置および表示方法
KR100464864B1 (ko) * 2002-04-25 2005-01-06 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
KR20030086168A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000221903A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001291588A (ja) * 2000-02-04 2001-10-19 Semiconductor Energy Lab Co Ltd 薄膜形成装置及びそれを用いた自発光装置の作製方法
JP2002287698A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 表示装置
JP2003058107A (ja) * 2001-08-10 2003-02-28 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003208108A (ja) * 2002-01-10 2003-07-25 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586842B2 (en) 2006-07-21 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10692961B2 (en) 2006-07-21 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9564539B2 (en) 2006-07-21 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US11937475B2 (en) 2006-07-21 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9941346B2 (en) 2006-07-21 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2015028640A (ja) * 2006-07-21 2015-02-12 株式会社半導体エネルギー研究所 表示装置
US9236404B2 (en) 2006-07-21 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10181506B2 (en) 2006-07-21 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US11605696B2 (en) 2006-07-21 2023-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10854704B2 (en) 2006-07-21 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9257451B2 (en) 2006-07-21 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
WO2009057665A1 (ja) * 2007-10-31 2009-05-07 Sumitomo Chemical Company, Limited 薄膜能動素子群、薄膜能動素子アレイ、有機発光装置、表示装置および薄膜能動素子群の製造方法
JP2009135467A (ja) * 2007-10-31 2009-06-18 Sumitomo Chemical Co Ltd 薄膜能動素子群、薄膜能動素子アレイ、有機発光装置、表示装置および薄膜能動素子群の製造方法
US8344390B2 (en) 2007-10-31 2013-01-01 Sumitomo Chemical Company, Limited Thin film active element group, thin film active element array, organic light emitting device, display apparatus, and thin film active element manufacturing method
EP2207208A1 (en) * 2007-10-31 2010-07-14 Sumitomo Chemical Company, Limited Thin film active element group, thin film active element array, organic light emitting device, display device and method for manufacturing thin film active element group
EP2207208A4 (en) * 2007-10-31 2012-03-28 Sumitomo Chemical Co ACTIVE THIN FILM ELEMENT GROUP, ACTIVE THIN FILM ELEMENT ARRAY, ORGANIC LIGHT ARRANGEMENT, DISPLAY ARRANGEMENT AND METHOD FOR PRODUCING AN ACTIVE THIN FILM ELEMENT GROUP
JP2019520691A (ja) * 2016-07-08 2019-07-18 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
US20050145855A1 (en) 2005-07-07
CN1638576A (zh) 2005-07-13
US8097882B2 (en) 2012-01-17
TWI255150B (en) 2006-05-11
TW200522773A (en) 2005-07-01
CN1638576B (zh) 2010-04-28
JP4108674B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
JP4897759B2 (ja) 有機電界発光素子とその製造方法
JP4785809B2 (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
KR101901574B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US7304427B2 (en) Organic electroluminescent device with pixel regions and dummy pixel regions and method of fabricating the same
JP3917131B2 (ja) デュアルパネルタイプ有機電界発光素子及びその製造方法
US20080067930A1 (en) Organic light emitting display and manufactuirng method thereof
KR101671038B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR101600816B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060078573A (ko) 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
GB2396245A (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
KR101685716B1 (ko) 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR101276662B1 (ko) 유기전계 발광소자와 그 제조방법
KR102082366B1 (ko) 유기발광다이오드소자 및 이의 제조방법
KR100594865B1 (ko) 유기전계 발광소자와 그 제조방법
KR100557731B1 (ko) 유기전계 발광소자와 그 제조방법
KR20030086165A (ko) 유기전계 발광소자와 그 제조방법
JP4108674B2 (ja) 有機電界発光素子とその製造方法
KR100557235B1 (ko) 유기전계 발광소자와 그 제조방법
KR101429908B1 (ko) 유기전계발광소자
KR20040004783A (ko) 유기전계 발광소자와 그 제조방법
KR100554494B1 (ko) 유기전계 발광소자와 그 제조방법
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR100825384B1 (ko) 백색 유기 전계 발광 표시 장치 및 그 제조 방법
KR100632214B1 (ko) 유기전계 발광소자와 그 제조방법
KR100549985B1 (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4108674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250