KR20060078573A - 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 - Google Patents
일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060078573A KR20060078573A KR1020040118560A KR20040118560A KR20060078573A KR 20060078573 A KR20060078573 A KR 20060078573A KR 1020040118560 A KR1020040118560 A KR 1020040118560A KR 20040118560 A KR20040118560 A KR 20040118560A KR 20060078573 A KR20060078573 A KR 20060078573A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- thin film
- film transistor
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005401 electroluminescence Methods 0.000 title claims description 37
- 239000010410 layer Substances 0.000 claims abstract description 197
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 46
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 238000003860 storage Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Abstract
본 발명은 공정을 단순화할 수 있는 EL 표시 패널의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
이를 위하여, 본 발명의 박막 트랜지스터 기판은 폴리 액티브층, 상기 폴리 액티브층과 게이트 절연막을 사이에 두고 중첩된 복층 도전층 구조의 게이트 전극, 상기 게이트 절연막 및 상기 게이트 전극 위의 층간 절연막을 관통하는 컨택홀을 통해 상기 폴리 액티브층과 접속된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와; 상기 복층 도전층에 포함된 투명 도전층으로 상기 게이트 절연막 위에 형성되고, 상기 층간 절연막을 관통하는 투과홀에 의해 노출되어 상기 드레인 전극과 접속된 화소 전극과; 상기 화소 전극 위에 형성된 유기 발광층과; 상기 유기 발광층 위에 형성된 공통 전극을 구비한다.
Description
도 1은 통상의 유기 EL 표시 패널을 도시한 블록도.
도 2는 본 발명의 실시 예에 따른 유기 EL 패널의 박막 트랜지스터 기판에 포함된 한 화소의 등가 회로도.
도 3은 본 발명의 실시 예에 따른 유기 EL 패널의 박막 트랜지스터 기판에 포함된 한 화소의 수직 구조를 도시한 단면도.
도 4a 내지 도 4f는 도 3에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 설명하기 위한 단면도들.
＜도면의 주요부분에 대한 부호의 간단한 설명＞
20 : 화소 매트릭스 22 : 게이트 드라이버
24 : 데이터 드라이버 28 : 화소
27 : 셀 구동부 56, 156 : 전원 라인
60, 159, 160 : 투과홀 62, 162 : 유기 발광층
64, 164 : 그라운드 전극 70, 170 : 게이트 전극
72, 172 : 액티브층 84, 184 : 스토리지 하부 전극
74, 76, 82, 85, 174, 176 : 컨택홀 80, 180 : 소스 전극
78, 185 : 드레인 전극 86, 186 : 화소 전극
88, 188 : 뱅크 절연막 90, 190 : 기판
92, 192 : 버퍼층 94, 194 : 게이트 절연막
95, 96, 196 : 층간 절연막 98 : 보호막
본 발명은 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 패널에 관한 것으로, 특히 공정을 단순화할 수 있는 EL 표시 패널의 박막 트랜지스터 어레이 및 그 제조 방법에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 패널 등이 있다.
이들 중 EL 표시 패널은 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시 패널은 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도, 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세 대 표시 장치로 기대되고 있다.
유기 EL 소자는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 유기 EL 소자에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.
이러한 유기 EL 소자를 이용하는 액티브 매트릭스 EL 표시 패널은 도 1에 도시된 바와 같이 게이트 라인(GL)과 데이타 라인(DL)의 교차로 정의된 영역에 각각 배열되어진 화소들(28)을 구비하는 화소 매트릭스(20)와, 화소 매트릭스(20)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(22)와, 화소 매트릭스(20)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(24)를 구비한다.
게이트 드라이버(22)는 스캔 펄스를 공급하여 게이트 라인들(GL)을 순차적으로 구동한다. 데이터 드라이버(24)는 스캔 펄스가 공급될 때마다 데이터 신호를 데이터 라인들(DL)에 공급하게 된다.
화소들(28) 각각은 게이트 라인(GL)에 스캔 펄스가 공급될 때 데이터 라인(DL)으로부터 데이터 신호를 공급받아 그 데이터 신호에 상응하는 빛을 발생하게 된다.
이와 같이, 종래의 유기 EL 표시 패널에서 박막 트랜지스터 기판은 반도체 공정을 포함한 다수의 마스크 공정으로 형성되므로 그 제조 공정이 복잡하다는 문제점이 있다.
따라서, 본 발명의 목적은 공정을 단순화할 수 있는 EL 표시 패널의 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 EL 표시 패널의 박막 트랜지스터 기판은 폴리 액티브층, 상기 폴리 액티브층과 게이트 절연막을 사이에 두고 중첩된 복층 도전층 구조의 게이트 전극, 상기 게이트 절연막 및 상기 게이트 전극위의 층간 절연막을 관통하는 컨택홀을 통해 상기 폴리 액티브층과 접속된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와; 상기 복층 도전층에 포함된 투명 도전층으로 상기 게이트 절연막 위에 형성되고, 상기 층간 절연막을 관통하는 투과홀에 의해 노출되어 상기 드레인 전극과 접속된 화소 전극과; 상기 화소 전극위에 형성된 유기 발광층과; 상기 유기 발광층 위에 형성된 공통 전극을 구비한다.
그리고, 본 발명에 따른 EL 표시 패널의 박막 트랜지스터 기판의 제조 방법은 기판 상에 폴리 액티브층을 형성하는 단계와; 상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 상기 액티브층과 중첩된 게이트 전극과, 화소 전극을 포함하는 복층 도전층 패턴을 형성하는 단계와; 상기 액티브층에 불순물이 주입된 소스 영역 및 드레인 영역을 형성하는 단계와; 상기 복층 도전층 패턴을 덮는 층간 절연막을 형성하고, 상기 액티브층의 소스 영역 및 드레인 영역을 각각 노출시키는 컨택홀과 상기 화소 전극에 포함된 투명 도전층을 노출시키는 투과홀을 형성하는 단계와; 상기 층간 절연막 위에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속된 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극과 화소 전극을 덮는 뱅크 절연막을 형성하고, 상기 투과홀을 통해 노출된 화소 전극을 노출시키는 제2 투과홀을 형성하는 단계와; 상기 제2 투과홀을 통해 노출된 화소 전극 위에 유기 발광층을 형성하는 단계와; 상기 유기 발광층 및 뱅크 절연막 위에 공통 전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 2 내지 도 4f를 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 유기 EL 패널의 박막 트랜지스터 기판에 포함된 한 화소의 등가 회로도이며, 도 3은 본 발명의 실시 예에 따른 유기 EL 패널의 박막 트랜지스터 기판에 포함된 한 화소의 수직 구조를 도시한 단면도이다. 구체적으로, 도 3은 도 2에 도시된 한 화소(28) 중 스토리지 캐패시터(C) 및 구동용 박막 트랜지스터(T2)와, EL 셀(OEL)의 수직 구조를 도시한 단면도이다.
도 2에 도시된 한 화소(28)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 셀 구동부(27)와, 셀 구동부(27)와 접속된 EL 셀(OEL)을 구비한다. 셀 구동부(27)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치용 박막 트랜지스터(T1)와, 스위칭용 박막 트랜지스터(T1) 및 공급 전압원(VDD)과 EL 셀(OEL)의 양극 사이 에 접속된 구동용 박막 트랜지스터(T2)와, 공급 전압원(VDD)과 스위칭용 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)를 구비한다. 스위칭용 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고, 소스 전극은 데이터 라인(DL)과 접속되며, 드레인 전극은 구동용 박막 트랜지스터(T2)의 게이트 전극과 접속된다. 이러한 스위칭용 박막 트랜지스터(T1)는 도 3에 도시된 구동용 박막 트랜지스터(T2)와 동일한 수직 구조로로된다.
구동용 박막 트랜지스터(T2)는 도 3에 도시된 바와 같이 버퍼막(192)을 사이에 두고 기판(190) 상에 형성된 액티브층(172), 액티브층(172)과 게이트 절연막(194)을 사이에 두고 중첩된 게이트 전극(170), 게이트 절연막(194)과 층간 절연막(196)을 관통하는 제1 및 제2 컨택홀(174, 176)을 통해 액티브층(172)의 소스 및 드레인 영역(172S, 172D) 각각과 접속된 소스 전극(180) 및 드레인 전극(185)을 구비한다. 액티브층(172)은 게이트 절연막(194)을 사이에 두고 게이트 전극(170)과 중첩된 채널 영역(172C)과, 채널 영역(172C)을 사이에 두고 불순물이 주입된 소스 영역(172S) 및 드레인 영역(172D)을 구비한다.
여기서, 게이트 전극(170)은 게이트 절연막(194) 위에 투명 도전층(101) 및 금속층(103)이 적층된 복층 구조로 형성된다. 이러한 게이트 전극(170)은 스위칭용 박막 트랜지스터(T1)의 드레인 전극과 접속된다. 이때, 게이트 전극(170)은 층간 절연막(196) 및 게이트 절연막(194)을 관통하는 컨택홀(미도시)을 통해 스위칭용 박막 트랜지스터(T1)의 드레인 전극과 접속하게 된다.
스토리지 캐패시터(C)는 스토리지 하부 전극(184)이 게이트 절연막(194) 및 층간 절연막(196)을 사이에 두고 전원 라인(156)과 중첩되어 형성된다. 여기서, 전원 라인(156)은 도 2에 도시된 공급 전압원(VDD)과 접속됨과 아울러, 구동용 박막 트랜지스터(T2)의 소스 전극(180)과 일체화되어 접속된다. 스토리지 하부 전극(184)은 도 2에 도시된 스위치용 박막 트랜지스터(T1)의 액티브층과 일체화된 구조로 형성된다.
EL 셀(OEL)은 게이트 절연막(194) 위에 형성된 양극, 즉 화소 전극(186)과, 뱅크 절연막(188) 및 층간 절연막(196)을 관통하여 화소 전극(186)을 노출시키는 제2 투과홀(160)과, 제2 투과홀(160)을 통해 노출된 화소 전극(186) 위에 형성된 유기 발광층(162)과, 유기 발광층(162) 및 뱅크 절연막(188) 위에 공통으로 음극, 즉 공통 전극(164)을 구비한다.
여기서, 화소 전극(186)은 게이트 절연막(194) 위에 형성된 형성된 투명 도전층(101)과, 투명 도전층(101) 위의 테두리를 따라 잔존하는 금속층(103)을 구비한다. 다시 말하여, 화소 전극(186)의 투명 도전층(101)은 층간 절연막(196) 및 금속층(103)을 관통하는 제1 투과홀을 통해 노출된다. 이와 달리, 화소 전극(186)은 잔존하는 금속층(103) 없이 투명 도전층(101)만으로 형성되기도 한다. 이러한 화소 전극(186)은 구동용 박막 트랜지스터(T2)로부터 제1 투과홀의 측면을 타고 연장된 드레인 전극(185)과 접속된다. 구체적으로, 드레인 전극(185)은 제1 투과홀을 통해 노출된 화소 전극(186)의 금속층(103) 및 투명 도전층(101)과 접속된다.
이와 같이, 본 발명에 따른 유기 EL 표시 패널의 TFT 기판은 화소 전극(186)이 복층 구조의 게이트 전극(170)과 함께 게이트 절연막(116) 위에 형성됨과 아울 러, 전원 라인(156)이 소스 전극(180) 및 드레인 전극(185)과 함께 층간 절연막(196) 위에 형성되므로 공정을 단순화시킬 수 있게 된다.
도 4a 내지 도 4f는 본 발명의 실시 예에 따른 유기 EL 표시 패널의 TFT 기판의 제조 방법을 단계적으로 설명하기 위한 단면도들이다.
도 4a를 참조하면, 하부 기판(190) 상에 버퍼막(192)이 형성되고, 그 위에 제1 마스크 공정으로 구동용 박막 트랜지스터(T2)의 액티브층(172)과, 스토리지 하부 전극(184)이 형성된다. 이때, 도 2에 도시된 스위칭용 박막 트랜지스터(T1)의 액티브층이 스토리지 하부 전극(184)과 일체화된 구조로 형성된다.
버퍼막(192)은 하부 기판(100) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
그 다음, 버퍼막(192) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법으로 아몰퍼스 실리콘 박막을 형성한 다음, 결정화하여 폴리 실리콘 박막을 형성한다. 이때, 아몰퍼스 실리콘 박막을 결정화하기 이전에 아몰퍼스 실리콘 박막 내에 존재하는 수소 원자를 제거하기 위한 탈수소화(Dehydrogenation) 공정을 진행하기도 한다. 아몰퍼스 실리콘 박막 박막을 결정화하는 방법으로는 엑시머 레이저 어닐링 방법 중에 하나로, 라인 빔(Line beam)을 수평 방향으로 스캔하여 그레인을 수평방향으로 성장시킴으로써 그레인 크기를 향상시킨 순차적 수평 결정화(SLS) 방법이 주로 이용된다.
그리고, 폴리 실리콘 박막을 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝하여 구동용 박막 트랜지스터(T2)의 액티브층(172)과, 스토리지 하부 전극(184)을 형성하게 된다. 이때, 도 2에 도시된 스위칭용 박막 트랜지스터(T1)의 액티브층이 스토리지 하부 전극(184)과 일체화된 구조로 형성된다.
도 4b를 참조하면, 액티브층(172) 및 스토리지 하부 전극(184)이 형성된 버퍼막(192) 상에 게이트 절연막(194)이 형성되고, 그 위에 제2 마스크 공정으로 복층 구조를 갖는 구동용 박막 트랜지스터(T2)의 게이트 전극(170)과, 화소 전극(186)이 형성된다. 이때, 도 2에 도시된 게이트 라인(GL)과, 스위칭용 박막 트랜지스터(T1)의 게이트 전극이 복층 구조로 형성된다.
게이트 절연막(194)은 액티브층(172) 및 스토리지 하부 전극(184)이 형성된 버퍼막(192) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
이어서, 게이트 절연막(194) 위에 투명 도전층(101) 및 금속층(103)이 스퍼터링 방법 등으로 적층된다. 투명 도전층(101)으로는 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO 등이, 금속층(103)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 적어도 이중 구조로 이용된다. 그 다음, 제2 마스크를 이용한 포토리소그래피 공정및 식각 공정으로 금속층(103) 및 투명 도전층(101)을 패터닝함으로써 복층 구조를 갖는 구동용 박막 트랜지스터(T2)의 게이트 전극(170)과, 화소 전극(186)이 형성된다. 이때, 도 2에 도시된 게이트 라인(GL)과, 스위칭용 박막 트랜지스터(T1)의 게 이트 전극이 복층 구조로 형성된다.
그리고, 게이트 전극(170)을 마스크로 이용하여 액티브층(172)의 소스 영역(172S) 및 드레인 영역(172D)과, 스토리지 하부 전극(184)에 p형 또는 n형 불순물을 주입한다. 이러한 액티브층(172)의 소스 및 드레인 영역(172S, 172D)은 게이트 전극(170)과 중첩되는 채널 영역(172C)을 사이에 두고 마주하게 된다. 이때, 도 2에 도시된 스위칭용 박막 트랜지스터(T1)의 액티브층의 소스 영역 및 드레인 영역에도 불순물이 주입된다.
도 4c를 참조하면, 제3 마스크 공정으로 게이트 전극(170) 및 화소 전극(186)이 형성된 게이트 절연막(194) 위에 층간 절연막(196)이 형성되고, 층간 절연막(196) 및 게이트 절연막(194)를 관통하는 제1 및 제2 컨택홀(174, 176)과, 층간 절연막(196) 및 화소 전극(186)의 금속층(103)을 관통하는 제1 투과홀(159)이 형성된다. 이때, 도 2에 도시된 스위칭용 박막 트랜지스터(T1)에 포함된 액티브층의 소스 및 드레인 영역을 각각 노출시키는 컨택홀들과, 그 스위칭용 박막 트랜지스터(T1)와의 접속을 위하여 구동용 박막 트랜지스터(T2)의 게이트 전극(170)을 노출시키는 컨택홀이 더 형성된다.
층간 절연막(196)은 게이트 전극(170) 및 화소 전극(186)이 형성된 게이트 절연막(194) 위에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다.
이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 층간 절연막(196) 및 게이트 절연막(194)을 관통하는 제1 및 제2 컨택홀(174, 176)과, 층간 절연막(196)을 관통하는 제1 투과홀(159)이 형성된다. 제1 및 제2 컨택홀(174, 176)은 액티브층(172)의 소스 영역(172S) 및 드레인 영역(172D) 각각을 노출시킨다. 제1 투과홀(159)은 화소 전극(186)의 상부층인 금속층(103)을 노출시킨다. 이때, 도 2에 도시된 스위칭용 박막 트랜지스터(T1)에 포함된 액티브층의 소스 및 드레인 영역을 각각 노출시키는 컨택홀들과, 그 스위칭용 박막 트랜지스터(T1)와의 접속을 위하여 구동용 박막 트랜지스터(T2)의 게이트 전극(170)을 노출시키는 컨택홀이 더 형성된다.
그 다음, 제1 투과홀(159)을 통해 노출된 화소 전극(186)의 금속층(103)을 식각하여 투명 도전층(101)이 노출되게 한다. 이때, 투명 도전층(101)의 주변부에는 층간 절연막(196)과 중첩된 금속층(103)이 잔존하기도 한다.
도 4d를 참조하면, 제4 마스크 공정으로 층간 절연막(196) 상에 구동용 박막 트랜지스터(T2)의 소스 전극(180) 및 드레인 전극(185)과, 소스 전극(180)과 접속된 전원 라인(156)이 형성된다. 이때, 도 2에 도시된 데이터 라인(DL)과 스위칭용 박막 트랜지스터(T1)의 소스 전극 및 드레인 전극이 더 형성된다.
층간 절연막(196) 상에 소스/드레인 금속층 금속층을 형성한다. 소스/드레인 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 적어도 이중 구조로 이용된다. 이어서, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 소스/드레인 금속층을 패터닝함으로써 구동용 박막 트랜지스터(T2)의 소스 전극(180) 및 드레인 전극(185)과, 전원 라인(156)이 형성된다. 소스 전극(180) 및 드레인 전극(185)은 제1 및 제2 컨택홀(174, 176)을 통해 액티브층(172)의 소스 영역(172S) 및 드레인 영역(172D) 각각과 접속된다. 여기서, 소스 전극(180)은 층간 절연막(196) 및 제1 투과홀(159)의 측면을 타고 연장되어, 그 제1 투과홀(159)을 통해 노출된 화소 전극(186)의 투명 도전층(101) 및 금속층(103)과 접속된다. 전원 라인(156)은 드레인 전극(185)과 접속되고, 스토리지 하부 전극(184)과 층간 절연막(196) 및 게이트 절연막(194)을 사이에 두고 중첩되어 스토리지 캐패시터(C)를 형성하게 된다. 이때, 도 2에 도시된 데이터 라인(DL)과 스위칭용 박막 트랜지스터(T1)의 소스 전극 및 드레인 전극이 더 형성된다. 여기서, 스위치용 박막 트랜지스터(T1)의 소스 전극 및 드레인 전극 각각은 해당 컨택홀을 통해 액티브층의 소스 영역 및 드레인 영역과 접속되고, 드레인 전극은 구동용 박막 트랜지스터(T2)의 게이트 전극(170)과 해당 컨택홀을 통해 접속된다.
도 4e를 참조하면, 제5 마스크 공정으로 화소 전극(186)의 투명 도전층(101)을 노출시키는 제2 투과홀(160)을 갖는 뱅크 절연막(188)이 소스 전극(180) 및 드레인 전극(185)과 전원 라인(156)이 형성된 층간 절연막(196) 상에 형성된다.
구체적으로, 소스 전극(180) 및 드레인 전극(185)과 전원 라인(156)이 형성된 층간 절연막(196) 상에 뱅크 절연막(188)을 형성된다. 뱅크 절연막(188)으로는 유기 절연 물질이 이용된다. 이어서, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 뱅크 절연막(188)을 관통하여 화소 전극(186)의 투명 도전층(101)을 노출시키는 제2 투과홀(160)이 형성된다. 이와 달리, 뱅크 절연막(188)으로 감광성 유기 절연 물질을 이용하는 경우 포토리소그래피 공정으로만 제2 투과홀(160)을 형 성하기도 한다.
도 4f를 참조하면, 제6 마스크를 이용한 증착 공정으로 제2 투과홀(160)을 통해 노출된 화소 전극(186) 위에 R, G, B 중 어느 하나의 유기 발광층(162)이 형성되고, 유기 발광층(162) 및 뱅크 절연막(188) 위에 공통 전극(164)이 공통으로 형성된다. 여기서, 화소 전극(186) 위에 형성된 유기 발광층(162)은 제2 투과홀(160)이 형성된 뱅크 절연막(188)의 측면을 경유하여 뱅크 절연막(188)의 상부에 걸치도록 형성된다. 이에 따라, 화소 전극(186) 및 공통 전극(164) 사이에 유기 발광층(162)이 위치하는 EL 셀(OEL)이 완성된다. 공통 전극(164)은 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 적어도 이중 구조로 이용된다.
이와 같이, 본 발명의 실시 예에 따른 유기 EL 표시 패널의 박막 트랜지스터 기판의 제조 방법은 5마스크 공정으로 뱅크 절연막(188)까지 형성함으로써 공정을 단순화할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 유기 EL 표시 패널의 박막 트랜지스터 기판 및 그 제조 방법은 화소 전극을 복층 구조의 게이트 전극과 함께 게이트 절연막 위에 형성함으로써 공정을 단순화할 수 있게 된다.
또한, 본 발명에 따른 유기 EL 표시 패널의 박막 트랜지스터 기판 및 그 제조 방법은 전원 라인을 소스 전극 및 드레인 전극과 함께 층간 절연막 위에 형성함으로써 공정을 단순화할 수 있게 된다.
이에 따라, 본 발명에 따른 유기 EL 표시 패널의 박막 트랜지스터 기판 및 그 제조 방법은 5마스크 공정으로 화소 전극을 노출시키는 제2 투과홀을 갖는 뱅크 절연막까지 형성할 수 있게 됨으로써 재료비 및 설비 투자비 등을 절감함과 아울러 수율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (22)
- 폴리 액티브층, 상기 폴리 액티브층과 게이트 절연막을 사이에 두고 중첩된 복층 도전층 구조의 게이트 전극, 상기 게이트 절연막 및 상기 게이트 전극 위의 층간 절연막을 관통하는 컨택홀을 통해 상기 폴리 액티브층과 접속된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와;상기 복층 도전층에 포함된 투명 도전층으로 상기 게이트 절연막 위에 형성되고, 상기 층간 절연막을 관통하는 투과홀에 의해 노출되어 상기 드레인 전극과 접속된 화소 전극과;상기 화소 전극 위에 형성된 유기 발광층과;상기 유기 발광층 위에 형성된 공통 전극을 구비하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 층간 절연막 위에 형성되어 상기 소스 전극과 접속된 전원 라인과;상기 전원 라인과의 중첩으로 스토리지 캐패시터를 형성하는 스토리지 하부 전극을 추가로 구비하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 2 항에 있어서,상기 스토리지 하부 전극은 상기 게이트 절연막 및 층간 절연막을 사이에 두고 상기 전원 라인과 중첩된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 2 항에 있어서,상기 스토리지 하부 전극은 불순물이 주입된 액티브층으로 형성된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 투과홀을 통해 노출된 화소 전극 위에 상기 유기 발광층이 형성된 제2 투과홀을 갖는 뱅크 절연막을 추가로 구비하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 드레인 전극은상기 투과홀이 형성된 층간 절연막의 측면을 경유하여 상기 화소 전극과 접속된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 화소 전극은상기 투과홀의 외곽을 둘러싸면서 상기 투명 도전층 위에 잔존하는 금속층을 추가로 구비하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 금속층은 상기 층간 절연막과 중첩되어 잔존하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 복층 도전층은하부의 투명 도전층과, 상부의 금속층이 적층된 구조로 형성된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 2 항에 있어서,상기 층간 절연막을 사이에 두고 교차하는 게이트 라인 및 데이터 라인과;상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 박막 트랜지스터의 게이트 전극과 접속된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 폴리 액티브층을 포함하는 제2 박막 트랜지스터를 추가로 구비하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 제 10 항에 있어서,상기 스토리지 하부 전극은 상기 제2 박막 트랜지스터의 폴리 액티브층과 접속된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판.
- 기판 상에 폴리 액티브층을 형성하는 단계와;상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위에 상기 액티브층과 중첩된 게이트 전극과, 화소 전극을 포함하는 복층 도전층 패턴을 형성하는 단계와;상기 액티브층에 불순물이 주입된 소스 영역 및 드레인 영역을 형성하는 단계와;상기 복층 도전층 패턴을 덮는 층간 절연막을 형성하고, 상기 액티브층의 소스 영역 및 드레인 영역을 각각 노출시키는 컨택홀과 상기 화소 전극에 포함된 투명 도전층을 노출시키는 투과홀을 형성하는 단계와;상기 층간 절연막 위에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속된 소스 전극 및 드레인 전극을 형성하는 단계와;상기 소스 전극 및 드레인 전극과 화소 전극을 덮는 뱅크 절연막을 형성하고, 상기 투과홀을 통해 노출된 화소 전극을 노출시키는 제2 투과홀을 형성하는 단계와;상기 제2 투과홀을 통해 노출된 화소 전극 위에 유기 발광층을 형성하는 단 계와;상기 유기 발광층 및 뱅크 절연막 위에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 층간 절연막 위에 형성되어 상기 소스 전극과 접속된 전원 라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 13 항에 있어서,상기 액티브층과 함께 상기 기판 상에 상기 전원 라인과의 중첩으로 스토리지 캐패시터를 형성하는 스토리지 하부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 14 항에 있어서,상기 스토리지 하부 전극은 불순물이 주입된 액티브층으로 형성된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 액티브층의 소스 영역 및 드레인 영역은 상기 게이트 전극을 마스크로 이용한 상기 불순물 주입으로 형성된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 투과홀을 형성하는 단계는상기 층간 절연막을 패터닝하여 상기 투과홀을 형성하는 단계와;상기 투과홀을 통해 노출된 상기 화소 전극의 상부 도전층을 식각하여 상기 화소 전극의 투명 도전층을 노출시키는 단계를 포함하는 것을 특징으로 하는일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 17 항에 있어서,상기 투과홀은상기 화소 전극의 투명 도전층의 테두리를 따라 상기 상부 도전층이 잔존하도록 상기 층간 절연막 및 상기 상부 도전층을 관통하여 형성된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 복층 도전층은하부의 투명 도전층과, 상부의 금속층이 적층된 구조로 형성된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 12 항에 있어서,상기 기판과 액티브층 사이에 버퍼막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 14 항에 있어서,상기 층간 절연막을 사이에 두고 교차하는 게이트 라인 및 데이터 라인을 형성하는 단계와;상기 게이트 라인과 접속된 게이트 전극, 상기 데이터 라인과 접속된 소스 전극, 상기 박막 트랜지스터의 게이트 전극과 접속된 드레인 전극, 상기 소스 전극 및 드레인 전극 사이에 채널을 형성하는 액티브층을 포함하는 제2 박막 트랜지스터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제조 방법.
- 제 21 항에 있어서,상기 스토리지 하부 전극은 상기 제2 박막 트랜지스터의 액티브층과 접속된 것을 특징으로 하는 일렉트로 루미네센스 표시 패널의 박막 트랜지스터 기판의 제 조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118560A KR101107252B1 (ko) | 2004-12-31 | 2004-12-31 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
| US11/167,098 US7830476B2 (en) | 2004-12-31 | 2005-06-28 | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof |
| CNB2005100824375A CN100542361C (zh) | 2004-12-31 | 2005-06-30 | 电致发光显示器件及其制造方法 |
| JP2005215326A JP4490885B2 (ja) | 2004-12-31 | 2005-07-26 | エレクトロルミネセンス表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118560A KR101107252B1 (ko) | 2004-12-31 | 2004-12-31 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078573A true KR20060078573A (ko) | 2006-07-05 |
| KR101107252B1 KR101107252B1 (ko) | 2012-01-19 |
Family
ID=36640766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040118560A KR101107252B1 (ko) | 2004-12-31 | 2004-12-31 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7830476B2 (ko) |
| JP (1) | JP4490885B2 (ko) |
| KR (1) | KR101107252B1 (ko) |
| CN (1) | CN100542361C (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101499233B1 (ko) * | 2008-09-03 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301276B2 (en) * | 2000-03-27 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method of manufacturing the same |
| KR101265217B1 (ko) * | 2006-07-20 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 박막트랜지스터 기판 및 그 제조방법 |
| DE202008003136U1 (de) * | 2008-03-05 | 2008-07-31 | Leister Process Technologies | Elektrischer Heizkeil |
| US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7969776B2 (en) * | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| KR100908236B1 (ko) * | 2008-04-24 | 2009-07-20 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그 제조방법 |
| TWI426563B (zh) * | 2008-05-07 | 2014-02-11 | Au Optronics Corp | 像素結構與其中之電晶體以及其製造方法 |
| US8193695B2 (en) * | 2008-07-17 | 2012-06-05 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
| KR101074788B1 (ko) * | 2009-01-30 | 2011-10-20 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR20110024531A (ko) * | 2009-09-02 | 2011-03-09 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 |
| KR101117642B1 (ko) | 2009-11-16 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101692954B1 (ko) * | 2010-05-17 | 2017-01-05 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| KR101777246B1 (ko) * | 2010-08-30 | 2017-09-12 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| DE102011053665B4 (de) * | 2010-09-20 | 2016-06-30 | Lg Display Co., Ltd. | Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe |
| KR20120031772A (ko) * | 2010-09-27 | 2012-04-04 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20120043404A (ko) * | 2010-10-26 | 2012-05-04 | 삼성모바일디스플레이주식회사 | 표시장치 및 이의 제조방법 |
| KR101736319B1 (ko) * | 2010-12-14 | 2017-05-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20120128966A (ko) * | 2011-05-18 | 2012-11-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20120129593A (ko) * | 2011-05-20 | 2012-11-28 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR101930845B1 (ko) * | 2011-08-09 | 2018-12-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR101848884B1 (ko) * | 2011-11-17 | 2018-04-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 패턴 검사 방법 |
| TWI478623B (zh) * | 2012-02-13 | 2015-03-21 | E Ink Holdings Inc | 顯示器 |
| KR102028025B1 (ko) * | 2012-11-13 | 2019-10-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20140081314A (ko) * | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | 발광 표시 장치 및 그 제조 방법 |
| CN103064224A (zh) * | 2013-01-28 | 2013-04-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102075529B1 (ko) * | 2013-05-29 | 2020-02-11 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR20150001154A (ko) * | 2013-06-26 | 2015-01-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103400822A (zh) * | 2013-08-01 | 2013-11-20 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102253966B1 (ko) * | 2013-12-09 | 2021-05-18 | 엘지디스플레이 주식회사 | 유기전계 발광표시장치, 이의 제조방법 및 검사방법 |
| CN104091817B (zh) * | 2014-06-13 | 2018-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| CN104134674B (zh) * | 2014-07-18 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 |
| KR101737865B1 (ko) | 2014-07-30 | 2017-05-22 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| KR20170085617A (ko) * | 2016-01-14 | 2017-07-25 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102651136B1 (ko) * | 2016-04-12 | 2024-03-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US11289563B2 (en) * | 2017-09-28 | 2022-03-29 | Sharp Kabushiki Kaisha | Electrode contact structure, display control driver, and display device |
| CN107785407B (zh) * | 2017-11-14 | 2021-08-03 | 京东方科技集团股份有限公司 | 一种oled显示面板和显示装置 |
| KR102531312B1 (ko) * | 2018-08-24 | 2023-05-11 | 엘지디스플레이 주식회사 | 표시장치 |
Family Cites Families (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003717B1 (ko) | 1993-07-16 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 금속배선 형성방법 |
| KR100297706B1 (ko) | 1993-07-30 | 2001-10-24 | 윤종용 | 다결정실리콘박막트랜지스터 |
| KR970008589B1 (ko) | 1994-01-11 | 1997-05-27 | 주식회사 유공 | 글리콜에테르의 제조방법 |
| KR970011966B1 (ko) | 1994-10-12 | 1997-08-08 | 엘지전자 주식회사 | 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법 |
| JP2914559B2 (ja) | 1994-11-08 | 1999-07-05 | 松下電器産業株式会社 | 液晶パネル用基板とその製造方法 |
| KR0175408B1 (ko) | 1995-10-17 | 1999-02-18 | 김광호 | 액정표시장치용 박막 트랜지스터 기판의 제조방법 |
| KR0161461B1 (ko) | 1995-11-22 | 1999-01-15 | 김광호 | 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법 |
| KR0177785B1 (ko) | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| KR100192593B1 (ko) | 1996-02-21 | 1999-07-01 | 윤종용 | 폴리 실리콘 박막 트랜지스터의 제조방법 |
| KR0184509B1 (ko) | 1996-05-22 | 1999-04-15 | 김광호 | 박막 트랜지스터 및 그 제조 방법 |
| KR100538295B1 (ko) | 1998-10-13 | 2006-03-07 | 삼성전자주식회사 | 폴리 실리콘 액정표시장치 구동장치 |
| KR100541274B1 (ko) | 1998-10-23 | 2006-03-09 | 삼성전자주식회사 | 박막트랜지스터 |
| KR100500631B1 (ko) | 1998-10-23 | 2005-11-25 | 삼성전자주식회사 | 박막트랜지스터의 제조방법_ |
| KR100571037B1 (ko) | 1998-11-06 | 2006-08-30 | 삼성전자주식회사 | 박막트랜지스터 소자 제조 방법 |
| KR100278606B1 (ko) | 1998-12-22 | 2001-03-02 | 윤종용 | 박막트랜지스터 |
| JP2000349297A (ja) * | 1999-03-10 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、パネル及びそれらの製造方法 |
| KR100355713B1 (ko) | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| JP2000349279A (ja) | 1999-06-07 | 2000-12-15 | Sony Corp | トランジスタおよびその製造方法 |
| KR100697262B1 (ko) | 1999-08-30 | 2007-03-21 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 |
| JP5020428B2 (ja) | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
| KR100697263B1 (ko) | 1999-08-30 | 2007-03-21 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| JP4781518B2 (ja) * | 1999-11-11 | 2011-09-28 | 三星電子株式会社 | 反射透過複合形薄膜トランジスタ液晶表示装置 |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| KR100307456B1 (ko) | 1999-12-08 | 2001-10-17 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100307457B1 (ko) | 1999-12-09 | 2001-10-17 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100307459B1 (ko) | 1999-12-14 | 2001-10-17 | 김순택 | 박막트랜지스터 제조방법 |
| JP2002076363A (ja) * | 2000-02-04 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100693246B1 (ko) | 2000-06-09 | 2007-03-13 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| KR20020009188A (ko) | 2000-07-25 | 2002-02-01 | 윤종용 | 반도체 제조에서의 식각 방법 |
| KR100414225B1 (ko) | 2000-09-19 | 2004-01-07 | 삼성전자주식회사 | 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치 |
| JP2002134756A (ja) | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100590264B1 (ko) | 2001-03-02 | 2006-06-15 | 삼성에스디아이 주식회사 | 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| KR100437473B1 (ko) | 2001-03-02 | 2004-06-23 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| KR100582724B1 (ko) | 2001-03-22 | 2006-05-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 |
| KR100686331B1 (ko) | 2001-04-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법 |
| KR100600845B1 (ko) | 2001-04-12 | 2006-07-14 | 삼성에스디아이 주식회사 | 평판 표시장치 제조 방법 |
| KR100437475B1 (ko) | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| KR100405604B1 (ko) | 2001-06-26 | 2003-11-14 | 현대자동차주식회사 | 자동차의 후드래치 조립체 |
| US6771328B2 (en) * | 2001-07-25 | 2004-08-03 | Lg. Philips Lcd Co., Ltd. | Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof |
| KR100542982B1 (ko) | 2001-10-09 | 2006-01-20 | 삼성에스디아이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| JP3943901B2 (ja) | 2001-11-08 | 2007-07-11 | 株式会社東芝 | 自己発光表示装置 |
| JP4126996B2 (ja) * | 2002-03-13 | 2008-07-30 | セイコーエプソン株式会社 | デバイスの製造方法及びデバイス製造装置 |
| JP2004071395A (ja) | 2002-08-07 | 2004-03-04 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP4403354B2 (ja) * | 2002-09-11 | 2010-01-27 | ソニー株式会社 | 薄膜回路基板 |
| JP4434563B2 (ja) * | 2002-09-12 | 2010-03-17 | パイオニア株式会社 | 有機ｅｌ表示装置の製造方法 |
| JP3748250B2 (ja) | 2002-09-26 | 2006-02-22 | 富士電機ホールディングス株式会社 | 有機ｅｌ発光ディスプレイ |
| TWI272872B (en) | 2002-12-13 | 2007-02-01 | Lg Philips Lcd Co Ltd | Dual panel-type organic electroluminescent display device and method of fabricating the same |
| KR100503129B1 (ko) | 2002-12-28 | 2005-07-22 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
| KR100521277B1 (ko) * | 2003-02-05 | 2005-10-13 | 삼성에스디아이 주식회사 | 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법 |
| US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| KR101013715B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
-
2004
- 2004-12-31 KR KR1020040118560A patent/KR101107252B1/ko active IP Right Grant
-
2005
- 2005-06-28 US US11/167,098 patent/US7830476B2/en active Active
- 2005-06-30 CN CNB2005100824375A patent/CN100542361C/zh active Active
- 2005-07-26 JP JP2005215326A patent/JP4490885B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101499233B1 (ko) * | 2008-09-03 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US9065077B2 (en) | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1798458A (zh) | 2006-07-05 |
| KR101107252B1 (ko) | 2012-01-19 |
| JP4490885B2 (ja) | 2010-06-30 |
| JP2006190640A (ja) | 2006-07-20 |
| US20060147650A1 (en) | 2006-07-06 |
| CN100542361C (zh) | 2009-09-16 |
| US7830476B2 (en) | 2010-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101107252B1 (ko) | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 | |
| US9520455B2 (en) | Organic light emitting display and method of fabricating the same | |
| US7456811B2 (en) | Organic electro-luminescent display device and method of manufacturing the same | |
| US6762564B2 (en) | Display apparatus | |
| US7414362B2 (en) | Display panel | |
| US7928653B2 (en) | Organic light emitting display device with enhanced aperture ratio and method of fabricating the same | |
| US9966424B2 (en) | Organic light emitting diode display device | |
| US8441181B2 (en) | Organic light emitting display and manufacturing method thereof | |
| US20070188089A1 (en) | Organic light emitting device and manufacturing method of the same | |
| KR101100885B1 (ko) | 유기 발광 표시 장치용 박막 트랜지스터 표시판 | |
| US20070159077A1 (en) | Organic light emitting display | |
| KR20070082977A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2001100654A (ja) | Ｅｌ表示装置 | |
| US7170225B2 (en) | Flat panel display for displaying screens at both sides | |
| US7671530B2 (en) | Organic electroluminescence display device and method of fabricating the same | |
| KR101782165B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| US20030213955A1 (en) | Light emitting apparatus and manufacturing method thereof | |
| KR101843191B1 (ko) | 유기발광 다이오드 표시장치 및 그의 제조방법 | |
| KR100599727B1 (ko) | 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법 | |
| KR20080059804A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20060130434A (ko) | 유기전계발광표시소자 및 그 제조방법 | |
| KR20050104608A (ko) | 유기 이엘 발광셀 및 그 제조 방법 | |
| KR20080054927A (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR20080054739A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20080047724A (ko) | 발광 표시장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 9 |