JP4490885B2 - エレクトロルミネセンス表示装置及びその製造方法 - Google Patents
エレクトロルミネセンス表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP4490885B2 JP4490885B2 JP2005215326A JP2005215326A JP4490885B2 JP 4490885 B2 JP4490885 B2 JP 4490885B2 JP 2005215326 A JP2005215326 A JP 2005215326A JP 2005215326 A JP2005215326 A JP 2005215326A JP 4490885 B2 JP4490885 B2 JP 4490885B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- layer
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims abstract description 194
- 239000010408 film Substances 0.000 claims abstract description 115
- 239000010409 thin film Substances 0.000 claims abstract description 67
- 239000011229 interlayer Substances 0.000 claims abstract description 48
- 230000005540 biological transmission Effects 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 39
- 238000003860 storage Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 3
- 238000004020 luminiscence type Methods 0.000 abstract 2
- 230000008569 process Effects 0.000 description 31
- 238000000206 photolithography Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Description
本発明はエレクトロルミネセンス（Electro-Luminescence：以下‘ＥＬ’と称す）表示パネルに関し、特に、工程を単純化することができるＥＬ表示パネルの薄膜トランジスタアレイ及びその製造方法に関する。
表示装置として、陰極線管の問題点である重量と体積を低減することができる各種平板表示装置が現れている。このような平板表示装置としては、液晶ディスプレイ、電界放出ディスプレイ（Field Emission Display）、プラズマディスプレイパネル（Plasma Display Panel）及びエレクトロルミネセンス（Electro-Luminescence：以下‘ＥＬ’と称する）表示パネル等がある。
これらの中、ＥＬ表示パネルは、電子と正孔との再結合によって蛍光体を発光させる自発光素子を用いたものであって、その蛍光体で無機化合物を使用しる無機ＥＬと有機化合物を使用しる有機ＥＬとで対別される。このようなＥＬ表示パネルは、低電圧駆動、自己発光、薄膜型、広い視野角、速い応答速度、高いコントラスト等多くの利点を有していることから次世代表示装置として期待を集めている。
有機ＥＬ素子は、通常、陰極と陽極との間に積層された電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層で構成される。このような有機ＥＬ素子においては、陽極と陰極との間に所定の電圧を印加する場合、陰極から発生された電子が電子注入層及び電子輸送層を通じて発光層の方に移動し、両極から発生された正孔が正孔注入層及び正孔輸送層を通じて発光層の方に移動する。従って、発光層においては、電子輸送層と正孔輸送層から供給された電子と正孔との再結合によって光が放出される。
このような有機ＥＬ素子を利用するアクティブマトリクスＥＬ表示パネルは、図１に示されたように、ゲートラインＧＬとデータラインＤＬとの交差により定義された領域に各々配列された画素２８を備える画素マトリクス２０と、画素マトリクス２０のゲートラインＧＬを駆動するゲートドライバー２２と、画素マトリクス２０のデータラインＤＬを駆動するデータドライバー２４とを備える。
ゲートドライバー２２は、スキャンパルスを供給してゲートラインＧＬを順次に駆動する。データドライバー２４は、スキャンパルスが供給されるたびにデータ信号をデータラインＤＬに供給する。
画素２８の各々はゲートラインＧＬにスキャンパルスが供給される際、データラインＤＬからデータ信号の供給を受け、そのデータ信号に相応する光を発生させる。
ところで、上述した従来の有機ＥＬ表示パネルにおいて、薄膜トランジスタ基板は半導体工程を含む複数のマスク工程によって形成されることからその製造工程が複雑であるという問題点を有する。
本発明の目的は、製造工程を単純化することができるエレクトロルミネセンス表示装置及びその製造方法を提供するものである。
本発明によるエレクトロルミネセンス表示装置は、アクティブ層、前記アクティブ層とゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜上に形成されて、前記ゲート絶縁膜及び前記層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極と、前記画素電極上に形成された有機発光層及び前記有機発光層上の共通電極と、前記層間絶縁膜上に形成され、前記ソース電極と接続される電源ラインとを含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出され、前記ドレイン電極は、前記第１透過ホールを通じて露出する前記第１透明導電層の上部及び前記第２導電層の側面ともに直接接触する。
また、本発明によるエレクトロルミネセンス表示装置の製造方法は、基板上にアクティブ層を形成する段階と、前記アクティブ層上にゲート絶縁膜を形成する段階と、前記アクティブ層と重畳された第１透明導電層及び第２導電層を含む二重層構造のゲート電極及び画素電極を含む二重層パターンを前記ゲート絶縁膜上に形成する段階と、前記アクティブ層内に不純物を注入してソース領域及びドレイン領域を形成する段階と、前記二重層パターン上に層間絶縁膜を形成する段階と、前記ソース領域とドレイン領域とを露出させる第１及び第２コンタクトホールを形成する段階と、前記画素電極の透明導電層を露出させる第１透過ホールを形成する段階と、前記アクティブ層の前記ソース領域及びドレイン領域と接続されたソース電極及びドレイン電極と前記ソース電極に接続される電源ラインを前記層間絶縁膜上に形成する段階と、前記ソース電極と前記ドレイン電極及び前記画素電極上に第２絶縁膜を形成する段階と、前記第１透過ホールを通じて露出された前記画素電極を露出させる第２透過ホールを形成する段階と、前記第２透過ホールを通じて露出された前記画素電極上に有機発光層を形成する段階と、前記有機発光層及び前記第２絶縁膜上に共通電極を形成する段階とを含み、前記ドレイン電極は、前記第１透過ホールを通じて露出する前記第１透明導電層の上部及び前記第２導電層の側面ともに直接接触する。
さらに、他の発明による液晶表示装置の製造方法は、アクティブ層、前記アクティブ層とゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜上に、前記ゲート絶縁膜及び前記層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、前記ソース電極と接続される電源ラインを形成する段階と、前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極を形成する段階と、前記画素電極の一部上に有機発光層を形成する段階及び前記有機発光層上に共通電極を形成する段階とを含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出され、前記ドレイン電極は、前記第１透過ホールを通じて露出する前記第１透明導電層の上部及び前記第２導電層の側面ともに直接接触する。
このように、本発明によれば、５マスク工程でバンク絶縁膜まで形成することによって製造工程の単純化が可能になる。
また、画素電極を二重層構造のゲート電極と共にゲート絶縁膜上に形成することによって製造工程の単純化が可能になる。
また、電源ラインをソース電極及びドレイン電極と共に層間絶縁膜上に形成することによって製造工程の単純化が可能になる。
さらに、５マスク工程で画素電極を露出させる第２透過ホールを有するバンク絶縁膜までの形成が可能になることによって、材料費及び設備投資費等の節減と共に収率の向上が可能になる。
以下、本発明の好ましい実施の形態を図２乃至図４Ｆを参照して詳細に説明する。
図２は、本発明の実施の形態に係る有機ＥＬパネルの薄膜トランジスタ基板に含まれた一画素の等価回路図であり、図３は、本発明の実施の形態に係る有機ＥＬパネルの薄膜トランジスタ基板に含まれた一画素の垂直構造を示した断面図である。詳述すると、図３は、図２に示した一画素２８の中、ストレージキャパシタＣ及び駆動用薄膜トランジスタトランジスタＴ２とＥＬセルＯＥＬの垂直構造を示した断面図である。
図２に示した一画素２８は、ゲートラインＧＬ及びデータラインＤＬと接続されたセル駆動部２７と、セル駆動部２７と接続されたＥＬセルＯＥＬとを備える。セル駆動部２７は、ゲートラインＧＬ及びデータラインＤＬと接続されたスイッチング用薄膜トランジスタＴ１と、スイッチング用薄膜トランジスタＴ１及び供給電圧源ＶＤＤとＥＬセルＯＥＬの陽極の間に接続された駆動用薄膜トランジスタＴ２と、供給電圧源ＶＤＤとスイッチング用薄膜トランジスタＴ１のドレイン電極の間に接続されたストレージキャパシタＣとを備える。スイッチング用薄膜トランジスタＴ１のゲート電極はゲートラインＧＬと接続され、ソース電極はデータラインＤＬと接続され、ドレイン電極は駆動用薄膜トランジスタＴ２のゲート電極と接続される。このようなスイッチング用薄膜トランジスタＴ１は、図３に示した駆動用薄膜トランジスタＴ２と同様の垂直構造になる。
駆動用薄膜トランジスタＴ２は、図３に示されたように、バッファ膜１９２を介して基板１９０上に形成されたアクティブ層１７２、アクティブ層１７２とゲート絶縁膜１９４とを介して重畳されたゲート電極１７０、ゲート絶縁膜１９４と層間絶縁膜１９６とを貫通する第１及び第２コンタクトホール１７４、１７６を通じてアクティブ層１７２のソース及びドレイン領域１７２Ｓ、１７２Ｄの各々と接続されたソース電極１８０及びドレイン電極１８５を備える。アクティブ層１７２は、ゲート絶縁膜１９４を介してゲート電極１７０と重畳されたチャンネル領域１７２Ｃと、チャンネル領域１７２Ｃを介して不純物が注入されたソース領域１７２Ｓ及びドレイン領域１７２Ｄとを備える。
ここで、ゲート電極１７０は、ゲート絶縁膜１９４の上に透明導電層１０１及び金属層１０３が積層された２重層構造で形成される。このようなゲート電極１７０は、スイッチング用薄膜トランジスタＴ１のドレイン電極と接続される。この際、ゲート電極１７０は、層間絶縁膜１９６及びゲート絶縁膜１９４を貫通するコンタクトホール（図示せず）を通じてスイッチング用薄膜トランジスタＴ１のドレイン電極と接続される。
ストレージキャパシタＣは、ストレージ下部電極１８４がゲート絶縁膜１９４及び層間絶縁膜１９６を介して電源ライン１５６と重畳され形成される。ここで、電源ライン１５６は、図２に示された供給電圧源ＶＤＤと接続されると共に、駆動用薄膜トランジスタＴ２のソース電極１８０と一体化され接続される。ストレージ下部電極１８４は、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層と一体化された構造で形成される。
ＥＬセルＯＥＬは、ゲート絶縁膜１９４の上に形成された陽極、即ち、画素電極１８６と、バンク絶縁膜１８８及び層間絶縁膜１９６を貫通して画素電極１８６を露出させる第２透過ホール１６０と、第２透過ホール１６０を通じて露出された画素電極１８６の上に形成された有機発光層１６２と、有機発光層１６２及びバンク絶縁膜１８８の上に共通で陰極、即ち、共通電極１６４とを備える。
ここで、画素電極１８６は、ゲート絶縁膜１９４の上に形成された透明導電層１０１と、透明導電層１０１の上の縁に沿って残存する金属層１０３とを備える。換言すると、画素電極１８６の透明導電層１０１は、層間絶縁膜１９６及び金属層１０３を貫通する第１透過ホールを通じて露出される。これとは違って、画素電極１８６は、残存する金属層１０３なしに透明導電層１０１だけでも形成される。このような画素電極１８６は駆動用薄膜トランジスタＴ２から第１透過ホールの側面に沿って延長されたドレイン電極１８５と接続される。具体的に言うと、ドレイン電極１８５は、第１透過ホールを通じて露出された画素電極１８６の金属層１０３及び透明導電層１０１と接続される。
このように、本発明による有機ＥＬ表示パネルのＴＦＴ基板は、画素電極１８６が２重層構造のゲート電極１７０と共にゲート絶縁膜１１６の上に形成されると共に、電源ライン１５６がソース電極１８０及びドレイン電極１８５と共に層間絶縁膜１９６の上に形成されることによって工程の単純化が可能になる。
図４Ａ乃至図４Ｆは、本発明の実施の形態に係る有機ＥＬ表示パネルのＴＦＴ基板の製造方法を段階的に説明するための断面図である。
図４Ａを参照すると、下部基板１９０上にバッファ膜１９２が形成され、その上に第１マスク工程により駆動用薄膜トランジスタＴ２のアクティブ層１７２とストレージ下部電極１８４とが形成される。この際、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層がストレージ下部電極１８４と一体化された構造で形成される。
バッファ膜１９２は、下部基板１００上にＳｉＯ２等のような無機絶縁物質が全面に蒸着され形成される。
次に、バッファ膜１９２上にＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）、 ＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)等の方法でアモルファスシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、アモルファスシリコン薄膜を結晶化する前にアモルファスシリコン薄膜内に存在する水素原子を除去するための脱水素化（Dehydrogenation）工程を行うこともある。アモルファスシリコン薄膜を結晶化する方法としては、エクシマレーザアニリング方法の中の一つとして、ラインビーム(Line beam)を水平方向にスキャンして、グレインを水平方向に成長させることによってグレインの大きさを向上させた逐次的横方向結晶化（ＳＬＳ：Sequential Lateral Solidification）方法が主に利用される。
そして、ポリシリコン薄膜を第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして、駆動用薄膜トランジスタＴ２のアクティブ層１７２とストレージ下部電極１８４とを形成する。この際、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層がストレージ下部電極１８４と一体化された構造で形成される。
図４Ｂを参照すると、アクティブ層１７２及びストレージ下部電極１８４が形成されたバッファ膜１９２上にゲート絶縁膜１９４が形成され、その上に第２マスク工程で２重層構造を有する駆動用薄膜トランジスタＴ２のゲート電極１７０と画素電極１８６とが形成される。この際、図２に示されたゲートラインＧＬとスイッチング用薄膜トランジスタＴ１のゲート電極は二重層構造で形成される。
ゲート絶縁膜１９４は、アクティブ層１７２及びストレージ下部電極１８４が形成されたバッファ膜１９２上にＳｉＯ２等のような無機絶縁物質が全面に蒸着され形成される。
続いて、ゲート絶縁膜１９４の上に透明導電層１０１及び金属層１０３がスパッタリング方法等で積層される。透明導電層１０１としては、ＩＴＯ(Indium Tin Oxide)、ＴＯ(Tin Oxide)、ＩＺＯ(Indium Zinc Oxide)、ＩＴＺＯ等が、金属層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように金属物質が単一層、または少なくとも二重層構造で利用される。その後、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程により金属層１０３及び透明導電層１０１をパターニングすることによって二重層構造を有する駆動用薄膜トランジスタＴ２のゲート電極１７０と画素電極１８６とが形成される。この際、図２に示されたゲートラインＧＬとスイッチング用薄膜トランジスタＴ１のゲート電極とが二重層構造で形成される。
そして、ゲート電極１７０をマスクとして利用して、アクティブ層１７２のソース領域１７２Ｓ及びドレイン領域１７２Ｄとストレージ下部電極１８４にｐ型またはｎ型の不純物を注入する。このようなアクティブ層１７２のソース及びドレイン領域１７２Ｓ、１７２Ｄは、ゲート電極１７０と重畳されるチャンネル領域１７２Ｃを介して対向する。この際、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層のソース領域及びドレイン領域にも不純物が注入される。
図４Ｃを参照すると、第３マスク工程でゲート電極１７０及び画素電極１８６が形成されたゲート絶縁膜１９４の上に層間絶縁膜１９６が形成され、層間絶縁膜１９６及びゲート絶縁膜１９４を貫通する第１及び第２コンタクトホール１７４、１７６と、層間絶縁膜１９６及び画素電極１８６の金属層１０３を貫通する第１透過ホール１５９とが形成される、この際、図２に示されたスイッチング用薄膜トランジスタＴ１に含まれたアクティブ層のソース及びドレイン領域を各々露出させるコンタクトホールと、そのスイッチング用薄膜トランジスタＴ１との接続のために駆動用薄膜トランジスタＴ２のゲート電極１７０を露出させるコンタクトホールとがさらに形成される。
層間絶縁膜１９６は、ゲート電極１７０及び画素電極１８６が形成されたゲート絶縁膜１９４の上にＳｉＯ２等のような無機絶縁物質が全面蒸着され形成される。
続いて、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程により層間絶縁膜１９６及びゲート絶縁膜１９４を貫通する第１及び第２コンタクトホール１７４，１７６と層間絶縁膜１９６を貫通する第１透過ホール１５９とが形成される。第１及び第２コンタクトホール１７４、１７６は、アクティブ層１７２のソース領域１７２Ｓ及びドレイン領域１７２Ｄの各々を露出させる。第１透過ホール１５９は、画素電極１８６の上部層である金属層１０３を露出させる。この際、図２に示されたスイッチング用薄膜トランジスタＴ１に含まれたアクティブ層のソース及びドレイン領域を各々露出させるコンタクトホールと、そのスイッチング用薄膜トランジスタＴ１との接続のために駆動用薄膜トランジスタＴ２のゲート電極１７０を露出させるコンタクトホールとがさらに形成される。
その後、第１透過ホール１５９を通じて露出された画素電極１８６の金属層１０３をエッチングして透明導電層１０１を露出させる。この際、透明導電層１０１の周辺部には層間絶縁膜１９６と重畳された金属層１０３ともが残存する。
図４Ｄを参照すると、第４マスク工程により層間絶縁膜１９６上に駆動用薄膜トランジスタＴ２のソース電極１８０及びドレイン電極１８５とソース電極１８０と接続された電源ライン１５６が形成される。この際、図２に示されたデータラインＤＬとスイッチング用薄膜トランジスタＴ１のソース電極及びドレイン電極がさらに形成される。
層間絶縁膜１９６上にソース・ドレイン金属層を形成する。ソース・ドレイン金属層としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように金属物質が単一層、または少なくとも２重構造で利用される。続いて、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程によりソース・ドレイン金属層をパターニングすることによって、駆動用薄膜トランジスタＴ２のソース電極１８０及びドレイン電極１８５と、電源ライン１５６が形成される。
ソース電極１８０及びドレイン電極１８５は、第１及び第２コンタクトホール１７４、１７６を通じてアクティブ層１７２のソース領域１７２Ｓ及びドレイン領域１７２Ｄの各々と接続される。ここで、ソース電極１８０は層間絶縁膜１９６及び第１透過ホール１５９の側面に沿って延長され、その第１透過ホール１５９を通じて露出された画素電極１８６の透明導電層１０１及び金属層１０３と接続される。電源ライン１５６はドレイン電極１８５と接続され、ストレージ下部電極１８４と層間絶縁膜１９６及びゲート絶縁膜１９４を介して重畳されてストレージキャパシタＣを形成するようになる。この際、図２に示されたデータラインＤＬとスイッチング用薄膜トランジスタＴ１とのソース電極及びドレイン電極がさらに形成される。ここで、スイッチング用薄膜トランジスタＴ１のソース電極及びドレイン電極の各々は、相当のコンタクトホールを通じてアクティブ層のソース領域及びドレイン領域と接続され、ドレイン電極は駆動用薄膜トランジスタＴ２のゲート電極１７０と相当のコンタクトホールを通じて接続される。
図４Ｅを参照すると、第５マスク工程により画素電極１８６の透明導電層１０１を露出させる第２透過ホール１６０を有するバンク絶縁膜１８８がソース電極１８０及びドレイン電極１８５と電源ライン１５６が形成された層間絶縁膜１９６上に形成される。
詳述すると、ソース電極１８０及びドレイン電極１８５と電源ライン１５６が形成された層間絶縁膜１９６上にバンク絶縁膜１８８が形成される。バンク絶縁膜１８８としては、有機絶縁物質が利用される。続いて、第５マスクを利用したフォトリソしラフィ工程及びエッチング工程によりバンク絶縁膜１８８を貫通して画素電極１８６の透明導電層１０１を露出させる第２透過ホール１６０が形成される。これとは異なり、バンク絶縁膜１８８として感光性有機絶縁物質を利用する場合、フォトリソグラフィ工程だけで第２透過ホール１６０を形成することもある。
図４Ｆを参照すると、第６マスクを利用した蒸着工程により、第２透過ホール１６０を通じて露出された画素電極１８６の上にＲ、Ｇ、Ｂの中、いずれか一つの有機発光層１６２が形成され、有機発光層１６２及びバンク絶縁膜１８８の上に共通電極１６４が共通に形成される。ここで、画素電極１８６の上に形成された有機発光層１６２は、第２透過ホール１６０が形成されたバンク絶縁膜１８８の側面を経由してバンク絶縁膜１８８の上部にかけられるように形成される。従って、画素電極１８６及び共通電極１６４の間に有機発光層１６２が位置するＥＬセルＯＥＬが完成される。共通電極１６４は、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように金属物質が単一層、または少なくとも二重層構造で利用される。
このように、本発明の実施の形態に係る有機ＥＬ表示パネルの薄膜トランジスタ基板の製造方法は、５マスク工程でバンク絶縁膜１８８まで形成することによって工程の単純化が可能になる。
前述のように、本発明による有機ＥＬ表示パネルの薄膜トランジスタ基板及びその製造方法は、画素電極を二重層構造のゲート電極と共にゲート絶縁膜の上に形成することによって工程の単純化が可能になる。
また、本発明による有機ＥＬ表示パネルの薄膜トランジスタ基板及びその製造方法は、電源ラインをソース電極及びドレイン電極と共に層間絶縁膜の上に形成することによって、工程の単純化が可能になる。
従って、本発明による有機ＥＬ表示パネルの薄膜トランジスタ基板及びその製造方法は、５マスク工程で画素電極を露出させる第２透過ホールを有するバンク絶縁膜までの形成が可能になることによって、材料費及び設備投資費等の節減と共に収率の向上が可能になる。
以上、説明した内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲内に、多様な変更及び修正ができることが分かる。従って、本発明の技術的範囲は、明細書の詳しい説明に記載された内容に限られるのでなく、特許請求の範囲によって決められるはずである。
２０：画素マトリクス ２２：ゲートドライバー
２４：データドライバー ２８：画素
２７：セル駆動部 ５６，１５６：電源ライン
６０，１５９，１６０：透過ホール ６２，１６２：有機発光層
６４，１６４：グラウンド電極 ７０，１７０：ゲート電極
７２，１７２：アクティブ層 ８４，１８４：ストレージ下部電極
７４，７６，８２，８５，１７４，１７６：コンタクトホール
８０，１８０：ソース電極
７８，１８５：ドレイン電極 ８６，１８６：画素電極
８８，１８８：バンク絶縁膜 ９０，１９０：基板
９２，１９２：バッファ層 ９４，１９４：ゲート絶縁膜
９５，９６，１９６：層間絶縁膜 ９８：保護膜。
２４：データドライバー ２８：画素
２７：セル駆動部 ５６，１５６：電源ライン
６０，１５９，１６０：透過ホール ６２，１６２：有機発光層
６４，１６４：グラウンド電極 ７０，１７０：ゲート電極
７２，１７２：アクティブ層 ８４，１８４：ストレージ下部電極
７４，７６，８２，８５，１７４，１７６：コンタクトホール
８０，１８０：ソース電極
７８，１８５：ドレイン電極 ８６，１８６：画素電極
８８，１８８：バンク絶縁膜 ９０，１９０：基板
９２，１９２：バッファ層 ９４，１９４：ゲート絶縁膜
９５，９６，１９６：層間絶縁膜 ９８：保護膜。
Claims (20)
- アクティブ層、前記アクティブ層とゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜上に形成されて、前記ゲート絶縁膜及び前記層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、
前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極と、
前記画素電極上に形成された有機発光層と、
前記有機発光層上の共通電極と、
前記層間絶縁膜上に形成され、前記ソース電極と接続される電源ラインと
を含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出され、
前記ドレイン電極は、前記第１透過ホールを通じて露出する前記第１透明導電層の上部及び前記第２導電層の側面ともに直接接触する
ことを特徴とするエレクトロルミネセンス表示装置。 - 前記電源ラインとの重畳によりストレージキャパシタを形成するストレージ下部電極をさらに含む
ことを特徴とする請求項１に記載のエレクトロルミネセンス表示装置。 - 前記ストレージ下部電極が前記ゲート絶縁膜及び層間絶縁膜を介して前記電源ラインと重畳される
ことを特徴とする請求項２に記載のエレクトロルミネセンス表示装置。 - 前記ストレージ下部電極は不純物が注入されたアクティブ層に形成される
ことを特徴とする請求項２に記載のエレクトロルミネセンス表示装置。 - 前記第１透過ホールを通じて露出された前記画素電極の一部を露出する第２透過ホールを備える第２絶縁膜をさらに含み、
前記有機発光層が前記第１透過ホールによって露出された画素電極の一部上に形成される
ことを特徴とする請求項１に記載のエレクトロルミネセンス表示装置。 - 前記層間絶縁膜が前記画素電極の一部と重畳される
ことを特徴とする請求項１に記載のエレクトロルミネセンス表示装置。 - 前記層間絶縁膜によって重畳された前記画素電極の一部が前記第１透明導電層と第２金属層とを含む
ことを特徴とする請求項６に記載のエレクトロルミネセンス表示装置。 - 前記画素電極の二重層構造は金属層が透明導電層上に形成される構造で形成される
ことを特徴とする請求項１に記載のエレクトロルミネセンス表示装置。 - 前記層間絶縁膜を介して互いに交差するゲートライン及びデータラインと、
前記ゲートラインと接続されたゲート電極、前記データラインと接続されたソース電極、前記第１薄膜トランジスタのゲート電極と接続されたドレイン電極及び当該ドレイン電極と前記データラインと接続されたソース電極との間にチャンネルを形成するアクティブ層を含む第２薄膜トランジスタとをさらに含む
ことを特徴とする請求項２に記載のエレクトロルミネセンス表示装置。 - 前記ストレージ下部電極が前記第２薄膜トランジスタのアクティブ層と接続される
ことを特徴とする請求項９に記載のエレクトロルミネセンス表示装置。 - 基板上にアクティブ層を形成する段階と、
前記アクティブ層上にゲート絶縁膜を形成する段階と、
前記アクティブ層と重畳された第１透明導電層及び第２導電層を含む二重層構造のゲート電極及び画素電極を含む二重層パターンを前記ゲート絶縁膜上に形成する段階と、
前記アクティブ層内に不純物を注入してソース領域及びドレイン領域を形成する段階と、
前記二重層パターン上に層間絶縁膜を形成する段階と、
前記ソース領域とドレイン領域とを露出させる第１及び第２コンタクトホールを形成する段階と、
前記画素電極の透明導電層を露出させる第１透過ホールを形成する段階と、
前記アクティブ層の前記ソース領域及びドレイン領域と接続されたソース電極及びドレイン電極と前記ソース電極に接続される電源ラインを前記層間絶縁膜上に形成することで、前記アクティブ層、前記ゲート電極、前記ソース電極及び前記ドレイン電極を含む第１薄膜トランジスタを形成する段階と、
前記ソース電極と前記ドレイン電極及び前記画素電極上に第２絶縁膜を形成する段階と、
前記第１透過ホールを通じて露出された前記画素電極を露出させる第２透過ホールを形成する段階と、
前記第２透過ホールを通じて露出された前記画素電極上に有機発光層を形成する段階と、
前記有機発光層及び前記第２絶縁膜上に共通電極を形成する段階と
を含み、
前記ドレイン電極は、前記第１透過ホールを通じて露出する前記第１透明導電層の上部及び前記第２導電層の側面ともに直接接触する
ことを特徴とするエレクトロルミネセンス表示装置の製造方法。 - 前記基板上に前記ストレージ下部電極を形成する段階をさらに含む
ことを特徴とする請求項１１に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記ストレージ下部電極は不純物が注入されたアクティブ層で形成される
ことを特徴とする請求項１２に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記ソース領域及びドレイン領域は前記ゲート電極をマスクとして前記アクティブ層内に前記不純物を注入して形成される
ことを特徴とする請求項１１に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記第１透過ホールを形成する段階は、前記層間絶縁膜をパターニングして前記第１透過ホールを形成する段階及び前記第１透過ホールを通じて露出された前記画素電極の上部導電層をエッチングする段階を含む
ことを特徴とする請求項１１に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記層間絶縁膜が前記画素電極の前記第２導電層の一部と重畳する
ことを特徴とする請求項１５に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記基板と前記アクティブ層との間にバッファ膜を形成する段階をさらに含む
ことを特徴とする請求項１１に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記層間絶縁膜を介して互いに交差するゲートライン及びデータラインを形成する段階と、
前記ゲートラインと接続されたゲート電極と、前記データラインと接続されたソース電極と、前記第１薄膜トランジスタのゲート電極と接続されたドレイン電極及び当該ドレイン電極と前記データラインと接続されたソース電極との間にチャンネルを形成するアクティブ層とを備える第２薄膜トランジスタを形成する段階とをさらに含む
ことを特徴とする請求項１２に記載のエレクトロルミネセンス表示装置の製造方法。 - 前記ストレージ下部電極が前記第２薄膜トランジスタのアクティブ層と接続される
ことを特徴とする請求項１８に記載のエレクトロルミネセンス表示装置の製造方法。 - アクティブ層、前記アクティブ層とゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜上に、前記ゲート絶縁膜及び前記層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、前記ソース電極と接続される電源ラインを形成する段階と、
前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極を形成する段階と、
前記画素電極の一部上に有機発光層を形成する段階及び前記有機発光層上に共通電極を形成する段階と
を含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出され、
前記ドレイン電極は、前記第１透過ホールを通じて露出する前記第１透明導電層の上部及び前記第２導電層の側面ともに直接接触する
ことを特徴とするエレクトロルミネセンス表示装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118560A KR101107252B1 (ko) | 2004-12-31 | 2004-12-31 | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006190640A JP2006190640A (ja) | 2006-07-20 |
| JP4490885B2 true JP4490885B2 (ja) | 2010-06-30 |
Family
ID=36640766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005215326A Active JP4490885B2 (ja) | 2004-12-31 | 2005-07-26 | エレクトロルミネセンス表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7830476B2 (ja) |
| JP (1) | JP4490885B2 (ja) |
| KR (1) | KR101107252B1 (ja) |
| CN (1) | CN100542361C (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301276B2 (en) * | 2000-03-27 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method of manufacturing the same |
| KR101265217B1 (ko) * | 2006-07-20 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 박막트랜지스터 기판 및 그 제조방법 |
| DE202008003136U1 (de) * | 2008-03-05 | 2008-07-31 | Leister Process Technologies | Elektrischer Heizkeil |
| US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7969776B2 (en) * | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| KR100908236B1 (ko) * | 2008-04-24 | 2009-07-20 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 그 제조방법 |
| TWI426563B (zh) * | 2008-05-07 | 2014-02-11 | Au Optronics Corp | 像素結構與其中之電晶體以及其製造方法 |
| US8193695B2 (en) * | 2008-07-17 | 2012-06-05 | Samsung Electronics Co., Ltd. | Organic light emitting device and manufacturing method thereof |
| KR101499233B1 (ko) * | 2008-09-03 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101074788B1 (ko) * | 2009-01-30 | 2011-10-20 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR20110024531A (ko) * | 2009-09-02 | 2011-03-09 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 |
| KR101117642B1 (ko) | 2009-11-16 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101692954B1 (ko) * | 2010-05-17 | 2017-01-05 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| KR101777246B1 (ko) * | 2010-08-30 | 2017-09-12 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| DE102011053665B4 (de) * | 2010-09-20 | 2016-06-30 | Lg Display Co., Ltd. | Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe |
| KR20120031772A (ko) * | 2010-09-27 | 2012-04-04 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20120043404A (ko) * | 2010-10-26 | 2012-05-04 | 삼성모바일디스플레이주식회사 | 표시장치 및 이의 제조방법 |
| KR101736319B1 (ko) * | 2010-12-14 | 2017-05-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20120128966A (ko) * | 2011-05-18 | 2012-11-28 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20120129593A (ko) * | 2011-05-20 | 2012-11-28 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR101930845B1 (ko) * | 2011-08-09 | 2018-12-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| KR101848884B1 (ko) * | 2011-11-17 | 2018-04-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 패턴 검사 방법 |
| TWI478623B (zh) * | 2012-02-13 | 2015-03-21 | E Ink Holdings Inc | 顯示器 |
| US9065077B2 (en) * | 2012-06-15 | 2015-06-23 | Apple, Inc. | Back channel etch metal-oxide thin film transistor and process |
| KR102028025B1 (ko) * | 2012-11-13 | 2019-10-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR20140081314A (ko) * | 2012-12-21 | 2014-07-01 | 삼성디스플레이 주식회사 | 발광 표시 장치 및 그 제조 방법 |
| CN103064224A (zh) * | 2013-01-28 | 2013-04-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102075529B1 (ko) * | 2013-05-29 | 2020-02-11 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 이의 제조 방법 |
| KR20150001154A (ko) * | 2013-06-26 | 2015-01-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103400822A (zh) * | 2013-08-01 | 2013-11-20 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102253966B1 (ko) * | 2013-12-09 | 2021-05-18 | 엘지디스플레이 주식회사 | 유기전계 발광표시장치, 이의 제조방법 및 검사방법 |
| CN104091817B (zh) * | 2014-06-13 | 2018-06-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| CN104134674B (zh) * | 2014-07-18 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 |
| KR101737865B1 (ko) | 2014-07-30 | 2017-05-22 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| KR20170085617A (ko) * | 2016-01-14 | 2017-07-25 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102651136B1 (ko) * | 2016-04-12 | 2024-03-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US11289563B2 (en) * | 2017-09-28 | 2022-03-29 | Sharp Kabushiki Kaisha | Electrode contact structure, display control driver, and display device |
| CN107785407B (zh) * | 2017-11-14 | 2021-08-03 | 京东方科技集团股份有限公司 | 一种oled显示面板和显示装置 |
| KR102531312B1 (ko) * | 2018-08-24 | 2023-05-11 | 엘지디스플레이 주식회사 | 표시장치 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08136951A (ja) * | 1994-11-08 | 1996-05-31 | Matsushita Electric Ind Co Ltd | 液晶パネル用基板とその製造方法 |
| JP2000349297A (ja) * | 1999-03-10 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、パネル及びそれらの製造方法 |
| JP2002076363A (ja) * | 2000-02-04 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002134756A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003076299A (ja) * | 2001-07-25 | 2003-03-14 | Lg Phillips Lcd Co Ltd | 製造工程が単純化されたアクティブマトリックス型有機電界発光素子及びその製造方法 |
| JP2003151770A (ja) * | 2001-11-08 | 2003-05-23 | Toshiba Corp | 自己発光表示装置 |
| JP2004071395A (ja) * | 2002-08-07 | 2004-03-04 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
| JP2004119216A (ja) * | 2002-09-26 | 2004-04-15 | Fuji Electric Holdings Co Ltd | 有機ｅｌ発光ディスプレイ |
| JP2004200167A (ja) * | 2002-12-13 | 2004-07-15 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
| JP2004213004A (ja) * | 2002-12-28 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003717B1 (ko) | 1993-07-16 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 금속배선 형성방법 |
| KR100297706B1 (ko) | 1993-07-30 | 2001-10-24 | 윤종용 | 다결정실리콘박막트랜지스터 |
| KR970008589B1 (ko) | 1994-01-11 | 1997-05-27 | 주식회사 유공 | 글리콜에테르의 제조방법 |
| KR970011966B1 (ko) | 1994-10-12 | 1997-08-08 | 엘지전자 주식회사 | 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법 |
| KR0175408B1 (ko) | 1995-10-17 | 1999-02-18 | 김광호 | 액정표시장치용 박막 트랜지스터 기판의 제조방법 |
| KR0161461B1 (ko) | 1995-11-22 | 1999-01-15 | 김광호 | 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법 |
| KR0177785B1 (ko) | 1996-02-03 | 1999-03-20 | 김광호 | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 |
| KR100192593B1 (ko) | 1996-02-21 | 1999-07-01 | 윤종용 | 폴리 실리콘 박막 트랜지스터의 제조방법 |
| KR0184509B1 (ko) | 1996-05-22 | 1999-04-15 | 김광호 | 박막 트랜지스터 및 그 제조 방법 |
| KR100538295B1 (ko) | 1998-10-13 | 2006-03-07 | 삼성전자주식회사 | 폴리 실리콘 액정표시장치 구동장치 |
| KR100541274B1 (ko) | 1998-10-23 | 2006-03-09 | 삼성전자주식회사 | 박막트랜지스터 |
| KR100500631B1 (ko) | 1998-10-23 | 2005-11-25 | 삼성전자주식회사 | 박막트랜지스터의 제조방법_ |
| KR100571037B1 (ko) | 1998-11-06 | 2006-08-30 | 삼성전자주식회사 | 박막트랜지스터 소자 제조 방법 |
| KR100278606B1 (ko) | 1998-12-22 | 2001-03-02 | 윤종용 | 박막트랜지스터 |
| KR100355713B1 (ko) | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| JP2000349279A (ja) | 1999-06-07 | 2000-12-15 | Sony Corp | トランジスタおよびその製造方法 |
| KR100697262B1 (ko) | 1999-08-30 | 2007-03-21 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 |
| JP5020428B2 (ja) | 1999-08-30 | 2012-09-05 | 三星電子株式会社 | トップゲート形ポリシリコン薄膜トランジスター製造方法 |
| KR100697263B1 (ko) | 1999-08-30 | 2007-03-21 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| JP4781518B2 (ja) * | 1999-11-11 | 2011-09-28 | 三星電子株式会社 | 反射透過複合形薄膜トランジスタ液晶表示装置 |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| KR100307456B1 (ko) | 1999-12-08 | 2001-10-17 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100307457B1 (ko) | 1999-12-09 | 2001-10-17 | 김순택 | 박막 트랜지스터의 제조 방법 |
| KR100307459B1 (ko) | 1999-12-14 | 2001-10-17 | 김순택 | 박막트랜지스터 제조방법 |
| KR100693246B1 (ko) | 2000-06-09 | 2007-03-13 | 삼성전자주식회사 | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 |
| KR20020009188A (ko) | 2000-07-25 | 2002-02-01 | 윤종용 | 반도체 제조에서의 식각 방법 |
| KR100414225B1 (ko) | 2000-09-19 | 2004-01-07 | 삼성전자주식회사 | 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치 |
| KR100590264B1 (ko) | 2001-03-02 | 2006-06-15 | 삼성에스디아이 주식회사 | 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| KR100437473B1 (ko) | 2001-03-02 | 2004-06-23 | 삼성에스디아이 주식회사 | 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 |
| KR100582724B1 (ko) | 2001-03-22 | 2006-05-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법 |
| KR100686331B1 (ko) | 2001-04-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법 |
| KR100600845B1 (ko) | 2001-04-12 | 2006-07-14 | 삼성에스디아이 주식회사 | 평판 표시장치 제조 방법 |
| KR100437475B1 (ko) | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| KR100405604B1 (ko) | 2001-06-26 | 2003-11-14 | 현대자동차주식회사 | 자동차의 후드래치 조립체 |
| KR100542982B1 (ko) | 2001-10-09 | 2006-01-20 | 삼성에스디아이 주식회사 | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| JP4126996B2 (ja) * | 2002-03-13 | 2008-07-30 | セイコーエプソン株式会社 | デバイスの製造方法及びデバイス製造装置 |
| JP4434563B2 (ja) * | 2002-09-12 | 2010-03-17 | パイオニア株式会社 | 有機ｅｌ表示装置の製造方法 |
| KR100521277B1 (ko) * | 2003-02-05 | 2005-10-13 | 삼성에스디아이 주식회사 | 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법 |
| US7220611B2 (en) * | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| KR101013715B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
-
2004
- 2004-12-31 KR KR1020040118560A patent/KR101107252B1/ko active IP Right Grant
-
2005
- 2005-06-28 US US11/167,098 patent/US7830476B2/en active Active
- 2005-06-30 CN CNB2005100824375A patent/CN100542361C/zh active Active
- 2005-07-26 JP JP2005215326A patent/JP4490885B2/ja active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08136951A (ja) * | 1994-11-08 | 1996-05-31 | Matsushita Electric Ind Co Ltd | 液晶パネル用基板とその製造方法 |
| JP2000349297A (ja) * | 1999-03-10 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、パネル及びそれらの製造方法 |
| JP2002076363A (ja) * | 2000-02-04 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002134756A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003076299A (ja) * | 2001-07-25 | 2003-03-14 | Lg Phillips Lcd Co Ltd | 製造工程が単純化されたアクティブマトリックス型有機電界発光素子及びその製造方法 |
| JP2003151770A (ja) * | 2001-11-08 | 2003-05-23 | Toshiba Corp | 自己発光表示装置 |
| JP2004071395A (ja) * | 2002-08-07 | 2004-03-04 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
| JP2004119216A (ja) * | 2002-09-26 | 2004-04-15 | Fuji Electric Holdings Co Ltd | 有機ｅｌ発光ディスプレイ |
| JP2004200167A (ja) * | 2002-12-13 | 2004-07-15 | Lg Phillips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
| JP2004213004A (ja) * | 2002-12-28 | 2004-07-29 | Lg Phillips Lcd Co Ltd | デュアルパネルタイプ有機電界発光素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1798458A (zh) | 2006-07-05 |
| KR20060078573A (ko) | 2006-07-05 |
| KR101107252B1 (ko) | 2012-01-19 |
| JP2006190640A (ja) | 2006-07-20 |
| US20060147650A1 (en) | 2006-07-06 |
| CN100542361C (zh) | 2009-09-16 |
| US7830476B2 (en) | 2010-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4490885B2 (ja) | エレクトロルミネセンス表示装置及びその製造方法 | |
| US9881987B2 (en) | Organic light emitting diode display device and method for manufacturing the same | |
| US7456811B2 (en) | Organic electro-luminescent display device and method of manufacturing the same | |
| US7414362B2 (en) | Display panel | |
| US8866706B2 (en) | Organic electroluminescent display device and manufacturing method of the same | |
| KR101084273B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR20150079094A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20070068092A (ko) | 유기전계 발광소자와 그 제조방법 | |
| JP2001100654A (ja) | Ｅｌ表示装置 | |
| JP2006227610A (ja) | 薄膜トランジスタ表示板 | |
| US7671530B2 (en) | Organic electroluminescence display device and method of fabricating the same | |
| JP2001100655A (ja) | Ｅｌ表示装置 | |
| KR101560233B1 (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20140080232A (ko) | 유기발광다이오드 표시소자 및 그 제조방법 | |
| KR20090058283A (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR101808528B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US7663310B2 (en) | Organic electro luminescence display and method of fabricating the same | |
| KR101843191B1 (ko) | 유기발광 다이오드 표시장치 및 그의 제조방법 | |
| KR100599727B1 (ko) | 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법 | |
| JP2004118013A (ja) | 表示装置 | |
| KR101057776B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR20050061706A (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR20080047724A (ko) | 발광 표시장치 및 이의 제조방법 | |
| KR20080054927A (ko) | 유기 발광 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091207 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4490885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |