CN104851888B - 薄膜晶体管阵列面板 - Google Patents

薄膜晶体管阵列面板 Download PDF

Info

Publication number
CN104851888B
CN104851888B CN201510013198.1A CN201510013198A CN104851888B CN 104851888 B CN104851888 B CN 104851888B CN 201510013198 A CN201510013198 A CN 201510013198A CN 104851888 B CN104851888 B CN 104851888B
Authority
CN
China
Prior art keywords
thin film
film transistor
contact hole
semiconductor layer
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510013198.1A
Other languages
English (en)
Other versions
CN104851888A (zh
Inventor
金恩贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN104851888A publication Critical patent/CN104851888A/zh
Application granted granted Critical
Publication of CN104851888B publication Critical patent/CN104851888B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板，该薄膜晶体管阵列面板包括：基底；栅极线，在基底上，每条栅极线包括栅电极；半导体层，在基底上；蚀刻停止件，在半导体层上；数据布线层，在基底上，并且包括数据线、连接到数据线的源电极和漏电极；钝化层，覆盖源电极、漏电极和蚀刻停止件，其中，蚀刻停止件包括在源电极和漏电极之间的蚀刻防止部分，蚀刻防止部分和半导体层彼此叠置的叠置区域的上侧和下侧之间的最短距离A在平面图中通过直线来表示，半导体层的沟道部分的宽度比最短距离A大。

Description

薄膜晶体管阵列面板
技术领域
本发明的实施例涉及一种薄膜晶体管阵列面板。
背景技术
诸如液晶显示器(LCD)、有机发光二极管(OLED)显示器、电泳显示器和等离子体显示器的平板显示器包括多对场产生电极和在场产生电极之间的电光活性层。LCD包括作为电光活性层的液晶层，OLED显示器包括作为电光活性层的有机发射层。场产生电极中(一对电极中)的一个通常连接到开关元件以接收电信号，电光活性层将电信号转换为光信号以显示图像。
包括薄膜晶体管的显示面板可以包括在平板显示器中。许多层的电极、半导体等在薄膜晶体管阵列面板上被图案化，在图案化工艺过程中通常使用掩模。
同时，半导体的组成或结构可以确定薄膜晶体管的特性。在这样的半导体中频繁地使用非晶硅，但由于非晶硅中的低电荷迁移率而使得制造包括非晶硅的高性能薄膜晶体管受到限制。此外，在使用多晶硅(polysilicon)(例如，多晶体硅(polycrystallinesilicon))的情况下，由于多晶硅的高电荷迁移率，容易制造高性能薄膜晶体管，但是由于高成本和低均匀性而使得制造大尺寸薄膜晶体管阵列面板受到限制。
因此，已经对使用(利用)氧化物半导体的薄膜晶体管进行了研究，该氧化物半导体具有比非晶硅高的电子迁移率和高的电流通/断率(on/off rate)，并且具有比多晶硅低的成本和高的均匀性。
为了改善薄膜晶体管的电子迁移率，可以改变半导体的材料或者可以增大薄膜晶体管的沟道宽度。
然而，薄膜晶体管的沟道宽度的增大导致整个薄膜晶体管的尺寸的增大，因此，在显示装置的制造工艺过程中会使开口率劣化。
在此背景技术部分公开的上述信息仅用于增强对本发明的背景技术的理解，因此，它可以包含不形成对本领域普通技术人员来讲在该国家已经公知的现有技术的信息。
发明内容
本发明的实施例涉及一种可以在不使开口率劣化的情况下改善薄膜晶体管的特性的薄膜晶体管阵列面板。
根据本发明的示例性实施例的薄膜晶体管阵列面板包括：基底；栅极线，在基底上，每条栅极线包括栅电极；半导体层，在基底上；栅极绝缘层，在栅电极和半导体层之间；蚀刻停止件，在半导体层上；数据布线层，在基底上，数据布线层包括与栅极线交叉的数据线、连接到数据线的源电极和面对源电极的漏电极；钝化层，覆盖源电极、漏电极和蚀刻停止件，其中，蚀刻停止件包括在源电极和漏电极之间的蚀刻防止部分，蚀刻防止部分和半导体层彼此叠置的叠置区域的上侧和下侧之间的最短距离A在平面图中通过直线来表示，半导体层的沟道部分的宽度比最短距离A大。
蚀刻停止件可以覆盖半导体层的一部分，并且具有暴露半导体层的另一部分的第一接触孔和第二接触孔，源电极可以通过第一接触孔接触半导体层，漏电极可以通过第二接触孔接触半导体层。
第一接触孔和第二接触孔中的至少一个可以具有彼此面对且相互不平行的两边。
第一接触孔可以具有第一平面图案，第二接触孔可以具有第二平面图案，第一平面图案的边和第二平面图案的边可以彼此面对，第一平面图案的所述边和源电极的与第一平面图案的所述边邻近的边彼此平行，第二平面图案的所述边和漏电极的与第二平面图案的所述边邻近的边可以彼此平行。
第一接触孔和第二接触孔中的至少一个可以具有圆边。
半导体层的在源电极和漏电极之间且接触蚀刻停止件的暴露部分可以具有直线的形状。
第一接触孔可以具有第一平面图案，第二接触孔可以具有第二平面图案，第一平面图案的边和第二平面图案的边彼此面对，第一平面图案和第二平面图案的彼此面对的边中的一边可以具有凹进部分，另一边可以具有凸起部分。
第一平面图案的所述边或第二平面图案的所述边可以具有两个或更多个凹进部分或者两个或更多个凸起部分。
第一接触孔和第二接触孔可以与栅电极叠置。
整个蚀刻停止件可以位于基底上。
蚀刻停止件可以是位于半导体层上的岛。
蚀刻停止件可以具有相对于表示最短距离A的直线倾斜的形状。
蚀刻停止件可以包括弯曲部分。
蚀刻停止件的一边可以包括凸起部分，蚀刻停止件的另一边可以包括凹进部分，并且蚀刻停止件的所述一边与所述另一边可以彼此面对。
凸起部分可以包括多个凸起，凹进部分可以包括多个凹进。
蚀刻停止件的凸起部分和凹进部分中的每个可以是圆形的。
半导体层的在源电极和漏电极之间且接触蚀刻停止件的暴露部分可以具有直线的形状。
源电极和漏电极可以与蚀刻停止件的横向面对的边缘叠置。
钝化层可以包括下钝化层和在下钝化层上的上钝化层，下钝化层可以包括氧化硅(SiOx)，上钝化层可以包括氮化硅(SiNx)。
如在此所描述的，根据本发明的示例性实施例，可以在不增大薄膜晶体管的尺寸的情况下增大沟道宽度。因此，可以改善薄膜晶体管的诸如电荷迁移率的特性，并且可以防止或避免(例如，减小)开口率的劣化。
附图说明
附图与说明书一起示出了本发明的实施例，并且附图与描述一起用于解释本发明的原理。
图1是根据本发明的示例性实施例的薄膜晶体管阵列面板的俯视图。
图2是图1的沿线II-II'截取的剖视图。
图3是示出图1的示例性实施例中的薄膜晶体管的形状的俯视图。
图4至图7是根据本发明的示例性实施例的薄膜晶体管的俯视图。
图8是根据本发明的示例性实施例的薄膜晶体管阵列面板的俯视图。
图9是图8的沿线IX-IX'截取的剖视图。
图10是示出图8的示例性实施例的薄膜晶体管的形状的俯视图。
图11至图14是根据本发明的示例性实施例的薄膜晶体管的俯视图。
图15是根据对比示例的薄膜晶体管的照片。
图16是根据本发明的示例性实施例的另一薄膜晶体管的照片。
图17是示出根据图15中示出的对比示例的薄膜晶体管的特性和根据图16中示出的示例性实施例的薄膜晶体管的特性的比较的图。
具体实施方式
在下文中，参照附图示出并描述本发明的特定示例性实施例。如本领域技术人员将认识到的，在不脱离本发明的精神或范围的全部情况下，可以以各种不同的方式修改描述的实施例。相反，提供在此描述的示例性实施例用于解释本公开的多个方面，因此，在此描述的示例性实施例不应当被解释为限制性的。
在附图中，为了清晰起见，可以夸大层、膜、面板、区域等的厚度。将理解的是，当层被称作“在”另一层或基底“上”时，它可以直接在该另一层或基底上，或者它可以通过存在一个或更多个中间元件间接在该另一层或基底上。在整个说明书中，同样的附图标记指示同样的元件。当诸如“……中的至少一个(种)”的表述在一系列元件之后时，修饰整系列元件而不是修饰该系列元件中的个别元件。此外，当描述本发明的实施例时，“可以(可)”的使用是指“本发明的一个或更多个实施例”。
图1是根据本发明的示例性实施例的薄膜晶体管阵列面板的俯视图。图2是图1的沿线II-II'截取的剖视图。
参照图1和图2，多条栅极线121形成在包括透明玻璃或塑料的基底110上。
栅极线121传输栅极信号并大体上沿水平方向延伸。每条栅极线121包括从栅极线121突出的多个栅电极124。
栅极线121和栅电极124可以由从铝基金属(诸如铝(Al)或铝合金)、银基金属(诸如银(Ag)或银合金)和铜基金属(诸如铜(Cu)或铜合金)中选择的任何一种制成或者包括从上述材料中选择的任何一种，但是栅极线121和栅电极124不限于此。
在本示例性实施例中，栅极线121和栅电极124分别形成为单层，但是它们不限于此。例如，栅极线121和栅电极124可以以双层或三层的形式形成。
在栅极线121和栅电极124分别具有双层结构的实施例中，栅极线121和栅电极124可以由下层和上层形成。例如，下层可以由从钼基金属(诸如钼(Mo)或钼合金)、铬基金属(诸如铬(Cr)或铬合金)、钛基金属(诸如钛(Ti)或钛合金)、钽基金属(诸如钽(Ta)或钽合金)和锰基金属(诸如锰(Mn)或锰合金)中选择的任何一种形成或者包括从上述材料中选择的任何一种，但是下层不限于此。上层可以由从铝基金属(诸如铝(Al)或铝合金)、银基金属(诸如银(Ag)或银合金)和铜基金属(诸如铜(Cu)或铜合金)中选择的任何一种形成或者包括从上述材料中选择的任何一种，但是上层不限于此。在包括三层结构的实施例中，三层结构可以由具有不同物理性质的层的组合形成。
栅极绝缘层140位于(或形成在)栅极线121上。栅极绝缘层140可以由氧化硅或氮化硅制成或者包括上述材料，但是栅极绝缘层不限于此。在本示例性实施例中，栅极绝缘层140形成为单层，但是它不限于此。例如，栅极绝缘层140可以以双层或三层的形式形成或者包括双层或三层的形式。
在一些实施例中，栅极绝缘层140可以包括第一绝缘层和设置在第一绝缘层上的第二绝缘层。第一绝缘层可以由厚度为大约
Figure BDA0000654006820000051
的氮化硅(SiNx)制成或者包括厚度为大约
Figure BDA0000654006820000052
的氮化硅(SiNx)，第二绝缘层可以由厚度为大约
Figure BDA0000654006820000053
的氧化硅(SiOx)制成或者包括厚度为大约
Figure BDA0000654006820000054
的氧化硅(SiOx)，但是本公开不限于此。在另一示例性实施例中，第一绝缘层可以由氮氧化硅(SiON)形成或者包括氮氧化硅(SiON)，第二绝缘层可以由氧化硅(SiOx)形成或者包括氧化硅(SiOx)。
半导体层154位于(或形成在)栅极绝缘层140上。如图1所示，半导体层154可以形成为岛(island)。然而，这不是限制性的，半导体层154可以形成在数据线171或栅极线121的下端处。
本示例性实施例的半导体层154可以由氧化物半导体形成或者包括氧化物半导体，氧化物半导体可以包括从钽(Ta)、锌(Zn)、铟(In)、锡(Sn)、镓(Ga)和铪(Hf)中选择的至少一种，但是半导体层不限于此。例如，半导体层154可以由代替氧化物半导体的非晶硅或多晶硅形成或者包括非晶硅或多晶硅。
蚀刻停止件167设置在半导体层154上。在本示例性实施例中，蚀刻停止件167可以完全地覆盖半导体层154。部分地暴露半导体层154(例如，暴露半导体层154的一部分)的第一接触孔168a和第二接触孔168b形成(或被包括)在蚀刻停止件167中。蚀刻停止件167可以完全地(或大体上完全地)位于(或形成在)基底110上(例如，整个蚀刻停止件167可以位于基底110上)。
在本示例性实施例中，第一接触孔168a和第二接触孔168b可以形成在(或存在于)蚀刻停止件167的与栅电极124叠置的部分中。
数据线171、与数据线171连接的源电极173和面对源电极173的漏电极175位于(或形成在)栅极绝缘层140或蚀刻停止件167上。
数据线171传输数据信号，并且大体上沿竖直方向延伸，因此与栅极线121交叉。每条数据线171与向栅电极124突出的源电极173连接。
包括数据线171、源电极173和漏电极175的数据布线层可以由从铝基金属(诸如铝(Al)或铝合金)、银基金属(诸如银(Ag)或银合金)、铜基金属(诸如铜(Cu)或铜合金)、钼基金属(诸如钼(Mo)或钼合金)、铬基金属(诸如铬(Cr)或铬合金)、钛基金属(诸如钛(Ti)或钛合金)、钽基金属(诸如钽(Ta)或钽合金)、锰基金属(诸如锰(Mn)或锰合金)中选择的至少一种制成或者包括从上述材料中选择的至少一种，但是本公开不限于此。
在本示例性实施例中，数据线171、源电极173和漏电极175形成为单层，但是本公开不限于此。例如，数据线171、源电极173和漏电极175中的每个可以形成为双层或三层。
当数据线171、源电极173和漏电极175具有双层结构时，数据线171、源电极173和漏电极175可以由下层和上层形成或者包括下层和上层，下层可以由从钼基金属(诸如钼(Mo)或钼合金)、铬基金属(诸如铬(Cr)或铬合金)、钛基金属(诸如钛(Ti)或钛合金)、钽基金属(诸如钽(Ta)或钽合金)、锰基金属(诸如锰(Mn)或锰合金)中选择的至少一种制成或者包括从上述材料中选择的至少一种，上层可以由从铝基金属(诸如铝(Al)或铝合金)、银基金属(诸如银(Ag)或银合金)和铜基金属(诸如铜(Cu)或铜合金)中选择的至少一种制成或者包括从上述材料中选择的至少一种。在包括三层膜结构的实施例中，具有不同物理性质的膜可以彼此相邻地结合。
漏电极175包括与数据线171分开且平行地或大体上平行地(例如，漏电极175的表面平行于或大体上平行于源电极173的表面)面对源电极173的一侧的侧面。源电极173和漏电极175可以具有任何合适的形状，并且该形状可以以各种方式改变。
在本示例性实施例中，源电极173通过第一接触孔168a接触半导体层154，漏电极175通过第二接触孔168b接触半导体层154。
一个栅电极124、一个源电极173和一个漏电极175与半导体层154一起形成一个薄膜晶体管(TFT)。在本示例性实施例中，半导体层154的沟道部分可以设置在蚀刻停止件167的设置在第一接触孔168a和第二接触孔168b之间的下部中(例如，半导体层154的沟道部分可以位于蚀刻停止件167的在第一接触孔168a和第二接触孔168b之间的部分的下面)。
在下文中，将参照图3描述根据本示例性实施例的薄膜晶体管的形状。
图3是示出图1的薄膜晶体管的形状的俯视图。
参照图1至图3，形成(或被包括)在蚀刻停止件167中的第一接触孔168a和第二接触孔168b分别位于左侧和右侧(相对于图3中示出的透视图)，并且第一接触孔168a和第二接触孔168b均具有梯形的平面图案。第一接触孔168a的第一平面图案具有邻近于(或面对)第二接触孔168b的斜边。对应于第一平面图案的斜边，第二平面图案具有邻近于(或面对)第一接触孔168a的斜边。这两个边可以彼此平行(或大体上平行)(例如，第一平面图案的斜边可以平行于或大体上平行于第二平面图案的斜边)。源电极173的一边(例如，斜边)和漏电极175的一边(例如，斜边)可以与第一接触孔168a和第二接触孔168b的斜边倾斜地平行(或大体上倾斜地平行)。然而，源电极173的边和漏电极175的边可以分别是矩形的一边，而不管第一接触孔168a和第二接触孔168b中的每个的形状如何。例如，虽然源电极173的一边和漏电极175的一边可以与第一接触孔168a和第二接触孔168b的斜边平行(或大体上平行)，但是源电极173和漏电极175的其余边可以具有与第一接触孔168a和第二接触孔168b的其余边的各自方向不同的方向。
在本示例性实施例中，彼此面对的第一接触孔168a的第一平面图案的边(或边缘)和第二接触孔168b的第二平面图案的边(或边缘)成倾斜形状，因此形成在蚀刻停止件167中的沟道部分的形状是倾斜的(或成倾斜形状)。因此，在本示例性实施例中的沟道部分的宽度CW可以如图3所示。蚀刻停止件167包括设置在源电极173和漏电极175之间的蚀刻防止部分(例如，防止或减少蚀刻的部分)，蚀刻防止部分与半导体层154彼此叠置的叠置区域的上侧和下侧之间的最短距离A如图3所示。在根据对比示例的薄膜晶体管中，第一接触孔168a和第二接触孔168b分别以矩形的形状形成，因此沟道部分的宽度等于图3的最短距离A。然而，因为在本示例性实施例中沟道部分的形状是倾斜的，所以可以增大沟道部分的宽度CW而与薄膜晶体管的整个边无关(例如，沟道部分的宽度CW可以比跨过蚀刻防止部分和半导体层154的叠置区域的最短距离A长)。
钝化层180a和180b设置在数据线171、源电极173、漏电极175、蚀刻停止件167和半导体层154的暴露部分上。
钝化层180a和180b可以由氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)或有机层形成或者包括上述材料，但是钝化层不限于此。钝化层180a和180b包括下钝化层180a和上钝化层180b，下钝化层180a可以由氧化硅(SiOx)或氮氧化硅(SiON)形成或者包括上述材料，上钝化层180b可以由氮化硅(SiNx)或有机层形成或者包括上述材料，但是本公开不限于此。如期望的(或必要的)可以省略上钝化层180b。
像素电极191设置在钝化层180a和180b上。像素电极191通过接触孔185物理地连接到且电连接到漏电极175，像素电极191从漏电极175接收数据电压。
在下文中，将参照图4至图7描述根据本发明的示例性实施例的包括在薄膜晶体管阵列面板中的薄膜晶体管的形状的示例性变型。
参照图4，除了第一接触孔168a的形状和第二接触孔168b的形状之外，示例性变型具有与图3的示例性实施例相同(或大体上相同)的结构。在本示例性变型中，第一接触孔168a和第二接触孔168b分别具有弯曲的(或转弯的)边缘。在本示例性变型中，第一接触孔168a的第一平面图案和第二接触孔168b的第二平面图案彼此面对的每一边是包括弯曲部分的斜线，因此形成在蚀刻停止件167的下端中的沟道部分的形状也是弯曲的(或转弯的)。例如，第一接触孔168a的第一平面图案的面对第二接触孔168b的边可以沿两个不同的方向延伸，并且第二接触孔168b的第二平面图案的面对第一接触孔168a的边可以沿两个方向延伸，使得第一接触孔168a的第一平面图案和第二接触孔168b的第二平面图案的彼此面对的边也彼此平行(或大体上平行)。因此，本示例性变型的沟道部分的宽度CW可以如图4所示。因此，与第一接触孔168a和第二接触孔168b分别以矩形的形状形成的对比示例相比，沟道部分的宽度增大。
除了第一接触孔168a的形状和第二接触孔168b的形状之外，图5的示例性变型具有与图3的示例性实施例相同(或大体上相同)的结构。在本示例性实施例中，通过第一接触孔168a形成的第一平面图案的一边形成凹进部分，通过第二接触孔168b形成的第二平面图案的一边形成凸出部分(或凸起部分)。凹进部分可以远离第二平面图案的一边凹进，凸起部分可以向第一平面图案的一边突出。第一平面图案的凹进部分和第二平面图案的凸出部分可以以咬合(互锁)图案彼此对应(例如，可以彼此咬合(互锁))。
在本示例性变型中，第一接触孔168a的第一平面图案和第二接触孔168b的第二平面图案彼此面对的边是弯曲的，从而分别形成凹进部分和凸出部分，因此形成在蚀刻停止件167的下端中的沟道部分的形状也是弯曲的。因此，在本示例性变型中沟道部分的宽度CW可以如图5所示。因此，与第一接触孔168a和第二接触孔168b分别以矩形的形状形成的对比示例相比，沟道部分的宽度增大。
除了凹进部分和凸出部分(或凸起部分)分别设置为多个(例如，第一接触孔168a的第一平面图案的一边具有多个凹进部分，第二接触孔168b的第二平面图案的一边具有多个凸出部分)之外，图6的示例性变型具有与图5的示例性实施例相同(或大体上相同)的结构。与图5的示例性实施例相比，包括被弯曲多次的部分，因此本示例性变型的沟道部分的宽度CW比图5的示例性实施例的宽度CW大，沟道部分的宽度CW可以如图6所示。
除了第一接触孔168a的形状和第二接触孔168b的形状之外，图7的示例性变型具有与图3的示例性实施例相同(或大体上相同)的结构。在本示例性变型中，第一接触孔168a和第二接触孔168b分别具有一个圆边(例如，一边是凸出圆边，另一边是具有与凸出圆边的形状对应的形状的凹进圆边)。在本示例性变型中，第一接触孔168a的第一平面图案和第二接触孔168b的第二平面图案彼此面对的边变圆，因此形成在蚀刻停止件167的下端中的沟道部分具有变圆的形状。因此，本示例性变型的沟道部分的宽度CW可以如图7所示。因此，与第一接触孔168a和第二接触孔168b分别以矩形的形状形成的对比示例相比，沟道部分的宽度增大。
图8是根据本发明的示例性实施例的薄膜晶体管阵列面板的俯视图。图9是图8的沿线IX-IX'截取的剖视图。
图8和图9的示例性实施例与图1和图2的示例性实施例几乎相同(或大体上相同)。然而，蚀刻停止件ES是不同的，因此下面的描述将主要针对该不同之处。
在本示例性实施例中，蚀刻停止件ES在与栅电极124叠置的部分处设置在半导体层154上，并且可以形成为岛。与参照图1和图2描述的蚀刻停止件167不同，第一接触孔168a和第二接触孔168b没有形成在本示例性实施例的蚀刻停止件ES中。在本示例性实施例中，半导体层154的沟道部分可以设置在蚀刻停止件ES的下部(例如，半导体层154的沟道部分可以位于蚀刻停止件ES的下面)。
在下文中，将参照图10描述本示例性实施例的薄膜晶体管的形状。
图10是示出图8的示例性实施例的薄膜晶体管的形状的俯视图。
参照图8至图10，以岛的形状形成或者具有岛的形状的蚀刻停止件ES形成平行四边形的平面图案。蚀刻停止件ES相对于表示最短距离A的直线(例如，大体上直的线)向右侧倾斜，但是本公开不限于此(例如，蚀刻停止件ES可以相对于表示最短距离A的直线向左侧倾斜)。彼此面对的源电极173的边和漏电极175的边与表示最短距离A的直线(例如，大体上直的线)平行(或大体上平行)，而与蚀刻停止件ES的倾斜形状无关或不依赖于蚀刻停止件ES的倾斜形状，但是本公开不限于此。例如，彼此面对的源电极173的边和漏电极175的边可以是倾斜的，并且具有与蚀刻停止件ES的相应倾斜度对应的倾斜度。
在本示例性实施例中，蚀刻停止件ES以平行四边形的形状形成或者具有平行四边形的形状，因此形成在蚀刻停止件ES的下端中的沟道部分的形状可以是平行四边形。因此，本示例性实施例的沟道部分的宽度CW可以如图10所示。蚀刻停止件ES包括设置在源电极173和漏电极175之间的蚀刻防止部分，蚀刻防止部分和半导体层154彼此叠置的叠置区域的上侧和下侧之间的最短距离A如图10所示。在对比示例中，蚀刻停止件ES以矩形的形状形成，因此沟道部分的宽度可以与图10中示出的最短距离A相同(或大体上相同)。然而，因为在本示例性实施例中沟道部分的形状是倾斜的，所以可以增大沟道部分的宽度CW，而与薄膜晶体管的整个边无关(例如，沟道部分的宽度CW可以比横跨蚀刻防止部分和半导体层154的叠置区域的最短距离A长)。
除了上述区别之外，参照图1和图2描述的内容和特征适用于在此描述的任何示例性实施例。
在下文中，将参照图11至图14描述根据本发明的示例性实施例的包括在薄膜晶体管阵列面板中的薄膜晶体管的形状的示例性变型。
图11至图14是示出根据本发明的示例性实施例的薄膜晶体管的俯视图。
参照图11，除蚀刻停止件ES的形状之外，图11的薄膜晶体管具有与图10的薄膜晶体管相同(或大体上相同)的结构。在本示例性实施例中，蚀刻停止件ES包括弯曲部分(例如，蚀刻停止件ES沿两个不同的方向延伸)。
本示例性实施例的蚀刻停止件ES是倾斜的并包括弯曲部分，因此形成在蚀刻停止件ES的下端中的沟道部分的形状具有相应的弯曲形状。因此，本示例性实施例的沟道部分的宽度CW可以如图11所示。因此，与蚀刻停止件ES以矩形的形状形成或具有矩形的形状的对比示例相比，沟道部分的宽度增大。
参照图12，除了蚀刻停止件ES的形状之外，薄膜晶体管具有与根据图10的示例性实施例的薄膜晶体管相同(或大体上相同)的结构。在本示例性实施例中，蚀刻停止件ES的彼此面对(或背对)的边形成凸出部分(或凸起部分)和凹进部分。分别形成在彼此面对(或背对)的边中的凸出部分和凹进部分可以以咬合(互锁)图案彼此对应(例如，可以彼此咬合(互锁))。
在本示例性实施例中，蚀刻停止件ES的彼此面对(或背对)的边弯曲，同时分别形成凹进部分和凸出部分，因此形成在蚀刻停止件ES的下端中(例如，在蚀刻停止件ES的下面)的沟道部分的形状也具有弯曲形状。因此，沟道部分的宽度CW可以如图12所示。因此，与蚀刻停止件ES以矩形的形状形成或具有矩形的形状的对比示例相比，沟道部分的宽度增大。
参照图13，除凹进部分和凸出部分(或凸起部分)设置为多个(例如，蚀刻停止件ES的彼此面对(或背对)的边形成多个凸出部分和多个凹进部分)之外，本示例性实施例的薄膜晶体管具有与图12的示例性实施例的薄膜晶体管相同(或大体上相同)的结构。因为图13的示例性实施例的薄膜晶体管包括被弯曲多次的部分，所以沟道部分的宽度CW比图12的沟道部分的宽度CW大，并且沟道部分的宽度CW可以如图13所示。
除了蚀刻停止件ES的形状之外，图14的薄膜晶体管具有与图10的薄膜晶体管相同(或大体上相同)的结构。在本示例性实施例中，蚀刻停止件ES的边变圆。
在本示例性实施例中，在蚀刻停止件ES中彼此面对(或背对)的边变圆(例如，一边是凸出圆边，另一边是具有与凸出圆边的形状对应的形状的凹进圆边)，因此形成在蚀刻停止件ES的下端中的沟道部分具有变圆的形状。因此，本示例性实施例的沟道部分的宽度CW可以如图14所示。因此，与蚀刻停止件ES以矩形的形状形成或具有矩形的形状的情况相比，沟道部分的宽度增大。
图15是根据对比示例的薄膜晶体管的照片。图16是根据本发明的示例性实施例的另一薄膜晶体管的照片。
参照图15，形成在对比示例的蚀刻停止件中的接触孔大体上以矩形的形状形成或大体上具有矩形的形状，参照图16，形成在蚀刻停止件中的接触孔在形状上与图3的示例性实施例的接触孔相似。
图17是比较图15的对比示例和图16的示例性实施例的晶体管的特性的图。
参照图17，当改变沟道部分的形状时，与对比示例相比，在本发明的示例性实施例中电荷迁移率和电流通/断率增大。
在本发明的上述示例性实施例中描述的薄膜晶体管可以应用于诸如液晶显示器、有机发光显示装置等的任何合适的显示装置。
虽然已经结合当前被认为是实践性的示例性实施例的内容描述了本发明，但是将理解的是，本发明不限于公开的实施例，而是相反，本发明意图覆盖包括在权利要求及其等同物的精神和范围内的各种修改和等价布置。
特定附图标记的描述
110：基底 121：栅极线
154：半导体层 167：蚀刻停止件
168a：第一接触孔 168b：第二接触孔
171：数据线 173：源电极
175：漏电极
180a：下钝化层 180b：上钝化层

Claims (18)

1.一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：
基底；
栅极线，在所述基底上，每条栅极线包括栅电极；
半导体层，在所述基底上；
栅极绝缘层，在所述栅电极和所述半导体层之间；
蚀刻停止件，在所述半导体层上；
数据布线层，在所述基底上，所述数据布线层包括与所述栅极线交叉的数据线、连接到所述数据线的源电极和面对所述源电极的漏电极；以及
钝化层，覆盖所述源电极、所述漏电极和所述蚀刻停止件，
其中，所述蚀刻停止件包括在所述源电极和所述漏电极之间的蚀刻防止部分，并且具有第一接触孔和第二接触孔，
所述蚀刻防止部分和所述半导体层彼此叠置的叠置区域的上侧和下侧之间的最短距离在平面图中通过直线来表示，
所述半导体层的沟道部分的宽度比所述最短距离大，
彼此面对的所述第一接触孔的第一平面图案的边和所述第二接触孔的第二平面图案的边呈倾斜形状，并且
所述第一接触孔的所述第一平面图案的所述边和所述第二接触孔的所述第二平面图案的所述边彼此平行。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述蚀刻停止件覆盖所述半导体层的一部分，
所述第一接触孔和所述第二接触孔暴露所述半导体层的另一部分，
所述源电极通过所述第一接触孔接触所述半导体层，所述漏电极通过所述第二接触孔接触所述半导体层。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述第一接触孔和所述第二接触孔中的至少一个具有彼此面对且相互不平行的两边。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中，所述第一平面图案的所述边和所述源电极的与所述第一平面图案的所述边邻近的边彼此平行，所述第二平面图案的所述边和所述漏电极的与所述第二平面图案的所述边邻近的边彼此平行。
5.根据权利要求4所述的薄膜晶体管阵列面板，其中，所述第一接触孔和所述第二接触孔中的至少一个具有圆边。
6.根据权利要求4所述的薄膜晶体管阵列面板，其中，所述半导体层的在所述源电极和所述漏电极之间且接触所述蚀刻停止件的暴露部分具有直线的形状。
7.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述第一平面图案和所述第二平面图案的彼此面对的所述边中的一边具有凹进部分，另一边具有凸起部分。
8.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述第一平面图案的所述边或所述第二平面图案的所述边具有两个或更多个凹进部分或者两个或更多个凸起部分。
9.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述第一接触孔和所述第二接触孔与所述栅电极叠置。
10.根据权利要求2所述的薄膜晶体管阵列面板，其中，整个所述蚀刻停止件位于所述基底上。
11.一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：
基底；
栅极线，在所述基底上，每条栅极线包括栅电极；
半导体层，在所述基底上；
栅极绝缘层，在所述栅电极和所述半导体层之间；
蚀刻停止件，在所述半导体层上；
数据布线层，在所述基底上，所述数据布线层包括与所述栅极线交叉的数据线、连接到所述数据线的源电极和面对所述源电极的漏电极；以及
钝化层，覆盖所述源电极、所述漏电极和所述蚀刻停止件，
其中，所述蚀刻停止件包括在所述源电极和所述漏电极之间的蚀刻防止部分，
其中，所述蚀刻停止件是位于所述半导体层上的岛，
其中，所述蚀刻防止部分和所述半导体层彼此叠置的叠置区域的上侧和下侧之间的最短距离在平面图中通过直线来表示，
其中，所述半导体层的沟道部分的宽度比所述最短距离大，
其中，所述蚀刻停止件具有相对于表示所述最短距离的所述直线倾斜的形状。
12.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述蚀刻停止件包括弯曲部分。
13.根据权利要求12所述的薄膜晶体管阵列面板，其中，所述蚀刻停止件的一边包括凸起部分，所述蚀刻停止件的另一边包括凹进部分，并且所述蚀刻停止件的所述一边与所述另一边彼此面对。
14.根据权利要求13所述的薄膜晶体管阵列面板，其中，所述凸起部分包括多个凸起，所述凹进部分包括多个凹进。
15.根据权利要求13所述的薄膜晶体管阵列面板，其中，所述蚀刻停止件的所述凸起部分和所述凹进部分中的每个是圆形的。
16.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述半导体层的在所述源电极和所述漏电极之间且接触所述蚀刻停止件的暴露部分具有直线的形状。
17.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述源电极和所述漏电极与所述蚀刻停止件的横向面对的边缘叠置。
18.根据权利要求11所述的薄膜晶体管阵列面板，其中，所述钝化层包括下钝化层和在所述下钝化层上的上钝化层，所述下钝化层包括氧化硅，所述上钝化层包括氮化硅。
CN201510013198.1A 2014-02-17 2015-01-09 薄膜晶体管阵列面板 Expired - Fee Related CN104851888B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140018053A KR102295477B1 (ko) 2014-02-17 2014-02-17 박막 트랜지스터 표시판
KR10-2014-0018053 2014-02-17

Publications (2)

Publication Number Publication Date
CN104851888A CN104851888A (zh) 2015-08-19
CN104851888B true CN104851888B (zh) 2020-01-14

Family

ID=53798801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510013198.1A Expired - Fee Related CN104851888B (zh) 2014-02-17 2015-01-09 薄膜晶体管阵列面板

Country Status (3)

Country Link
US (2) US9659972B2 (zh)
KR (1) KR102295477B1 (zh)
CN (1) CN104851888B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295477B1 (ko) * 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN104218095B (zh) * 2014-09-01 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR102332520B1 (ko) * 2015-03-17 2021-11-29 삼성디스플레이 주식회사 액정 표시 장치 및 그 리페어 방법
CN106663697B (zh) * 2015-03-27 2019-11-12 堺显示器制品株式会社 薄膜晶体管及显示面板
TWI718330B (zh) * 2016-08-24 2021-02-11 日商半導體能源硏究所股份有限公司 半導體裝置及其製造方法
KR20180035272A (ko) * 2016-09-28 2018-04-06 삼성디스플레이 주식회사 디스플레이 장치
CN106783886B (zh) * 2017-01-03 2020-11-10 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
JP2019047026A (ja) * 2017-09-05 2019-03-22 株式会社ジャパンディスプレイ 表示装置
KR102263122B1 (ko) * 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN112164701B (zh) * 2020-09-29 2022-09-13 厦门天马微电子有限公司 阵列基板和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202282354U (zh) * 2011-04-21 2012-06-20 京东方科技集团股份有限公司 一种薄膜晶体管及显示装置
CN102945863A (zh) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
KR0151877B1 (ko) 1994-11-30 1998-10-01 엄길용 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100439944B1 (ko) 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법
KR100336898B1 (ko) 1998-12-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 액정표시소자의박막트랜지스터
KR100752204B1 (ko) 1999-12-28 2007-08-24 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
KR20060001428A (ko) 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 액정 표시 장치의 박막 트랜지스터 및 그 제조 방법
KR101176540B1 (ko) 2005-12-02 2012-08-24 삼성전자주식회사 다결정 실리콘 ｔｆｔ 및 이를 적용한 유기발광디스플레이
KR20080004005A (ko) 2006-07-04 2008-01-09 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080048731A (ko) 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101355920B1 (ko) 2006-12-11 2014-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
TWI469223B (zh) 2007-09-03 2015-01-11 Semiconductor Energy Lab 薄膜電晶體和顯示裝置的製造方法
GB2462296A (en) * 2008-08-01 2010-02-03 Cambridge Display Tech Ltd Pixel driver circuits
JP2009111412A (ja) 2008-11-28 2009-05-21 Sakae Tanaka 薄膜トランジスタ素子と表示装置
KR101101034B1 (ko) 2009-10-27 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 유기전계발광 표시 장치
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2012046658A1 (ja) * 2010-10-07 2012-04-12 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
KR20120116096A (ko) 2011-04-12 2012-10-22 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR101302622B1 (ko) 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법
KR102295477B1 (ko) * 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202282354U (zh) * 2011-04-21 2012-06-20 京东方科技集团股份有限公司 一种薄膜晶体管及显示装置
CN102945863A (zh) * 2012-10-26 2013-02-27 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US9659972B2 (en) 2017-05-23
KR20150097858A (ko) 2015-08-27
US20170256567A1 (en) 2017-09-07
US20150236044A1 (en) 2015-08-20
US10243008B2 (en) 2019-03-26
KR102295477B1 (ko) 2021-08-30
CN104851888A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104851888B (zh) 薄膜晶体管阵列面板
US9252268B2 (en) Array substrate for display device
US9240486B2 (en) Thin-film transistor, method for manufacturing the same and display device including the same
US9257563B2 (en) Thin film transistor array panel and method of manufacturing the same
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
US9627548B2 (en) Thin film transistor array panel and method of manufacturing the same
US9397127B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2015133479A (ja) 薄膜トランジスタ表示板
US20120112181A1 (en) Oxide semiconductor, thin film transistor including the same and thin film transistor display panel including the same
US20060038178A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR102640164B1 (ko) 박막 트랜지스터 표시판
KR102169684B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9698167B2 (en) Film transistor array panel and manufacturing method thereof
US9142680B2 (en) Thin film transistor array panel having improved aperture ratio and method of manufacturing same
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102439505B1 (ko) 박막 트랜지스터 기판
US10741586B2 (en) Transistor array panel and manufacturing method thereof
US20150144951A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20160043576A (ko) 액정 표시 장치 및 그 제조 방법
US9828666B2 (en) Thin film transistor array panel having an oxide semiconductor including silicon
KR102412069B1 (ko) 박막 트랜지스터
US20160204135A1 (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200114

Termination date: 20210109

CF01 Termination of patent right due to non-payment of annual fee