CN102945863A - 薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

Abstract

本发明公开了一种薄膜晶体管、阵列基板和显示装置，涉及显示领域，可在不影响开口率的情况下，增大TFT的沟道宽度并且降低栅漏之间的寄生电容，从而降低像素电压的浮动，提升显示效果。本发明所述薄膜晶体管包括：有源层；刻蚀阻挡层，覆盖于有源层之上；源电极和漏电极，位于刻蚀保护层之上；刻蚀阻挡层上设置有圆形过孔和围在所述圆形过孔外围的U形过孔，所述U形过孔的曲率圆心和所述圆形过孔的圆心相重合；源电极通过U形过孔与下层的有源层连接，漏电极通过圆形过孔与下层的有源层连接。所述阵列基板和显示装置设置有所述的薄膜晶体管。

Description

薄膜晶体管及其制作方法、阵列基板和显示装置

技术领域

本发明涉及显示领域，尤其涉及一种用于显示装置的薄膜晶体管及其制作方法，设置有该薄膜晶体管的阵列基板和显示装置。

背景技术

TFT(Thin Film Transistor，薄膜晶体管)液晶屏是目前唯一在亮度、对比度、功耗、寿命、体积和重量等综合性能上能超过CRT(Cathode RayTube，阴极射线管)的显示器件，已成为显示领域的主流产品。TFT液晶屏是在每个像素点上设计一个TFT，通过该TFT来对屏幕上的各个独立的像素进行控制，这样可以大大提高反应时间。

铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)是新一代用于TFT有源层的材料，其载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率。

使用a-Si作为有源层时，直接在有源层之上制备金属电极层，再通过刻蚀(一般指湿法刻蚀)形成需要的源、漏电极形状；而使用IGZO作为有源层时，因IGZO不像a-Si那样耐腐蚀，在进行源、漏电极刻蚀的过程中容易造成IGZO层的损伤，所以需要先在IGZO有源层上制备刻蚀阻挡层以保护IGZO层，再制备源漏金属电极层。具体的，如图1所示，其中刻蚀阻挡层13上设置有两个相对的圆形过孔131，TFT的源电极11和漏电极12分别通过这两个圆形过孔与IGZO有源层接触导通，两个圆形过孔131间的距离决定TFT的沟道长，圆形过孔131的直径决定TFT的沟道宽。

发明人发现：在图1所示的TFT结构中，TFT的栅极和漏极之间的寄生电容Cgd大，当用于液晶显示装置时，导致实际驱动中像素电压浮动大，影响显示效果。

发明内容

本发明所要解决的技术问题在于提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，可在不影响开口率的情况下，增大TFT的沟道宽度并且大幅度降低栅漏之间的寄生电容，从而降低像素电压的浮动，提升显示效果。

为达到上述目的，本发明的实施例采用如下技术方案。

一种薄膜晶体管，包括：有源层；刻蚀阻挡层，覆盖于所述有源层之上；源电极和漏电极，位于所述刻蚀阻挡层之上；

所述刻蚀阻挡层上设置有圆形过孔和围在所述圆形过孔外围的U形过孔，所述U形过孔的曲率圆心和所述圆形过孔的圆心相重合；

所述源电极通过所述U形过孔与下层的所述有源层连接，所述漏电极通过所述圆形过孔与下层的所述有源层连接。

优选的，所述有源层为铟镓锌氧化物(IGZO)薄膜层。

优选的，所述U形过孔的圆心角小于等于180度。

优选的，所述U形过孔的圆心角为180度。

优选的，所述刻蚀阻挡层为硅氧化物薄膜层，或者硅氮化物薄膜层，或者硅氧化物和硅氮化物形成的复合层。

一种阵列基板，设置有所述的薄膜晶体管。

优选的，所述有源层为铟镓锌氧化物(IGZO)薄膜层。

优选的，所述U形过孔的圆心角小于等于180度。

一种显示装置，设置有所述的阵列基板。

本发明实施例还提供一种薄膜晶体管的制作方法，包括：

形成有源层；

在有源层上形成刻蚀阻挡层，采用构图工艺在所述刻蚀阻挡层上形成圆形过孔和围在所述圆形过孔外围的U形过孔，且所述U形过孔的曲率圆心和所述圆形过孔的圆心相重合；

形成源漏金属层，采用构图工艺形成源电极和漏电极，且所述源电极通过所述U形过孔与下层的所述有源层连接，所述漏电极通过所述圆形过孔与下层的所述有源层连接。

本发明提供的薄膜晶体管及其制作方法、阵列基板和显示装置，适用于TFT的有源层上需设置刻蚀阻挡层(例如，有源层采用IGZO的TFT)的场景，刻蚀阻挡层上设置有圆形过孔和围在圆形孔外围的U形过孔，U形过孔的曲率圆心和圆形过孔的圆心相重合，源电极通过U形过孔与下层的有源层连接，漏电极通过圆形过孔与下层的有源层连接，U形过孔的曲率半径决定TFT的沟道长，U形过孔的长度(弧长)决定TFT的沟道宽，较现有技术中两个并排的过孔而言，相同沟道宽度的情况下，漏电极面积小，栅漏之间的寄生电容小，有利于在有限的占用面积下获得最大可能的沟道宽度，用于显示装置时，可在不影响像素开口率的情况下增大沟道宽度并且降低栅漏之间的寄生电容，从而达到降低像素电压浮动，提升显示效果的目的。

附图说明

图1为现有技术中薄膜晶体管的俯视示意图；

图2为本发明实施例一中薄膜晶体管的俯视示意图一；

图3为图2中薄膜晶体管沿A-A方向的剖面结构示意图；

图4为本发明实施例一中刻蚀阻挡层的俯视示意图；

图5为本发明实施例一中源漏电极的俯视示意图；

图6为本发明实施例一另一现有薄膜晶体管的俯视示意图；

图7为本发明实施例一中薄膜晶体管的俯视示意图二。

附图标记说明

10-基板，11-源电极，12-漏电极，13-刻蚀阻挡层，131-圆形过孔，

132-U形过孔，133-椭圆形过孔，14-有源层，15-栅绝缘层，

16-栅极。

具体实施方式

本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，可在不影响开口率的情况下，增大TFT的沟道宽度并且大幅度降低栅漏之间的寄生电容，从而降低显示装置像素电压的浮动，提升显示效果。

下面结合附图对本发明实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。

实施例一

本发明实施例提供一种薄膜晶体管，如图2、图3所示，包括：有源层14；刻蚀阻挡层13，覆盖于有源层14之上；源电极11和漏电极12，位于刻蚀阻挡层13之上；

如图4所示，刻蚀阻挡层13上设置有圆形过孔131和围在圆形过孔131外围的U形过孔132，U形过孔132的曲率圆心和圆形过孔131的圆心相重合；

参阅图2～5所示，源电极11通过U形过孔132与下层的有源层14连接，漏电极12通过圆形过孔131与下层的有源层14连接。

本实施例所述TFT结构在制造时与现有技术大致类似，如图3所示，也是先在基板10上依次制备出栅电极16和栅绝缘层15，但由于制备有源层14的材料(如IGZO)不耐腐蚀，因此需要先在有源层14上制备刻蚀阻挡层13以保护有源层14，避免被刻蚀液或水汽影响。在有源层14上制备出刻蚀阻挡层13后，通过干法刻蚀或其它方法在刻蚀阻挡层13上设置圆形过孔131和U形过孔132，再在刻蚀阻挡层13之上制备源漏金属电极层，最后通过刻蚀形成需要的源、漏电极形状，源电极11和漏电极12的形状如图5所示。

圆形过孔131和U形过孔132打通刻蚀阻挡层13，使得刻蚀阻挡层13之上的源、漏电极可与刻蚀阻挡层13之下的有源层14相连通。过孔的大小，过孔之间的距离，由工厂的工艺能力决定，具体涉及到的因素包括，过孔与源、漏电极的对位精度，源、漏电极的最小刻蚀宽度以及过孔的最小刻蚀宽度。

下面在沟道宽度相同的情况下，具体比较本发明所述的TFT和现有TFT的栅漏之间的寄生电容和开口率：

如图4、图5所示，具体地，依照现有工厂的一般工艺能力，假设连接漏电极12和有源层14的圆形过孔131制成后，圆形过孔131的孔半径为4um，覆盖在圆形过孔131上方的漏电极12可看成一个半圆与一长方形的组合，半圆半径为6um，长方形长为6um宽为12um，U形的源电极11内侧半径12um，外侧半径22um，U形过孔132内侧半径14um，外侧半径20um，对应圆心角180度。

参阅图4，TFT的沟道长度，即U形过孔132到圆形过孔131的距离为：

L＝14-4＝10um    -------(1)；

TFT的沟道宽度为：

D＝[4+(14-4)/2]*π≈28.3um    -------(2)；

参阅图4，该TFT占用面积大致等于U形的源电极11的面积，约等于：长44um(U形的源电极11的外侧半径的2倍)，宽22um(U形的源电极11的外侧半径)的长方形面积s₁，约为：

s₁＝44um×22um＝968um²    -------(3)；

漏电极12的面积S₁为半径为6um的半圆与6um×12um的长方形的面积之和，约为：

S₁＝6*6*π/2+6×2×6≈128.5um²    -------(4)。

沟道宽度同样设置为28.3um，沟道长度同样为10um，若采用现有技术中相对的两个圆形过孔，源电极面积和整个TFT占用面积较大，若采用如图6所示的结构设计，圆形过孔延伸为椭圆形(椭圆形过孔133)的设计，椭圆长轴需为28.3um，椭圆短轴为8um，椭圆形过孔133相距10um，其它工艺尺寸(如覆盖在椭圆形过孔133上方的源、漏电极同样超过椭圆形过孔133的边沿2um)相同的情况下，TFT占用面积s₂至少需要：

s₂＝(28.3+2+2)um×(8+2+10+8+2)um＝969um²    -------(5)；

而漏电极12的有效面积S₂约为：

S₂＝(28.3+2+2)×(8+2+2)＝387.6um²    -------(6)。

开口率与TFT占用空间占用面积有关，TFT占用空间占用面积越大，像素开口率越小，反之，TFT占用空间占用面积越小，像素开口率越大；而TFT的漏极电容栅漏之间的寄生电容主要由漏电极12的有效面积决定，根据计算结果可以看出，TFT沟道宽度相等，TFT占用空间占用面积差不多的情况下，本发明所述TFT的漏电极12的有效面积大幅减小，如上述计算结果S₂为387.6um²，而S₁仅为128.5um²，从而在不影响像素开口率的情况下，有效降低了漏极电容栅漏之间的寄生电容，达到降低像素电压的浮动，提升显示效果的目的。

再如图7所示，在对像素电极充电能力要求不高的时候，即TFT的沟道宽度可减低时，可减小U形过孔132的圆心角θ，同样能达到有效降低TFT的栅漏之间的寄生电容的目的。

减少U形过孔132的圆心角θ，例如图7所示，圆心角θ变为90度，则沟道宽度减为一半，即14.14um，其它工艺尺寸相同的情况下，

TFT需要占用的面积s₃约为：

s₃＝22um×22um＝484um²    -------(7)；

漏电极12的有效面积S₃不变，仍为：S₃＝128.5um²。

而采用现有的过孔设计，同样设置沟道宽度为14.14um，沟道长度为10um的沟道，TFT需要占用的面积s₄为：

s₄＝(14.14+2+2)um×(8+2+10+8+2)um＝544.2um²    -------(8)；

漏电极12的有效面积S₄约为：

S₄＝(14.14+2+2)×(8+2+2)＝217.68um²    -------(9)。

根据计算结果可以看出，该种设计结构同样可在不影响像素开口率的情况下，有效降低了栅漏之间的寄生电容，达到降低像素电压的浮动，提升显示效果的目的。

U形过孔132的圆心角θ可以根据需要从接近0度的圆心角延伸至180度，具体实施中，可以根据产品的具体设计要求，减小U形过孔132的圆心角θ，以减少所占有的面积以及带来的负载电容(栅漏之间的寄生电容)。

本实施例中所述的TFT结构，在同样TFT的沟道长度、沟道宽度情况下，可有效降低栅漏之间的寄生电容，达到降低像素电压浮动，提升显示效果的目的；而在栅漏之间的寄生电容(漏电极面积)不变的情况下，可增加TFT的沟道宽度；通过适当设计，降低栅漏之间的寄生电容的同时，也可增加TFT的沟道宽度，并且上述变化并不会影响像素开口率。

其中，可选地，所述有源层为IGZO薄膜层。

很明显，本实施例适用于TFT的有源层上需设置刻蚀阻挡层以保护有源层的场景，但有源层材质可不限于IGZO。

可选地，所述刻蚀阻挡层为硅氧化物(SiO_x)薄膜层，或者硅氮化物(SiN_x)薄膜层，或者硅氧化物(SiO_x)和硅氮化物(SiN_x)形成的复合层。

可选地，所述U形过孔的圆心角θ小于等于180度。U形过孔的圆心角θ在大于180度时，U形过孔的两个端部到源电极距离就会小于沟道长度，影响TFT特性。

本实施例所述TFT结构，在保持TFT沟道长的情况下，可在有限的空间内使TFT沟道宽度大幅增大，同时也可相对降低栅漏之间的寄生电容，从而在不影响像素开口率的情况下，达到降低像素电压的浮动，提升显示效果的目的。

本发明实施例还提供一种阵列基板，设置有上述实施例中所描述的薄膜晶体管。可选地，薄膜晶体管如图5或图7所示。

所述阵列基板上每个像素都配置一个半导体开关器件，即TFT，工作时，由于每个像素都可以通过点脉冲直接控制，每个节点都相对独立，并可以进行连续控制。

可选地，TFT的有源层为IGZO薄膜层。

可选地，TFT的刻蚀阻挡层上的U形过孔的圆心角小于等于180度。

本实施例所述阵列基板，可在不影响像素开口率的情况下，增大TFT的沟道宽度并且降低栅漏之间的寄生电容，从而达到降低像素电压的浮动，提升显示效果的目的。

本发明实施例还提供一种显示装置，设置有上述的阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

其中，可选地，阵列基板的TFT的有源层为IGZO薄膜层。

本实施例所述显示装置，阵列基板上的TFT漏极电容栅漏之间的寄生电容小，像素电压的浮动降低，显示效果提升。

本实施例还提供一种薄膜晶体管的制作方法，包括：

步骤101、形成有源层；

本步骤所述有源层不耐腐蚀(例如IGZO)，需在其上设置刻蚀阻挡层的场景，但其有源层的形状、厚度以及形成方法，本步骤不做限定。

步骤102、形成刻蚀阻挡层，采用构图工艺在刻蚀阻挡层上形成圆形过孔和围在圆形过孔外围的U形过孔，且U形过孔的曲率圆心和所述圆形过孔的圆心相重合，如图3及图4所示；

本步骤刻蚀阻挡层可以是氧化硅薄膜层，或者氮化硅薄膜层，或者氧化硅和氮化硅形成的复合层。

步骤103、形成源漏金属层，采用构图工艺形成源电极和漏电极，且所述源电极通过U形过孔与下层的有源层连接，漏电极通过圆形过孔与下层的有源层连接。

本实施例提供的薄膜晶体管的制作方法，对连接源漏极电极和有源层的过孔形状进行了优化设计，在制作流程基本不变的前提下，可使制作出的TFT漏极电容减小，从而达到降低像素电压的浮动，提升显示效果的目的。

本发明实施例所述的技术特征，在不冲突的情况下，可任意相互组合使用。

实施例二

本实施例还提供一种薄膜晶体管的制作方法，参照图3所示，该方法包括：

步骤101、形成栅极金属层，采用构图工艺形成栅极16；

步骤102、形成栅绝缘层15；

步骤103、形成有源层14；

本步骤所述有源层不耐腐蚀(例如IGZO)，需在其上设置刻蚀阻挡层的场景，但其有源层的形状、厚度以及形成方法，本步骤不做限定。

步骤104、在有源层14上形成刻蚀阻挡层13，采用构图工艺在刻蚀阻挡层上形成圆形过孔131和围在圆形过孔外围的U形过孔132，且U形过孔132的曲率圆心和圆形过孔131的圆心相重合，如图3及图4所示；

因本实施例中的有源层14例如IGZO有源层，不像a-Si那样耐腐蚀，在进行源、漏电极刻蚀的过程中容易造成有源层的损伤，所以本步骤需要先在有源层14上制备刻蚀阻挡层13以保护有源层14，再制备源漏金属电极层。本步骤所述刻蚀阻挡层13可以是硅氧化物薄膜层，或者硅氮化物薄膜层，或者硅氧化物和硅氮化物形成的复合层。

另外，在刻蚀阻挡层13的预设源、漏电极的对应位置，分别形成U形过孔132和圆形过孔131，过孔形成方法一般采用干法刻蚀，包括但不限于溅射刻蚀、反应离子刻蚀和高密度等离子体刻蚀等方法。其中，U形过孔132的圆心角θ可以根据需要从接近0度的圆心角延伸至180度，具体实施中，可以根据产品的具体设计要求进行选择。

步骤105、形成源漏金属层，采用构图工艺形成源电极11和漏电极12，且源电极11通过U形过孔132与下层的有源层14连接，漏电极12通过圆形过孔131与下层的有源层14连接。

本步骤中形成源电极11和漏电极12，源电极11覆盖在U形过孔132上，且通过U形过孔132与下层的有源层14连接，因此源电极11的形状也为U形；漏电极12覆盖在圆形过孔131上，且通过圆形过孔131与下层的有源层14连接，因此漏电极12的形状为圆形，如图5所示。

本实施例提供的薄膜晶体管的制作方法，对连接源/漏电极和有源层的过孔形状进行了优化设计，在制作流程基本不变的前提下，可使制作出的TFT栅漏之间的寄生电容减小，从而达到降低像素电压的浮动，提升显示效果的目的。

本发明实施例所述的技术特征，在不冲突的情况下，可任意相互组合使用。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管，包括：有源层；刻蚀阻挡层，覆盖于所述有源层之上；源电极和漏电极，位于所述刻蚀阻挡层之上；其特征在于，

所述刻蚀阻挡层上设置有圆形过孔和围在所述圆形过孔外围的U形过孔，所述U形过孔的曲率圆心和所述圆形过孔的圆心相重合；

所述源电极通过所述U形过孔与下层的所述有源层连接，所述漏电极通过所述圆形过孔与下层的所述有源层连接。

2.根据权利要求1所述的薄膜晶体管，其特征在于，

所述有源层为铟镓锌氧化物薄膜层。

3.根据权利要求1或2所述的薄膜晶体管，其特征在于，

所述U形过孔的圆心角小于等于180度。

4.根据权利要求3所述的薄膜晶体管，其特征在于，

所述U形过孔的圆心角为180度。

5.根据权利要求1所述的薄膜晶体管，其特征在于，

所述刻蚀阻挡层为硅氧化物薄膜层，或者硅氮化物薄膜层，或者硅氧化物和硅氮化物形成的复合层。

6.一种阵列基板，其特征在于，设置有权利要求1所述的薄膜晶体管。

7.根据权利要求6所述的阵列基板，其特征在于，

所述有源层为铟镓锌氧化物薄膜层。

8.根据权利要求6或7所述的阵列基板，其特征在于，

所述U形过孔的圆心角小于等于180度。

9.一种显示装置，其特征在于，设置有权利要求6或7所述的阵列基板。

10.一种薄膜晶体管的制作方法，其特征在于，包括：

形成有源层；

在有源层上形成刻蚀阻挡层，采用构图工艺在所述刻蚀阻挡层上形成圆形过孔和围在所述圆形过孔外围的U形过孔，且所述U形过孔的曲率圆心和所述圆形过孔的圆心相重合；

形成源漏金属层，采用构图工艺形成源电极和漏电极，且所述源电极通过所述U形过孔与下层的所述有源层连接，所述漏电极通过所述圆形过孔与下层的所述有源层连接。

Images