CN106847825A - 一种显示基板、半导体器件及其制作方法、显示装置 - Google Patents
一种显示基板、半导体器件及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN106847825A CN106847825A CN201710070729.XA CN201710070729A CN106847825A CN 106847825 A CN106847825 A CN 106847825A CN 201710070729 A CN201710070729 A CN 201710070729A CN 106847825 A CN106847825 A CN 106847825A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- amorphous silicon
- silicon layer
- layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 claims abstract description 89
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 69
- 239000010408 film Substances 0.000 claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 abstract description 15
- 230000008025 crystallization Effects 0.000 abstract description 14
- 238000005224 laser annealing Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000013081 microcrystal Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及显示技术领域，公开了一种显示基板、半导体器件及其制作方法、显示装置。所述显示基板的每一像素区域包括作为开关元件的第一薄膜晶体管和作为驱动元件的第二薄膜晶体管，所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层由同一非晶硅层制得。并设置激光通过一遮挡层对非晶硅层进行准分子激光退火工艺，以使第一有源层的晶化程度大于第二有源层的晶化程度，减小第二薄膜晶体管的工作电流Ion，以更好地显示不同的灰阶，提高显示质量。同时，第一薄膜晶体管具有较大的工作电流Ion，保证第一薄膜晶体管的性能。另外，在满足驱动的前提下，还能够将第二薄膜晶体管的沟道长度做得更小，有利于实现高PPI。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板、半导体器件及其制作方法、显示装置。
背景技术
在平板显示技术领域，薄膜晶体管因具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。低温多晶硅薄膜晶体管(Low TemperaturePoly-Silicon Thin Film Transistor，简称LTPS TFT)的载流子迁移率更高，且特性更稳定，更容易实现窄边框和高PPI，因此，LTPS技术越来越受市场青睐。
有机发光二极管(Organic Light-Emitting Diode,OLED)显示器又称为有机电激光显示器、有机发光半导体显示器，与液晶显示(Liquid Crystal Display,LCD)是不同类型的发光原理。OLED显示技术具有自发光、广视角、几乎无穷高的对比度、较低耗电、极高反应速度等优点，被称为下一代显示技术，很有可能在不久将来取代LCD。
OLED显示器的每一像素区域包括开关薄膜晶体管和驱动薄膜晶体管，开关薄膜晶体管和驱动薄膜晶体管的有源层由同一多晶硅层构成，通过对非晶硅层进行准分子激光退火工艺制得所述多晶硅层。其中，开关薄膜晶体管的栅电极与栅线连接，源电极与数据线连接，漏电极与显示用电极连接，通过栅线制打开薄膜晶体管，数据线上的像素电压通过薄膜晶体管传输至显示用电极，控制显示过程。为了更好地显示不同灰阶，需要减小驱动薄膜晶体管的工作电流Ion＝[uCox(W/L)(Vg-Vth)2]/2，u为迁移率，W为沟道宽度，L为沟道长度。现有技术中，为了减小Ion，将驱动薄膜晶体管的沟道长度L做得比较大(如20um以上)，这样就限制了OLED往更高PPI上发展。
发明内容
本发明提供一种显示基板、半导体器件及其制作方法、显示装置，用以解决通过增大薄膜晶体管的沟道长度来减小工作电流的方式，不利于实现高PPI的问题。
为解决上述技术问题，本发明实施例中提供一种半导体器件的制作方法，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述制作方法包括：
形成所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层，形成所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层的步骤包括：
形成同层设置的第一非晶硅层图形和第二非晶硅层图形；
提供一遮挡层，所述遮挡层包括透光区域和不透光区域；
利用激光通过所述遮挡层照射所述第一非晶硅层图形和第二非晶硅层图形，所述第一非晶硅层图形与所述透光区域的位置对应，所述第二非晶硅层图形与所述不透光区域的位置对应，所述第一非晶硅层图形被激光照射后发生结晶，形成第一多晶硅层，由所述第一多晶硅层形成所述第一有源层，由所述第二非晶硅层图形形成所述第二有源层，所述第一有源层的晶粒尺寸大于所述第二有源层的晶粒尺寸。
本发明实施例中还提供一种显示基板的制作方法，所述显示基板包括多个像素区域，所述制作方法包括：
在每一像素区域形成一半导体器件，所述制作方法采用如上所述的制作方法在每一像素区域形成所述半导体器件。
本发明实施例中还提供一种显示基板，所述显示基板包括多个像素区域，每一像素区域包括一半导体器件，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一有源层的晶粒尺寸大于所述第二薄膜晶体管的第二有源层的晶粒尺寸。
本发明实施例中还提供一种显示装置，包括如上所述的显示基板。
本发明的上述技术方案的有益效果如下：
上述技术方案中，显示基板的每一像素区域包括作为开关元件的第一薄膜晶体管和作为驱动元件的第二薄膜晶体管，第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层由同一非晶硅层制得。并设置激光通过一遮挡层对非晶硅层进行准分子激光退火工艺，以使第一有源层的晶化程度大于第二有源层的晶化程度，减小第二薄膜晶体管的工作电流Ion，以更好地显示不同的灰阶，提高显示质量。同时，第一薄膜晶体管具有较大的工作电流Ion，保证第一薄膜晶体管的性能。另外，在满足驱动的前提下，还能够将第二薄膜晶体管的沟道长度做得更小，有利于实现高PPI。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中半导体器件的制作方法流程图；
图2-图5表示本发明实施例中半导体器件的制作过程示意图一；
图6和图7表示本发明实施例中半导体器件的制作过程示意图二；
图8-图10表示本发明实施例中半导体器件的制作过程示意图三；
图11表示准分子激光退火工艺中激光能量和形成的多晶硅晶粒尺寸的关系示意图。
具体实施方式
对于OLED显示技术，每一像素区域包括开关薄膜晶体管和驱动薄膜晶体管，其中，开关薄膜晶体管和驱动薄膜晶体管的有源层由同一非晶硅层制得。为了更好地显示不同灰阶，需要减小驱动薄膜晶体管的开态电流Ion。
本发明通过减小驱动薄膜晶体管的迁移率的方式来减小Ion，相对于现有技术中通过增大沟道长度来减小的Ion方式，能够获得更小的沟道长度，有利于实现高PPI。
当开关薄膜晶体管和驱动薄膜晶体管的有源层由同一非晶硅层制得时，可以通过减小驱动薄膜晶体管的有源层的晶化程度来获得较小的迁移率。即，开关薄膜晶体管的有源层的晶粒尺寸大于驱动薄膜晶体管的有源层的晶粒尺寸。
为了实现上述目的，设置激光通过一遮挡层对所述非晶硅层进行准分子激光退火的工艺，所述遮挡层包括透光区域和不透光区域，所述透光区域与开关薄膜晶体管的有源层所在的区域位置对应，所述不透光区域与驱动薄膜晶体管的有源层所在的区域位置对应，以使开关薄膜晶体管的有源层的晶化程度大于驱动薄膜晶体管的有源层的晶化程度。
需要说明的是，非晶硅的晶化程度越高，其晶粒尺寸越大。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
本实施例中提供一种半导体器件的制作方法，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管。所述制作方法包括：
在一基底100上形成所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层。
结合图2-图5所示，形成所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层的步骤包括：
形成同层设置的第一非晶硅层图形10和第二非晶硅层图形11，第一非晶硅层图形10位于第一薄膜晶体管所在的区域200内，第二非晶硅层图形11位于第二薄膜晶体管所在的区域300内；
提供一遮挡层1，遮挡层1包括透光区域和不透光区域；
利用激光通过遮挡层1照射第一非晶硅层图形10和第二非晶硅层图形11，第一非晶硅层图形10与所述透光区域的位置对应，第二非晶硅层图形11与所述不透光区域的位置对应，第一非晶硅层图形10被激光照射后发生结晶，形成第一多晶硅层2，由第一多晶硅层2形成所述第一有源层，由所述第二非晶硅层图形11形成所述第二有源层3，且所述第一有源层的晶粒尺寸大于所述第二有源层的晶粒尺寸。
上述步骤中，第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层由同一非晶硅层制得。并设置激光通过一遮挡层对非晶硅层进行准分子激光退火工艺，以使第一有源层的晶化程度大于第二有源层的晶化程度，减小第二薄膜晶体管的工作电流Ion。同时，第一薄膜晶体管具有较大的工作电流Ion，保证第一薄膜晶体管的性能。
其中，第一有源层2的晶粒尺寸为280～320nm，第二有源层3的晶粒尺寸小于20nm，一般为10nm。
当应用于OLED显示装置上时，所述第一薄膜晶体管为像素区域的开关薄膜晶体管，以保证开关薄膜晶体管具有较大的工作电流Ion。所述第二薄膜晶体管为像素区域的驱动薄膜晶体管，以减小驱动薄膜晶体管的工作电流Ion，更好得显示不同的灰阶，提高显示质量。
本实施例中，参见图2-图4所示，利用激光通过遮挡层1照射第一非晶硅层图形10和第二非晶硅层图形11的步骤具体包括：
首先利用第一激光通过遮挡层1照射第一非晶硅层图形10和第二非晶硅层图形11，第一非晶硅层图形10被激光照射后发生结晶，形成一过渡层12，结合图2和图3所示；
然后利用第二激光通过遮挡层1照射过渡层12和第二非晶硅层图形11，过渡层12被激光照射后发生结晶，形成第一多晶硅层2，其中，第一多晶硅层2的晶粒尺寸大于过渡层11的晶粒尺寸，由第一多晶硅层2形成第一薄膜晶体管的第一有源层，由第二非晶硅层图形11形成第二薄膜晶体管的第二有源层3，结合图2-图4所示。
上述步骤通过两次准分子激光退火工艺对非晶硅进行晶化，从而减小每一准分子激光退火工艺中的激光能量，有利于实现第二非晶硅层图形11的微晶化，形成微晶硅层，具体由所述微晶硅层形成第二薄膜晶体管的第二有源层3，使第二薄膜晶体管具有较小的工作电流Ion，并提高晶化的均一性。同时，在两次较小能量的激光作用下形成的第一多晶硅层的晶粒尺寸，相当于一次较大能量的激光作用下形成的多晶硅层晶粒尺寸，能够降低功耗。
其中，所述第一激光的能量为320～350mj/cm2，所述第二激光的能量为200～350mj/cm2。所述第一有源层的晶粒直径为280～320nm，所述第二有源层的晶粒直径小于20nm。
上述步骤中第一非晶硅层图形10和第二非晶硅层图形11的晶化过程如下：
参见图2和图3所示，在第一次准分子激光退火工艺中，第一非晶硅层图形10在第一激光的作用下，会形成50nm以上的晶粒(参见图11所示)，形成过渡层12。而由于遮挡层1的不透光区域完全遮挡第一激光照射第二非晶硅层图形11所在的区域，只能在热传导能量的作用下，实现微结晶，形成微晶硅层3，且由于热传导效率的原因，实际作用在第二非晶硅层图形11的激光能量会小于300mj/cm2，因此，第一次准分子激光退火工艺后，微晶硅层3的晶粒尺寸会小于20nm。
参见图3和图4所示，在第二次准分子激光退火工艺中，由于在第一次准分子激光退火工艺后，过渡层12已经形成了一定大小的多晶硅结晶晶粒，因此，在第二激光的作用下，结晶晶粒尺寸会迅速由50nm增大至300nm左右，即，在两次较低能量的激光作用下形成的多晶硅晶粒尺寸，相当于一次400mj/cm2的较大能量的激光作用下获得的多晶硅晶粒尺寸。而对于第二非晶硅层图形，由于在第一次准分子激光退火工艺后，仅形成了微晶硅晶粒(晶粒尺寸在10nm左右)，而微晶硅仍需要突破较大的能量势垒才能形成多晶硅。由于遮挡层1的不透光区域完全遮挡第二激光照射微晶硅层3所在的区域，实际作用在微晶硅层3的激光能量还不足以使此处的微晶硅突破能量势垒形成晶粒尺寸较大的多晶硅，微晶硅层3仍维持微结晶状态，并由微晶硅层3形成第二有源层。因此，在两次较小能量的激光作用下，第二薄膜晶体管的第二有源层3的微晶硅晶粒尺寸(20nm以下)远小于第一薄膜晶体管的第一有源层2的多晶硅晶粒尺寸(300nm)。
需要说明的是，第一激光、第二激光仅是为了说明两种不同能量的激光，便于描述，不具有其它限定意义。
本发明通过遮挡层来阻挡激光照射第二非晶硅层图形，以减小第二有源层的晶粒尺寸，从而减小第二薄膜晶体管的迁移率，获得较小的工作电流Ion。
在一个具体的实施方式中，结合图6和图7所示，提供一遮挡层1的步骤包括：
提供一基底；
在所述基底上形成不透光膜层，对所述不透光膜层进行构图工艺，形成所述遮挡层。
该实施方式中，所述遮挡层单独制作在一基底上，形成独立的遮挡板，能够重复使用，降低成本。
在另一个具体的实施方式中，结合图3和图4所示，提供一遮挡层1的步骤包括：
形成覆盖第一非晶硅层图形10和第二非晶硅层图形11的不透光膜层；
对所述不透光膜层进行构图工艺，形成所述遮挡层；
在利用激光通过所述遮挡层照射所述第一非晶硅层图形和第二非晶硅层图形的步骤之后，所述制作方法还包括：
去除所述遮挡层。
该实施方式中，通过成膜工艺和构图工艺，形成位于所述第二非晶硅层图形所在区域的遮挡层，具有对位精确的优点。并在准分子激光退火工艺后，去除所述遮挡层。
上述两个具体的实施方式中，通过不透光膜层形成遮挡层的不透光区域。所述不透光膜层可以由金属铬等透光率小于设定值(例如：小于5％)，基本不透光的材料制得，也可以由金属银等能够反射光线的材料制得，所述反射材料的透光率也小于所述设定值。
在实际应用过程中，结合图5、图8-图10所示，还可以在形成用于制作第一有源层和第二有源层的非晶硅层102之后，先利用遮挡层1对非晶硅层102进行准分子激光退火工艺，使非晶硅层102对应遮挡层1的不透光区域的第一部分形成第二薄膜晶体管的有源层3，而对应遮挡层1的透光区域的第二部分形成多晶硅层103，多晶硅层103包括用于形成第一有源层的第一多晶硅层，如图10所示；然后通过构图工艺，形成第一多晶硅层2的图形和第二有源层3的图形，由第一多晶硅层2形成第一薄膜晶体管的第一有源层，结合图5和图10所示。其中，对非晶硅层102也可以进行两次准分子激光退火工艺，具体过程与上面类似，在此不再详述。
在制作非晶硅层102之前，还可以先形成一缓冲层101，防止基底100中的氢离子影响有源层的半导体性能。
本实施例中还提供一种显示基板的制作方法，所述显示基板包括多个像素区域，所述制作方法包括：
在每一像素区域形成一半导体器件，并采用上述的制作方法在每一像素区域形成所述半导体器件。
通过上述步骤在每一像素区域形成的半导体器件，包括第一薄膜晶体管和第二薄膜晶体管，其中，第一薄膜晶体管具体可以作为开关薄膜晶体管，具有较大的工作电流，提高薄膜晶体管的性能。第二薄膜晶体管具体可以作为驱动薄膜晶体管，具有较小的工作电流，以更好地显示不同的灰阶，提高显示质量。另外，在满足驱动的前提下，还能够将第二薄膜晶体管的沟道长度做得更小，有利于实现高PPI。
对于OLED显示装置，所述制作方法还包括：
在每一像素区域形成有机发光二极管；
形成多条栅线和多条数据线，所述栅线和数据线交叉分布，限定所述多个像素区域，所述第一薄膜晶体管的第一栅电极与栅线连接，第一源电极与数据线连接，第一漏电极与所述第二薄膜晶体管的第二栅电极连接；所述第二薄膜晶体管的第二漏电极与所述有机发光二极管的其中一个电极连接。
上述步骤制得的显示基板，应用于OLED显示装置，第一薄膜晶体管作为每一像素区域的开关薄膜晶体管，第二薄膜晶体管作为每一像素区域的驱动薄膜晶体管，能够更好地显示不同的灰阶，提高显示质量，同时还能保证开关薄膜晶体管的性能。
实施例二
本实施例中提供一种显示基板，所述显示基板包括多个像素区域，每一像素区域包括一半导体器件，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一有源层的晶粒尺寸大于所述第二薄膜晶体管的第二有源层的晶粒尺寸。
上述技术方案中，每一像素区域包括半导体器件，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管具体可以作为开关薄膜晶体管，具有较大的工作电流，提高薄膜晶体管的性能。第二薄膜晶体管具体可以为驱动薄膜晶体管，具有较小的工作电流，以更好地显示不同的灰阶，提高显示质量。
对于OLED显示装置，每一像素区域还包括有机发光二极管；
所述显示基板还包括多条栅线和多条数据线，所述栅线和数据线交叉分布，限定所述多个像素区域；所述第一薄膜晶体管的第一栅电极与栅线连接，第一源电极与数据线连接，第一漏电极与所述第二薄膜晶体管的第二栅电极连接；所述第二薄膜晶体管的第二漏电极与所述有机发光二极管的其中一个电极连接。
上述显示基板中，第一薄膜晶体管作为每一像素区域的开关薄膜晶体管，第二薄膜晶体管作为每一像素区域的驱动薄膜晶体管，能够更好地显示不同的灰阶，提高显示质量，同时还能保证开关薄膜晶体管的性能。
本实施例中还一种显示装置，包括如上所述的显示基板，用以减小驱动薄膜晶体管的工作电流，在满足驱动的前提下，还能够将驱动薄膜晶体管的沟道长度做得更小，有利于实现高PPI。并保证开关薄膜晶体管具有足够大的工作电流，满足显示需求。
所述显示装置可以为OLED显示装置，也可以为液晶显示装置。
所述第一薄膜晶体管并不局限于作为像素区域的开关薄膜晶体管，所述第二薄膜晶体管也并不局限于作为像素区域的驱动薄膜晶体管。例如：还可以在驱动电路中根据需求采用上述半导体器件，使得其中一个薄膜晶体管具有较小的工作电流，而另一薄膜晶体管具有较大的工作电流。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (11)
1.一种半导体器件的制作方法，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述制作方法包括：
形成所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层，其特征在于，形成所述第一薄膜晶体管的第一有源层和第二薄膜晶体管的第二有源层的步骤包括：
形成同层设置的第一非晶硅层图形和第二非晶硅层图形；
提供一遮挡层，所述遮挡层包括透光区域和不透光区域；
利用激光通过所述遮挡层照射所述第一非晶硅层图形和第二非晶硅层图形，所述第一非晶硅层图形与所述透光区域的位置对应，所述第二非晶硅层图形与所述不透光区域的位置对应，所述第一非晶硅层图形被激光照射后发生结晶，形成第一多晶硅层，由所述第一多晶硅层形成所述第一有源层，由所述第二非晶硅层图形形成所述第二有源层，所述第一有源层的晶粒尺寸大于所述第二有源层的晶粒尺寸。
2.根据权利要求1所述的制作方法，其特征在于，利用激光通过所述遮挡层照射所述第一非晶硅层图形和第二非晶硅层图形的步骤包括：
首先利用第一激光通过所述遮挡层照射所述第一非晶硅层图形和第二非晶硅层图形，所述第一非晶硅层图形被激光照射后发生结晶，形成一过渡层；
然后利用第二激光通过所述遮挡层照射所述过渡层和第二非晶硅层图形，所述过渡层被激光照射后发生结晶，形成所述第一多晶硅层，其中，所述第一多晶硅层的晶粒尺寸大于所述过渡层的晶粒尺寸。
3.根据权利要求2所述的制作方法，其特征在于，提供一遮挡层的步骤包括：
提供一基底；
在所述基底上形成不透光膜层，对所述不透光膜层进行构图工艺，形成所述遮挡层。
4.根据权利要求2所述的制作方法，其特征在于，提供一遮挡层的步骤包括：
形成覆盖所述第一非晶硅层图形和第二非晶硅层图形的不透光膜层；
对所述不透光膜层进行构图工艺，形成所述遮挡层；
在利用激光通过所述遮挡层照射所述第一非晶硅层图形和第二非晶硅层图形的步骤之后，所述制作方法还包括：
去除所述遮挡层。
5.根据权利要求2所述的制作方法，其特征在于，所述第一激光的能量为320～350mj/cm2，所述第二激光的能量为200～350mj/cm2。
6.根据权利要求2所述的制作方法，其特征在于，所述第一有源层的晶粒直径为280～320nm，所述第二有源层的晶粒直径小于20nm。
7.一种显示基板的制作方法，所述显示基板包括多个像素区域，所述制作方法包括：
在每一像素区域形成一半导体器件，其特征在于，所述制作方法采用权利要求1-6任一项所述的制作方法在每一像素区域形成所述半导体器件。
8.根据权利要求7所述的制作方法，其特征在于，所述制作方法还包括：
在每一像素区域形成有机发光二极管；
形成多条栅线和多条数据线，所述栅线和数据线交叉分布，限定所述多个像素区域，所述第一薄膜晶体管的第一栅电极与栅线连接，第一源电极与数据线连接，第一漏电极与所述第二薄膜晶体管的第二栅电极连接；所述第二薄膜晶体管的第二漏电极与所述有机发光二极管的其中一个电极连接。
9.一种显示基板，所述显示基板包括多个像素区域，其特征在于，每一像素区域包括一半导体器件，所述半导体器件包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一有源层的晶粒尺寸大于所述第二薄膜晶体管的第二有源层的晶粒尺寸。
10.根据权利要求9所述的显示基板，其特征在于，每一像素区域还包括有机发光二极管；
所述显示基板还包括多条栅线和多条数据线，所述栅线和数据线交叉分布，限定所述多个像素区域；所述第一薄膜晶体管的第一栅电极与栅线连接，第一源电极与数据线连接，第一漏电极与所述第二薄膜晶体管的第二栅电极连接；所述第二薄膜晶体管的第二漏电极与所述有机发光二极管的其中一个电极连接。
11.一种显示装置，其特征在于，包括权利要求9或10所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710070729.XA CN106847825A (zh) | 2017-02-09 | 2017-02-09 | 一种显示基板、半导体器件及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710070729.XA CN106847825A (zh) | 2017-02-09 | 2017-02-09 | 一种显示基板、半导体器件及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106847825A true CN106847825A (zh) | 2017-06-13 |
Family
ID=59122587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710070729.XA Pending CN106847825A (zh) | 2017-02-09 | 2017-02-09 | 一种显示基板、半导体器件及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847825A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107516663A (zh) * | 2017-08-24 | 2017-12-26 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及其制备方法 |
| WO2020020294A1 (zh) * | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
| CN110739316A (zh) * | 2019-10-29 | 2020-01-31 | 合肥维信诺科技有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN112542386A (zh) * | 2020-11-03 | 2021-03-23 | 北海惠科光电技术有限公司 | 显示面板和薄膜晶体管的制造方法及其制造设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141510A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
| CN101170076A (zh) * | 2006-10-27 | 2008-04-30 | 统宝光电股份有限公司 | 有机电激发光元件的制造方法及影像显示系统 |
| CN102709160A (zh) * | 2012-03-01 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜 |
| CN104934372A (zh) * | 2015-05-15 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜及其制作方法、相关器件 |
-
2017
- 2017-02-09 CN CN201710070729.XA patent/CN106847825A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141510A (ja) * | 2000-11-01 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法 |
| CN101170076A (zh) * | 2006-10-27 | 2008-04-30 | 统宝光电股份有限公司 | 有机电激发光元件的制造方法及影像显示系统 |
| CN102709160A (zh) * | 2012-03-01 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜 |
| CN104934372A (zh) * | 2015-05-15 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜及其制作方法、相关器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107516663A (zh) * | 2017-08-24 | 2017-12-26 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及其制备方法 |
| US10573672B2 (en) | 2017-08-24 | 2020-02-25 | Boe Technology Group Co., Ltd. | Array substrate and fabrication method thereof and display panel |
| WO2020020294A1 (zh) * | 2018-07-27 | 2020-01-30 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
| US11302761B2 (en) | 2018-07-27 | 2022-04-12 | Boe Technology Group Co., Ltd. | Display substrate assembly and method of manufacturing the same, and display apparatus |
| CN110739316A (zh) * | 2019-10-29 | 2020-01-31 | 合肥维信诺科技有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| CN112542386A (zh) * | 2020-11-03 | 2021-03-23 | 北海惠科光电技术有限公司 | 显示面板和薄膜晶体管的制造方法及其制造设备 |
| CN112542386B (zh) * | 2020-11-03 | 2022-07-08 | 北海惠科光电技术有限公司 | 显示面板和薄膜晶体管的制造方法及其制造设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI244571B (en) | Semiconductor display device | |
| CN106847825A (zh) | 一种显示基板、半导体器件及其制作方法、显示装置 | |
| CN101123260B (zh) | 显示装置及显示装置的制造方法 | |
| JP2000101088A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
| CN104157700B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| US10312273B2 (en) | Low temperature poly-silicon TFT substrate structure and manufacture method thereof | |
| CN102651403A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| US11437455B2 (en) | Display device and method of manufacturing the same | |
| WO2016155056A1 (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| US5773309A (en) | Method for producing silicon thin-film transistors with enhanced forward current drive | |
| US20210343543A1 (en) | Manufacturing method of thin film transistor | |
| CN106298645A (zh) | 一种tft基板的制备方法 | |
| CN106847746A (zh) | 一种阵列基板的制备方法、阵列基板及显示装置 | |
| CN105514035B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JP2000231124A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
| US20210335834A1 (en) | Display substrate, display apparatus and manufacturing method of display substrate | |
| KR100803867B1 (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
| WO2018223434A1 (zh) | 一种阵列基板及显示装置 | |
| Garg | Engineering Source/Channel/Drain Regions for PMOS TFTs in Flash Lamp Annealed Polycrystalline Silicon | |
| JPH0996835A (ja) | 薄膜半導体装置及び液晶表示装置 | |
| JP7438506B2 (ja) | フレキシブルディスプレイパネルの製造方法 | |
| US10515800B2 (en) | Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate | |
| Kang et al. | Active‐matrix organic light‐emitting diode using inverse‐staggered poly‐Si TFTs with a center‐offset gated structure | |
| JP2009224360A (ja) | 薄膜トランジスタの製造方法および表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170613 |