CN111584362A - 一种半导体器件制程方法、半导体器件及显示面板 - Google Patents

一种半导体器件制程方法、半导体器件及显示面板 Download PDF

Info

Publication number
CN111584362A
CN111584362A CN202010407142.5A CN202010407142A CN111584362A CN 111584362 A CN111584362 A CN 111584362A CN 202010407142 A CN202010407142 A CN 202010407142A CN 111584362 A CN111584362 A CN 111584362A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor device
magnetic field
layer
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010407142.5A
Other languages
English (en)
Other versions
CN111584362B (zh
Inventor
王羽培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010407142.5A priority Critical patent/CN111584362B/zh
Publication of CN111584362A publication Critical patent/CN111584362A/zh
Application granted granted Critical
Publication of CN111584362B publication Critical patent/CN111584362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供一种半导体器件制程方法、半导体器件及显示面板，采用了一种能够适用于柔性衬底的低温退火方法。通过在半导体层退火制程中施加磁场，然后在磁场作用下，半导体层中金属原子的磁矩方向发生改变，当与半导体层中氧原子的磁矩方向相同时，金属原子和氧原子之间的吸引力最强，发生键合占据氧空位，从而对退火起到促进作用。在磁场辅助下，利用磁场增强氧化物半导体与氧空位的结合对消除缺陷态的退火起辅助作用，进而实现退火温度的降低，以适用于柔性衬底半导体器件的退火制程。

Description

一种半导体器件制程方法、半导体器件及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种半导体器件制程方法、半导体器件及显示面板。
背景技术
随着液晶显示装置朝着大尺寸、高分辨率、高刷新频率和柔性的方向发展，对薄膜晶体管提出了更高的需求，以铟镓锌氧化物(IGZO)为代表的金属氧化物材料具备超过10cm2/(Vs)以上的迁移率，同时弯曲情况下性能的稳定性使之成为近年来迅速成为显示领域研发的重点。目前的制程中，为了降低金属氧化物材料的缺陷态、提高半导体器件的性能，需要在300℃的环境中进行退火处理，不适用于一些的柔性衬底。
发明内容
本申请实施例提供一种半导体器件制程方法、半导体器件及显示面板，能够降低退火温度，适用于柔性衬底。
本申请提供一种半导体器件制程方法，包括：
提供一柔性衬底，所述柔性衬底包括相对设置的第一面和第二面；
在所述第一面上设置栅极层，所述栅极层部分覆盖所述第一面；
在所述第一面和所述栅极层远离所述第一面的一侧设置栅极绝缘层；
在所述栅极绝缘层远离所述第一面的一侧设置半导体层，其中，所述半导体层具有相互垂直的长边和宽边；
对所述半导体层施加磁场，其中，所述磁场的中心磁感线方向平行于所述半导体层的长边或平行于所述半导体层的宽边；
对所述半导体层进行退火处理，所述退火处理的温度小于300℃。
在一些实施例中，所述对所述半导体层施加磁场包括通过磁力设备或通电线圈对所述半导体层施加磁场。
在一些实施例中，所述磁场的强度为25mT至50mT。
在一些实施例中，所述对所述半导体层进行退火处理，包括：
将所述半导体层加热到预设退火温度；
使所述半导体层在所述预设退火温度下保持预设退火时间；
对所述半导体层进行冷却以完成退火处理。
在一些实施例中，所述将所述半导体层加热到预设退火温度，之前包括：
基于所述磁场强度确定所述预设退火温度，其中，所述预设退火温度高低与所述磁场强度大小成反比。
在一些实施例中，所述预设退火温度为100℃至250℃。
在一些实施例中，所述预设退火时间为0.8小时至1.2小时。
本申请实施例提供一种半导体器件，包括：
柔性衬底，所述柔性衬底包括相对设置的第一面和第二面；
栅极层，所述栅极层部分覆盖所述第一面；
栅极绝缘层，所述栅极绝缘层设置在所述第一面和所述栅极层远离所述第一面的一侧；
半导体层，所述半导体层设置在所述栅极绝缘层远离所述第一面的一侧，所述半导体层具有相互垂直的长边和宽边。
在一些实施例中，所述半导体层的厚度为
Figure BDA0002491772730000021
至
Figure BDA0002491772730000022
本申请实施例提供一种显示面板，包括以上所述的半导体器件。
本申请实施例所提供的半导体器件制程方法，采用了一种能够适用于柔性衬底的低温退火方法。通过在半导体层退火制程中施加磁场，然后在磁场作用下，半导体层中金属原子的磁矩方向发生改变，当与半导体层中氧原子的磁矩方向相同时，金属原子和氧原子之间的吸引力最强，发生键合占据氧空位，从而对退火起到促进作用。在磁场辅助下，利用磁场增强氧化物半导体与氧空位的结合对消除缺陷态的退火起辅助作用，进而实现退火温度的降低，以适用于柔性衬底半导体器件的退火制程。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的半导体器件制程方法的第一种流程示意图；
图2为本申请实施例提供的半导体器件制程方法的一种工艺制程示意图；
图3为本申请实施例提供的半导体器件制程方法的第二种流程示意图；
图4为本申请实施例提供的半导体器件的一种结构示意图；
图5为本申请实施例提供的显示面板的一种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
本申请实施例提供一种半导体器件制程方法、半导体器件及显示面板，以下对半导体器件制程方法做详细介绍。
请参阅图1和图2，图1是本申请实施例提供的半导体器件制程方法的第一种流程示意图，图2是本申请实施例提供的半导体器件制程方法的一种工艺制程示意图。其中，一种半导体器件制程方法包括如下步骤：
101、提供一柔性衬底，柔性衬底包括相对设置的第一面和第二面。
采用聚合物衬底、金属衬底或复合衬底中的任一种作为柔性衬底，用于支撑柔性显示装置的制作。由于某些显示装置各功能层是柔性的，采用柔性衬底之后能够制成柔性电致发光器件，实现完全的柔性显示，并且当器件弯曲时，器件的出光率会随着弯曲度的变化而变化，使显示装置的适用范围进一步扩大。
102、在第一面上设置栅极层，栅极层部分覆盖第一面。
首先，采用物理气相沉积工艺(Physical Vapor Deposition,PVD)沉积栅极层材料。具体地，在真空条件下，采用低电压、大电流的电弧放电技术，利用气体放电使栅极层材料蒸发为气态分子，并使气态分子发生电离。再利用电场的加速作用，使气态分子及其反应产物沉积在第一面上。采用PVD工艺镀出的膜层，具有高硬度、高耐磨性(低摩擦系数)、很好的耐腐蚀性和化学稳定性等特点，膜层的寿命更长。
然后，采用黄光、蚀刻工艺对沉积在第一面上的栅极层材料进行图案化以得到栅极层。
103、在第一面和栅极层远离第一面的一侧设置栅极绝缘层。
首先，采用等离子增强化学气相沉积工艺(plasma enhanced chemical vapordeposition,PECVD)沉积栅极绝缘层。具体地，在沉积室利用辉光放电使栅极绝缘层材料电离。电离后的栅极绝缘层材料输送至第一面和栅极层远离第一面的一侧并进行化学反应沉积。栅极绝缘层材料在第一面和栅极层远离第一面的一侧附近发生电离，栅极绝缘层材料得到活化，同时在第一面和栅极层远离第一面的一侧产生阴极溅射，从而提高了表面活性。采用PECVD的方法沉积栅极绝缘层，沉积温度低，对基体的结构和物理性质影响小，也可以减小对柔性衬底的影响。并且栅极绝缘层的厚度及成分均匀性好，组织致密、针孔少，使栅极绝缘层的附着力强。
然后，依次采用黄光工艺和刻蚀工艺进行图案化处理，得到栅极绝缘层。
104、在栅极绝缘层远离第一面的一侧设置半导体层，其中，半导体层具有相互垂直的长边和宽边。
采用PVD工艺沉积半导体层，具体设置方法与设置栅极层相同，在此不再赘述。采用PVD工艺镀出的膜层，具有高硬度、高耐磨性(低摩擦系数)、很好的耐腐蚀性和化学稳定性等特点，膜层的寿命更长。
105、对半导体层施加磁场，其中，磁场的中心磁感线方向平行于半导体层的长边或平行于半导体层的宽边。
其中，对半导体层施加磁场包括通过磁力设备或通电线圈对半导体层施加磁场。具体地，在半导体层退火装置的四周安装磁条。或，在半导体层退火装置的底部安装磁条。或，在半导体层退火装置外设置通电线圈。以上仅为示例，具体施加磁场的方式不作限制。
其中，磁场的强度为25mT至50mT。具体地，磁场强度包括25mT、30mT、40mT、45mT以及50mT。其中，磁场强度的调节可以通过改变磁条的距离、通电线圈的电流大小、通电线圈的线圈匝数以及通电线圈内部铁芯的距离来实现。其中，通电线圈的匝数与电流大小成正比；通电螺线管内部的铁芯被通电螺线管的磁场磁化，两个铁芯距离(即磁路长度)越近，磁场越大。关于通电线圈产生的磁场强度，由下述公式表示：
H＝I×N/L
(H：磁场强度，I：电流大小，N：线圈匝数，L：为磁路长度)
106、对半导体层进行退火处理，退火处理的温度小于300℃。
本申请实施例提供了一种适用于柔性衬底的半导体器件制程方法。在制程中由于离子的轰击作用，半导体层材料存在许多的缺陷态，为了降低缺陷态提高显示面板的性能，需要进行退火处理。相关技术中采用300℃高温进行退火处理，而柔性衬底的耐火温度较低，例如聚合物衬底容易发生玻璃化转变，进而影响面板性能。通过在半导体层退火制程中施加磁场，然后在磁场作用下，半导体层中金属原子的磁矩方向发生改变，当与半导体层中氧原子的磁矩方向相同时，金属原子和氧原子之间的吸引力最强，发生键合占据氧空位，从而对退火起到促进作用。在磁场辅助下，利用磁场增强氧化物半导体与氧空位的结合，对消除缺陷态的退火起辅助作用，从而实现退火温度的降低，适用于柔性衬底的半导体器件。
请参阅图3，图3是本申请实施例提供的半导体器件制程方法的第二种流程示意图。其中，一种半导体器件制程方法包括如下步骤：
201、提供一柔性衬底，柔性衬底包括相对设置的第一面和第二面。
202、在第一面上设置栅极层，栅极层部分覆盖第一面。
203、在第一面和栅极层远离第一面的一侧设置栅极绝缘层。
204、在栅极绝缘层远离第一面的一侧设置半导体层，其中，半导体层具有相互垂直的长边和宽边。
205、对半导体层施加磁场，其中，磁场的中心磁感线方向平行于半导体层的长边或平行于半导体层的宽边。
206、基于磁场强度确定预设退火温度。
其中，预设退火温度高低与磁场强度大小成反比。这是因为高温退火通过热扰动增加各原子间的结合，减少缺陷态从而达到提升性能结果。另一方面，磁矩会驱动原子沿磁场方向转动排列，结构中未被结合的原子(可理解为悬挂键)越多对磁场的响应就越强。半导体层中随机取向的原子在磁场作用下转动，当半导体层中各个原子方向一致时会结合在一起，从而使得半导体层中的悬挂键减少，缺陷态减少，提高了半导体层的稳定性。因此二者共同作用可以进一步的降低退火处理的温度，所以当磁场强度越大时，可以采用的退火温度就越低。
207、将半导体层加热到预设退火温度。
在一些实施例中，将半导体层加热到预设退火温度，预设退火温度为100℃至250℃。根据磁场强度为25mT至50mT的强度范围，预设退火温度选择范围为100℃至250℃。具体地，预设退火温度包括100℃、110℃、150℃、200℃、240℃或250℃。
208、使半导体层在预设退火温度下保持预设退火时间。
在一些实施例中，预设退火时间为0.8小时至1.2小时。在预设退火温度下保持0.8小时至1.2小时可以使半导体层材料中的原子有充分时间进行结合。具体地，预设退火时间包括0.8小时、0.9小时、1.0小时、1.1小时或1.2小时。可以根据半导体层沉积的厚度和退火温度对退火时间进行调整，使退火达到更好的效果。
209、对半导体层进行冷却以完成退火处理。
本申请实施例提供了一种适用于柔性衬底的半导体器件制程方法。在制程中由于离子的轰击作用，半导体层材料存在许多的缺陷态，为了降低缺陷态提高显示面板的性能，需要进行退火处理。相关技术中采用300℃高温进行退火处理，而柔性衬底的耐火温度较低，例如聚合物衬底容易发生玻璃化转变，进而影响面板性能。通过在半导体层退火制程中施加磁场，然后在磁场作用下，半导体层中金属原子的磁矩方向发生改变，当与半导体层中氧原子的磁矩方向相同时，金属原子和氧原子之间的吸引力最强，发生键合占据氧空位，从而对退火起到促进作用。在磁场辅助下，利用磁场增强氧化物半导体与氧空位的结合，对消除缺陷态的退火起辅助作用，从而实现退火温度的降低，适用于柔性衬底的半导体器件。
本申请实施例提供一种半导体器件100，请参阅图4，图4为本申请实施例提供的半导体器件100的一种结构示意图。该半导体器件100包括：柔性衬底10、栅极层20、栅极绝缘层30以及半导体层40，柔性衬底10包括相对设置的第一面10a和第二面10b，栅极层20部分覆盖第一面10a，栅极绝缘层30设置在第一面10a和栅极层20远离第一面10a的一侧，半导体层40设置在栅极绝缘层30远离第一面10a的一侧，半导体层40具有相互垂直的长边和宽边(图中未示出)。
需要说明的是，第一面10a可以为柔性衬底10的上表面，第二面10b可以为柔性衬底10的下表面。当然，第一面10a也可以为柔性衬底10的下表面，第二面10b可以为柔性衬底10的上表面。本申请实施例中不做特殊说明的情况下，默认为第一面10a为柔性衬底10的上表面，第二面10b为柔性衬底10的下表面。
其中，柔性衬底10包括聚合物衬底、金属衬底或复合衬底中的任一种。具体地，聚合物衬底采用的材料为聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯/聚萘二甲酸乙二醇酯或聚酰亚胺中的任一种。聚合物衬底的柔韧性好、质量轻、耐冲击性强。具体地，金属衬底采用厚度小于0.1mm的金属箔片，金属箔片的机械强度高、耐受温度高，并且对水氧的阻隔性好。具体地，复合衬底包括厚度小于50μm的玻璃、聚合物衬底上覆盖无机薄膜，复合衬底能够表现出良好的可弯曲性、可见光通透性，且对水氧的阻隔性好、热稳定性好、绝缘性好。但由于大部分柔性基板的玻璃化转变温度较低，因此在半导体层退火制程中降低退火温度有利于降低工艺难度以及提升基板性能。
其中，栅极层20采用的材料为金属材料。具体地，栅极层20采用的材料为钼、铝中的一种或其组合。
其中，栅极绝缘层30采用的材料为氧化硅衍生物、氮化硅衍生物中的一种或其组合。栅极绝缘层30的厚度为
Figure BDA0002491772730000081
至
Figure BDA0002491772730000082
具体地，栅极绝缘层30的厚度包括
Figure BDA0002491772730000083
或
Figure BDA0002491772730000084
其中，半导体层40采用的材料包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、氟锡氧化物(FTO)或锑锡氧化物(ATO)中的任一种。上述材料具有很好的导电性和透明性，并且厚度较小，不会影响显示面板的整体厚度。同时，还可以减少对人体有害的电子辐射及紫外、红外光。半导体层40的厚度为
Figure BDA0002491772730000085
至
Figure BDA0002491772730000086
具体地，半导体层40的厚度包括
Figure BDA0002491772730000087
或
Figure BDA0002491772730000088
本申请实施例提供一种半导体器件100，包括：柔性衬底10、栅极层20、栅极绝缘层30以及半导体层40。其中，柔性衬底10采用的材料耐热性不强，而半导体层40在制程中由于离子的轰击作用存在许多缺陷态，需要进行退火处理。因此，相关技术中采用300℃以上高温对半导体层40进行退火处理不适用于柔性衬底10。本申请实施例提供的半导体器件100通过施加磁场，降低退火温度，从而在降低半导体层40缺陷态的情况下，不对柔性衬底10产生影响，提高了半导体器件100的性能。
本申请实施例提供一种显示面板1000，请参阅图5，图5为本申请实施例提供的半导体器件100的一种结构示意图。其中，显示面板1000包括以上所述的半导体器件100和封装结构200，显示面板1000还可以包括其他装置。本申请实施例中封装结构200和其他装置及其装配是本领域技术人员所熟知的相关技术，在此不做过多赘述。
本申请实施例提供的显示面板1000包括半导体器件100和封装结构200，该半导体器件100包括柔性衬底、栅极层、栅极绝缘层以及半导体层。在磁场辅助下，利用磁场增强氧化物半导体与氧空位的结合对消除缺陷态的退火起辅助作用，进而实现半导体层退火温度的降低，以适用于柔性衬底半导体器件。从而保证显示面板1000中的半导体层降低了缺陷态的同时，不影响柔性衬底的性能，进而提高了显示面板1000的性能。
以上对本申请实施例提供的半导体器件制程方法、半导体器件及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种半导体器件制程方法，其特征在于，包括：
提供一柔性衬底，所述柔性衬底包括相对设置的第一面和第二面；
在所述第一面上设置栅极层，所述栅极层部分覆盖所述第一面；
在所述第一面和所述栅极层远离所述第一面的一侧设置栅极绝缘层；
在所述栅极绝缘层远离所述第一面的一侧设置半导体层，其中，所述半导体层具有相互垂直的长边和宽边；
对所述半导体层施加磁场，其中，所述磁场的中心磁感线方向平行于所述半导体层的长边或平行于所述半导体层的宽边；
对所述半导体层进行退火处理，所述退火处理的温度小于300℃。
2.根据权利要求1所述的半导体器件制程方法，其特征在于，所述对所述半导体层施加磁场包括通过磁力设备或通电线圈对所述半导体层施加磁场。
3.根据权利要求1所述的半导体器件制程方法，其特征在于，所述磁场的强度为25mT至50mT。
4.根据权利要求1所述的半导体器件制程方法，其特征在于，所述对所述半导体层进行退火处理，包括：
将所述半导体层加热到预设退火温度；
使所述半导体层在所述预设退火温度下保持预设退火时间；
对所述半导体层进行冷却以完成退火处理。
5.根据权利要求4所述的半导体器件制程方法，其特征在于，所述将所述半导体层加热到预设退火温度之前，还包括：
基于所述磁场强度确定所述预设退火温度，其中，所述预设退火温度高低与所述磁场强度大小成反比。
6.根据权利要求4所述的半导体器件制程方法，其特征在于，所述预设退火温度为100℃至250℃。
7.根据权利要求4所述的半导体器件制程方法，其特征在于，所述预设退火时间为0.8小时至1.2小时。
8.一种半导体器件，其特征在于，包括：
柔性衬底，所述柔性衬底包括相对设置的第一面和第二面；
栅极层，所述栅极层部分覆盖所述第一面；
栅极绝缘层，所述栅极绝缘层设置在所述第一面和所述栅极层远离所述第一面的一侧；
半导体层，所述半导体层设置在所述栅极绝缘层远离所述第一面的一侧，所述半导体层具有相互垂直的长边和宽边。
9.根据权利要求8所述的半导体器件，其特征在于，所述半导体层的厚度为
Figure FDA0002491772720000021
至
Figure FDA0002491772720000022
10.一种显示面板，其特征在于，包括权利要求8至9任一项所述的半导体器件。
CN202010407142.5A 2020-05-14 2020-05-14 一种半导体器件制程方法、半导体器件及显示面板 Active CN111584362B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010407142.5A CN111584362B (zh) 2020-05-14 2020-05-14 一种半导体器件制程方法、半导体器件及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010407142.5A CN111584362B (zh) 2020-05-14 2020-05-14 一种半导体器件制程方法、半导体器件及显示面板

Publications (2)

Publication Number Publication Date
CN111584362A true CN111584362A (zh) 2020-08-25
CN111584362B CN111584362B (zh) 2023-08-22

Family

ID=72126636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010407142.5A Active CN111584362B (zh) 2020-05-14 2020-05-14 一种半导体器件制程方法、半导体器件及显示面板

Country Status (1)

Country Link
CN (1) CN111584362B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312591A (zh) * 2000-03-07 2001-09-12 三菱电机株式会社 半导体装置、液晶显示装置及其制造方法
JP2002261010A (ja) * 2001-03-01 2002-09-13 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
CN1828852A (zh) * 2006-03-20 2006-09-06 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102664195A (zh) * 2012-05-18 2012-09-12 北京大学 一种氧化锌薄膜晶体管的制备方法
CN103413833A (zh) * 2013-07-09 2013-11-27 复旦大学 一种柔性ZnO基薄膜晶体管及其制备方法
CN104934372A (zh) * 2015-05-15 2015-09-23 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
CN106129271A (zh) * 2016-07-13 2016-11-16 信利（惠州）智能显示有限公司 有源矩阵显示基板的退火方法及装置
US20170077396A1 (en) * 2015-09-16 2017-03-16 Tokyo Electron Limited Semiconductor Device Manufacturing Method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312591A (zh) * 2000-03-07 2001-09-12 三菱电机株式会社 半导体装置、液晶显示装置及其制造方法
JP2002261010A (ja) * 2001-03-01 2002-09-13 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
CN1828852A (zh) * 2006-03-20 2006-09-06 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102664195A (zh) * 2012-05-18 2012-09-12 北京大学 一种氧化锌薄膜晶体管的制备方法
CN103413833A (zh) * 2013-07-09 2013-11-27 复旦大学 一种柔性ZnO基薄膜晶体管及其制备方法
CN104934372A (zh) * 2015-05-15 2015-09-23 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
US20170077396A1 (en) * 2015-09-16 2017-03-16 Tokyo Electron Limited Semiconductor Device Manufacturing Method
CN106129271A (zh) * 2016-07-13 2016-11-16 信利（惠州）智能显示有限公司 有源矩阵显示基板的退火方法及装置

Also Published As

Publication number Publication date
CN111584362B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
TWI524432B (zh) 沉積薄膜電晶體之方法與系統
KR101509663B1 (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
CN103000530B (zh) 顶栅氧化物薄膜晶体管的制造方法
CN103972110B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2013127337A1 (zh) 氧化物半导体薄膜晶体管及其制造方法与显示装置
US9899534B2 (en) Thin-film transistor and method for forming the same
Lu et al. Two‐step plasma treatment designed for high‐performance flexible amorphous ZnAlSnO thin‐film transistors replacing thermal annealing
Jang et al. Stability improvements of InGaZnO thin-film transistors on polyimide substrates with Al2O3 buffer layer
WO2013185433A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN111584362B (zh) 一种半导体器件制程方法、半导体器件及显示面板
CN103201839A (zh) 沉积薄膜电极与薄膜堆迭的方法
US6900083B2 (en) Method of forming multi-layers for a thin film transistor
WO2008072900A1 (en) Transparent conductive membrane of high resistance touch panel of capacitance and manufacture method thereof
JP2002047559A (ja) Ｉｔｏ膜及びその成膜方法
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
JP3325361B2 (ja) 透明面状ヒーターおよびその製造方法
Chen et al. Suppression of oxygen vacancy and enhancement in bias stress stability of high-mobility ZnO thin-film transistors with N2O plasma treated MgO gate dielectrics
JPS58206008A (ja) 透明導電性積層体の形成方法
CN112941464B (zh) 一种多层透明导电薄膜及其制备方法与应用
KR101558872B1 (ko) 열전도성 패턴을 포함하는 발열 창 및 이의 제조방법
CN110610867A (zh) 薄膜晶体管制备方法及薄膜晶体管
KR20140090876A (ko) 다층 구조의 투명 전극
CN103021866A (zh) 底栅结构的单掩模自组装ito薄膜晶体管的制备工艺
KR20110137331A (ko) 고온의 회전가능한 타겟을 가진 증착 장치와 그 작동 방법
JP2005181670A (ja) 極薄ｉｔｏ膜の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant