TWI524432B - 沉積薄膜電晶體之方法與系統 - Google Patents

沉積薄膜電晶體之方法與系統 Download PDF

Info

Publication number
TWI524432B
TWI524432B TW100129786A TW100129786A TWI524432B TW I524432 B TWI524432 B TW I524432B TW 100129786 A TW100129786 A TW 100129786A TW 100129786 A TW100129786 A TW 100129786A TW I524432 B TWI524432 B TW I524432B
Authority
TW
Taiwan
Prior art keywords
sputtering
substrate
deposition
target
layer
Prior art date
Application number
TW100129786A
Other languages
English (en)
Other versions
TW201214581A (en
Inventor
希爾伊弗琳
古奧利佛
韋伯羅蘭
史區雷伯宇朵
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201214581A publication Critical patent/TW201214581A/zh
Application granted granted Critical
Publication of TWI524432B publication Critical patent/TWI524432B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

沉積薄膜電晶體之方法與系統
本揭露書的實施例關於用於沉積薄膜電晶體(TFT)的方法與系統。特定言之，本揭露書的實施例關於用於沉積TFT的閘極絕緣層的方法與系統。
TFT是由多個薄膜所製造的場效應電晶體的一特定類別。這些薄膜形成半導體層(諸如構成通道的TFT的主動層)、介電質層(諸如閘極絕緣層、蝕刻終止層或鈍化層)及金屬接觸(諸如TFT的閘極、汲極或源極)。這些薄膜形成在諸如玻璃的支撐基材上方。至少一些已知的TFT是被實施在廣泛應用於電腦與電視螢幕的液晶主動矩陣顯示器(LCDs)中。又，至少一些已知的TFT是被實施在亦用於主動矩陣顯示器的有機發光二極體(OLEDs)中。
大致上，TFT包括一用於將閘極終端予以絕緣的閘極絕緣層。尤其，至少一些已知的TFT被提供有一從氧化矽(例如SiO2)形成的閘極絕緣層。在TFT的效能中，閘極絕緣層是一重要因素。尤其，閘極絕緣層會大大影響TFT的崩潰電壓與漏電流。
因此，需要提供一種用於形成閘極絕緣層的沉積方法與沉積系統，該閘極絕緣層有利於改善TFT的效能。
在一態樣中，本發明提供一種用於形成一薄膜電晶體閘極絕緣層在一基材上方的方法，該基材設置在一處理腔室中。該方法包含下列步驟：將一處理氣體引進，以在該處理腔室中產生一電漿；將該基材加熱到介於50℃與350℃之間的一基材處理溫度；藉由在一中等頻率下濺射一靶組件來沉積氧化矽(例如SiO或SiOy，諸如SiO2)、氮氧化矽(例如SiON)或氮化矽(例如SiN)在經加熱的該基材上方。
在另一態樣中，本發明提供一種用於形成一薄膜電晶體的至少一部分在一基材上方的沉積系統。該沉積系統包含：一處理腔室，該處理腔室適於容納一處理氣體以在該處理腔室中產生一電漿；一加熱系統，該加熱系統設以將該基材加熱到介於50℃與350℃之間的一基材處理溫度；及一濺射系統，該濺射系統用於藉由在一中等頻率下以一方式濺射一靶組件來沉積氧化矽(例如SiO或SiOy，諸如SiO2)、氮氧化矽(例如SiON)或氮化矽(例如SiN)在經加熱的該基材上方，該方式可使得一閘極絕緣層形成在該基材上方。
在又另一態樣中，本發明提供提供一種用於與一沉積系統併同使用的控制組件。該沉積系統設以形成一薄膜電晶體的至少一部分在一電晶體基材上，並且該沉積系統包含一加熱系統與一濺射系統，該加熱系統用於加熱該電晶體基材，該濺射系統用於藉由在一濺射頻率下濺射一靶組件來沉積氧化矽(例如SiO或SiOy，諸如SiO2)、氮氧化矽(例如SiON)或氮化矽(例如SiN)。該控制組件包含：一加熱控制模組，該加熱控制模組設以運作該加熱系統，以將該電晶體基材的溫度調整到一基材處理溫度；及一濺射控制模組，該濺射控制模組設以運作該濺射系統，以當該基材處理溫度處於約介於50℃與350℃之間時藉由在中等頻率範圍中的一濺射頻率下濺射該靶來形成該薄膜電晶體的一閘極絕緣層。
在一進一步態樣中，本發明提供一種薄膜電晶體。該薄膜電晶體包括一閘極絕緣層，該閘極絕緣層包括氧化矽、氮氧化矽或氮化矽，該閘極絕緣層藉由在一中等頻率下濺射一靶組件而於介於50℃與350℃之間的基材處理溫度沉積在一基材上方。
令人驚訝地，根據上述方法、系統和組件的基材加熱與在中等頻率下的濺射的結合係有利於提供一具有特別高膜品質的閘極絕緣層。這樣的特別高膜品質有利於改善TFT的效能。尤其，本文所述的實施例可達到能促進TFT的製造的膜品質，該TFT相較於至少一些已知的TFT具有高崩潰電壓與低漏電流。
可從附屬請求項、實施方式與隨附的圖式知悉本發明的進一步態樣、優點與特徵。
實施例亦導向設備，該等設備用於實施所揭示的方法並包括用於執行所述方法步驟的設備部件。又，實施例亦導向方法，所描述的設備能藉由該等方法運作或所描述的設備能藉由該等方法製造。該等方法可包括用於實施設備功能或用於製造設備部件的方法步驟。可藉由硬體部件、韌體、軟體、由適當軟體予以程式化的電腦、上述的任何組合、或以任何其他方式來執行該等方法步驟。
下文將詳細地參照各種實施例，該等實施例的一或更多個實例被圖示在圖式中。各個實例是為了解釋而提供，並且各個實例不意圖構成本發明的限制。可瞭解的是，一實施例的元件可有利地被用在其他實施例中，而無需贅述。
本文所述的實施例包括一種用於形成一TFT閘極絕緣層的方法，在該方法中：一基材被加熱到介於50℃與350℃之間的一基材處理溫度；及藉由在一中等頻率下濺射一靶組件，以沉積一閘極絕緣材料(諸如氧化矽、氮氧化矽或氮化矽)在經加熱的基材上方。根據典型實施例，靶組件包括雙陰極。尤其，靶組件可包括至少兩個靶次組件，各個靶次組件包括一可運作地耦接到靶構件的陰極，以濺射靶材料。
根據典型實施例，閘極絕緣材料的沉積是在基材的溫度介於50℃與350℃之間時而被執行。根據典型實施例，可提供頻率在1 kHz至100 kHz範圍中(例如20 kHz至50 kHz)的中級或中等頻率濺射，以沉積閘極絕緣材料。
根據本揭露書的典型實施例，藉由在濺射期間經由電極系統將中等頻率AC功率耦接到處理腔室中的電漿來實現中等頻率濺射。典型地，電極系統是由至少兩個濺射陰極所形成。尤其，根據特定實施例，閘極絕緣材料的沉積包括從雙陰極的中等頻率(medium frequency,MF)濺射。如本文所使用，從雙陰極的MF濺射是意指從包括雙靶的靶組件的濺射，其中各個靶包括一陰極，此兩陰極以一方式被供應有來自MF產生器的功率，該方式可使得各個陰極能以交替方式作用成陽極與陰極。根據典型實施例，MF產生器在1 kHz至100 kHz範圍中(諸如40 kHz)的頻率下提供功率到該等陰極。
這樣的基材加熱與中等頻率下的濺射的結合具有提供具有特別高膜品質的閘極絕緣層的效果。這樣的高膜品質的閘極絕緣層可容許一TFT的製造，而使該TFT相較於至少一些已知的TFT具有改善的性質。
尤其，至少一些本文所述的實施例可容許一TFT的製造，而使該TFT具有高崩潰電壓(諸如但不限於9 MV/cm)與低漏電流(諸如但不限於1 nA/cm2)。相較於至少一些已知的TFT，這些崩潰電壓與漏電流的數值代表顯著的改善。尤其，至少一些本文所述的實施例可容許一TFT的製造，而使該TFT相較於至少一些已知的TFT具有代表改善10至100倍的崩潰電壓與漏電流的數值。
又，根據本發明的實施例的閘極絕緣材料(諸如氧化矽、氮氧化矽或氮化矽)的濺射有利於一TFT的製造，而使該TFT的製造可避免使用有毒氣體而不會損壞閘極絕緣層的膜品質。相對地，至少一些在需要高膜品質的應用中形成閘極絕緣層的已知的方法(諸如化學氣相沉積(CVD))會產生這樣的有毒氣體。又，根據本發明的實施例的氧化矽、氮氧化矽或氮化矽的濺射有利於高品質TFT的製造，其中所有的沉積步驟是由大區域濺射沉積來執行。藉此，可顯著地增加在製造過程中的效率。
此外，根據本發明的至少一些實施例的氧化矽、氮氧化矽或氮化矽的濺射可容許一TFT的製造，而使得在閘極絕緣層沉積在TFT的通道層上時，該TFT的製造可避免TFT的通道層的損壞而不會損壞閘極絕緣層的膜品質。相對地，至少一些形成閘極絕緣層的已知的方法會透過沉積期間所產生的電漿或藉由氫進入通道的擴散而對通道層造成損壞。
根據特定實施例，此沉積方法是為了形成一TFT的閘極絕緣層，其中該TFT具有鄰近閘極絕緣層(即通道)的一半導體層，該半導體層包括經濺射的金屬氧化物(諸如但不限於銦鎵鋅氧化物(indium gallium zinc oxide,IGZO))。在此種TFT中，閘極絕緣層的品質要求是非常高的。所以，根據本文所述的實施例的閘極絕緣層的沉積有利於這些種類的TFT，這是因為可藉此促進特別高的膜品質。
本文所述的實施例包括用於形成TFT的至少一部分的沉積系統。第1圖圖示這樣的沉積系統180的實例。在此示範性實施例中，沉積系統180包括一處理腔室104，處理腔室104適於容納一處理氣體116。根據典型實施例，處理腔室104是高真空腔室。處理氣體116用於在處理腔室104中產生一電漿。處理氣體116可包括氬、氧或氮的至少一個。例如，處理氣體116可包括氬，或替代地氬與氧，或替代地氬與氮，或替代地氬、氧與氮。
示範性實施例更包括一加熱系統112，加熱系統112用於將基材102加熱到介於50℃與350℃之間的基材處理溫度。示範性沉積系統180更包括一濺射系統128，濺射系統128設以從一靶組件108濺射靶材料，使得可沉積一閘極絕緣材料(諸如氧化矽、氮氧化矽或氮化矽)在基材102上方。藉此，可形成一閘極絕緣層100在基材上方，而製造TFT。在此示範性實施例中，靶組件108包括靶構件106a、106b與陰極132a、132b，其中該等靶構件含有靶材料。
根據特定實施例，藉由在中等頻率下濺射該靶組件108來沉積氧化矽在經加熱的基材102上方。藉此，可藉由沉積氧化矽(尤其是SiO2)來形成一閘極絕緣層，其中SiO2是一具有良好特性的材料且有利於對閘極絕緣層的形成具有高控制性。
根據特定實施例，為了實現中等頻率濺射，濺射系統可包括至少兩個電極與一功率供應器，該兩個電極形成靶組件的一部分，該功率供應器以一方式而可運作地耦接到該等電極，該方式可使得中等頻率AC功率在靶材料的濺射期間耦接到電漿。
如第1圖所示，示範性沉積系統180更包括一AC功率供應器130，AC功率供應器130經由電連接件134a與134b而耦接到濺射系統128的陰極132a與132b。AC功率供應器130對陰極132a與132b供應用於在濺射期間在處理腔室104內維持電漿的電功率。根據典型實施例，陰極的運作功率可以是介於1 kW與200 kW之間，尤其是介於5 kW與100 kW之間。AC功率供應器130可耦接到任何適當配置的電極，其中該任何適當配置的電極可根據本揭露書的實施例使沉積系統能夠在中等頻率下來濺射靶構件。
陰極132a與132b以一方式相對於個別的靶構件106a、106b而設置，該方式可使得藉由根據本文所述的實施例濺射靶材料而將閘極絕緣材料(諸如氧化矽、氮氧化矽或氮化矽)沉積在基材102上方。尤其，靶構件106a、106b可接合到個別的陰極132a、132b。在替代的實施例中，靶構件106a、106b沒有接合到個別的陰極。典型地，濺射系統128(尤其是AC功率供應器130與電連接件134a、134b)以一方式而設置，該方式可使得陰極132a、132b的各者能以交替方式作用成陽極和陰極。藉此，可促進消除製程不穩定性。
陰極132a、132b可受水冷，並且可更包括一內嵌磁鐵組件(未示出)。又，濺射系統128可包括一適當的接地屏蔽(未示出)。本揭露書可根據本文所述的實施例設想出不同的設計並最終地設想出不同的磁鐵組件構造，以符合沉積系統的特定要求。
在示範性實施例中，加熱系統112設以將基材102加熱到介於50℃與350℃之間的基材處理溫度。根據特定實施例，加熱系統可包括一用於加熱基材102的加熱器玻璃。此外，濺射系統128設以用於藉由中等頻率濺射而沉積氧化矽、氮氧化矽或氮化矽在經加熱的基材102上方。根據典型實施例，沉積系統180設以在基材處於介於50℃與350℃之間的溫度時執行氧化矽、氮氧化矽或氮化矽的沉積。
在此示範性實施例中，沉積是藉由在中等頻率下(例如在介於1 kHz與100 kHz之間的頻率下)濺射靶材料來執行。也就是說，根據典型實施例，中等頻率功率由AC功率供應器130產生且被傳送到陰極132a與132b，以在濺射期間耦接到處理腔室104內的電漿。藉此，中等頻率功率可被饋送到含在腔室116中的電漿，使得能持續靶構件106a、106b的濺射。應瞭解，典型地，濺射功率直接地對應到施加至靶組件的電壓。典型地，除了接近0 V的數值以外，所施加的電壓與濺射功率之間的關係在第一次近似中是線性的。所以，所施加至靶組件的隨時間會改變的電壓大致上造成隨時間會改變的濺射功率。
根據特定實施例，正電位被施加至一陽極(第1圖未示出)，陽極設置成靠近靶組件。這樣的陽極可具有條棒的形狀，其中條棒的軸典型地配置成平行於有角度的管的軸。在替代的實施例中，可施加不同的偏電壓至基材。根據典型實施例，一閘極絕緣層沉積在TFT的先前沉積/處理的層上(參見下文中的實例)。
根據典型實施例，基材102包括TFT的多個層，該等層在閘極絕緣層100的沉積之前已經形成。舉例而言，但不構成限制，基材102可包括一電晶體基材(例如玻璃)、一閘極材料(例如銦錫氧化物(ITO))。在另一實例中，基材102可包括一電晶體基材(例如玻璃)、一包括源和汲極接觸的導電層(例如ITO層)、及一通道層(例如IGZO層)。
濺射可以二極管濺射或磁控管濺射的方式來執行。在特定實施例中，磁控管濺射特別有利，因為所達到的沉積速率相較於二極管濺射是高的。根據特定實施例，濺射系統包括一磁鐵組件(諸如但不限於一磁鐵，該磁鐵設置在一可旋轉的靶內)，以將自由電子捕獲在所產生的磁場內。根據典型實施例，這樣的磁鐵組件是以一方式來配置，該方式可使得磁場直接地被產生在鄰近於面對基材的靶表面。藉此，自由電子被迫在磁場內移動且無法逃逸，從而可增加將氣體分子予以離子化的機率(典型地為增加若干數量等級)並因此可顯著地增加沉積速率。
本文所使用的術語「磁鐵組件」是一可產生磁場且包括至少一磁鐵的單元。根據典型實施例，磁鐵組件包括複數個磁鐵。磁鐵組件可包括一永久磁鐵或由一永久磁鐵構成。這樣的永久磁鐵可以一方式配置在一可旋轉的靶內，該方式可使得自由電子被捕獲在所產生的磁場內。根據典型實施例，濺射系統包括一可旋轉的濺射靶。可旋轉的靶可具有能使沉積系統按本文所述發揮作用的任何適當幾何形狀。根據典型實施例，可旋轉的靶具有圓柱狀幾何形狀。
根據特定實施例，靶組件包括一可旋轉的靶。尤其，靶組件可包括雙可旋轉的靶(尤其是用於MF濺射的雙可旋轉的靶)。
第2圖圖示沉積系統280的另一實例。在此示範性實施例中，濺射系統包括一靶組件206，靶組件206具有兩個可旋轉的圓柱狀靶次組件206a、206b。在可與本文所揭示的其他實施例結合的替代的實施例中，濺射系統可包括一靶組件，靶組件具有一個、三個、四個或四個以上靶(諸如但不限於示範性實施例中所述的靶)。可旋轉的圓柱狀靶組件的實例被描述在美國專利申請案第12/577,073號中，該申請案是在西元2009年10月9日提出申請且具有「Method For Coating A Substrate And Coater」的發明名稱，該申請案在此以引用方式被併入至本文到該申請案不會與本揭露書不一致的程度。
在可與本文所揭示的其他實施例結合的一典型實施例中，旋轉的圓柱狀靶次組件206a、206b是由一驅動組件(未示出)驅動。該等旋轉的圓柱狀靶次組件206a、206b的至少一個可包括一支撐管226a、226b，一磁鐵組件220a、220b設置在支撐管226a、226b中。這樣的支撐管226b、226b可由適當的非磁性材料(諸如銅、黃銅或不銹鋼)形成且可根據欲執行的運作的要求來設計。含有待濺射的靶材料的圓柱狀靶構件230a、230b設置在各個支撐管226a、226b周圍。
該等靶構件可接合到各自的支撐管。或者，該等靶構件可以設置成沒有接合到支撐管。舉例而言，支撐管可包括一管，該管適於使一或更多個非接合的靶圓柱設置在該管周圍。該管可具有一外表面以及至少三個或三個以上突部接收位置，其中該外表面適於面對該等靶圓柱的至少一個。該管可更包括多個突部，該等突部裝設在該管的外表面上而位在各個突部接收位置處，以將該等靶圓柱予以置中。這樣的支撐管的實例被描述在美國專利申請案第12/505,363號中，該申請案是在西元2009年7月17日提出申請且具有「Target Backing Tube,Cylindrical Target,and Cylindrical Target Assembl」的發明名稱，該申請案在此以引用方式被併入至本文到該申請案不會與本揭露書不一致的程度。
根據典型實施例，磁鐵組件220a、220b具有長形結構，該長形結構延伸成平行於內含有該等組件的支撐管226a、226b的縱向延伸。舉例而言，磁鐵組件220a、220b可設置成平行於支撐管226a、226b的縱向軸或旋轉軸。根據典型實施例，磁鐵組件220a、220b具有和磁鐵組件220a、220b的各自支撐管實質上相同的長度。舉例而言，，磁鐵配置可具有一長度，該長度為支撐管在處理腔室204中的一部分的縱向延伸的約80%或更大(例如90%或更大)。該等磁鐵組件彼此以一方式相對於彼此來配置且設置位向，該方式可使得濺射材料適當地聚集在基材202上。在一典型實施例中，一磁鐵組件可包括一陣列的三個磁鐵。這樣的磁鐵組件的實例被描述在美國專利申請案第12/641,080號中，該申請案是在西元2009年12月17日提出申請且具有「Angle Of Magnetic Field For Rotary Magnetrons」的發明名稱，該申請案在此以引用方式被併入至本文到該申請案不會與本揭露書不一致的程度。
相較於其他靶(諸如平坦的靶)，可旋轉的靶有利於靶材料的顯著高利用度。也就是說，較多量的靶材料可被濺射出，並且當沉積製程完成時，相對較少量的未使用的靶材料殘留在靶上。又，根據本文所述的實施例的包括可旋轉靶的沉積系統有利於靶材料的高利用度，而不會因靶幾何形狀和適當濺射參數(即基材處理溫度與濺射頻率)的結合而損壞膜品質。
沉積系統280可更包括一AC功率供應器222，AC功率供應器222耦接到靶組件206的陰極。藉此，中等頻率功率可由AC功率供應器222產生且在濺射期間耦接到處理腔室204內的電漿。在此示範性實施例中，AC功率供應器222經由各自的電連接件223a、223b耦接到支撐管226a、226b，該等管作用成陰極，以在濺射期間將電功率耦接到處理腔室104內的電漿。或者，AC功率供應器222可耦接到任何適當配置的電極，該任何適當配置的電極可使沉積系統280能夠根據本揭露書的實施例在中等頻率下濺射靶材料。
根據特定實施例(如第2圖所示的示範性實施例)，沉積系統280包括一加熱系統210，加熱系統210具有一加熱器212，加熱器212耦接到基材202以為了加熱基材。加熱系統210更包括一加熱控制系統214，加熱控制系統214與加熱器212結合以控制基材處理溫度。加熱控制系統214設以將基材處理溫度調整到介於50℃與350℃之間的溫度。藉此，在藉由中等頻率的閘極絕緣層200的形成期間，可調整基材處理溫度，因而可如上文所討論達到高品質的膜。
根據典型實施例，加熱系統210設以調整電晶體基材(即上面形成有TFT的至少一部分的基材)的溫度。在替代的實施例中，加熱系統210設以調整層的溫度，其中閘極絕緣層(諸如但不限於TFT的閘極絕緣層)形成在該層上。
根據典型實施例(如第2圖所示的示範性實施例)，沉積系統280更包括一氣體供應器224，氣體供應器224與處理腔室204結合以供應處理氣體216到處理腔室204。根據典型實施例，氣體供應器224與靶組件206設以藉由反應性濺射而形成一閘極絕緣層200。尤其，根據特定實施例，靶組件206包括一靶材料，該靶材料會與處理氣體216中的反應性材料反應。舉例而言，根據特定實施例，靶材料包括矽且處理氣體包括氧或氮的至少一者，使得當矽被濺射時，經濺射的矽會與處理氣體中的氧或氮的至少一者反應，使得氧化矽、氮氧化矽或氮化矽的膜可沉積在基材上方，藉此形成一閘極絕緣層。
根據特定實施例，氣體供應器224與靶組件206設以藉由完全的反應性濺射而形成閘極絕緣層200。尤其，在這些實施例中，靶材料不包括反應性材料，並且實質上，全部所沉積的氧化矽、氮氧化矽或氮化矽是源自經濺射的矽與處理氣體216中的氧或氮的至少一者的反應。
實現反應性濺射的本揭露書的實施例有利於藉由改變惰性氣體與反應性氣體的相對壓力而控制所沉積的氧化矽、氮氧化矽或氮化矽的組成。藉此，藉由將適當的膜組成控制與適當的濺射參數(即基材處理溫度與濺射頻率)結合，本揭露書的至少一些實施例可促成特別高的膜品質以形成閘極絕緣層。
氣體供應器224可包括一分壓控制器(未示出)，以有利於處理氣體216的成分的分壓的控制。舉例而言，氣體供應器224可包括多個致動閥的配置，該等致動閥透過動態回饋控制來進行控制，以精確地控制處理氣體的至少一成分(諸如但不限於氧、氮及/或氬)的分壓。此外，沉積系統280可包括一泵送系統(未示出)，泵送系統能夠達成處理腔室204內的一壓力，該壓力是低到足以使得沉積系統能針對特定應用而運作(諸如1×10-7 mbar的壓力)。
沉積期間的壓力(即沉積壓力)可介於1 μbar與10 μbar之間。對於特定實施例，其中處理氣體包括氬與氧或氮的至少一者，氬分壓可介於1 μbar與4 μbar之間，並且氧及/或氮分壓可介於1 μbar與8 μbar之間。這些壓力數值不會構成限制，並且用於沉積的壓力可具有任何適當的數值，其中該任何適當的數值可促成形成根據本文所述的實施例的閘極絕緣層。
儘管第1和2圖的示範性實施例圖示配置在一水平配置的基材上方的一靶組件，並且基材-靶的互連平面的定義是相對於該等實施例示例地被解釋，應瞭解的是基材在空間中的位向亦可以是垂直的。尤其，對於大區域塗覆，垂直位向的基材可使垂直位向的基材的傳送與操控簡單容易。在其他實施例中，基材配置在介於水平位向與垂直位向之間的某個位向處。
應瞭解，根據本揭露書的實施例的沉積系統可包括需要用在特定應用的任何適當的結構、構造、配置及/或部件。
第3圖圖示可與沉積系統併同使用的一示範性控制組件300的方塊圖。示範性控制組件300可用以控制第1和2圖的示範性沉積系統，以在電晶體基材上形成TFT的至少一部分。如上文所討論，示範性沉積系統包括一加熱系統與一濺射系統，加熱系統用於加熱電晶體基材，濺射系統用於藉由在一濺射頻率下濺射靶組件來沉積氧化矽、氮氧化矽或氮化矽。
示範性控制組件300包括一加熱控制模組302，加熱控制模組302設以運作一加熱系統以將電晶體基材的溫度調整到基材處理溫度。示範性控制組件300更包括一濺射控制模組304，濺射控制模組304設以運作一濺射系統，以當基材處理溫度約介於50℃與350℃之間時，藉由在中等頻率範圍中的一濺射頻率下濺射靶材而形成TFT的閘極絕緣層。
根據典型實施例，控制組件300可更包括一輸入/輸出界面306，輸入/輸出界面306用於促進與沉積系統(諸如上文所討論的沉積系統)的通訊。舉例而言，輸入/輸出界面306可使得加熱控制模組302能夠接收與基材處理溫度相關的訊號，並使加熱控制模組302能夠傳送用於調整基材處理溫度的控制訊號。
典型地，示範性控制組件300包括一即時控制器(未示出)，該即時控制器用於濺射參數(諸如但不限於基材溫度與濺射功率、電壓或電流)的即時控制。根據本揭露書的實施例，這樣的即時控制器可包括任何適當的基於處理器或基於微處理器的系統，例如電腦系統，其包括微控制器、專用積體電路(ASICs)、精簡指令集電路(RISC)、邏輯電路及/或進一步地能執行本文所述功能的任何其他電路或處理器。在特定實施例中，控制器102是一包括唯讀記憶體(ROM)及/或隨機存取記憶體(RAM)的微處理器，諸如具有2-Mbit ROM以及64 Kbit RAM的32位元微電腦。術語「即時」是意指在輸入的變化會影響結果之後而發生在實質上短的時段期間中的結果，其中該時段期間是一可根據結果的重要性及/或系統處理輸入以產生結果的能力來選擇的設計參數。
根據典型實施例，加熱控制模組302執行一加熱控制迴路(諸如PID控制器)，以將基材處理溫度調整到預定溫度(諸如介於50℃與350℃之間的溫度)。濺射控制模組304可執行一濺射控制迴路，以當基材處於預定溫度時，控制用於沉積氧化矽、氮氧化矽或氮化矽在基材上方的沉積系統的濺射系統。根據典型實施例，這樣的濺射控制迴路設以適當地控制濺射參數(諸如但不限於濺射功率、電壓或電流)。
根據典型實施例，控制組件300可執行一控制迴路，以控制整個TFT製造過程。舉例而言，控制組件300可運作一輸送器系統，以將基材傳送到處理腔室系統內。此外，控制組件300可運作沉積系統，例如藉由運作多個真空泵以將空氣從處理腔室排空，以確保處理腔室內的氛圍適於執行濺射。此外，控制組件300可運作一氣體供應系統，以將特定量的第一成分氣體(諸如氬)饋送到處理腔室內。此外，控制組件300可運作一氣體供應系統，以將特定量的第二及/或第三成分氣體(諸如氧及/或氮)饋送到處理腔室內。此外，控制組件300可運作一冷卻系統，以冷卻包含在靶內的磁鐵組件。此外，控制組件300可運作一靶組件(諸如但不限於包括有兩個可旋轉的靶的靶組件)，以在濺射期間將該等可旋轉的靶予以旋轉。此外，控制組件300可運作一AC功率供應器，該AC功率供應器可運作地連接到處理腔室，以在透過電漿的靶組件濺射期間維持腔室內的電漿。藉此，可藉由濺射而濺射一靶材料，並且可藉由最終地透過完全的反應性濺射來沉積閘極絕緣材料(諸如氧化矽、氮氧化矽或氮化矽)而將一閘極絕緣層形成在基材上方。
第4圖是一流程圖，該流程圖圖示用於形成TFT閘極絕緣層在基材上方的示範性沉積方法400。這樣的沉積方法400可用以運作第1至3圖的示範性沉積系統180、280及/或控制組件300。
示範性沉積方法400包括將處理氣體引進402，以在設置有基材的處理腔室中產生電漿。根據典型實施例，處理氣體是藉由運作一結合到處理腔室的氣體供應系統而被引進，如上文所討論。
示範性沉積方法400更包括將基材加熱404到介於50℃與350℃之間的基材處理溫度。根據典型實施例，加熱404是藉由運作一加熱系統被執行，該加熱系統用於將基材加熱到介於50℃與350℃之間的基材處理溫度。根據特定實施例，加熱404是藉由運作一加熱控制系統被執行，該加熱控制系統設以將基材處理溫度調整到介於50℃與350℃之間的溫度。在典型實施例中，這樣的加熱控制系統與一耦接到基材的加熱器結合，使得可控制基材處理溫度，如上所述。
示範性沉積方法400更包括藉由在中等頻率下濺射一靶來沉積406氧化矽、氮氧化矽或氮化矽在經加熱的基材上方。根據典型實施例，加熱404是在沉積406之前且在沉積406期間被執行，使得氧化矽、氮氧化矽或氮化矽可沉積在處於介於50℃與350℃之間的基材處理溫度的基材上方。根據典型實施例，沉積是在介於1 kHz與100 kHz之間的頻率下被執行。在典型實施例中，磁鐵組件形成靶的一部分，如上所述。根據特定實施例，使用處理氣體(該處理氣體至少包括氬及/或氧或氮的至少一者)來執行濺射。
根據特定實施例，濺射406可以是完全的反應性濺射。藉由完全的反應性濺射是意指一製程，該製程包括在含有反應性材料的氛圍中濺射一不含有反應性材料的靶。舉例而言，完全的反應性濺射可包括在含有氧及/或氮的至少一者的腔室中濺射一純矽的靶(例如一含有高純矽(諸如純度為4N的矽)的靶)，以沉積氧化矽、氮氧化矽或氮化矽在基材上方。藉由執行完全的反應性濺射，可有利於沉積參數與層厚度的適當控制。藉由將完全反應性濺射與基材加熱及在中等頻率下的濺射結合所提供的這樣的適當控制，可更有利於達到高膜品質的所形成的閘極絕緣層。
在其他替代的實施例中，濺射可以是直接濺射。藉由直接濺射是意指一製程，該製程包括濺射一含有以反應形式而待沉積的材料的靶。舉例而言，濺射包括濺射一包括氧化矽、氮氧化矽或氮化矽的靶，以沉積氧化矽在基材上方。直接濺射有利於較不複雜的用於執行沉積方法400的沉積系統的結構，這是因為接著不再需要反應性成分氣體。又，藉由基材加熱與中等頻率下的濺射的結合，本揭露書的執行這些濺射方法的實施例不會犧牲所形成的閘極絕緣層的膜品質。
根據特定實施例，靶組件包括一純矽的靶，亦即一其中的靶材料是高純矽的靶。舉例而言，但不構成限制，靶可包括純度為至少2N的矽(即99%純的矽)或純度為至少3N的矽(即99.9%純的矽)或甚至純度為至少4N的矽(即99.99%純的矽)或純度為更高的矽，或實質上由上述的矽構成。又，根據特定實施例，靶組件包括純度為至少4N的純矽。高純度的矽有利於所沉積的氧化矽、氮氧化矽或氮化矽的化學計量的適當控制。這樣的適當的化學計量控制，結合基材加熱與在中等頻率下的濺射，可更有利於達到所形成閘極絕緣層的高膜品質。
根據特定實施例，靶組件包括一具有低鐵含量的矽靶。尤其，靶組件可包括一含矽的濺射材料，其中該濺射材料含有低於200 ppm(即百萬分之一)的鐵。一具有低鐵含量的靶的實例被描述在美國專利申請案第12/388,342號且被公開為公開案號US20090218213中，該申請案是在西元2009年2月18日提出申請且具有「Sprayed Si-or Si:Al-Target」的發明名稱，該申請案在此以引用方式被併入至本文到該申請案不會與本揭露書不一致的程度。
根據特定實施例，靶組件含有鋁(Al)。尤其，靶組件中的靶材料可具有至少0.5%的鋁含量，或更詳細地說為具有1%的鋁含量。又，靶可具有低於3%的鋁含量，或更詳細地說為具有2%的鋁含量。根據特定實施例，靶組件可具有如上所述的鋁含量，並且此外具有低於200 ppm的鐵含量。
本揭露書的實施例更包括一沉積系統，該沉積系統包括多個模組。根據典型實施例，該等模組的每一個模組執行TFT的至少一層的沉積。第5圖圖示用於形成TFT的至少一部分的另一示範性沉積系統500。沉積系統500包括一閘極絕緣層模組502(在此稱為GIL-模組502)。GIL-模組502是用於沉積一閘極絕緣層且可根據本揭露書的實施例被實現成一沉積系統。
根據特定實施例，沉積模組500可更包括一通道沉積模組504，通道沉積模組504設以形成一鄰近閘極絕緣層的半導體層。典型地，這樣的半導體層設以被運作為TFT的通道。根據典型實施例，通道沉積模組504設以藉由濺射來形成半導體層。又，通道沉積模組504可設以用一方式形成半導體層，該方式可使得半導體層包括諸如但不限於銦鎵鋅氧化物(IGZO)、氧化鋅(例如ZnO)、ZnSnO或IZO的金屬氧化物。舉例而言，半導體層可被形成為金屬氧化物膜，該金屬氧化物膜係沉積成鄰近閘極絕緣層。結合半導體層(諸如金屬氧化物膜)的濺射與用於根據本揭露書實施例形成閘極絕緣層的方法，可有利於高產率的TFT在基材上方的大區域製造而不會犧牲所製造的TFT的效能。
通道沉積模組504可包括任何適當的構造，該任何適當的構造可促成如上所述的半導體層(尤其是設以被運作為TFT的通道的半導體層)的沉積。舉例而言，通道沉積模組504可包括一用於IGZO的直接濺射的陶瓷靶。或者，通道沉積模組可被建構成一用於沉積IGZO的完全的反應性濺射系統。
根據特定實施例，沉積模組500可更包括一蝕刻終止層沉積模組506(在此稱為ESL-模組506)，該ESL-模組506設以形成一鄰近TFT的半導體層(即TFT的主動層或通道)的蝕刻終止層。根據典型實施例，ESL-模組506設以藉由濺射來形成蝕刻終止層。又，ESL-模組506可設以用一方式來形成蝕刻終止層，該方式可使得蝕刻終止層包括氧化矽(例如SiO或SiOy)。舉例而言，蝕刻終止層可被形成為SiO2層，該SiO2層係鄰近TFT的主動層。ESL-模組506可包括任何適當的構造，該任何適當的構造可促成TFT的蝕刻終止層的沉積。舉例而言，ESL-模組506可被建構成一用於沉積SiO2的完全的反應性濺射系統。
或者，沉積模組500可設以執行背通道蝕刻(back-channel-etch,BCE)製程，以形成TFT的至少一部分。藉此，可省略蝕刻終止層的形成以及ESL-模組506。根據特定實施例，沉積模組500設以沉積具有共平面結構的TFT的至少一部分。
根據典型實施例，沉積模組更包括一用於將通道沉積模組504所沉積的半導體層予以圖案化的圖案化模組(未示出)。
根據特定實施例，沉積模組500可更包括一鈍化層沉積模組508(在此稱為PL-模組508)，該PL-模組508設以形成TFT的鈍化層。根據典型實施例，PL-模組508設以藉由濺射來形成鈍化層。又，PL-模組508可設以用一方式來形成鈍化層，該方式可使得鈍化層包括氧化矽(例如SiO或SiOy)。舉例而言，鈍化層可被形成為SiO2。
PL-模組508可包括任何適當的構造，該任何適當的構造可促成TFT的鈍化層的沉積。舉例而言，PL-模組508可被建構成一用於沉積SiO2的完全的反應性濺射系統。
根據本揭露書的實施例的沉積系統的模組化設計可有利於成本的減少、顯著更快速的循環時間、及可將生產效率予以最大化的有彈性的沉積系統500構造。又，根據本文所述的實施例設以形成閘極絕緣層，或例如閘極絕緣層與蝕刻終止層或鈍化層的至少一者的沉積系統可有利於TFT的製造，其中該沉積系統相較於例如基於CVD方法的沉積系統可避免有毒氣體的使用且不會損壞閘極絕緣層的膜品質。
根據典型實施例，上述的模組設以形成不同的層在一共同的基材上方，以形成TFT。可藉由適當的輸送器系統將這樣的基材傳送於不同的模組之間。或者，基材可被形成為一可撓的帶，並藉由捲-至-捲的帶傳送系統(roll-to-roll band transportation system)將該可撓的帶傳送於不同的模組之間。
根據本文所述的實施例的沉積系統可與一或更多個模組結合，以進一步地處理基材，並製造TFT(諸如為了形成閘極、源極及/或汲極接觸)。又，可在相同的模組中執行下文所述的沉積步驟的至少一些或全部。應瞭解，可使用其他方法(諸如但不限於原子層沉積或旋轉塗覆製程(spin-on process))來沉積半導體層、鈍化層、及/或最終地蝕刻終止層。
第7圖圖示根據本文所述的實施例而製造的TFT 700的示意圖。根據本揭露書的實施例，TFT 700是在一模組化製造系統(諸如第6圖的示範性模組化製造系統600)中被製造。這樣的系統可包括第1或2圖所示的用於形成薄膜電晶體閘極絕緣層的示範性沉積系統或第5圖中所顯示的任何模組。
為了在製造系統600中製造TFT 700，可提供一透明基材730(例如玻璃基材)到一可移動的基材支撐件(未示出)上，以將透明基材730沿著傳送方向602傳送到製造系統600的一第一沉積腔室640內。在第一沉積腔室640內，一閘極層752可沉積在玻璃基材730的上表面732上。可藉由濺射(例如使用設置在沉積腔室640中的濺射系統642)來執行閘極層752的沉積。閘極層752可包括金屬或導電透明材料，或閘極層752可實質上由金屬或導電透明材料構成，金屬諸如但不限於銅、金或鈦，導電透明材料諸如但不限於ITO。閘極層752可包括障壁/黏着層753和導電層754，或由阻障/黏附層753和導電層754組成。
在閘極層752沉積在透明基材730上之後，經處理的基材可被引進到模組化製造系統600的一第一圖案化腔室644內，以將閘極層752予以圖案化。藉此，可形成TFT 700的閘極752。在此，「圖案化」意指使用例如選擇性蝕刻技術將所沉積的材料層建構形狀，而使所沉積的材料層具有期望的形狀和尺寸。視情況，可在模組化製造系統600的另一腔室中執行選擇性蝕刻。
在一進一步步驟中，經處理的基材可被引進到模組化製造系統600的一第二沉積腔室646內，以根據本揭露書的實施例形成一閘極絕緣層734。第二沉積腔室646可包括一濺射系統648，濺射系統648用於藉由濺射靶來形成閘極絕緣層734。尤其，閘極絕緣層734可根據本發明之實施例沉積在閘極752與基材上表面732的暴露部分上方。閘極絕緣層734可包括氧化矽(例如SiO或SiOy，諸如SiO2)、氮氧化矽(例如SiON)或氮化矽(例如SiN)，或實質上由上述的材料構成，並且閘極絕緣層734可被沉積成具有介於約20 nm與300 nm之間的厚度。
在一進一步步驟中，經處理的基材可被引進到模組化製造系統600的一第三沉積腔室650內，第三沉積腔室650可被建構成如上所述的通道沉積模組504。接著，一半導體層736可沉積在閘極絕緣層734上方。根據本揭露書的典型實施例，半導體層736可包括半導體材料或實質上由半導體材料構成，半導體材料諸如但不限於IGZO或摻雜矽，並且半導體層736可被沉積成具有介於約20 nm與300 nm之間的厚度。半導體層736是以該層會構成TFT 700的通道的方式來沉積。可藉由濺射(例如藉由使用設置在沉積腔室650中的濺射系統652)來執行半導體層736的沉積。
根據一些實施例，在一進一步步驟中，經處理的基材可被引進到模組化製造系統600的一進一步沉積腔室(未示出)內，以形成一蝕刻終止層782在半導體層736上方。蝕刻終止層782可包括氧化矽(例如SiO或SiOy，諸如SiO2)或實質上由氧化矽(例如SiO或SiOy，諸如SiO2)構成。此進一步沉積腔室可被建構成如上所述的蝕刻終止層沉積模組506。在沉積之後，可例如在一進一步圖案化模組(未示出)中或在第一圖案化模組644中，將蝕刻終止層782予以圖案化。接著，圖案化是以蝕刻終止層782的一部分會殘留在半導體層736上方的方式來執行。藉此，在後續的源極/汲極層的蝕刻以形成TFT 700的源極與汲極接觸的期間，半導體層736不會暴露於電漿。這樣的半導體層736的暴露會影響TFT 700的效能。
或者，模組化製造系統600可用於TFT的製造而不會沉積蝕刻終止層782。舉例而言，模組化製造系統600可設以執行背通道蝕刻(BCE)製程，以為了形成TFT 700。藉此，可省略蝕刻終止層782的形成。根據特定實施例，模組化製造系統600設以沉積具有共平面結構的TFT的至少一部分。
在一進一步步驟中，經處理的包括有層752、734與736的基材可被引進到模組化製造系統600的一第四沉積腔室654內，以形成TFT 700的源極與汲極接觸。或者，經處理的基材可再次被引進到第一沉積腔室640內，以形成TFT 700的源極與汲極。在此製造步驟中，一用於形成TFT 700的源極與汲極的源極/汲極層770係沉積在半導體層736上方。源極/汲極層770可包括一阻障/黏附層772與一導電層774。為此，使用腔室654的濺射系統656或腔室654的濺射系統642。源極/汲極層770可包括金屬或導電透明材料，金屬諸如但不限於銅、金或鈦，導電透明材料諸如但不限於ITO。
在一進一步步驟中，經處理的基材可被引進到模組化製造系統600的一第二圖案化腔室658內，以將源極/汲極層770予以圖案化。藉此，可形成一源極電極770a與一汲極電極770b。應瞭解，第7圖所示的源極電極與汲極電極的位向是隨意的；取決於元件配置，任一電極可用作為源極或汲極。源極與汲極電極770a、770b的圖案化可包括移除源極/汲極層770的一部分與下方的半導體層736的一部分。此移除是執行在靠近閘極752處，使得半導體層736能殘留在各自的源極與汲極電極之間。
在一進一步步驟中，經處理的基材可被引進到模組化製造系統600的一第四沉積腔室660內，第四沉積腔室660可被建構成如上所述的鈍化層沉積模組508。接著，一鈍化介電質層780可沉積在完成的TFT 700上方，而使鈍化介電質層780達到具有例如介於約100 nm與1000 nm之間的厚度。可藉由氧化矽(例如SiO或SiOy，諸如SiO2)的濺射(例如藉由使用設置在沉積腔室660中的濺射系統662)來執行層752的沉積。
應瞭解，模組化製造系統600可以一方式來配置，該方式可使得上述沉積步驟的一些沉積步驟被執行在相同的沉積腔室中。又，模組化製造系統600可以一方式來配置，該方式可使得上述沉積步驟的全部沉積步驟被執行在相同的沉積腔室中。模組化製造系統600可被建構成一模化組垂直線上系統，該模組垂直線上系統包括一裝載閉鎖模組、一傳送模組、一製程模組(諸如上述的製程模組)、一旋轉模組、一匣盒模組及/或一氛圍操控單元。又，模組化製造系統600可包括一基材承載件、一用於基材裝載與卸載的整合式機器人、與一用於系統的運作控制的電腦工作站。舉例而言，模組化製造系統600可由設以如本文所述發揮作用的AKT-New Aristo 1800(美國加州聖大克勞拉市的應用材料公司)構成。
本文係使用實例來揭示本發明(包括最佳模式)，並且本文可使任何熟習此技藝的人士利用及使用本發明。儘管本發明已經以各種特定實施例來描述，熟習此技藝的人士可瞭解的是本發明可在申請專利範圍的精神與範疇下有變化地實施。特別地，上述的實施例的實例的彼此非互斥特徵以及實施例或實施例的變化可彼此結合。尤其，本揭露書可設想出一根據本文所述的實施例而製造的TFT。此外，本揭露書可設想出一沉積系統與一控制組件，該沉積系統與該控制組件係設以形成根據本文所述的實施例而製造的TFT。再者，本發明的可申請專利範疇是由申請專利範圍來界定並可包括熟習此技藝的人士能設想出的其他實例。吾等意圖將這樣的其他實例包括在申請專利範圍的範疇內。
儘管上述說明是導向本發明的實施例，可在不悖離本發明的基本範疇下設計出本發明的其他與進一步實施例，並且本發明的範疇是由隨附的申請專利範圍來決定。
100．．．閘極絕緣層
102．．．基材
104．．．處理腔室
106a、106b．．．靶構件
108．．．靶組件
112．．．加熱系統
116．．．處理氣體
128．．．濺射系統
130．．．AC功率供應器
132a、132b．．．陰極
134a、134b．．．電連接件
180．．．沉積系統
202．．．基材
204．．．處理腔室
206．．．靶組件
206a、206b．．．可旋轉的圓柱狀靶次組件
210．．．加熱系統
212．．．加熱器
214．．．加熱控制系統
216．．．處理氣體
220a、220b．．．磁鐵組件
222．．．AC功率供應器
223a、223b．．．電連接件
226a、226b．．．支撐管
230a、230b．．．圓柱狀靶構件
280．．．沉積系統
300．．．控制組件
302．．．加熱控制模組
304．．．濺射控制模組
306．．．輸入/輸出界面
400．．．沉積方法
402-406．．．步驟
500．．．沉積系統
502．．．閘極絕緣層模組
504．．．通道沉積模組
506．．．蝕刻終止層沉積模組
508．．．鈍化層沉積模組
600．．．製造系統
602．．．傳送方向
640．．．第一沉積腔室
642．．．濺射系統
644．．．第一圖案化腔室
646．．．第二沉積腔室
648．．．濺射系統
650．．．第三沉積腔室
652．．．濺射系統
654．．．第四沉積腔室
656．．．濺射系統
658．．．第二圖案化腔室
660．．．第四沉積腔室
662．．．濺射系統
700．．．TFT
730．．．透明基材
732．．．上表面
734．．．閘極絕緣層
736．．．半導體層
752．．．閘極層
770a．．．源極電極
770b．．．汲極電極
772．．．阻障/黏附層
774．．．導電層
780．．．鈍化介電質層
782．．．蝕刻終止層
對於熟習此技術領域的人士的完整及可實施的揭示(包括最佳模式)係尤其被揭示在本說明書的其餘部分，包括對隨附的圖式的參照，其中：
第1圖是一示範性沉積系統的示意圖；
第2圖是另一示範性沉積系統的示意圖；
第3圖是可與根據本文實施例的沉積系統併同使用的一示範性控制組件的方塊圖；
第4圖是一示範性沉積方法的流程圖；
第5圖是又另一示範性沉積系統的示意圖；
第6圖是一用於製造TFT的示範性系統的示意圖；及
第7圖是根據本文實施例所製造的TFT的示意圖。
202．．．基材
204．．．處理腔室
206．．．靶組件
206a、206b．．．可旋轉的圓柱狀靶次組件
210．．．加熱系統
212．．．加熱器
214．．．加熱控制系統
216．．．處理氣體
220a、220b．．．磁鐵組件
222．．．AC功率供應器
223a、223b．．．電連接件
226a、226b．．．支撐管
230a、230b．．．圓柱狀靶構件
280．．．沉積系統

Claims (20)

  1. 一種用於將一薄膜電晶體閘極絕緣層形成在一基材上方的方法，該基材設置在一處理腔室中，該方法包含下列步驟：將一處理氣體引進，以在該處理腔室中產生一電漿；將該基材加熱到介於50℃與350℃之間的一基材處理溫度；及藉由在一中等頻率下濺射一靶組件來將氧化矽、氮氧化矽或氮化矽沉積在經加熱的該基材上方。
  2. 如請求項1之方法，其中氧化矽、氮氧化矽或氮化矽的該沉積步驟是在介於1kHz與100kHz之間的頻率下執行。
  3. 如請求項1或2之方法，其中沉積步驟包括以下步驟：從一雙陰極進行MF濺射。
  4. 如請求項1之方法，其中該靶組件包括一可旋轉的靶。
  5. 如請求項1或2之方法，其中該濺射步驟是一完全的反應性濺射。
  6. 如請求項1或2之方法，其中該靶組件包括一純矽的靶。
  7. 如請求項1或2之方法，其中該靶組件包括一含矽的濺射材料，其中該濺射材料含有低於200ppm的鐵。
  8. 如請求項1或2之方法，其中該處理氣體包括氧、氬或氮的至少一者。
  9. 如請求項1或2之方法，該方法進一步包含下列步驟：藉由濺射來形成鄰近該閘極絕緣層的一半導體層，該半導體層包含一金屬氧化物。
  10. 如請求項1或2之方法，該方法進一步包含下列步驟：藉由濺射來形成一蝕刻終止層，該蝕刻終止層包括氧化矽且鄰近該薄膜電晶體的一半導體層。
  11. 一種用於將一薄膜電晶體的至少一部分形成在一基材上方的沉積系統，該沉積系統包含：一處理腔室，該處理腔室適於容納一處理氣體以在該處理腔室中產生一電漿；一加熱系統，該加熱系統設以將該基材加熱到介於50℃與350℃之間的一基材處理溫度；及 一濺射系統，該濺射系統設於藉由在一中等頻率下以一方式濺射一靶組件來將氧化矽、氮氧化矽或氮化矽沉積在經加熱的該基材上方，該方式使得一閘極絕緣層形成在該基材上方。
  12. 如請求項11之沉積系統，其中該加熱系統包含一加熱器與一加熱控制系統，該加熱器耦接到該基材以加熱該基材，該加熱控制系統與該加熱器聯結以控制該基材處理溫度，該加熱控制系統設以將該基材處理溫度調整到介於50℃與350℃之間的溫度。
  13. 如請求項12之沉積系統，其中該濺射系統包括一電極與一功率供應器，該功率供應器以一方式可運作地耦接到該電極，該方式使得一中等頻率AC功率在該靶組件的濺射期間耦接到該電漿。
  14. 如請求項11或12之沉積系統，其中該濺射系統包括一雙陰極，該雙陰極用於藉由在該中等頻率下濺射該靶組件來將氧化矽、氮氧化矽或氮化矽沉積在經加熱的該基材上方。
  15. 如請求項11或12之沉積系統，其中該靶組件包括一可旋轉的靶。
  16. 如請求項11或12之沉積系統，該沉積系統進一步包含一氣體供應器，該氣體供應器與該處理腔室聯結以供應該處理氣體到該處理腔室，該氣體供應器與該靶組件設以藉由完全的反應性濺射來形成該閘極絕緣層。
  17. 如請求項11或12之沉積系統，該沉積系統進一步包含一通道沉積模組，該通道沉積模組設以藉由濺射來形成鄰近該閘極絕緣層的一半導體層，該半導體層包含一金屬氧化物。
  18. 如請求項11或12之沉積系統，該沉積系統進一步包含一蝕刻終止層沉積模組，該蝕刻終止層沉積模組設以藉由濺射來形成一蝕刻終止層，該蝕刻終止層包括氧化矽且鄰近該薄膜電晶體的一半導體層。
  19. 如請求項11或12之沉積系統，該沉積系統進一步包含一鈍化層沉積模組，該鈍化層沉積模組設以藉由濺射來形成該薄膜電晶體的一鈍化層，該鈍化層包括氧化矽。
  20. 一種用於與一沉積系統併同使用的控制組件，該沉積系統設以將一薄膜電晶體的至少一部分形成在一電晶體基材上，該沉積系統包含一加熱系統與一濺射系 統，該加熱系統用於加熱該電晶體基材，該濺射系統用於藉由在一濺射頻率下濺射一靶組件來沉積氧化矽、氮氧化矽或氮化矽，該控制組件包含：一加熱控制模組，該加熱控制模組設以運作該加熱系統，以將該電晶體基材的溫度調整到一基材處理溫度；及一濺射控制模組，該濺射控制模組設以運作該濺射系統，以當該基材處理溫度處於約介於50℃與350℃之間時藉由在一中等頻率範圍中的一濺射頻率下濺射該靶來形成該薄膜電晶體的一閘極絕緣層。
TW100129786A 2010-09-10 2011-08-19 沉積薄膜電晶體之方法與系統 TWI524432B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10176247A EP2428994A1 (en) 2010-09-10 2010-09-10 Method and system for depositing a thin-film transistor

Publications (2)

Publication Number Publication Date
TW201214581A TW201214581A (en) 2012-04-01
TWI524432B true TWI524432B (zh) 2016-03-01

Family

ID=43430788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129786A TWI524432B (zh) 2010-09-10 2011-08-19 沉積薄膜電晶體之方法與系統

Country Status (7)

Country Link
US (1) US7977255B1 (zh)
EP (1) EP2428994A1 (zh)
JP (1) JP2013539219A (zh)
KR (1) KR20130102591A (zh)
CN (1) CN103098218B (zh)
TW (1) TWI524432B (zh)
WO (1) WO2012031962A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
US9142462B2 (en) * 2010-10-21 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
KR102440877B1 (ko) 2011-02-16 2022-09-05 더 제너럴 하스피탈 코포레이션 내시경용 광 결합기
KR20150023054A (ko) * 2012-06-29 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타겟의 사용 방법 및 산화물막의 제작 방법
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP6059513B2 (ja) * 2012-11-14 2017-01-11 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9326327B2 (en) * 2013-03-15 2016-04-26 Ppg Industries Ohio, Inc. Stack including heater layer and drain layer
KR20150133235A (ko) 2013-03-19 2015-11-27 어플라이드 머티어리얼스, 인코포레이티드 다층 패시베이션 또는 식각 정지 ｔｆｔ
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US9459442B2 (en) 2014-09-23 2016-10-04 Scott Miller Optical coupler for optical imaging visualization device
US10548467B2 (en) 2015-06-02 2020-02-04 GI Scientific, LLC Conductive optical element
AU2016297077B2 (en) 2015-07-21 2020-10-22 GI Scientific, LLC Endoscope accessory with angularly adjustable exit portal
JP6534123B2 (ja) * 2016-03-23 2019-06-26 日本アイ・ティ・エフ株式会社 被覆膜とその製造方法およびｐｖｄ装置
DE102016118799B4 (de) * 2016-10-05 2022-08-11 VON ARDENNE Asset GmbH & Co. KG Verfahren zum Magnetronsputtern
KR102651759B1 (ko) * 2016-10-11 2024-03-29 삼성디스플레이 주식회사 증착장치
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
JP2020200520A (ja) * 2019-06-12 2020-12-17 株式会社アルバック 成膜装置、スパッタリングターゲット機構及び成膜方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP3197557B2 (ja) 1990-11-27 2001-08-13 株式会社半導体エネルギー研究所 被膜形成方法
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3963961B2 (ja) 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
DE19651378A1 (de) * 1996-12-11 1998-06-18 Leybold Systems Gmbh Vorrichtung zum Aufstäuben von dünnen Schichten auf flache Substrate
DE19726966C1 (de) * 1997-06-25 1999-01-28 Flachglas Ag Verfahren zur Herstellung einer transparenten Silberschicht mit hoher spezifischer elektrischer Leitfähigkeit , Glasscheibe mit einem Dünnschichtsystem mit einer solchen Silberschicht und deren Verwendung
US6362097B1 (en) * 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
JP2001267311A (ja) * 2000-03-14 2001-09-28 Sanyo Shinku Kogyo Kk Ｔｆｔ用ゲート膜等の成膜方法とその装置
JP3944341B2 (ja) * 2000-03-28 2007-07-11 株式会社東芝 酸化物エピタキシャル歪格子膜の製造法
CZ296094B6 (cs) * 2000-12-18 2006-01-11 Shm, S. R. O. Zarízení pro odparování materiálu k povlakování predmetu
JP4663139B2 (ja) * 2001-02-16 2011-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1274874C (zh) * 2001-08-14 2006-09-13 三星康宁株式会社 在玻璃衬底上淀积薄膜的设备和方法
CN2516564Y (zh) 2001-12-03 2002-10-16 深圳豪威真空光电子股份有限公司 具有中频反应溅射二氧化硅的氧化铟锡玻璃在线联镀装置
DE10159907B4 (de) * 2001-12-06 2008-04-24 Interpane Entwicklungs- Und Beratungsgesellschaft Mbh & Co. Beschichtungsverfahren
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
JP4689159B2 (ja) 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
WO2005041311A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television reciever
JP2005179716A (ja) * 2003-12-17 2005-07-07 Sony Corp スパッタリング装置
JP2007154224A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd スパッタリング方法および装置
CN101464530A (zh) * 2008-01-23 2009-06-24 四川大学 一种ZnSe红外增透膜及其制备方法
EP2096189A1 (en) 2008-02-28 2009-09-02 Applied Materials, Inc. Sprayed Si- or Si:Al-target with low iron content
US8057649B2 (en) * 2008-05-06 2011-11-15 Applied Materials, Inc. Microwave rotatable sputtering deposition
KR101346472B1 (ko) * 2008-06-06 2014-01-02 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
CN102131953B (zh) * 2008-06-27 2014-07-09 出光兴产株式会社 由InGaO3(ZnO)结晶相形成的氧化物半导体用溅射靶材及其制造方法
US20100236920A1 (en) * 2009-03-20 2010-09-23 Applied Materials, Inc. Deposition apparatus with high temperature rotatable target and method of operating thereof
CN101570853B (zh) * 2009-05-08 2012-05-23 中国科学技术大学 利用磁控溅射制备形貌可控的锌和锌氧化物纳米材料的方法

Also Published As

Publication number Publication date
KR20130102591A (ko) 2013-09-17
US7977255B1 (en) 2011-07-12
TW201214581A (en) 2012-04-01
WO2012031962A1 (en) 2012-03-15
JP2013539219A (ja) 2013-10-17
CN103098218B (zh) 2017-04-12
EP2428994A1 (en) 2012-03-14
CN103098218A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
TWI524432B (zh) 沉積薄膜電晶體之方法與系統
US7011866B1 (en) Method and apparatus for film deposition
CN1319116C (zh) 膜形成装置、膜形成方法以及形成el器件的方法
KR100682163B1 (ko) 하이브리드형 ｐｖｄ-ｃｖｄ 시스템
US8129280B2 (en) Substrate device having a tuned work function and methods of forming thereof
US20070181421A1 (en) Sputtering system providing large area sputtering and plasma-assisted reactive gas dissociation
TW201402851A (zh) 利用一預穩定電漿之製程的濺鍍方法
TW200830942A (en) Contamination reducing liner for inductively coupled chamber
TW200302439A (en) Light emitting device and method of manufacturing the same
JP2007287890A (ja) 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置
CN101689489A (zh) 硅化物形成方法及系统
WO2015199638A1 (en) Method of depositing a layer, method of manufacturing a transistor, layer stack for an electronic device, and an electronic device
JP2001131741A (ja) 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
US9384973B2 (en) Methods of forming semiconductor films and methods of manufacturing transistors including semiconductor films
JPH11168090A (ja) 半導体製造方法
JP2008218796A (ja) 薄膜トランジスタの製造装置及びその製造方法
JP2011142174A (ja) 成膜方法および半導体装置
CN109072400B (zh) 用于基板的真空处理的方法和用于基板的真空处理的设备
CN109234708A (zh) 化学气相沉积设备和利用其制造显示设备的方法
TWI649804B (zh) 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置
JPH0524976A (ja) 半導体のドーピング方法及び装置
US20240102152A1 (en) Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus
US5976919A (en) Apparatus and method of manufacturing semiconductor element
JP2006237640A (ja) 半導体製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees