CN103098218A - 沉积薄膜晶体管的方法与系统 - Google Patents

沉积薄膜晶体管的方法与系统 Download PDF

Info

Publication number
CN103098218A
CN103098218A CN2011800434344A CN201180043434A CN103098218A CN 103098218 A CN103098218 A CN 103098218A CN 2011800434344 A CN2011800434344 A CN 2011800434344A CN 201180043434 A CN201180043434 A CN 201180043434A CN 103098218 A CN103098218 A CN 103098218A
Authority
CN
China
Prior art keywords
sputter
target
substrate
heating
gate insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800434344A
Other languages
English (en)
Other versions
CN103098218B (zh
Inventor
E·谢尔
O·格劳
R·韦伯
U·施赖伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103098218A publication Critical patent/CN103098218A/zh
Application granted granted Critical
Publication of CN103098218B publication Critical patent/CN103098218B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种用于在基板(102)上方形成薄膜晶体管栅极绝缘层(100、302)的方法，该基板(102)设置在处理腔室(104)中。该方法包含：将处理气体(116)引进，以在该处理腔室(104)中产生等离子体；将该基板(102)加热到介于50℃与350℃之间的基板处理温度；以及通过在中等频率下溅射靶组件(108)来在经加热的该基板(102)上方沉积氧化硅、氧氮化硅或氮化硅。

Description

沉积薄膜晶体管的方法与系统
技术领域
本发明的实施例关于用于沉积薄膜晶体管(TFT)的方法与系统。具体而言，本发明的实施例关于用于沉积TFT的栅极绝缘层的方法与系统。
背景技术
TFT是由多个薄膜所制造的特定类别的场效应晶体管。这些薄膜形成半导体层(诸如构成沟道的TFT的活性层)、介电质层(诸如栅极绝缘层、蚀刻终止层或钝化层)及金属接触(诸如TFT的栅极、漏极或源极)。这些薄膜形成在诸如玻璃的支撑基板上方。至少一些已知的TFT是被实施在广泛应用于计算机与电视监视器的液晶有源矩阵显示器(LCDs)中。又，至少一些已知的TFT是被实施在亦用于有源矩阵显示器的有机发光二极管(OLEDs)中。
大致上，TFT包括用于将栅极端子予以绝缘的栅极绝缘层。尤其，至少一些已知的TFT被提供有由氧化硅(例如SiO2)形成的栅极绝缘层。在TFT的性能中，栅极绝缘层是重要因素。尤其，栅极绝缘层会大大影响TFT的击穿电压与漏电流。
因此，需要提供一种用于形成栅极绝缘层的沉积方法与沉积系统，该栅极绝缘层有利于改善TFT的性能。
发明内容
在一方面中，本发明提供一种用于在基板上方形成薄膜晶体管栅极绝缘层的方法，该基板设置在处理腔室中。该方法包含：将处理气体引进，以在该处理腔室中产生等离子体；将该基板加热到介于50℃与350℃之间的基板处理温度；通过在中等频率下溅射靶组件来在经加热的该基板上方沉积氧化硅(例如SiO或SiOy，诸如SiO2)、氧氮化硅(例如SiON)或氮化硅(例如SiN)。
在另一方面中，本发明提供一种用于在基板上方形成薄膜晶体管的至少一部分的沉积系统。该沉积系统包含：处理腔室，该处理腔室适于容纳处理气体以在该处理腔室中产生等离子体；加热系统，该加热系统被配置成将该基板加热到介于50℃与350℃之间的基板处理温度；及溅射系统，该溅射系统用于通过在中等频率下溅射靶组件来在经加热的该基板上方沉积氧化硅(例如SiO或SiOy，诸如SiO2)、氧氮化硅(例如SiON)或氮化硅(例如SiN)，使得栅极绝缘层形成在该基板上方。
在又另一方面中，本发明提供一种用于与沉积系统一同使用的控制组件。该沉积系统被配置成在晶体管基板上形成薄膜晶体管的至少一部分，并且该沉积系统包含加热系统与溅射系统，该加热系统用于加热该晶体管基板，该溅射系统用于通过在溅射频率下溅射靶组件来沉积氧化硅(例如SiO或SiOy，诸如SiO2)、氧氮化硅(例如SiON)或氮化硅(例如SiN)。该控制组件包含：加热控制模块，该加热控制模块被配置成运作该加热系统，以将该晶体管基板的温度调整到基板处理温度；及溅射控制模块，该溅射控制模块被配置成运作该溅射系统，以当该基板处理温度处于约介于50℃与350℃之间时通过在中等频率范围中的溅射频率下溅射该靶组件来形成该薄膜晶体管的栅极绝缘层。
在进一步方面中，本发明提供一种薄膜晶体管。该薄膜晶体管包括栅极绝缘层，该栅极绝缘层包括氧化硅、氧氮化硅或氮化硅，该栅极绝缘层通过在中等频率下溅射靶组件而于介于50℃与350℃之间的基板处理温度沉积在基板上方。
令人惊讶地，根据上述方法、系统和组件的基板加热与在中等频率下的溅射的组合有利于提供具有特别高膜品质的栅极绝缘层。这样的特别高膜品质有利于改善TFT的性能。尤其，本文所述的实施例可达到能促进TFT的制造的膜品质，该TFT相较于至少一些已知的TFT具有高击穿电压与低漏电流。
可从从属权利要求、实施方式与附图知悉本发明的进一步方面、优点与特征。
实施例亦针对用于实施所揭示的方法并包括用于执行所述方法步骤的装置部件的装置。又，实施例亦针对方法，所描述的装置能通过这些方法运作或所描述的装置能通过这些方法制造。这些方法可包括用于实施装置功能或用于制造装置部件的方法步骤。可通过硬件部件、固件、软件、由适当软件予以编程的计算机、上述的任何组合、或以任何其他方式来执行这些方法步骤。
附图说明
对于本领域技术人员的完整及可实施的揭示(包括最佳模式)尤其被揭示在本说明书的其余部分，包括对附图的参照，其中：
图1是示范性沉积系统的示意图；
图2是另一示范性沉积系统的示意图；
图3是根据本文实施例可与沉积系统一同使用的示范性控制组件的框图；
图4是示范性沉积方法的流程图；
图5是又另一示范性沉积系统的示意图；
图6是用于制造TFT的示范性系统的示意图；及
图7是根据本文实施例所制造的TFT的示意图。
具体实施方式
下文将详细地参照各种实施例，这些实施例的一或更多个实例被图示在附图中。各个实例是为了解释而提供，并且各个实例不意图构成本发明的限制。可了解的是，一实施例的元件可有利地被用在其他实施例中，而无需赘述。
本文所述的实施例包括一种用于形成TFT栅极绝缘层的方法，在该方法中：基板被加热到介于50℃与350℃之间的基板处理温度；及通过在中等频率下溅射靶组件，以在经加热的基板上方沉积栅极绝缘材料(诸如氧化硅、氧氮化硅或氮化硅)。根据典型实施例，靶组件包括双阴极。尤其，靶组件可包括至少两个靶子组件，各个靶子组件包括可运作地耦接到靶构件的阴极，以溅射靶材料。
根据典型实施例，栅极绝缘材料的沉积是在基板的温度介于50℃与350℃之间时而被执行。根据典型实施例，可提供频率在1kHz至100kHz范围中(例如20kHz至50kHz)的中级或中等频率溅射，以沉积栅极绝缘材料。
根据本发明的典型实施例，通过在溅射期间经由电极系统将中等频率AC功率耦接到处理腔室中的等离子体来实现中等频率溅射。典型地，电极系统是由至少两个溅射阴极所形成。尤其，根据特定实施例，栅极绝缘材料的沉积包括从双阴极的中等频率(MF)溅射。如本文所使用，从双阴极的MF溅射是指从包括双靶的靶组件的溅射，其中各个靶包括阴极，此两阴极被供应有来自MF产生器的功率，使得各个阴极能以交替方式作用成阳极与阴极。根据典型实施例，MF产生器在1kHz至100kHz范围中(诸如40kHz)的频率下提供功率到这些阴极。
这样的基板加热与中等频率下的溅射的组合具有提供具有特别高膜品质的栅极绝缘层的效果。栅极绝缘层的这种高膜品质可容许TFT的制造，该TFT相较于至少一些已知的TFT具有改善的性质。
尤其，至少一些本文所述的实施例可容许TFT的制造，该TFT具有高击穿电压(诸如但不限于9MV/cm)与低漏电流(诸如但不限于1nA/cm2)。相较于至少一些已知的TFT，这些击穿电压与漏电流的数值代表显著的改善。尤其，至少一些本文所述的实施例可容许TFT的制造，该TFT相较于至少一些已知的TFT具有代表改善10至100倍的击穿电压与漏电流的数值。
又，根据本发明的实施例的栅极绝缘材料(诸如氧化硅、氧氮化硅或氮化硅)的溅射有利于TFT的制造，该TFT的制造可避免使用有毒气体而不会损坏栅极绝缘层的膜品质。相对地，至少一些在需要高膜品质的应用中形成栅极绝缘层的已知的方法(诸如化学气相沉积(CVD))会产生这样的有毒气体。又，根据本发明的实施例的氧化硅、氧氮化硅或氮化硅的溅射有利于高品质TFT的制造，其中所有的沉积步骤是由大面积溅射沉积来执行。藉此，可显著地增加在制造过程中的效率。
此外，根据本发明的至少一些实施例的氧化硅、氧氮化硅或氮化硅的溅射可容许TFT的制造，该TFT的制造在栅极绝缘层沉积在TFT的沟道层上时可避免TFT的沟道层的损坏而不会损坏栅极绝缘层的膜品质。相对地，至少一些形成栅极绝缘层的已知的方法会通过沉积期间所产生的等离子体或通过氢进入沟道的扩散而对沟道层造成损坏。
根据特定实施例，此沉积方法是为了形成TFT的栅极绝缘层，该TFT具有邻近栅极绝缘层(即沟道)的半导体层，该半导体层包括经溅射的金属氧化物(诸如但不限于铟镓锌氧化物(IGZO))。在此种TFT中，栅极绝缘层的品质要求是非常高的。所以，根据本文所述的实施例的栅极绝缘层的沉积有利于这些种类的TFT，因为可藉此促进特别高的膜品质。
本文所述的实施例包括用于形成TFT的至少一部分的沉积系统。图1图示这样的沉积系统180的实例。在此示范性实施例中，沉积系统180包括处理腔室104，处理腔室104适于容纳处理气体116。根据典型实施例，处理腔室104是高真空腔室。处理气体116用于在处理腔室104中产生等离子体。处理气体116可包括氩、氧或氮的至少一个。例如，处理气体116可包括氩，或替代地氩与氧，或替代地氩与氮，或替代地氩、氧与氮。
示范性实施例更包括加热系统112，加热系统112用于将基板102加热到介于50℃与350℃之间的基板处理温度。示范性沉积系统180更包括溅射系统128，溅射系统128被配置成从靶组件108溅射靶材料，使得可在基板102上方沉积栅极绝缘材料(诸如氧化硅、氧氮化硅或氮化硅)。藉此，可在基板上方形成栅极绝缘层100，以制造TFT。在此示范性实施例中，靶组件108包括靶构件106a、106b与阴极132a、132b，其中这些靶构件含有靶材料。
根据特定实施例，通过在中等频率下溅射该靶组件108来在经加热的基板102上方沉积氧化硅。藉此，可通过沉积氧化硅(尤其是SiO2)来形成栅极绝缘层，其中SiO2是具有良好特性的材料且有利于对栅极绝缘层的形成具有高控制性。
根据特定实施例，为了实现中等频率溅射，溅射系统可包括至少两个电极与电源，该两个电极形成靶组件的一部分，该电源可运作地耦接到这些电极，使得中等频率AC功率在靶材料的溅射期间耦接到等离子体。
如图1所示，示范性沉积系统180更包括AC电源130，AC电源130经由电连接件134a与134b而耦接到溅射系统128的阴极132a与132b。AC电源130对阴极132a与132b供应用于在溅射期间在处理腔室104内维持等离子体的电功率。根据典型实施例，阴极的运作功率可以是介于1kW与200kW之间，尤其是介于5kW与100kW之间。AC电源130可耦接到任何适当配置的电极，其中该任何适当配置的电极可根据本发明的实施例使沉积系统180能够在中等频率下溅射靶构件。
阴极132a与132b相对于个别的靶构件106a、106b而设置，使得根据本文所述的实施例通过溅射靶材料而将栅极绝缘材料(诸如氧化硅、氧氮化硅或氮化硅)沉积在基板102上方。尤其，靶构件106a、106b可接合到个别的阴极132a、132b。在替代的实施例中，靶构件106a、106b没有接合到个别的阴极。典型地，溅射系统128(尤其是AC电源130与电连接件134a、134b)被设置成使得各个阴极132a、132b能以交替方式作用成阳极和阴极。藉此，可促进消除制程不稳定性。
阴极132a、132b可受水冷，并且可更包括内嵌磁铁组件(未示出)。又，溅射系统128可包括适当的接地屏蔽(未示出)。本发明可设想出不同的设计并最终地设想出不同的磁铁组件构造，以解决根据本文所述的实施例的沉积系统的特定要求。
在示范性实施例中，加热系统112被配置成将基板102加热到介于50℃与350℃之间的基板处理温度。根据特定实施例，加热系统可包括用于加热基板102的加热器玻璃。此外，溅射系统128被配置成通过中等频率溅射而在经加热的基板102上方沉积氧化硅、氧氮化硅或氮化硅。根据典型实施例，沉积系统180被配置成在基板处于介于50℃与350℃之间的温度时执行氧化硅、氧氮化硅或氮化硅的沉积。
在此示范性实施例中，沉积通过在中等频率下(例如在介于1kHz与100kHz之间的频率下)溅射靶材料来执行。也就是说，根据典型实施例，中等频率功率由AC电源130产生且被传送到阴极132a与132b，以在溅射期间耦接到处理腔室104内的等离子体。藉此，中等频率功率可被馈送到包含在腔室116中的等离子体，使得靶构件106a、106b的溅射能持续。应了解，典型地，溅射功率直接地对应于施加至靶组件的电压。典型地，除了接近0V的数值以外，所施加的电压与溅射功率之间的关系在第一次近似中是线性的。所以，施加至靶组件的随时间改变的电压大致上造成随时间改变的溅射功率。
根据特定实施例，正电位被施加至阳极(图1中未示出)，该阳极设置成靠近靶组件。这样的阳极可具有条棒的形状，其中条棒的轴典型地配置成平行于有角度的管的轴。在替代的实施例中，可施加不同的偏压至基板。根据典型实施例，栅极绝缘层沉积在TFT的先前沉积/处理的层上(参见下文中的实例)。
根据典型实施例，基板102包括TFT的多个层，这些层在栅极绝缘层100的沉积之前已经形成。举例而言，但不构成限制，基板102可包括晶体管基板(例如玻璃)、栅极材料(例如铟锡氧化物(ITO))。在另一实例中，基板102可包括晶体管基板(例如玻璃)、包括源极和漏极接触的导电层(例如ITO层)、及沟道层(例如IGZO层)。
溅射可以二极管溅射或磁控管溅射的方式来执行。在特定实施例中，磁控管溅射特别有利，因为所达到的沉积速率相较于二极管溅射是高的。根据特定实施例，溅射系统包括磁铁组件(诸如但不限于设置在可旋转的靶内的磁铁)，以将自由电子捕获在所产生的磁场内。根据典型实施例，这样的磁铁组件被配置成使得磁场直接邻近于面对基板的靶表面产生。藉此，自由电子被迫在磁场内移动且无法逃逸，从而可增加将气体分子予以离子化的机率(典型地为增加若干数量级)并因此可显著地增加沉积速率。
本文所使用的术语“磁铁组件”是可产生磁场且包括至少一磁铁的单元。根据典型实施例，磁铁组件包括多个磁铁。磁铁组件可包括永久磁铁或由永久磁铁构成。这样的永久磁铁可被配置在可旋转的靶内，使得自由电子被捕获在所产生的磁场内。根据典型实施例，溅射系统包括可旋转的溅射靶。可旋转的靶可具有能使沉积系统按本文所述发挥作用的任何适当几何形状。根据典型实施例，可旋转的靶具有圆柱状几何形状。
根据特定实施例，靶组件包括可旋转的靶。尤其，靶组件可包括双可旋转的靶(尤其是用于MF溅射的双可旋转的靶)。
图2图示沉积系统280的另一实例。在此示范性实施例中，溅射系统包括靶组件206，靶组件206具有两个可旋转的圆柱状靶子组件206a、206b。在可与本文所揭示的其他实施例组合的替代的实施例中，溅射系统可包括靶组件，靶组件具有一个、三个、四个或四个以上靶(诸如但不限于示范性实施例中所述的靶)。可旋转的圆柱状靶组件的实例被描述在美国专利申请第12/577,073号中，该申请是在2009年10月9日提出申请且具有“Method For Coating ASubstrate And Coater”的发明名称，该申请在此以引用方式被并入至本文到该申请不会与本发明不一致的程度。
在可与本文所揭示的其他实施例组合的典型实施例中，旋转的圆柱状靶子组件206a、206b是由驱动组件(未示出)驱动。这些旋转的圆柱状靶子组件206a、206b的至少一个可包括支撑管226a、226b，磁铁组件220a、220b设置在支撑管226a、226b中。这样的支撑管226b、226b可由适当的非磁性材料(诸如铜、黄铜或不锈钢)形成且可根据要执行的运作的要求来设计。含有待溅射的靶材料的圆柱状靶构件230a、230b被设置在各个支撑管226a、226b周围。
这些靶构件可接合到各自的支撑管。或者，这些靶构件可以设置成没有接合到支撑管。举例而言，支撑管可包括一管，该管适于使一或更多个非接合的靶圆柱设置在该管周围。该管可具有外表面以及至少三个或三个以上突部接收位置，其中该外表面适于面对这些靶圆柱的至少一个。该管可更包括多个突部，这些突部装设在该管的外表面上而位于各个突部接收位置处，以将这些靶圆柱予以置中。这样的支撑管的实例被描述在美国专利申请第12/505,363号中，该申请是在2009年7月17日提出申请且具有“Target Backing Tube,CylindricalTarget,and Cylindrical Target Assembly”的发明名称，该申请在此以引用方式被并入至本文到该申请不会与本发明不一致的程度。
根据典型实施例，磁铁组件220a、220b具有长形结构，该长形结构延伸成平行于内含有这些组件的支撑管226a、226b的纵向延伸。举例而言，磁铁组件220a、220b可设置成平行于支撑管226a、226b的纵向轴或旋转轴。根据典型实施例，磁铁组件220a、220b具有和磁铁组件220a、220b的各自支撑管实质上相同的长度。举例而言，磁铁配置可具有一长度，该长度为支撑管在处理腔室204中的一部分的纵向延伸的约80%或更大(例如90%或更大)。这些磁铁组件相对于彼此来配置且取向，使得溅射材料适当地聚集在基板202上。在典型实施例中，磁铁组件可包括三个磁铁的阵列。这样的磁铁组件的实例被描述在美国专利申请第12/641,080号中，该申请是在2009年12月17日提出申请且具有“Angle Of Magnetic Field For Rotary Magnetrons”的发明名称，该申请在此以引用方式被并入至本文到该申请不会与本发明不一致的程度。
相较于其他靶(诸如平坦的靶)，可旋转的靶有利于靶材料的显著高利用度。也就是说，较多量的靶材料可被溅射出，并且当沉积制程完成时，相对较少量的未使用的靶材料残留在靶上。又，根据本文所述的实施例的包括可旋转靶的沉积系统因靶几何形状和适当溅射参数(即基板处理温度与溅射频率)的组合而有利于靶材料的高利用度，而不会损坏膜品质。
沉积系统280可更包括AC电源222，AC电源222耦接到靶组件206的阴极。藉此，中等频率功率可由AC电源222产生且在溅射期间耦接到处理腔室204内的等离子体。在此示范性实施例中，AC电源222经由各自的电连接件223a、223b耦接到支撑管226a、226b，这些管作用成阴极，以在溅射期间将电功率耦接到处理腔室104内的等离子体。或者，AC电源222可耦接到任何适当配置的电极，该任何适当配置的电极可使沉积系统280能够根据本发明的实施例在中等频率下溅射靶材料。
根据特定实施例(如图2所示的示范性实施例)，沉积系统280包括加热系统210，加热系统210具有加热器212，加热器212耦接到基板202以加热基板。加热系统210更包括加热控制系统214，加热控制系统214与加热器212相关联以控制基板处理温度。加热控制系统214被配置成将基板处理温度调整到介于50℃与350℃之间的温度。藉此，在通过中等频率的栅极绝缘层200的形成期间，可调整基板处理温度，因而可如上文所讨论达到高品质的膜。
根据典型实施例，加热系统210被配置成调整晶体管基板(即上面形成有TFT的至少一部分的基板)的温度。在替代的实施例中，加热系统210被配置成调整层的温度，其中栅极绝缘层(诸如但不限于TFT的栅极绝缘层)形成在该层上。
根据典型实施例(如图2所示的示范性实施例)，沉积系统280更包括气体供应器224，气体供应器224与处理腔室204相关联以供应处理气体216到处理腔室204。根据典型实施例，气体供应器224与靶组件206被配置成通过反应溅射而形成栅极绝缘层200。尤其，根据特定实施例，靶组件206包括靶材料，该靶材料会与处理气体216中的反应材料反应。举例而言，根据特定实施例，靶材料包括硅且处理气体包括氧或氮的至少一者，使得当硅被溅射时，经溅射的硅会与处理气体中的氧或氮的至少一者反应，使得氧化硅、氧氮化硅或氮化硅的膜可沉积在基板上方，藉此形成栅极绝缘层。
根据特定实施例，气体供应器224与靶组件206被配置成通过完全反应溅射来形成栅极绝缘层200。尤其，在这些实施例中，靶材料不包括反应材料，并且实质上，全部所沉积的氧化硅、氧氮化硅或氮化硅是源自经溅射的硅与处理气体216中的氧或氮的至少一者的反应。
实现反应溅射的本发明的实施例有利于通过改变惰性气体与反应气体的相对压力而控制所沉积的氧化硅、氧氮化硅或氮化硅的组成。藉此，通过将适当的膜组成控制与适当的溅射参数(即基板处理温度与溅射频率)组合，本发明的至少一些实施例可促成特别高的膜品质以形成栅极绝缘层。
气体供应器224可包括分压控制器(未示出)，以有利于处理气体216的成分的分压的控制。举例而言，气体供应器224可包括多个致动阀的配置，这些致动阀通过动态反馈控制来进行控制，以精确地控制处理气体的至少一成分(诸如但不限于氧、氮及/或氩)的分压。此外，沉积系统280可包括泵送系统(未示出)，泵送系统能够达成处理腔室204内的压力，该压力是低到足以使得沉积系统能针对特定应用而运作(诸如1×10-7mbar的压力)。
沉积期间的压力(即沉积压力)可介于1μbar与10μbar之间。对于处理气体包括氩与氧或氮的至少一者的特定实施例，氩分压可介于1μbar与4μbar之间，并且氧及/或氮分压可介于1μbar与8μbar之间。这些压力数值不会构成限制，并且用于沉积的压力可具有任何适当的数值，其中该任何适当的数值可促成形成根据本文所述的实施例的栅极绝缘层。
尽管图1和2的示范性实施例图示配置在水平配置的基板上方的靶组件，并且基板-靶的互连平面的定义是相对于这些实施例示例地被解释，但是应了解的是基板在空间中的取向亦可以是垂直的。尤其，对于大面积涂覆，基板的垂直取向可使垂直取向的基板的传送与操控简单容易。在其他实施例中，基板配置在介于水平取向与垂直取向之间的某个取向处。
应了解，根据本发明的实施例的沉积系统可包括需要用在特定应用的任何适当的结构、构造、配置及/或部件。
图3图示可与沉积系统一同使用的示范性控制组件300的框图。示范性控制组件300可用以控制图1和2的示范性沉积系统，以在晶体管基板上形成TFT的至少一部分。如上文所讨论，示范性沉积系统包括加热系统与溅射系统，加热系统用于加热晶体管基板，溅射系统用于通过在溅射频率下溅射靶组件来沉积氧化硅、氧氮化硅或氮化硅。
示范性控制组件300包括加热控制模块302，加热控制模块302被配置成运作加热系统以将晶体管基板的温度调整到基板处理温度。示范性控制组件300更包括溅射控制模块304，溅射控制模块304被配置成运作溅射系统，以当基板处理温度约介于50℃与350℃之间时，通过在中等频率范围中的溅射频率下溅射靶材而形成TFT的栅极绝缘层。
根据典型实施例，控制组件300可更包括输入/输出界面306，输入/输出界面306用于促进与沉积系统(诸如上文所讨论的沉积系统)的通信。举例而言，输入/输出界面306可使得加热控制模块302能够接收与基板处理温度相关的信号，并使加热控制模块302能够传送用于调整基板处理温度的控制信号。
典型地，示范性控制组件300包括实时控制器(未示出)，该实时控制器用于溅射参数(诸如但不限于基板温度与溅射功率、电压或电流)的实时控制。根据本发明的实施例，这样的实时控制器可包括任何适当的基于处理器或基于微处理器的系统，例如计算机系统，该系统尤其包括微控制器、专用集成电路(ASIC)、精简指令集电路(RISC)、逻辑电路及/或进一步地能执行本文所述功能的任何其他电路或处理器。在特定实施例中，控制器102是包括只读存储器(ROM)及/或随机存取存储器(RAM)的微处理器，诸如具有2-Mb ROM以及64Kb RAM的32位微计算机。术语“实时”是指在输入的变化会影响结果之后而在实质上短的时间段中发生的结果，其中该时间段是可根据结果的重要性及/或系统处理输入以产生结果的能力来选择的设计参数。
根据典型实施例，加热控制模块302执行加热控制回路(诸如PID控制器)，以将基板处理温度调整到预定温度(诸如介于50℃与350℃之间的温度)。溅射控制模块304可执行溅射控制回路，以当基板处于预定温度时，控制用于在基板上方沉积氧化硅、氧氮化硅或氮化硅的沉积系统的溅射系统。根据典型实施例，这样的溅射控制回路被配置成适当地控制溅射参数(诸如但不限于溅射功率、电压或电流)。
根据典型实施例，控制组件300可执行控制回路，以控制整个TFT制造过程。举例而言，控制组件300可运作输送器系统，以将基板传送到处理腔室系统内。此外，控制组件300可运作沉积系统，例如通过运作多个真空泵以将空气从处理腔室排空，以确保处理腔室内的气氛适于执行溅射。此外，控制组件300可运作气体供应系统，以将特定量的第一成分气体(诸如氩)馈送到处理腔室内。此外，控制组件300可运作气体供应系统，以将特定量的第二及/或第三成分气体(诸如氧及/或氮)馈送到处理腔室内。此外，控制组件300可运作冷却系统，以冷却包含在靶内的磁铁组件。此外，控制组件300可运作靶组件(诸如但不限于包括两个可旋转的靶的靶组件)，以在溅射期间将这些可旋转的靶予以旋转。此外，控制组件300可运作AC电源，该AC电源可运作地连接到处理腔室，以在通过等离子体的靶组件溅射期间维持腔室内的等离子体。藉此，可通过溅射而溅射靶材料，并且可最终通过完全反应溅射来沉积栅极绝缘材料(诸如氧化硅、氧氮化硅或氮化硅)而将栅极绝缘层形成在基板上方。
图4是流程图，该流程图图示用于在基板上方形成TFT栅极绝缘层的示范性沉积方法400。这样的沉积方法400可用以运作图1至3的示范性沉积系统180、280及/或控制组件300。
示范性沉积方法400包括将处理气体引进402，以在设置有基板的处理腔室中产生等离子体。根据典型实施例，处理气体是通过运作与处理腔室相关联的气体供应系统而被引进，如上文所讨论。
示范性沉积方法400更包括将基板加热404到介于50℃与350℃之间的基板处理温度。根据典型实施例，加热404是通过运作加热系统被执行，该加热系统用于将基板加热到介于50℃与350℃之间的基板处理温度。根据特定实施例，加热404是通过运作加热控制系统被执行，该加热控制系统被配置成将基板处理温度调整到介于50℃与350℃之间的温度。在典型实施例中，这样的加热控制系统与耦接到基板的加热器相关联，使得可控制基板处理温度，如上所述。
示范性沉积方法400更包括通过在中等频率下溅射靶来在经加热的基板上方沉积406氧化硅、氧氮化硅或氮化硅。根据典型实施例，加热404是在沉积406之前且在沉积406期间被执行，使得氧化硅、氧氮化硅或氮化硅可沉积在处于介于50℃与350℃之间的基板处理温度的基板上方。根据典型实施例，沉积是在介于1kHz与100kHz之间的频率下被执行。在典型实施例中，磁铁组件形成靶的一部分，如上所述。根据特定实施例，使用处理气体(该处理气体至少包括氩及/或氧或氮的至少一者)来执行溅射，如上所述。
根据特定实施例，溅射406可以是完全反应溅射。通过完全反应溅射是指包括在含有反应材料的气氛中溅射不含有反应材料的靶的制程。举例而言，完全反应溅射可包括在含有氧及/或氮的至少一者的腔室中溅射纯硅靶(例如含有高纯硅(诸如纯度为4N的硅)的靶)，以在基板上方沉积氧化硅、氧氮化硅或氮化硅。通过执行完全反应溅射，可有利于沉积参数与层厚度的适当控制。通过将完全反应溅射与基板加热及在中等频率下的溅射组合所提供的这样的适当控制，可更有利于达到所形成的栅极绝缘层的高膜品质。
在其他替代的实施例中，溅射可以是直接溅射。通过直接溅射是指包括溅射含有以反应形式而待沉积的材料的靶的制程。举例而言，溅射包括溅射包括氧化硅、氧氮化硅或氮化硅的靶，以在基板上方沉积氧化硅。直接溅射有利于用于执行沉积方法400的沉积系统的较不复杂的结构，这是因为接着不再需要反应成分气体。又，通过基板加热与中等频率下的溅射的组合，本发明的执行这些溅射方法的实施例不会牺牲所形成的栅极绝缘层的膜品质。
根据特定实施例，靶组件包括纯硅靶，即其中的靶材料是高纯硅的靶。举例而言，但不构成限制，靶可包括纯度为至少2N的硅(即99%纯的硅)或纯度为至少3N的硅(即99.9%纯的硅)或甚至纯度为至少4N的硅(即99.99%纯的硅)或纯度为更高的硅，或实质上由上述的硅构成。又，根据特定实施例，靶组件包括纯度为至少4N的纯硅。高纯度的硅有利于所沉积的氧化硅、氧氮化硅或氮化硅的化学计量的适当控制。这样的适当的化学计量控制，与基板加热和在中等频率下的溅射组合，可更有利于达到所形成栅极绝缘层的高膜品质。
根据特定实施例，靶组件包括具有低铁含量的硅靶。尤其，靶组件可包括含硅的溅射材料，其中该溅射材料含有低于200ppm(即百万分之一)的铁。具有低铁含量的靶的实例被描述在美国专利申请第12/388,342号中且被公开为公开号US20090218213，该申请是在2009年2月18日提出申请且具有“Sprayed Si-or Si:Al-Target”的发明名称，该申请在此以引用方式被并入至本文到该申请不会与本发明不一致的程度。
根据特定实施例，靶组件含有铝(Al)。尤其，靶组件中的靶材料可具有至少0.5%的铝含量，或更详细地说为具有1%的铝含量。又，靶可具有低于3%的铝含量，或更详细地说为具有2%的铝含量。根据特定实施例，靶组件可具有如上所述的铝含量，并且此外具有低于200ppm的铁含量。
本发明的实施例更包括沉积系统，该沉积系统包括多个模块。根据典型实施例，这多个模块的每一个模块执行TFT的至少一层的沉积。图5图示用于形成TFT的至少一部分的另一示范性沉积系统500。沉积系统500包括栅极绝缘层模块502(在此称为GIL-模块502)。GIL-模块502是用于沉积栅极绝缘层且可被实现成根据本发明实施例的沉积系统。
根据特定实施例，沉积模块500可更包括沟道沉积模块504，沟道沉积模块504被配置成形成被配置成邻近栅极绝缘层的半导体层。典型地，这样的半导体层被配置成被运作为TFT的沟道。根据典型实施例，沟道沉积模块504被配置成通过溅射来形成半导体层。又，沟道沉积模块504可被配置成形成半导体层，使得该半导体层包括诸如但不限于铟镓锌氧化物(IGZO)、氧化锌(例如ZnO)、ZnSnO或IZO的金属氧化物。举例而言，半导体层可被形成为金属氧化物膜，该金属氧化物膜沉积成邻近栅极绝缘层。组合半导体层(诸如金属氧化物膜)的溅射与根据本发明实施例的用于形成栅极绝缘层的方法，可有利于以高产率在基板上方大面积制造TFT而不会牺牲所制造的TFT的性能。
沟道沉积模块504可包括任何适当的构造，该任何适当的构造可促成如上所述的半导体层(尤其是被配置成被运作为TFT的沟道的半导体层)的沉积。举例而言，沟道沉积模块504可包括用于IGZO的直接溅射的陶瓷靶。或者，沟道沉积模块可被建构成用于沉积IGZO的完全反应溅射系统。
根据特定实施例，沉积模块500可更包括蚀刻终止层沉积模块506(在此称为ESL-模块506)，该ESL-模块506被配置成形成邻近TFT的半导体层(即TFT的活性层或沟道)的蚀刻终止层。根据典型实施例，ESL-模块506被配置成通过溅射来形成蚀刻终止层。又，ESL-模块506可被配置成形成蚀刻终止层，使得该蚀刻终止层包括氧化硅(例如SiO或SiOy)。举例而言，蚀刻终止层可形成为SiO2层，该SiO2层邻近TFT的活性层。ESL-模块506可包括任何适当的构造，该任何适当的构造可促成TFT的蚀刻终止层的沉积。举例而言，ESL-模块506可被建构成用于沉积SiO2的完全反应溅射系统。
或者，沉积模块500可被配置成执行背沟道蚀刻(BCE)制程，以形成TFT的至少一部分。藉此，可省略蚀刻终止层的形成以及ESL-模块506。根据特定实施例，沉积模块500被配置成沉积具有共平面结构的TFT的至少一部分。
根据典型实施例，沉积模块更包括用于将沟道沉积模块504所沉积的半导体层予以图案化的图案化模块(未示出)。
根据特定实施例，沉积模块500可更包括钝化层沉积模块508(在此称为PL-模块508)，该PL-模块508被配置成形成TFT的钝化层。根据典型实施例，PL-模块508被配置成通过溅射来形成钝化层。又，PL-模块508可被配置成形成钝化层，使得该钝化层包括氧化硅(例如SiO或SiOy)。举例而言，钝化层可被形成为SiO2层。
PL-模块508可包括任何适当的构造，该任何适当的构造可促成TFT的钝化层的沉积。举例而言，PL-模块508可被建构成用于沉积SiO2的完全反应溅射系统。
根据本发明的实施例的沉积系统的模块化设计可有利于成本的减少、显著更快速的循环时间、及可将生产效率予以最大化的沉积系统500的灵活构造。又，根据本文所述的实施例被配置成形成栅极绝缘层或例如栅极绝缘层与蚀刻终止层或钝化层的至少一者的沉积系统可有利于TFT的制造，其中该沉积系统相较于例如基于CVD方法的沉积系统可避免有毒气体的使用且不会损坏栅极绝缘层的膜品质。
根据典型实施例，上述的模块被配置成在共同的基板上方形成不同的层，以形成TFT。可通过适当的输送器系统将这样的基板传送于不同的模块之间。或者，基板可被形成为柔性带，并通过卷-至-卷的带传送系统将该柔性带传送于不同的模块之间。
根据本文所述的实施例的沉积系统可与一或更多个模块组合，以进一步地处理基板，并制造TFT(诸如为了形成栅极、源极及/或漏极接触)。又，可在相同的模块中执行下文所述的沉积步骤的至少一些或全部。应了解，可使用其他方法(诸如但不限于原子层沉积或旋转涂覆制程)来沉积半导体层、钝化层、及/或最终地蚀刻终止层。
图7图示根据本文所述的实施例制造的TFT700的示意图。根据本发明的实施例，TFT700是在模块化制造系统(诸如图6的示范性模块化制造系统600)中被制造。这样的系统可包括图1或2所示的用于形成薄膜晶体管栅极绝缘层的示范性沉积系统中的一个或图5中所显示的任何模块。
为了在制造系统600中制造TFT700，可提供透明基板730(例如玻璃基板)到可移动的基板支撑件(未示出)上，以将透明基板730沿着传送方向602传送到制造系统600的第一沉积腔室640内。在第一沉积腔室640内，栅极层752可沉积在玻璃基板730的上表面732上。可通过溅射(例如使用设置在沉积腔室640中的溅射系统642)来执行栅极层752的沉积。栅极层752可包括金属或导电透明材料，或者栅极层752可实质上由金属或导电透明材料构成，金属诸如但不限于铜、金或钛，导电透明材料诸如但不限于ITO。栅极层752可包括阻挡/黏附层753和导电层754，或由阻挡/黏附层753和导电层754组成。
在栅极层752沉积在透明基板730上之后，经处理的基板可被引进到模块化制造系统600的第一图案化腔室644内，以将栅极层752予以图案化。藉此，可形成TFT700的栅极752。在此，“图案化”意指使用例如选择性蚀刻技术将所沉积的材料层建构形状，而使所沉积的材料层具有期望的形状和尺寸。可任选地，可在模块化制造系统600的另一腔室中执行选择性蚀刻。
在进一步步骤中，经处理的基板可被引进到模块化制造系统600的第二沉积腔室646内，以根据本发明的实施例形成栅极绝缘层734。第二沉积腔室646可包括溅射系统648，溅射系统648用于通过溅射靶来形成栅极绝缘层734。尤其，栅极绝缘层734可根据本发明的实施例沉积在栅极752与基板上表面732的暴露部分上方。栅极绝缘层734可包括氧化硅(例如SiO或SiOy，诸如SiO2)、氧氮化硅(例如SiON)或氮化硅(例如SiN)，或实质上由上述的材料构成，并且栅极绝缘层734可被沉积成具有介于约20nm与300nm之间的厚度。
在进一步步骤中，经处理的基板可被引进到模块化制造系统600的第三沉积腔室650内，第三沉积腔室650可被建构成如上所述的沟道沉积模块504。接着，半导体层736可沉积在栅极绝缘层734上方。根据本发明的典型实施例，半导体层736可包括半导体材料或实质上由半导体材料构成，半导体材料诸如但不限于IGZO或掺杂硅，并且半导体层736可被沉积成具有介于约20nm与300nm之间的厚度。沉积半导体层736，使得该层构成TFT700的沟道。可通过溅射(例如通过使用设置在沉积腔室650中的溅射系统652)来执行半导体层736的沉积。
根据一些实施例，在进一步步骤中，经处理的基板可被引进到模块化制造系统600的进一步沉积腔室(未示出)内，以在半导体层736上方形成蚀刻终止层782。蚀刻终止层782可包括氧化硅(例如SiO或SiOy，诸如SiO2)或实质上由氧化硅(例如SiO或SiOy，诸如SiO2)构成。此进一步沉积腔室可被建构成如上所述的蚀刻终止层沉积模块506。在沉积之后，可例如在进一步图案化模块(未示出)中或在第一图案化模块644中，将蚀刻终止层782予以图案化。接着，执行图案化，使得蚀刻终止层782的一部分会残留在半导体层736上方。藉此，在后续的源极/漏极层的蚀刻以形成TFT700的源极与漏极接触的期间，半导体层736不会暴露于等离子体。这样的半导体层736的暴露会影响TFT700的性能。
或者，模块化制造系统600可被配置成制造TFT而不沉积蚀刻终止层782。举例而言，模块化制造系统600可被配置成执行背沟道蚀刻(BCE)制程，以为了形成TFT700。藉此，可省略蚀刻终止层782的形成。根据特定实施例，模块化制造系统600被配置成沉积具有共平面结构的TFT的至少一部分。
在进一步步骤中，包括层752、734与736的经处理的基板可被引进到模块化制造系统600的第四沉积腔室654内，以形成TFT700的源极与漏极接触。或者，经处理的基板可再次被引进到第一沉积腔室640内，以形成TFT700的源极与漏极。在此制造步骤中，用于形成TFT700的源极与漏极的源极/漏极层770被沉积在半导体层736上方。源极/漏极层770可包括阻挡/黏附层772与导电层774。为此，使用腔室654的溅射系统656或腔室640的溅射系统642。源极/漏极层770可包括金属或导电透明材料，金属诸如但不限于铜、金或钛，导电透明材料诸如但不限于ITO。
在进一步步骤中，经处理的基板可被引进到模块化制造系统600的第二图案化腔室658内，以将源极/漏极层770予以图案化。藉此，可形成源极电极770a与漏极电极770b。应了解，图7所示的源极电极与漏极电极的取向是随意的；取决于器件配置，任一电极可用作源极或漏极。源极与漏极电极770a、770b的图案化可包括移除源极/漏极层770的一部分与下方的半导体层736的一部分。此移除在靠近栅极752处执行，使得半导体层736能残留在各自的源极与漏极电极之间。
在进一步步骤中，经处理的基板可被引进到模块化制造系统600的第四沉积腔室660内，第四沉积腔室660可被建构成如上所述的钝化层沉积模块508。接着，钝化介电质层780可沉积在完成的TFT700上方，而使钝化介电质层780达到具有例如介于约100nm与1000nm之间的厚度。可通过氧化硅(例如SiO或SiOy，诸如SiO2)的溅射(例如通过使用设置在沉积腔室660中的溅射系统662)来执行层752的沉积。
应了解，模块化制造系统600可被配置成使得上述沉积步骤的一些沉积步骤在相同的沉积腔室中执行。又，模块化制造系统600可被配置成使得上述沉积步骤的全部沉积步骤在相同的沉积腔室中执行。模块化制造系统600可被建构成模化组垂直线上系统，该模块垂直线上系统包括装载锁闭模块、传送模块、制程模块(诸如上述的制程模块)、旋转模块、匣盒模块及/或气氛操控单元。又，模块化制造系统600可包括基板承载件、用于基板装载与卸载的整合式机器人、与用于系统的运作控制的计算机工作站。举例而言，模块化制造系统600可由被配置成如本文所述发挥作用的AKT-New Aristo1800(美国加州圣大克劳拉市的应用材料公司)构成。
本说明书使用实例来揭示本发明(包括最佳模式)，并且可使任何本领域的技术人员利用及使用本发明。尽管本发明已经以各种特定实施例来描述，但是本领域的技术人员可了解的是本发明可在权利要求的精神与范畴下有变化地实施。特别地，上述的实施例的实例的彼此非互斥特征以及实施例或实施例的变化可彼此组合。尤其，本发明可设想出根据本文所述的实施例而制造的TFT。此外，本发明可设想出沉积系统与控制组件，该沉积系统与该控制组件系被配置成形成根据本文所述的实施例而制造的TFT。再者，本发明的可专利范畴是由权利要求来界定并可包括本领域的技术人员能设想出的其他实例。意在将这样的其他实例包括在权利要求的范畴内。
尽管上述说明是针对本发明的实施例，但是可在不悖离本发明的基本范畴下设计出本发明的其他与进一步实施例，并且本发明的范畴是由随附的权利要求来决定。

Claims (15)

1.一种用于在基板(102，202，730)上方形成薄膜晶体管栅极绝缘层(100，200，734)的方法，所述基板设置在处理腔室(104，204)中，所述方法包含：
将处理气体(116，216)引进，以在所述处理腔室(104，204)中产生等离子体；
将所述基板(102，202，730)加热到介于50℃与350℃之间的基板处理温度；及
通过在中等频率下溅射靶组件(108，206)来在经加热的所述基板(102，202，730)上方沉积氧化硅、氧氮化硅或氮化硅。
2.如权利要求1所述的方法，其中氧化硅、氧氮化硅或氮化硅的所述沉积是在介于1kHz与100kHz的频率下被执行。
3.如权利要求1或2所述的方法，其中沉积包括从双阴极(132a，132b，226a，226b)的MF溅射。
4.如前述权利要求中任一项所述的方法，其中所述靶组件(108，206)包括可旋转的靶。
5.如前述权利要求中任一项所述的方法，其中所述溅射是完全反应溅射。
6.如前述权利要求中任一项所述的方法，其中所述靶组件(108，206)包括纯硅靶。
7.一种用于在基板上方形成薄膜晶体管的至少一部分的沉积系统(180，280，500，600)，所述沉积系统(180，280，500，600)包含：
处理腔室(104，204)，所述处理腔室适于容纳处理气体(116，216)以在所述处理腔室(104，204)中产生等离子体；
加热系统(110，210)，所述加热系统被配置成将所述基板(102，202，730)加热到介于50℃与350℃之间的基板处理温度；及
溅射系统(128，228)，所述溅射系统被配置成通过在中等频率下溅射靶组件(108，206)来在经加热的所述基板(102，202，730)上方沉积氧化硅、氧氮化硅或氮化硅，使得栅极绝缘层(100，302，734)形成在所述基板(102，202，730)上方。
8.如权利要求7所述的沉积系统(180，280，500，600)，其中所述加热系统(110，210)包含加热器(112，212)与加热控制系统(214)，所述加热器耦接到所述基板(102)以加热所述基板，所述加热控制系统与所述加热器相关联以控制所述基板处理温度，所述加热控制系统(214)被配置成将所述基板处理温度调整到介于50℃与350℃之间的温度。
9.如权利要求7或8所述的沉积系统(180，280，500，600)，其中所述溅射系统(128，228)包括至少两个电极与一电源(130，222)，所述电源可运作地耦接到所述至少两个电极，使得中等频率AC功率在所述靶组件(108，206)的溅射期间耦接到所述等离子体。
10.如权利要求7至9中任一项所述的沉积系统(180，280，500，600)，其中所述溅射系统(128，228)被配置成通过从双阴极的MF溅射来沉积氧化硅、氧氮化硅或氮化硅，所述双阴极构成所述阴极组件(108，206)的一部分。
11.如权利要求7至10中任一项所述的沉积系统(280)，其中所述靶组件(108，206)包括可旋转的靶。
12.如权利要求7至11中任一项所述的沉积系统(280)，所述沉积系统进一步包含气体供应器(224)，所述气体供应器与所述处理腔室(204)相关联以供应所述处理气体(216)到所述处理腔室，所述气体供应器与所述靶组件被配置成通过所述靶(230a，230b)的完全反应溅射来形成所述栅极绝缘层(200)。
13.一种用于与沉积系统(180，280，500，600)一同使用的控制组件(300)，所述沉积系统被配置成在晶体管基板上形成薄膜晶体管的至少一部分，所述沉积系统(180，280，500，600)包含加热系统(110，210)与溅射系统(128，228)，所述加热系统用于加热所述晶体管基板，所述溅射系统用于通过在溅射频率下溅射靶组件(160，230a，230b)来沉积氧化硅、氧氮化硅或氮化硅，所述控制组件(300)包含：
加热控制模块(302)，所述加热控制模块被配置成运作所述加热系统(110，210)，以将所述晶体管基板的温度调整到基板处理温度；及
溅射控制模块(304)，所述溅射控制模块被配置成运作所述溅射系统(128，228)，以当所述基板处理温度约介于50℃与350℃之间时通过在中等频率范围中的溅射频率下溅射所述靶(106，230a，230b)来形成所述薄膜晶体管的栅极绝缘层(100，200，734)。
14.一种薄膜晶体管(700)，包含：
栅极绝缘层(100，200，734)，所述栅极绝缘层包括通过在中等频率下溅射靶组件(108，206)以介于50℃与350℃之间的基板处理温度沉积在基板(102，202，730)上的氧化硅、氧氮化硅或氮化硅。
15.如权利要求14所述的薄膜晶体管(700)，其中所述靶组件的溅射包括从双阴极的MF溅射。
CN201180043434.4A 2010-09-10 2011-08-31 沉积薄膜晶体管的方法与系统 Expired - Fee Related CN103098218B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10176247A EP2428994A1 (en) 2010-09-10 2010-09-10 Method and system for depositing a thin-film transistor
EP10176247.4 2010-09-10
PCT/EP2011/065046 WO2012031962A1 (en) 2010-09-10 2011-08-31 Method and system for depositing a thin-film transistor

Publications (2)

Publication Number Publication Date
CN103098218A true CN103098218A (zh) 2013-05-08
CN103098218B CN103098218B (zh) 2017-04-12

Family

ID=43430788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180043434.4A Expired - Fee Related CN103098218B (zh) 2010-09-10 2011-08-31 沉积薄膜晶体管的方法与系统

Country Status (7)

Country Link
US (1) US7977255B1 (zh)
EP (1) EP2428994A1 (zh)
JP (1) JP2013539219A (zh)
KR (1) KR20130102591A (zh)
CN (1) CN103098218B (zh)
TW (1) TWI524432B (zh)
WO (1) WO2012031962A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107916406A (zh) * 2016-10-05 2018-04-17 冯·阿登纳有限公司 用于双极磁控溅射的方法和磁控装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478356B (zh) 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9142462B2 (en) 2010-10-21 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
EP4000497A1 (en) 2011-02-16 2022-05-25 The General Hospital Corporation Optical coupler for an endoscope
EP2867387A4 (en) * 2012-06-29 2016-03-09 Semiconductor Energy Lab METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6059513B2 (ja) * 2012-11-14 2017-01-11 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9326327B2 (en) * 2013-03-15 2016-04-26 Ppg Industries Ohio, Inc. Stack including heater layer and drain layer
KR20150133235A (ko) 2013-03-19 2015-11-27 어플라이드 머티어리얼스, 인코포레이티드 다층 패시베이션 또는 식각 정지 ｔｆｔ
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US9459442B2 (en) 2014-09-23 2016-10-04 Scott Miller Optical coupler for optical imaging visualization device
US10548467B2 (en) 2015-06-02 2020-02-04 GI Scientific, LLC Conductive optical element
JP6935100B2 (ja) 2015-07-21 2021-09-15 ジーアイ・サイエンティフィック・リミテッド・ライアビリティ・カンパニーＧｉ Ｓｃｉｅｎｔｉｆｉｃ， Ｌｌｃ 角度調整可能な出口ポータルを有する内視鏡付属物
JP6534123B2 (ja) * 2016-03-23 2019-06-26 日本アイ・ティ・エフ株式会社 被覆膜とその製造方法およびｐｖｄ装置
KR102651759B1 (ko) * 2016-10-11 2024-03-29 삼성디스플레이 주식회사 증착장치
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
JP2020200520A (ja) * 2019-06-12 2020-12-17 株式会社アルバック 成膜装置、スパッタリングターゲット機構及び成膜方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968328A (en) * 1996-12-11 1999-10-19 Leybold Systems Gmbh Device for sputter deposition of thin layers on flat substrates
US6362097B1 (en) * 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
US20020160554A1 (en) * 2001-02-16 2002-10-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN1404620A (zh) * 2000-12-18 2003-03-19 Shm公司 蒸发物体涂层材料的装置
CN1407129A (zh) * 2001-08-14 2003-04-02 三星康宁株式会社 在玻璃衬底上淀积薄膜的设备和方法
CN101464530A (zh) * 2008-01-23 2009-06-24 四川大学 一种ZnSe红外增透膜及其制备方法
CN101570853A (zh) * 2009-05-08 2009-11-04 中国科学技术大学 利用磁控溅射制备形貌可控的锌和锌氧化物纳米材料的方法
WO2009148154A1 (ja) * 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125886T2 (de) 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP3197557B2 (ja) 1990-11-27 2001-08-13 株式会社半導体エネルギー研究所 被膜形成方法
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3963961B2 (ja) 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
DE19726966C1 (de) * 1997-06-25 1999-01-28 Flachglas Ag Verfahren zur Herstellung einer transparenten Silberschicht mit hoher spezifischer elektrischer Leitfähigkeit , Glasscheibe mit einem Dünnschichtsystem mit einer solchen Silberschicht und deren Verwendung
JP2001267311A (ja) * 2000-03-14 2001-09-28 Sanyo Shinku Kogyo Kk Ｔｆｔ用ゲート膜等の成膜方法とその装置
JP3944341B2 (ja) * 2000-03-28 2007-07-11 株式会社東芝 酸化物エピタキシャル歪格子膜の製造法
CN2516564Y (zh) 2001-12-03 2002-10-16 深圳豪威真空光电子股份有限公司 具有中频反应溅射二氧化硅的氧化铟锡玻璃在线联镀装置
DE10159907B4 (de) * 2001-12-06 2008-04-24 Interpane Entwicklungs- Und Beratungsgesellschaft Mbh & Co. Beschichtungsverfahren
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
JP4689159B2 (ja) 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
JP2005179716A (ja) * 2003-12-17 2005-07-07 Sony Corp スパッタリング装置
JP2007154224A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd スパッタリング方法および装置
EP2096189A1 (en) 2008-02-28 2009-09-02 Applied Materials, Inc. Sprayed Si- or Si:Al-target with low iron content
US8057649B2 (en) * 2008-05-06 2011-11-15 Applied Materials, Inc. Microwave rotatable sputtering deposition
US20100236920A1 (en) * 2009-03-20 2010-09-23 Applied Materials, Inc. Deposition apparatus with high temperature rotatable target and method of operating thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968328A (en) * 1996-12-11 1999-10-19 Leybold Systems Gmbh Device for sputter deposition of thin layers on flat substrates
US6362097B1 (en) * 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
CN1404620A (zh) * 2000-12-18 2003-03-19 Shm公司 蒸发物体涂层材料的装置
US20020160554A1 (en) * 2001-02-16 2002-10-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN1407129A (zh) * 2001-08-14 2003-04-02 三星康宁株式会社 在玻璃衬底上淀积薄膜的设备和方法
CN101464530A (zh) * 2008-01-23 2009-06-24 四川大学 一种ZnSe红外增透膜及其制备方法
WO2009148154A1 (ja) * 2008-06-06 2009-12-10 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
WO2009157535A1 (ja) * 2008-06-27 2009-12-30 出光興産株式会社 ＩｎＧａＯ3（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
CN101570853A (zh) * 2009-05-08 2009-11-04 中国科学技术大学 利用磁控溅射制备形貌可控的锌和锌氧化物纳米材料的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107916406A (zh) * 2016-10-05 2018-04-17 冯·阿登纳有限公司 用于双极磁控溅射的方法和磁控装置
CN107916406B (zh) * 2016-10-05 2021-12-24 冯·阿登纳资产股份有限公司 用于双极磁控溅射的方法和磁控装置

Also Published As

Publication number Publication date
TWI524432B (zh) 2016-03-01
CN103098218B (zh) 2017-04-12
JP2013539219A (ja) 2013-10-17
US7977255B1 (en) 2011-07-12
WO2012031962A1 (en) 2012-03-15
KR20130102591A (ko) 2013-09-17
TW201214581A (en) 2012-04-01
EP2428994A1 (en) 2012-03-14

Similar Documents

Publication Publication Date Title
CN103098218A (zh) 沉积薄膜晶体管的方法与系统
CN202487581U (zh) 一种柔性igzo薄膜晶体管
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
WO2010041850A9 (ko) 전자빔 후처리를 이용한 투명성 산화 전극 제조 방법
CN102157563A (zh) 金属氧化物薄膜晶体管制备方法
CN103700706A (zh) 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
TWI655677B (zh) 沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊及電子裝置
CN102646683B (zh) 一种阵列基板及其制造方法
CN108376712B (zh) 一种基于碘化亚铜的透明薄膜晶体管及制备方法
CN102723359A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN101692484B (zh) 一种倒置结构有机发光装置及其制作方法
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN109072400B (zh) 用于基板的真空处理的方法和用于基板的真空处理的设备
CN103107093A (zh) 一种在全室温下制备低压双电层ito透明薄膜晶体管的工艺
TWI649804B (zh) 在通孔或溝槽中沈積層的方法、製造電晶體的方法、用於電子裝置的層堆疊、及電子裝置
CN108288651B (zh) 一种全磁控溅射制备全透明顶栅结构薄膜晶体管的方法
CN102201551A (zh) 一种倒置结构有机发光装置的制作方法
CN102185121B (zh) 一种倒置结构有机发光装置的制作方法
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法
CN103021866A (zh) 底栅结构的单掩模自组装ito薄膜晶体管的制备工艺
CN106206745A (zh) 一种高迁移率金属氧化物tft的制作方法
KR20190051633A (ko) 산화물 박막 트랜지스터 제조장치
CN118460976A (zh) 一种钙钛矿太阳能电池专用磁控溅射装置及制备方法
JPH0536620A (ja) 半導体表面処理方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20200831