TWI684283B - 薄膜電晶體的製造方法 - Google Patents

薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI684283B
TWI684283B TW107119544A TW107119544A TWI684283B TW I684283 B TWI684283 B TW I684283B TW 107119544 A TW107119544 A TW 107119544A TW 107119544 A TW107119544 A TW 107119544A TW I684283 B TWI684283 B TW I684283B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
film
sputtering
forming step
target
Prior art date
Application number
TW107119544A
Other languages
English (en)
Other versions
TW201904074A (zh
Inventor
松尾大輔
安東靖典
瀬戸口佳孝
岸田茂明
Original Assignee
日商日新電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日新電機股份有限公司 filed Critical 日商日新電機股份有限公司
Publication of TW201904074A publication Critical patent/TW201904074A/zh
Application granted granted Critical
Publication of TWI684283B publication Critical patent/TWI684283B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0073—Reactive sputtering by exposing the substrates to reactive gases intermittently
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一種薄膜電晶體的製造方法，其製造於基板上具有閘極電極、閘極絕緣層、氧化物半導體層、源極電極及汲極電極的薄膜電晶體，且所述薄膜電晶體的製造方法包括藉由使用電漿來濺鍍靶材而於所述閘極絕緣層上形成氧化物半導體層的步驟，所述形成氧化物半導體層的步驟包括：第1成膜步驟，僅供給氬氣作為濺鍍氣體來進行濺鍍；以及第2成膜步驟，供給氬氣與氧氣的混合氣體作為濺鍍氣體來進行濺鍍；並且對所述靶材施加的偏電壓為-1 kV以上的負電壓。

Description

薄膜電晶體的製造方法
本發明是有關於一種具有氧化物半導體層的薄膜電晶體的製造方法。尤其，是有關於一種使用電漿來濺鍍靶材而形成氧化物半導體層的薄膜電晶體的製造方法。
近年來，正在積極進行將In-Ga-Zn-O系(IGZO)的氧化物半導體膜用於通道層的薄膜電晶體的開發。於具有此種氧化物半導體膜的薄膜電晶體的製造步驟中，若於氧化物半導體膜中產生氧缺失，則其導電率發生變化，並有使薄膜電晶體的電特性劣化之虞。因此，為了防止氧化物半導體膜中的氧缺失，自先前以來進行了各種嘗試。
例如，專利文獻1中揭示有如下方法：將氧流量相對於濺鍍氣體的總流量的比例設為90%以上、100%以下來濺鍍作為靶材的金屬氧化物，藉此形成氧過剩的狀態的氧化物半導體層，並設為利用緻密的金屬氧化物覆蓋該氧化物半導體層的構成，藉此再現性良好地獲得具有氧過剩的氧化物半導體層的薄膜電晶體。
但是，關於專利文獻1中所揭示的方法，由於使用高濃度的氧氣作為濺鍍氣體，因此靶材的表面附近所生成的電漿的密度降低。因此，濺鍍率降低，氧化物半導體層的成膜速度變小。
於如專利文獻1中所揭示般的使用高濃度的氧氣作為濺鍍氣體的濺鍍法中，為了提高濺鍍率，需要增大對靶材施加的偏電壓。但是，於該情況下，與靶材發生碰撞的離子的能量變大，於發生碰撞時，氧自作為靶材的金屬氧化物脫離。因此，靶材的材料組成與形成於基板上的膜的組成會變得不同而有膜質惡化之虞。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-119672號公報
本發明是鑒於所述問題而成，主要課題在於提供一種薄膜電晶體的製造方法，其可防止氧化物半導體層的氧缺乏，並且形成膜質優異的氧化物半導體層，進而以大的成膜速度形成氧化物半導體層來提高生產性。
即，本發明的具有氧化物半導體層的薄膜電晶體的製造方法為製造於基板上具有閘極電極、閘極絕緣層、氧化物半導體層、源極電極及汲極電極的薄膜電晶體的方法，且所述薄膜電晶體的製造方法的特徵在於：包括藉由使用電漿來濺鍍靶材而於所述閘極絕緣層上形成氧化物半導體層的步驟，所述形成氧化物半導體層的步驟包括：第1成膜步驟，僅供給氬氣作為濺鍍氣體來進行濺鍍；以及第2成膜步驟，供給氬氣與氧氣的混合氣體作為 濺鍍氣體來進行濺鍍；並且對所述靶材施加的偏電壓為-1kV以上的負電壓。
根據此種製造方法，對靶材施加的偏電壓小於先前(例如-1kV~-2kV)，因此可抑制氧發生脫離的濺鍍粒子的生成。其結果，於基板上形成維持與靶材材料相同的氧化物狀態的膜，可形成高品質的膜。
另外，由於對靶材施加的偏電壓小，因此氧未發生脫離的濺鍍粒子到達至基板。其結果，可僅供給氬氣作為濺鍍氣體來進行濺鍍，因此與除氬氣以外，亦供給氧氣的情況相比，可加快成膜速度。
進而，藉由包括供給氬氣與氧氣的混合氣體作為濺鍍氣體的第2成膜步驟，可形成膜中氧量大的氧化物半導體層。其結果，可防止氧化物半導體層的氧缺乏，且可製造電特性優異的薄膜電晶體。
再者，於本說明書中，所謂「僅供給氬氣作為濺鍍氣體」，是指所供給的濺鍍氣體中的氬氣的濃度為99.9999%以上。
於第2成膜步驟中，混合氣體中的氧氣的濃度較佳為5%以下。
若為此種構成，則第2成膜步驟中的濺鍍氣體中的氧氣濃度變小，可進一步增大靶材的表面附近所生成的電漿的密度，且可進一步提高成膜速度。
藉由第1成膜步驟而形成的第1半導體層的膜厚較佳為 大於藉由第2成膜步驟而形成的第2半導體層的膜厚。
若為此種構成，於形成氧化物半導體層的步驟中，可提高實施成膜速度大的第1成膜步驟的比例，且可增大氧化物半導體層整體的平均成膜速度，並可進一步提高生產性。
濺鍍時對靶材施加的偏電壓較佳為-600V以上的負電壓。
若為此種構成，由於對靶材施加的偏電壓更小，因此與靶材發生碰撞的離子的能量變得更小。其結果，於離子碰撞時，可進一步減低氧自作為靶材的金屬氧化物的脫離量，且可形成膜質更優異的氧化物半導體層。
形成氧化物半導體層的步驟中，可於進行第1成膜步驟後，進行第2成膜步驟。
若為此種構成，則可於第1半導體層上設置膜中氧量大的第2半導體層。因此，於作為後步驟的熱處理步驟等中，可抑制氧自第1半導體層的脫離。其結果，可抑制第1半導體層的氧缺乏，且可製造電特性更優異的薄膜電晶體。
另外，形成氧化物半導體層的步驟中，可首先進行第2成膜步驟，其後進行第1成膜步驟，其後，進而進行第2成膜步驟。
若為此種構成，則可於膜中氧量大的第2半導體層之間配置第1半導體層。因此，於作為後步驟的熱處理步驟等中，可抑制氧自第1半導體層的脫離。進而，第2半導體層可自第1半導體 層的上表面側及下表面側這兩者向第1半導體層供給氧。其結果，可抑制第1半導體層的氧缺乏，且可製造電特性更優異的薄膜電晶體。
第1成膜步驟及第2成膜步驟中的濺鍍較佳為於0.5Pa以上、3.1Pa以下的壓力下進行。
若為此種構成，則可進一步提高成膜速度。藉由進一步降低濺鍍時的壓力，平均自由路徑變長，因此濺鍍粒子於傳輸中不擴散地附著於基板，並可進一步提高成膜速度。因此，濺鍍較佳為於3.1Pa以下的壓力下進行。另一方面，若壓力未滿0.5Pa，則有無法生成維持電漿之虞。因此，所述範圍適當。
第1成膜步驟及第2成膜步驟中的濺鍍較佳為使用如下濺鍍裝置來進行，所述濺鍍裝置包括：真空容器，進行真空排氣且導入氣體；基板保持部，於真空容器內對基板進行保持；靶材保持部，於真空容器內與基板對向且對靶材進行保持；以及多個天線，沿由基板保持部保持的基板的表面排列，並產生電漿。
藉由使用此種濺鍍裝置，可獨立地進行對天線供給的高頻電壓與靶材的偏電壓的設定，因此可將偏電壓設定為如下程度的低電壓：與電漿的生成獨立地，將電漿中的離子引入至靶材並加以濺鍍的程度。因此，可將濺鍍時對靶材施加的負的偏電壓設定為-1kV以上的小值。
根據如上所述般構成的本發明的薄膜電晶體的製造方 法，可防止氧化物半導體層的氧缺乏，並且形成膜質優異的氧化物半導體層，進而以大的成膜速度形成氧化物半導體層來提高生產性。
1‧‧‧薄膜電晶體
2‧‧‧基板
3‧‧‧閘極電極
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層
5a‧‧‧第1半導體層
5b‧‧‧第2半導體層
6‧‧‧源極電極
7‧‧‧汲極電極
8‧‧‧保護膜
10‧‧‧絕緣部
11‧‧‧靶材偏壓電源
12‧‧‧絕緣構件
13‧‧‧絕緣罩
14‧‧‧循環流路
15‧‧‧環狀多面觸頭
16‧‧‧密封構件
20‧‧‧真空容器
20a‧‧‧側壁(上側壁)
20b、20c‧‧‧側壁
21‧‧‧氣體導入口
30‧‧‧基板保持部
40‧‧‧靶材保持部
50‧‧‧天線
50a‧‧‧供電端部
50b‧‧‧終端部
51‧‧‧導體單元(金屬管)
51a‧‧‧外螺紋部
51A‧‧‧第1金屬管
51B‧‧‧第2金屬管
51x、52x‧‧‧流路
52‧‧‧絕緣單元(絕緣管)
52a‧‧‧內螺紋部
52b‧‧‧凹部
53‧‧‧電容元件(電容器)
53A‧‧‧電極(第1電極)
53B‧‧‧電極(第2電極)
53x‧‧‧主流路
60‧‧‧高頻電源
61‧‧‧匹配電路
70‧‧‧真空排氣裝置
80‧‧‧濺鍍用氣體供給機構
90‧‧‧濺鍍用氣體
100‧‧‧濺鍍裝置
141‧‧‧溫度調整機構
142‧‧‧循環機構
511‧‧‧接觸部
531‧‧‧凸緣部
531h‧‧‧貫通孔
532‧‧‧延伸部
533‧‧‧接觸端子
CL‧‧‧冷卻液
Ec‧‧‧傳導體的下端
Ef‧‧‧費米準位
Ei‧‧‧真性費米準位
Ev‧‧‧價電子帶的上端
a-IGZO‧‧‧非晶質的IGZO
nc-IGZO‧‧‧結晶性的IGZO
IR‧‧‧高頻電流
P‧‧‧電漿
T‧‧‧靶材
W‧‧‧基板
圖1是示意性表示本實施形態的薄膜電晶體的構成的縱剖面圖。
圖2A~圖2F是示意性表示本實施形態的薄膜電晶體的製造步驟的剖面圖。
圖3是示意性表示本實施形態的濺鍍裝置的構成的與天線的長邊方向正交的縱剖面圖。
圖4是示意性表示本實施形態的濺鍍裝置的構成的沿天線的長邊方向的縱剖面圖。
圖5是表示本實施形態的天線中的電容器部分的部分放大剖面圖。
圖6是表示靶材偏電壓與成膜速度的關係的圖表。
圖7是表示氧氣的濃度與成膜速度的關係的圖表。
圖8是表示本發明的IGZO膜及先前例的IGZO膜中的Ga2p3/2的X射線光電子光譜學(X-ray Photoelectron Spectroscopy，XPS)光譜的圖表。
圖9是表示本發明的IGZO膜及先前例的IGZO膜中的各成分的比例的圖表。
圖10是表示由負偏壓應力試驗所得的應力時間與臨限值電壓的偏移量的關係的圖表。
圖11A、圖11B是對負偏壓應力試驗中所製成的樣品2~樣品4的薄膜電晶體的帶結構進行示意性說明的圖。
圖12是示意性表示變形實施形態的薄膜電晶體的構成的縱剖面圖。
圖13是表示變形實施形態的天線中的電容器部分的部分放大剖面圖。
圖14是表示變形實施形態的天線中的電容器部分的部分放大剖面圖。
以下，對本發明的一實施形態的薄膜電晶體及其製造方法進行說明。
<薄膜電晶體>
首先，對藉由本發明的實施形態的製造方法而獲得的薄膜電晶體1的構成進行說明。
本實施形態的薄膜電晶體1為所謂的底部閘極結構的薄膜電晶體，如圖1所示，具有基板2、閘極電極3、閘極絕緣層4、氧化物半導體層5、源極電極6及汲極電極7以及保護膜8，且自基板2側依序設置。
基板2包含可透光的材料，例如可包含聚對苯二甲酸乙二酯(Polyethylene Terephthalate，PET)、聚萘二甲酸乙二酯 (Polyethylene Naphthalate，PEN)、聚醚碸(Polyether Sulfone，PES)、丙烯酸、聚醯亞胺等的塑膠(合成樹脂)或玻璃等。
於基板2上設置有閘極電極3。閘極電極3包含具有高導電性的材料，例如可使用Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等金屬或Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxide，ITO)、氧化銦鋅(Indium Zinc Oxide，IZO)、In-Ga-Zn-O(IGZO)等金屬氧化物的導電膜來形成。閘極電極3亦可為將該些導電膜設為單層結構或兩層以上的積層結構而成者。
於閘極電極3上設置有閘極絕緣層4。閘極絕緣層4包含具有高絕緣性的材料，例如可為SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等的絕緣膜或包含至少兩種以上的該些化合物的絕緣膜。閘極絕緣層4亦可為將該些絕緣膜設為單層結構或兩層以上的積層結構而成者。
於閘極絕緣層4上設置有氧化物半導體層5。氧化物半導體層5包含含有In及O的氧化物半導體層，例如，較佳為包含In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O、In-Hf-Zn-O等。
本實施形態的氧化物半導體層5包含第1半導體層5a與第2半導體層5b，所述第1半導體層5a是藉由僅供給氬氣作為濺鍍氣體來進行濺鍍而成膜，所述第2半導體層5b是藉由供給氬氣與氧氣的混合氣體作為濺鍍氣體來進行濺鍍而成膜。成為自基板2側依序積層有第1半導體層5a、第2半導體層5b的結構。第 1半導體層5a為InGaZnO等非晶氧化物半導體(a-IGZO)，第2半導體層5b為InGaZnO等結晶性氧化物半導體(nc-IGZO)。
本實施形態中，構成為第1半導體層5a的膜厚相對於氧化物半導體層5整體的膜厚成為50%以上。即，構成為第1半導體層5a的膜厚大於第2半導體層5b的膜厚。
於氧化物半導體層5上設置有源極電極6及汲極電極7。源極電極6及汲極電極7分別包含具有高導電性的材料以便作為電極發揮功能，亦可包含與閘極電極3相同的材料。
於氧化物半導體層5、源極電極6及汲極電極7上設置有保護膜8。保護膜8可包含氧化矽膜(SiO2)或於氮化矽膜中含有氟的氟化氮化矽膜(SiN：F)。
<薄膜電晶體的製造方法>
繼而，使用圖2A~圖2F對圖1的薄膜電晶體1的製造方法進行說明。
(閘極電極3的形成)
首先，如圖2A所示，例如準備包含玻璃基板的基板2，並於該基板2的表面上形成閘極電極3。閘極電極3的形成例如可藉由直流(Direct Current，DC)濺鍍等通常的濺鍍法來進行。
(閘極絕緣層4的形成)
繼而，如圖2B所示，以覆蓋基板2的表面及閘極電極3的方式形成閘極絕緣層4。此種閘極絕緣層4例如可藉由電漿化學氣相沈積(Chemical Vapor Deposition，CVD)法等蒸鍍法來形成。
(氧化物半導體層5的形成)
繼而，如圖2C及圖2D所示，於閘極絕緣層4上形成作為通道層的氧化物半導體層5。本實施形態的氧化物半導體層5可使用如圖3所示般的濺鍍裝置100來形成，所述濺鍍裝置100包括：真空容器20，進行真空排氣且導入氣體；基板保持部30，於真空容器20內對基板進行保持；靶材保持部40，於真空容器20內與基板對向且對靶材進行保持；以及多個天線50，沿由基板保持部30保持的基板的表面排列，並產生電漿。
本實施形態的形成氧化物半導體層5的步驟的特徵在於包括：第1成膜步驟，僅供給氬氣作為濺鍍氣體來進行濺鍍；以及第2成膜步驟，供給氬氣與氧氣的混合氣體作為濺鍍氣體來進行濺鍍。第1成膜步驟與第2成膜步驟中，共通地將成為氧化物半導體層5的原料的InGaZnO等導電性氧化物燒結體設為靶材，將所準備的靶材配置於靶材保持部40，並將基板2配置於基板保持部30。
(第1成膜步驟)
首先，於閘極絕緣層4上形成第1半導體層5a。
具體而言，將真空容器20真空排氣至3×10-6Torr以下後，一邊將50sccm~200sccm的氬氣以濺鍍氣體的形式導入，一邊將真空容器20內的壓力調整為0.5Pa~3.1Pa。然後，對多個天線50供給1kW~10kW的高頻功率來生成/維持感應耦合型的電漿。對靶材施加直流電壓脈衝來進行靶材的濺鍍。對靶材施加的 電壓設為-1kV以上的負電壓，較佳為設為-600V以上的負電壓。
藉此，如圖2C所示，於閘極絕緣層4上形成第1半導體層5a。
(第2成膜步驟)
形成第1半導體層5a後，如圖2D所示，於第1半導體層5a上形成第2半導體層5b。
具體而言，完成第1半導體層的成膜後，一邊將50sccm~200sccm的氬氣與氧氣的混合氣體以濺鍍氣體的形式導入，一邊將真空容器20內的壓力調整為0.5Pa~3.1Pa。然後，對多個天線50供給1kW~10kW的高頻功率來生成/維持感應耦合型的電漿。對靶材施加直流電壓脈衝來進行靶材的濺鍍。對靶材施加的電壓設為-1kV以上的負電壓，較佳為設為-600V以上的負電壓。
於第2成膜步驟中，混合氣體中的氧氣的濃度較佳為5%以下。若氧氣濃度為此種範圍，則可進一步提高成膜速度。
本實施形態的製造方法中，較佳為以藉由第1成膜步驟而形成的第1半導體層5a的膜厚大於藉由第2成膜步驟而形成的第2半導體層5b的膜厚的方式進行第1成膜步驟及第2成膜步驟。例如，藉由變更成膜時間、天線的高頻功率量、靶材的直流電壓，可使第1半導體層5a的膜厚大於第2半導體層5b的膜厚。
(源極電極及汲極電極的形成)
繼而，如圖2E所示，於氧化物半導體層5上形成源極電極6及汲極電極7。源極電極6及汲極電極7的形成例如可藉由DC濺 鍍來形成。具體而言，首先，於氧化物半導體層5上塗佈抗蝕劑，並加以曝光、顯影，然後，藉由DC濺鍍法而於未形成抗蝕劑的氧化物半導體層5上形成包含金屬層的源極電極6及汲極電極7。然後，如圖2E所示，藉由將氧化物半導體層5上的抗蝕劑剝離而形成源極電極6及汲極電極7。
(保護膜的形成)
繼而，如圖2F所示，視需要，例如使用電漿CVD法來形成保護膜，以便覆蓋所形成的氧化物半導體層5、源極電極6及汲極電極7的上表面。
(熱處理)
最後，於包含氧的大氣壓下的環境中進行熱處理。熱處理中的爐內溫度較佳為150℃~300℃。另外，熱處理時間較佳為1小時~3小時。
藉由以上所述，可獲得本實施形態的薄膜電晶體1。
<濺鍍裝置>
繼而，對所述製造方法中的「氧化物半導體層5的形成」中所使用的濺鍍裝置100進行說明。
所述「氧化物半導體層5的形成」的步驟中，藉由使用濺鍍裝置100，可獨立地進行對天線供給的高頻電壓與靶材的偏電壓的設定。因此，可將偏電壓設定為如下程度的低電壓：與電漿的生成獨立地，將電漿中的離子引入至靶材並加以濺鍍的程度，因此，可將濺鍍時對靶材施加的負的偏電壓設定為-1kV以上的小值。
以下，對濺鍍裝置100的構成進行說明。
本實施形態的濺鍍裝置100是使用感應耦合型的電漿P來濺鍍靶材T而於基板W上進行成膜者。此處，基板W例如為液晶顯示器或有機電致發光(Electroluminescence，EL)顯示器等的平面顯示器(Flat Panel Display，FPD)用的基板、可撓性顯示器用的可撓性基板等。
具體而言，如圖3及圖4所示，濺鍍裝置100包括：真空容器20，進行真空排氣且導入氣體；基板保持部30，於真空容器20內對基板W進行保持；靶材保持部40，於真空容器20內對靶材T進行保持；多個天線50，配置於真空容器20內並呈直線狀；以及高頻電源60，對多個天線50施加用以於真空容器20內生成感應耦合型的電漿P的高頻。再者，由高頻電源60對多個天線50施加高頻，藉此高頻電流IR流經多個天線50，於真空容器20內產生感應電場而生成感應耦合型的電漿P。
真空容器20例如為金屬製的容器，其內部藉由真空排氣裝置70而進行真空排氣。該例中，真空容器20電性接地。
例如，經由具有流量調整器(省略圖示)等的濺鍍用氣體供給機構80及氣體導入口21，而將濺鍍用氣體90導入至真空容器20內。濺鍍用氣體90例如為氬氣(Ar)等惰性氣體或氬氣等惰性氣體與氧氣的混合氣體。本實施形態的濺鍍用氣體供給機構80將氬氣、氬氣與氧氣的混合氣體選擇性供給至真空容器20內。
基板保持部30為於真空容器20內例如將呈平板狀的基板W保持為水平狀態的固定器。該例中，該固定器電性接地。
靶材保持部40與由基板保持部30保持的基板W對向且對靶材T進行保持。本實施形態的靶材T於平面視時為呈矩形狀的平板狀者，例如為InGaZnO等氧化物半導體材料。該靶材保持部40設置於形成真空容器20的側壁20a(例如上側壁)。另外，於靶材保持部40與真空容器20的上側壁20a之間設置有具有真空密封功能的絕緣部10。該例中，對靶材T施加靶材偏電壓的靶材偏壓電源11經由靶材保持部40而連接於靶材T。靶材偏電壓為將電漿P中的離子(Ar+)引入至靶材T並加以濺鍍的電壓。本實施形態的靶材偏電壓為-1kV以上的負電壓，較佳為-200V~-600V。
本實施形態中，設置有多個靶材保持部40。多個靶材保持部40於真空容器20內的基板W的表面側，以沿基板W的表面的方式(例如，與基板W的背面實質上平行地)並列配置於同一平面上。多個靶材保持部40以其長邊方向相互平行的方式等間隔地配置。藉此，如圖3所示，配置於真空容器20內的多個靶材T以與基板W的表面實質上平行，且以長邊方向相互平行的方式等間隔地配置。再者，各靶材保持部40為同一構成。
多個天線50於真空容器20內的基板W的表面側，以沿基板W的表面的方式(例如，與基板W的表面實質上平行地)並列配置於同一平面上。多個天線50以其長邊方向相互平行的方 式等間隔地配置。再者，各天線50於平面視時為直線狀且為同一構成，其長度為幾十cm以上。
如圖3所示，本實施形態的天線50分別配置於由各靶材保持部40保持的靶材T的兩側。即，成為如下構成：天線50與靶材T交替地配置，一個靶材T由兩根天線50夾持。此處，各天線50的長邊方向與由各靶材保持部40保持的靶材T的長邊方向為同一方向。
另外，各天線50的材質例如為銅、鋁、該些的合金、不鏽鋼等，但並不限於此。再者，亦可將天線50設為中空，使冷卻水等冷卻劑於其中流動來冷卻天線50。
再者，如圖4所示，天線50的兩端部附近分別貫通真空容器20的相對向的側壁20b、側壁20c。於使天線50的兩端部貫通至真空容器20外的部分分別設置有絕緣構件12。天線50的兩端部貫通該各絕緣構件12，且其貫通部例如藉由襯墊而真空密封。於各絕緣構件12與真空容器20之間，亦例如藉由襯墊而真空密封。再者，絕緣構件12的材質例如為氧化鋁等陶瓷；石英；或聚苯硫醚(Polyphenylene Sulfide，PPS)、聚醚醚酮(Polyetheretherketone，PEEK)等工程塑膠等。
進而，於各天線50中，位於真空容器20內的部分由絕緣物製的直管狀的絕緣罩13覆蓋。該絕緣罩13的兩端部與真空容器20之間亦可不密封。原因在於：即便濺鍍用氣體90進入絕緣罩13內的空間，由於該空間小而電子的移動距離短，因此通常 於該空間內亦不產生電漿P。再者，絕緣罩13的材質例如為石英、氧化鋁、氟樹脂、氮化矽、碳化矽、矽等，但並不限於該些。
於作為天線50的一端部的供電端部50a經由匹配電路61而連接高頻電源60，作為另一端部的終端部50b直接接地。再者，亦可構成為於供電端部50a或終端部50b設置可變電容器或可變電抗器等阻抗調整電路來調整各天線50的阻抗。藉由如上所述般調整各天線50的阻抗，可使天線50的長邊方向上的電漿P的密度分佈均勻化，且可使天線50的長邊方向上的膜厚均勻化。
藉由所述構成，可使高頻電流IR自高頻電源60經由匹配電路61而流動至天線50。高頻的頻率例如通常為13.56MHz，但並不限於此。
然後，本實施形態的天線50為於內部具有供冷卻液CL流通的流路的中空結構者。具體而言，如圖5所示，天線50包括：至少兩個呈管狀的金屬製的導體單元51(以下，稱為「金屬管51」；)；設置於相互鄰接的金屬管51之間而將該些金屬管51絕緣的管狀的絕緣單元52(以下，稱為「絕緣管52」；)；以及與相互鄰接的金屬管51電性串聯連接的作為電容元件的電容器53。
本實施形態中，金屬管51的數量為兩個，絕緣管52及電容器53的數量為各一個。於以下的說明中，亦將一金屬管51稱為「第1金屬管51A」，將另一金屬管稱為「第2金屬管51B」。再者，天線50亦可為具有三個以上的金屬管51的構成，於該情況下，絕緣管52及電容器53的數量均比金屬管51的數量少一個。
再者，冷卻液CL藉由設置於真空容器20的外部的循環流路14而流通於天線50中，於所述循環流路14設置有用以將冷卻液CL調整為一定溫度的熱交換器等溫度調整機構141與用以使冷卻液CL於循環流路14中循環的泵等循環機構142。作為冷卻液CL，就電絕緣的觀點而言，較佳為電阻高的水，例如較佳為純水或接近於其的水。此外，例如亦可使用氟系惰性液體等水以外的液冷卻劑。
金屬管51為於內部形成有供冷卻液CL流動的直線狀的流路51x且呈直管狀者。並且，於金屬管51的至少長邊方向一端部的外周部形成有外螺紋部51a。關於本實施形態的金屬管51，藉由其他零件來形成形成有外螺紋部51a的端部與其以外的構件並將該些接合，但亦可由單一的構件形成。再者，為了實現與連接多個金屬管51的構成的零件的共通化，理想的是事先於金屬管51的長邊方向兩端部形成外螺紋部51a來持有互換性。金屬管51的材質例如為銅、鋁、該些的合金、不鏽鋼等。
絕緣管52為於內部形成有供冷卻液CL流動的直線狀的流路52x且呈直管狀者。並且，於絕緣管52的軸方向兩端部的側周壁形成有與金屬管51的外螺紋部51a旋合並連接的內螺紋部52a。另外，於絕緣管52的軸方向兩端部的側周壁且於較內螺紋部52a更靠軸方向中央側，遍及周方向整體形成有用以嵌合電容器53的各電極53A、電極53B的凹部52b。本實施形態的絕緣管52由單一的構件形成，但並不限於此。再者，絕緣管52的材質例 如為氧化鋁、氟樹脂、聚乙烯(Polyethylene，PE)、工程塑膠(例如，聚苯硫醚(PPS)、聚醚醚酮(PEEK)等)等。
電容器53設置於絕緣管52的內部，具體而言，設置於絕緣管52的供冷卻液CL流動的流路52x。
具體而言，電容器53包括與相互鄰接的金屬管51的一者(第1金屬管51A)電性連接的第1電極53A及與相互鄰接的金屬管51的另一者(第2金屬管51B)電性連接並且與第1電極53A對向配置的第2電極53B，且構成為冷卻液CL充滿第1電極53A及第2電極53B之間的空間。即，流動於該第1電極53A及第2電極53B之間的空間的冷卻液CL成為構成電容器53的介電體。
各電極53A、電極53B呈大致旋轉體形狀，並且沿其中心軸而於中央部形成有主流路53x。具體而言，各電極53A、電極53B具有與金屬管51中的絕緣管52側的端部電性接觸的凸緣部531及自該凸緣部531延伸至絕緣管52側的延伸部532。關於本實施形態的各電極53A、電極53B，可由單一的構件形成凸緣部531及延伸部532，亦可藉由其他零件而形成並將該些接合。電極53A、電極53B的材質例如為鋁、銅、該些的合金等。
凸緣部531遍及周方向整體而與金屬管51中的絕緣管52側的端部接觸。具體而言，凸緣部531的軸方向端面遍及周方向整體而與形成於金屬管51的端部的圓筒狀的接觸部511的前端面接觸，並且經由設置於金屬管51的接觸部511的外周的環狀多 面觸頭15而與金屬管51的端面電性接觸。再者，凸緣部531亦可藉由該些的任一者而與金屬管51電性接觸。
另外，於凸緣部531在厚度方向上形成有多個貫通孔531h。藉由在該凸緣部531設置貫通孔531h，可減小由凸緣部531所引起的冷卻液CL的流路阻力，並且防止絕緣管52內的冷卻液CL的滯留及氣泡積存於絕緣管52內。
延伸部532呈圓筒形狀，且於其內部形成有主流路53x。第1電極53A的延伸部532及第2電極53B的延伸部532相互配置於同軸上。即，以將第2電極53B的延伸部532插入至第1電極53A的延伸部532的內部的狀態設置。藉此，於第1電極53A的延伸部532與第2電極53B的延伸部532之間形成沿流路方向的圓筒狀的空間。
如上所述般構成的各電極53A、電極53B嵌合於形成於絕緣管52的側周壁的凹部52b。具體而言，第1電極53A嵌合於形成於絕緣管52的軸方向一端側的凹部52b，第2電極53B嵌合於形成於絕緣管52的軸方向另一端側的凹部52b。藉由如上所述般使各電極53A、電極53B嵌合於各凹部52b，第1電極53A的延伸部532及第2電極53B的延伸部532相互配置於同軸上。另外，藉由使各電極53A、電極53B的凸緣部531的端面與各凹部52b的朝向軸方向外側的面接觸來規定第2電極53B的延伸部532相對於第1電極53A的延伸部532的插入尺寸。
另外，使各電極53A、電極53B嵌合於絕緣管52的各 凹部52b，並且使金屬管51的外螺紋部51a與該絕緣管52的內螺紋部52a旋合，藉此金屬管51的接觸部511的前端面與電極53A、電極53B的凸緣部531接觸，從而各電極53A、電極53B被夾持固定於絕緣管52與金屬管51之間。如上所述，本實施形態的天線50成為金屬管51、絕緣管52、第1電極53A及第2電極53B配置於同軸上的結構。再者，金屬管51及絕緣管52的連接部具有相對於真空及冷卻液CL的密封結構。本實施形態的密封結構是藉由設置於外螺紋部51a的基端部的襯墊等密封構件16來實現。再者，亦可使用錐管螺紋結構。
如上所述，金屬管51及絕緣管52之間的密封及金屬管51與各電極53A、電極53B的電性接觸可與外螺紋部51a及內螺紋部52a的固定一同進行，因此組裝作業變得非常簡便。
於該構成中，冷卻液CL自第1金屬管51A流出後，冷卻液CL通過第1電極53A的主流路53x及貫通孔531h而流動至第2電極53B側。流動至第2電極53B側的冷卻液CL通過第2電極53B的主流路53x及貫通孔531h而流動至第2金屬管51B。此時，第1電極53A的延伸部532與第2電極53B的延伸部532之間的圓筒狀的空間由冷卻液CL充滿，該冷卻液CL成為介電體而構成電容器53。
根據如上所述般構成的本實施形態的濺鍍裝置100，經由絕緣管52而將電容器53電性串聯連接於相互鄰接的金屬管51，因此簡單來說，天線50的合成電抗成為自感應性電抗減去電 容性電抗的形式，可減低天線50的阻抗。其結果，即便於延長天線50的情況下，亦可抑制其阻抗的增大，且高頻電流容易於天線50中流動，可高效地產生電漿P。藉此，可提高電漿P的密度，且亦可提高成膜速度。
尤其，根據本實施形態，利用冷卻液CL充滿第1電極53A及第2電極53B之間的空間而形成介電體，因此可消除於構成電容器53的電極53A、電極53B及介電體之間產生的間隙。其結果，可提高電漿P的均勻性，且可提高成膜的均勻性。另外，藉由將冷卻液CL用作介電體，無需準備與冷卻液CL不同的液體的介電體，而且，可冷卻第1電極53A及第2電極53B。冷卻液CL藉由溫度調整機構而調整為一定溫度，藉由將該冷卻液CL用作介電體，可抑制由溫度變化所引起的介電常數的變化而抑制電容值的變化，藉此，亦可提高電漿P的均勻性。進而，於使用水作為冷卻液CL的情況下，由於水的介電常數為約80(20℃)且大於樹脂製的介電體片，因此可構成可耐高電壓的電容器53。
而且，根據本實施形態，可獨立地進行對天線50供給的高頻電壓與靶材T的偏電壓的設定，因此可將偏電壓設定為如下程度的低電壓：與電漿P的生成獨立地，將電漿P中的離子引入至靶材T並加以濺鍍的程度。其結果，可於低電壓下進行靶材T的濺鍍，因此可減小靶材T的材料組成與形成於基板W上的膜的組成的變化。另外，由於使用天線50來生成濺鍍用的電漿P，因此與磁控濺鍍裝置相比，可同樣地消耗靶材T，且可提高靶材T 的使用效率。並且，本實施形態中，為於靶材表面附近不具有直流磁場的構成，容易應用於磁性材料。
此外，可消除可於電極53A、電極53B及介電體之間的間隙產生的電弧放電，並可消除由電弧放電所引起的電容器53的破損。另外，可於不考慮間隙的情況下，精度良好地設定第1電極53A及第2電極53B的距離、對向面積及根據冷卻液CL的介電常數來精度良好地設定電容值。進而，亦可不需要對用以填埋間隙的電極53A、電極53B及介電體進行按壓的結構，且可防止由該按壓結構所引起的天線周邊的結構的複雜化及藉此而產生的電漿P的均勻性的惡化。
<靶材偏電壓與成膜速度的關係性評價>
於本實施形態的濺鍍裝置100中，對靶材偏電壓(V)與成膜速度(nm/min)的關係進行評價。再者，所使用的靶材T為IGZO1114，尺寸為150mm×1000mm。天線間距離(間距寬度)為200mm。靶材-基板間距離為125mm。基板W的尺寸為320mm×400mm。
將真空容器20真空排氣至3×10-6Torr以下後，一邊導入100sccm的濺鍍用氣體(Ar氣體)，一邊將真空容器20內的壓力調整為1.3Pa。對多個天線50供給5kW、7kW或8kW的高頻功率來生成/維持感應耦合型的電漿P。對靶材T施加直流電壓脈衝(50kHz，占空97%)來進行靶材T的濺鍍，並測定成膜速度。
將各高頻功率下的各靶材偏電壓的成膜速度示於圖6 中。例如，於欲將成膜速度設為25nm/min的情況下，當高頻功率為5kW時，只要將靶材偏電壓設為-665V即可，當高頻功率為7kW時，只要將靶材偏電壓設為-440V即可，當高頻功率為8kW時，只要將靶材偏電壓設為-344V即可。
<由氧氣的濃度所引起的成膜速度評價>
使用本實施形態的濺鍍裝置100來對將氧氣與氬氣一同供給至真空容器內時的成膜速度進行評價。再者，所使用的靶材T為IGZO1114，尺寸為150mm×1000mm。天線間距離(間距寬度)為200mm。靶材-基板間距離為125mm。基板W的尺寸為320mm×400mm。
將真空容器20真空排氣至3×10-6Torr以下後，一邊導入100sccm的混合氣體(氬氣+氧氣)，一邊將真空容器20內的壓力調整為0.9Pa。對多個天線50供給7kW或8kW的高頻功率來生成/維持感應耦合型的電漿P。對靶材T施加-400V的直流電壓脈衝(50kHz，占空97%)來進行靶材T的濺鍍，並測定成膜速度。
將於各高頻功率下使氧氣的濃度變化時的成膜速度示於圖7中。根據該圖7可知，隨著氧氣的濃度變大而成膜速度變慢，且得知：於僅供給氬氣來進行成膜的情況下，成膜速度最快。
<IGZO膜的氧結合狀態的評價>
使用X射線光電子分光分析裝置(XPS分析裝置(島津製作所股份有限公司KRATOS AXIS-ULTRA))來分析使用本實施形 態的濺鍍裝置100而形成的IGZO膜(本發明的IGZO膜)的氧結合狀態。另外，作為比較例，使用所述XPS分析裝置來分析使用先前方式的射頻(Radio Frequency，RF)磁控濺鍍裝置(艾依科(EIKO)股份有限公司ESS-300)而形成的IGZO膜(先前例的IGZO膜)的氧結合狀態。
本發明的IGZO膜：將真空容器20真空排氣至3×10-6Torr以下後，一邊導入100sccm的濺鍍用氣體(僅Ar氣體)，一邊將真空容器20內的壓力調整為1.3Pa。對多個天線50供給7kW的高頻功率來生成/維持感應耦合型的電漿P。對靶材T施加-400V的直流電壓脈衝(50kHz，占空97%)來濺鍍靶材T(IGZO1114)而進行成膜。
先前例的IGZO膜：將真空容器真空排氣至3×10-6Torr以下後，一邊導入19.1sccm的濺鍍用氣體(Ar氣體)及0.9sccm的氧氣(氧濃度4.5%的混合氣體)，一邊將真空容器內的壓力調整為0.6Pa。對陰極供給100W的高頻功率來濺鍍靶材T(IGZO1114)而進行成膜。
圖8中示出藉由XPS分析裝置而獲得的Ga2p3/2的XPS光譜。另外，圖9是表示將Ga2p3/2的XPS光譜、In3d5/2的XPS光譜、Zn2p3/2的XPS光譜加以波峰分離而獲得的各成分的比例的圖。
根據該些圖8及圖9可知：藉由使用本實施形態的濺鍍裝置100，即便不添加反應性氣體(氧氣)，亦可形成金屬元素的 60%以上與氧結合的膜。
<薄膜電晶體的耐應力性的評價>
為了確認藉由本實施形態的製造方法而製作的薄膜電晶體的電特性，利用以下的綱要進行負偏壓應力試驗。
(樣品製成)
準備四個將低電阻矽基板用作閘極電極的底部閘極結構的薄膜電晶體(樣品1~樣品4)。任一樣品中，均於低電阻矽基板的閘極電極上設置包含SiO2的膜厚100nm的閘極絕緣層，於該閘極絕緣層上設置包含IGZO膜(IGZO1114)的氧化物半導體層，於該氧化物半導體層上設置源極電極、汲極電極(Pt：20nm，Mo：80nm)及保護膜(SiO2)。
樣品1中，使用先前的高頻磁控濺鍍裝置，以單層形成膜厚50nm的氧化物半導體層，最終於氧氣環境下且於300℃下進行2小時熱處理。
樣品2~樣品4中，使用所述濺鍍裝置100來形成氧化物半導體層。
關於樣品2，對靶材施加-350V的直流脈衝電壓，使用高頻天線進行電漿生成，僅供給氬氣作為濺鍍氣體而於室溫下進行濺鍍，以單層形成厚度50nm的氧化物半導體層，最終於氧氣環境下且於300℃下進行2小時熱處理。
關於樣品3，藉由與樣品2相同的條件而以單層形成氧化物半導體層，最終於氧氣環境下且於250℃下進行2小時熱處理。
關於樣品4，首先，對靶材施加-350V的直流脈衝電壓，使用高頻天線進行電漿生成，僅供給氬氣作為濺鍍氣體而於室溫下進行濺鍍，從而形成厚度45nm的第1半導體層。其後，供給氬氣與氧氣(濃度：5%)的混合氣體作為濺鍍氣體而於室溫下進行濺鍍，從而於第1半導體層上形成厚度5nm的第2半導體層。其後，最終於氧氣環境下且於250℃下進行2小時熱處理。
(負偏壓應力試驗)
針對所製作的樣品1~樣品4，藉由以下的條件來進行負偏壓應力試驗，並測定相對於應力時間(秒)的臨限值電壓的偏移量(△Vth(V))。將試驗結果示於圖10中。
．閘極施加電壓：-20V
．應力時間：1s~10000s
．汲極-源極間電壓：5.0V
根據圖10所示的結果可知：藉由本實施形態的製造方法而製作的、氧化物半導體層為兩層結構的樣品4的臨限值電壓的偏移量△Vth非常小，相對於電性應力而更穩定。可知：與藉由先前的磁控濺鍍裝置而形成氧化物半導體層的樣品1或藉由本實施形態的濺鍍裝置100而以單層形成氧化物半導體層的樣品2及樣品3相比，該情況為更良好的結果。
再者，以單層形成氧化物半導體層的樣品2及樣品3的薄膜電晶體中，認為如圖11A所示，容易於氧化物半導體層(a-IGZO)與保護膜(SiO2)的界面產生缺陷。因此，認為：即 便於閘極電壓Vgs為零的狀態下，於通道層亦產生載子而產生電流流動，若不施加抵消由界面中所產生的缺陷所引起的固定電荷的負電壓作為閘極電壓Vgs，則無法將薄膜電晶體設為遮斷狀態。
另一方面，以兩層結構形成氧化物半導體層的樣品4的薄膜電晶體中，使用氬氣與氧氣的混合氣體作為濺鍍氣體來濺鍍成膜而成的第2半導體層為結晶性氧化物半導體(nc-IGZO)。因此，認為如圖11B所示，即便於上表面形成保護膜(SiO2)，於其界面亦難以產生缺陷，且亦難以產生固定電荷。因此，認為：於閘極電壓Vgs為零的狀態下，於通道層不產生載子，因而，即便不施加大的負電壓作為閘極電極Vgs，亦可將薄膜電晶體設為遮斷狀態。
另外，可知：藉由改變濺鍍氣體中的氧濃度，第2半導體層中的氧量發生變化，藉此可改變第2半導體層的結晶度。亦可知：藉此，於在第2半導體層的上表面形成保護膜時，可控制界面中的缺陷的產生，且可改變臨限值電壓Vth的位置。再者，由於第1半導體層與第2半導體層是以大致相同的元素比率構成，因此該些的界面成為所謂的同質接合狀態，並非如產生缺陷或固定電荷般的不連續的結構，因此認為難以產生對於薄膜電晶體的開關動作的影響。
<本實施形態的效果>
根據如上所述般構成的本實施形態的薄膜電晶體的製造方法，對靶材施加的偏電壓小於先前(例如-1kV~-2kV)，因此可 抑制氧發生脫離的濺鍍粒子的生成。其結果，於基板上形成維持與靶材材料相同的氧化物狀態的膜，可形成高品質的膜。
另外，由於對靶材施加的偏電壓小，因此氧未發生脫離的濺鍍粒子到達至基板。其結果，可僅供給氬氣作為濺鍍氣體來進行濺鍍，因此與除氬氣以外，亦供給氧氣的情況相比，可加快成膜速度。
進而，藉由包括供給氬氣與氧氣的混合氣體作為濺鍍氣體的第2成膜步驟，可形成膜中氧量大的氧化物半導體層。其結果，可防止氧化物半導體層的氧缺乏，且可製造電特性優異的薄膜電晶體。
<其他變形實施形態>
再者，本發明並不限於所述實施形態。
例如，所述實施形態的薄膜電晶體1為底部閘極結構者，但並不限於此，亦可為頂部閘極結構者。
所述實施形態的薄膜電晶體1為於第1半導體層5a上設置有第2半導體層5b者，但亦可於第2半導體層5b上設置第1半導體層5a。於該情況下，於製造方法的「形成氧化物半導體層的步驟」中，可首先進行第2成膜步驟，其後進行第1成膜步驟。
所述實施形態的薄膜電晶體1的氧化物半導體層5為於第1半導體層5a上設置有第2半導體層5b的兩層結構者，但亦可如圖12所示，為於兩個第2半導體層5b之間設置有第1半導體層5a的三層結構者。於該情況下，於製造方法的「形成氧化物 半導體層的步驟」中，可首先進行第2成膜步驟，其後進行第1成膜步驟，進而，其後進行第2成膜步驟。
所述實施形態的濺鍍裝置100中，天線呈直線狀，但亦可為經彎曲或折曲的形狀。於該情況下，金屬管可為經彎曲或折曲的形狀，絕緣管可為經彎曲或折曲的形狀。
所述實施形態的濺鍍裝置100中，電極的延伸部為圓筒狀，亦可為其他的角筒狀，亦可為平板狀或者經彎曲或折曲的板狀。
所述實施形態的濺鍍裝置100中，電容器53為包含兩個圓筒狀的延伸部的兩筒結構，但亦可如圖13所示，將三個以上的圓筒狀的延伸部532配置於同軸上。於該情況下，以第1電極53A的延伸部532與第2電極53B的延伸部532交替配置的方式構成。圖13中，三個延伸部532中，內側及外側的兩個為第1電極53A的延伸部532，中間的一個為第2電極53B的延伸部532。若為該構成，則可於不增大電容器53的軸方向尺寸的情況下，增加對向面積。
進而，於濺鍍裝置100中，電極53A、電極53B與金屬管51的接觸除該些端面彼此的接觸以外，亦可如圖14所示，構成為於電極53A、電極53B設置接觸端子533，並使該接觸端子533與金屬管51接觸。圖14的構成中，設置自電極53A、電極53B的凸緣部531向軸方向外側突出的接觸端子533並使該接觸端子533按壓接觸於金屬管51的接觸部511的外側周面。於該構 成中，各電極53A、電極53B的相對位置由絕緣管52的凹部52b的朝向軸方向外側的面規定。
進而，亦可將絕緣單元52的一側的金屬單元51的一部分設為第1電極53A。於該情況下，認為設為如下構成：與絕緣單元52的另一側的金屬單元51電性連接的第2電極53B通過絕緣單元52的內部而延伸至絕緣單元52的一側的金屬單元51的內部。
並且，導體單元及絕緣單元為具有一個內部流路且呈管狀者，但亦可為具有兩個以上的內部流路者或具有經分支的內部流路者。
所述實施形態的濺鍍裝置100為具有多個靶材保持部的構成，但亦可為具有一個靶材保持部的構成。於該情況下，亦理想的是具有多個天線的構成，亦可為具有一個天線的構成。
此外，本發明並不限於所述實施形態，當然亦可於不脫離其主旨的範圍內進行各種變形。
[產業上的可利用性]
根據本發明的薄膜電晶體的製造方法，可防止氧化物半導體層的氧缺乏，並且形成膜質優異的氧化物半導體層，進而以大的成膜速度形成氧化物半導體層來提高生產性。
2‧‧‧基板
3‧‧‧閘極電極
4‧‧‧閘極絕緣層
5‧‧‧氧化物半導體層
5a‧‧‧第1半導體層
5b‧‧‧第2半導體層
6‧‧‧源極電極
7‧‧‧汲極電極
8‧‧‧保護膜

Claims (9)

  1. 一種薄膜電晶體的製造方法，其製造於基板上具有閘極電極、閘極絕緣層、氧化物半導體層、源極電極及汲極電極的薄膜電晶體，且所述薄膜電晶體的製造方法包括藉由使用電漿來濺鍍靶材而於所述閘極絕緣層上形成氧化物半導體層的步驟，所述形成氧化物半導體層的步驟包括：第1成膜步驟，僅供給氬氣作為濺鍍氣體來進行濺鍍；以及第2成膜步驟，供給氬氣與氧氣的混合氣體作為濺鍍氣體來進行濺鍍；並且對所述靶材施加的偏電壓為-1kV以上的負電壓。
  2. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中於所述第2成膜步驟中，所述混合氣體中的所述氧氣的濃度為5%以下。
  3. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中藉由所述第1成膜步驟而形成的第1半導體層的膜厚大於藉由所述第2成膜步驟而形成的第2半導體層的膜厚。
  4. 如申請專利範圍第2項所述的薄膜電晶體的製造方法，其中藉由所述第1成膜步驟而形成的第1半導體層的膜厚大於藉由所述第2成膜步驟而形成的第2半導體層的膜厚。
  5. 如申請專利範圍第1項至第4項中任一項所述的薄膜電 晶體的製造方法，其中所述偏電壓為-600V以上的負電壓。
  6. 如申請專利範圍第1項至第4項中任一項所述的薄膜電晶體的製造方法，其中於所述形成氧化物半導體層的步驟中，於進行所述第1成膜步驟後，進行所述第2成膜步驟。
  7. 如申請專利範圍第1項至第4項中任一項所述的薄膜電晶體的製造方法，其中於所述形成氧化物半導體層的步驟中，於進行所述第2成膜步驟後，進行所述第1成膜步驟，其後，進而進行所述第2成膜步驟。
  8. 如申請專利範圍第1項至第4項中任一項所述的薄膜電晶體的製造方法，其中所述第1成膜步驟及所述第2成膜步驟是於0.5Pa以上、3.1Pa以下的壓力下進行。
  9. 如申請專利範圍第1項至第4項中任一項所述的薄膜電晶體的製造方法，其中所述第1成膜步驟及所述第2成膜步驟是使用濺鍍裝置來進行濺鍍，所述濺鍍裝置包括：真空容器，進行真空排氣且導入氣體；基板保持部，於所述真空容器內對所述基板進行保持；靶材保持部，於所述真空容器內與所述基板對向且對所述靶材進行保持；以及多個天線，沿由所述基板保持部保持的所述基板的表面排列，並產生所述電漿。
TW107119544A 2017-06-07 2018-06-06 薄膜電晶體的製造方法 TWI684283B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-113014 2017-06-07
JP2017113014 2017-06-07

Publications (2)

Publication Number Publication Date
TW201904074A TW201904074A (zh) 2019-01-16
TWI684283B true TWI684283B (zh) 2020-02-01

Family

ID=64565949

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119544A TWI684283B (zh) 2017-06-07 2018-06-06 薄膜電晶體的製造方法

Country Status (6)

Country Link
US (1) US11417752B2 (zh)
JP (1) JP6928884B2 (zh)
KR (1) KR102322393B1 (zh)
CN (1) CN110709968B (zh)
TW (1) TWI684283B (zh)
WO (1) WO2018225822A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247546B2 (ja) * 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法
JP2021002633A (ja) 2019-06-25 2021-01-07 日新電機株式会社 酸化物半導体の加工法方法及び薄膜トランジスタの製造方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法
GB2588942B (en) * 2019-11-15 2024-07-24 Dyson Technology Ltd Sputter deposition
JP2021190590A (ja) * 2020-06-01 2021-12-13 日新電機株式会社 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
KR102511735B1 (ko) * 2021-07-14 2023-03-17 성균관대학교산학협력단 전계 효과 트랜지스터 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084725A (ja) * 2011-10-07 2013-05-09 Sumitomo Electric Ind Ltd 半導体素子
TW201707092A (zh) * 2010-09-13 2017-02-16 半導體能源研究所股份有限公司 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
CN106715750A (zh) * 2014-09-26 2017-05-24 日新电机株式会社 成膜方法及溅镀装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094057A (ja) * 2000-09-20 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20070012557A1 (en) * 2005-07-13 2007-01-18 Applied Materials, Inc Low voltage sputtering for large area substrates
KR20080064269A (ko) 2007-01-04 2008-07-09 주식회사 엘지화학 스퍼터링에 의한 산화아연계 박막의 제조방법 및 이에 의해제조된 산화아연계 박막
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
KR20150092375A (ko) 2010-06-17 2015-08-12 울박, 인크 스퍼터 성막 장치 및 방착부재
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP5886491B2 (ja) 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR20150126272A (ko) 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201707092A (zh) * 2010-09-13 2017-02-16 半導體能源研究所股份有限公司 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
JP2013084725A (ja) * 2011-10-07 2013-05-09 Sumitomo Electric Ind Ltd 半導体素子
CN106715750A (zh) * 2014-09-26 2017-05-24 日新电机株式会社 成膜方法及溅镀装置

Also Published As

Publication number Publication date
CN110709968A (zh) 2020-01-17
WO2018225822A1 (ja) 2018-12-13
US11417752B2 (en) 2022-08-16
TW201904074A (zh) 2019-01-16
JP6928884B2 (ja) 2021-09-01
CN110709968B (zh) 2023-03-10
KR20200003171A (ko) 2020-01-08
KR102322393B1 (ko) 2021-11-05
JPWO2018225822A1 (ja) 2020-05-21
US20210151585A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
TWI684283B (zh) 薄膜電晶體的製造方法
CN110709533B (zh) 溅射装置
TWI699442B (zh) 成膜方法、薄膜電晶體的製造方法以及薄膜電晶體
US10121898B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
TWI541900B (zh) 絕緣膜及其製造方法
JP2011142174A (ja) 成膜方法および半導体装置
CN115735268A (zh) 通过电感耦合等离子体进行溅射成膜的成膜装置
US12021152B2 (en) Process to reduce plasma induced damage
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2017201651A (ja) 酸化物半導体の製造方法
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
JP2018156763A (ja) プラズマ発生用のアンテナ及びそれを備えるプラズマ処理装置
JP2019165177A (ja) 成膜方法