WO2018225822A1 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
WO2018225822A1
WO2018225822A1 PCT/JP2018/021876 JP2018021876W WO2018225822A1 WO 2018225822 A1 WO2018225822 A1 WO 2018225822A1 JP 2018021876 W JP2018021876 W JP 2018021876W WO 2018225822 A1 WO2018225822 A1 WO 2018225822A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
sputtering
target
gas
oxide semiconductor
Prior art date
Application number
PCT/JP2018/021876
Other languages
English (en)
French (fr)
Inventor
松尾　大輔
靖典 安東
佳孝 瀬戸口
茂明 岸田
Original Assignee
日新電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日新電機株式会社 filed Critical 日新電機株式会社
Priority to JP2019523971A priority Critical patent/JP6928884B2/ja
Priority to KR1020197035759A priority patent/KR102322393B1/ko
Priority to CN201880037318.3A priority patent/CN110709968B/zh
Priority to US16/619,943 priority patent/US11417752B2/en
Publication of WO2018225822A1 publication Critical patent/WO2018225822A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0073—Reactive sputtering by exposing the substrates to reactive gases intermittently
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Definitions

  • the present invention relates to a method for manufacturing a thin film transistor having an oxide semiconductor layer.
  • the present invention relates to a method for manufacturing a thin film transistor in which an oxide semiconductor layer is formed by sputtering a target using plasma.
  • Patent Document 1 discloses that an oxygen-excess oxide semiconductor layer is formed by sputtering a target metal oxide with a ratio of an oxygen flow rate to a total flow rate of a sputtering gas of 90% to 100%, A method of obtaining a thin film transistor having an oxygen-excess oxide semiconductor layer with high reproducibility by covering the oxide semiconductor layer with a dense metal oxide is disclosed.
  • Patent Document 1 uses a high-concentration oxygen gas as a sputtering gas, the density of plasma generated near the surface of the target is reduced. Therefore, the sputtering rate is reduced and the deposition rate of the oxide semiconductor layer is reduced.
  • a high-concentration oxygen gas as a sputtering gas as disclosed in Patent Document 1 it is necessary to increase the bias voltage applied to the target.
  • the energy of ions that collide with the target increases, and oxygen is desorbed from the metal oxide that is the target during the collision. For this reason, the material composition of the target and the composition of the film formed on the substrate are different, and the film quality may be deteriorated.
  • the present invention has been made in view of the above-described problems, and prevents oxygen deficiency in an oxide semiconductor layer, forms an oxide semiconductor layer with excellent film quality, and further provides an oxide semiconductor layer at a high deposition rate.
  • the main object is to provide a method for manufacturing a thin film transistor that can improve productivity by forming a thin film.
  • a method for manufacturing a thin film transistor having an oxide semiconductor layer according to the present invention includes a gate electrode, a gate insulating layer, an oxide semiconductor layer, a source electrode, and a drain electrode on a substrate.
  • a step of forming an oxide semiconductor layer on the gate insulating layer by sputtering a target using plasma, and the step of forming the oxide semiconductor layer includes only argon gas as a sputtering gas.
  • a second film forming process for performing sputtering by supplying a mixed gas of argon gas and oxygen gas as a sputtering gas, and the bias voltage applied to the target is ⁇ It is a negative voltage of 1 kV or more.
  • the bias voltage applied to the target is smaller than the conventional one (for example, ⁇ 1 to ⁇ 2 kV), the generation of sputtered particles from which oxygen has been released can be suppressed. As a result, a film that maintains the same oxide state as the target material is formed on the substrate, and a high-quality film can be formed.
  • the bias voltage applied to the target is small, sputtered particles from which oxygen is not desorbed reach the substrate.
  • sputtering can be performed by supplying only argon gas as the sputtering gas, the deposition rate can be increased compared to the case of supplying oxygen gas in addition to argon gas.
  • an oxide semiconductor layer having a large amount of oxygen in the film can be formed by including the second film formation step of supplying a mixed gas of argon gas and oxygen gas as a sputtering gas.
  • oxygen deficiency in the oxide semiconductor layer can be prevented, and a thin film transistor with excellent electrical characteristics can be manufactured.
  • supplying only argon gas as sputtering gas means that the concentration of argon gas in the supplied sputtering gas is 99.9999% or more.
  • the oxygen gas concentration in the mixed gas is preferably 5% or less.
  • the oxygen gas concentration in the sputtering gas in the second film formation step is reduced, the density of plasma generated near the surface of the target can be increased, and the film formation rate is further improved. can do.
  • the film thickness of the first semiconductor layer formed by the first film forming process is larger than the film thickness of the second semiconductor layer formed by the second film forming process.
  • the bias voltage applied to the target during sputtering is preferably a negative voltage of ⁇ 600 V or more. With such a configuration, since the bias voltage applied to the target is smaller, the energy of ions colliding with the target becomes smaller. As a result, at the time of ion collision, the amount of released oxygen from the target metal oxide can be further reduced, and an oxide semiconductor layer with better film quality can be formed.
  • the second film formation step may be performed after the first film formation step.
  • the second semiconductor layer having a large amount of oxygen in the film can be provided on the first semiconductor layer. Therefore, desorption of oxygen from the first semiconductor layer can be suppressed in a heat treatment step that is a subsequent step. As a result, oxygen deficiency in the first semiconductor layer can be suppressed, and a thin film transistor with more excellent electrical characteristics can be manufactured.
  • a second film formation step may be performed first, followed by a first film formation step, and then a second film formation step.
  • the first semiconductor layer can be disposed between the second semiconductor layers having a large amount of oxygen in the film. Therefore, desorption of oxygen from the first semiconductor layer can be suppressed in a heat treatment step that is a subsequent step.
  • the second semiconductor layer can supply oxygen to the first semiconductor layer from both the upper surface side and the lower surface side of the first semiconductor layer. As a result, oxygen depletion of the first semiconductor layer can be suppressed, and a thin film transistor with more excellent electrical characteristics can be manufactured.
  • Sputtering in the first film forming step and the second film forming step is preferably performed under a pressure of 0.5 Pa to 3.1 Pa.
  • the deposition rate can be further improved. Since the mean free process becomes longer by lowering the pressure during sputtering, the sputtered particles adhere to the substrate without being diffused during transportation, and the film formation rate can be further improved. Therefore, sputtering is preferably performed under a pressure of 3.1 Pa or less. On the other hand, if the pressure is less than 0.5 Pa, plasma may not be generated and maintained. Therefore, the above range is appropriate.
  • Sputtering in the first film-forming process and the second film-forming process is performed in such a manner that a vacuum container that is evacuated and gas is introduced, a substrate holding unit that holds the substrate in the vacuum container, and the substrate in the vacuum container.
  • a sputtering apparatus that includes a target holding unit that holds a target and a plurality of antennas that are arranged along the surface of the substrate held by the substrate holding unit and generate plasma.
  • the oxide semiconductor layer can be prevented from oxygen deficiency, and an oxide semiconductor layer with excellent film quality can be formed.
  • a layer can be formed to improve productivity.
  • FIG. 6 is a diagram schematically illustrating the band structure of thin film transistors of Samples 2 to 4 created by a negative bias stress test.
  • the thin film transistor 1 of the present embodiment is a so-called bottom gate thin film transistor.
  • the substrate 2, the gate electrode 3, the gate insulating layer 4, the oxide semiconductor layer 5, the source electrode 6, and It has a drain electrode 7 and a protective film 8 and is provided in this order from the substrate 2 side.
  • the substrate 2 is made of a material that can transmit light.
  • plastic synthetic resin
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • acrylic polyimide
  • It may be composed of glass or the like.
  • a gate electrode 3 is provided on the substrate 2.
  • the gate electrode 3 is made of a material having high conductivity.
  • a metal such as Si, Al, Mo, Cr, Ta, Ti, Pt, Au, Ag, Al—Nd, Ag alloy, tin oxide
  • It can be formed using a conductive film of a metal oxide such as zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), or In—Ga—Zn—O (IGZO).
  • the gate electrode 3 may have a single layer structure or a stacked structure of two or more layers of these conductive films.
  • a gate insulating layer 4 is provided on the gate electrode 3.
  • the gate insulating layer 4 is made of a highly insulating material, for example, an insulating film such as SiO 2 , SiN x , SiON, Al 2 O 3 , Y 2 O 3 , Ta 2 O 5 , Hf 2 , or the like It may be an insulating film containing at least two of these compounds.
  • the gate insulating layer 4 may have a single layer structure or a laminated structure of two or more layers of these conductive films.
  • the oxide semiconductor layer 5 is provided on the gate insulating layer 4.
  • the oxide semiconductor layer 5 is composed of an oxide semiconductor layer containing In and O, and includes, for example, In—Ga—Zn—O, In—Al—Mg—O, In—Al—Zn—O, and In—Hf—Zn. It is preferably composed of —O and the like.
  • the oxide semiconductor layer 5 of the present embodiment includes a first semiconductor layer 5a formed by sputtering with only argon gas supplied as a sputtering gas, and a mixed gas of argon gas and oxygen gas as sputtering gas. And the formed second semiconductor layer 5b. From the substrate 2 side, the first semiconductor layer 5a and the second semiconductor layer 5b are stacked in this order.
  • the first semiconductor layer 5a is an amorphous oxide semiconductor (a-IGZO) such as InGaZnO
  • the second semiconductor layer 5b is a crystalline oxide semiconductor such as InGaZnO (nc-IGZO).
  • the thickness of the first semiconductor layer 5a relative to the thickness of the entire oxide semiconductor layer 5 is configured to be 50% or more. That is, the thickness of the first semiconductor layer 5a is configured to be larger than the thickness of the second semiconductor layer 5b.
  • a source electrode 6 and a drain electrode 7 are provided on the oxide semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 are each made of a material having high conductivity so as to function as an electrode, and may be made of the same material as the gate electrode 2.
  • a protective film 8 is provided on the oxide semiconductor 5, the source electrode 6, and the drain electrode 7.
  • the protective film 8 may be composed of a silicon oxide film (SiO 2 ) or a fluorinated silicon nitride film (SiN: F) containing fluorine in the silicon nitride film.
  • a substrate 2 made of, for example, a glass substrate is prepared, and a gate electrode 3 is formed on the surface of the substrate 2.
  • the gate electrode 3 may be formed by a general sputtering method such as DC sputtering, for example.
  • a gate insulating layer 4 is formed so as to cover the surface of the substrate 2 and the gate electrode 3.
  • a gate insulating layer 3 can be formed by, for example, an evaporation method such as a plasma CVD method.
  • the oxide semiconductor layer 5 of the present embodiment includes a vacuum vessel 20 that is evacuated and into which a gas is introduced, a substrate holding unit 30 that holds a substrate in the vacuum vessel 20, and a vacuum vessel 20.
  • a sputtering apparatus 100 comprising: a target holding unit 40 that holds a target facing the substrate therein; and a plurality of antennas 50 that are arranged along the surface of the substrate held by the substrate holding unit 30 and generate plasma. Can be formed.
  • the step of forming the oxide semiconductor layer 5 of the present embodiment includes a first film forming step of performing sputtering by supplying only argon gas as a sputtering gas, and supplying a mixed gas of argon gas and oxygen gas as a sputtering gas. And a second film forming step for performing sputtering.
  • a target prepared by using a conductive oxide sintered body such as InGaZnO, which is a raw material of the oxide semiconductor 5 is arranged in the target holding unit 40.
  • the substrate 2 is placed on the substrate holding unit 30.
  • the first semiconductor layer 5 a is formed on the gate insulating layer 4. Specifically, after the vacuum vessel 20 is evacuated to 3 ⁇ 10 ⁇ 6 Torr or lower, an argon gas of 50 to 200 sccm is introduced as a sputtering gas, and the pressure in the vacuum vessel 2 is set to 0.5 to 3.1 Pa. Adjust so that Then, high frequency power of 1 to 10 kW is supplied to the plurality of antennas 50 to generate and maintain inductively coupled plasma. A DC voltage pulse is applied to the target to perform sputtering of the target. The voltage applied to the target is a negative voltage of ⁇ 1 kV or higher, preferably a negative voltage of ⁇ 600 V or higher. Thereby, as shown in FIG. 2C, the first semiconductor layer 5 a is formed on the gate insulating layer 4.
  • the second semiconductor layer 5b is formed on the first semiconductor layer 5a.
  • the pressure in the vacuum chamber 2 is set to 0.5 to 3.3 while introducing a mixed gas of argon gas and oxygen gas of 50 to 200 sccm as a sputtering gas. Adjust to 1 Pa.
  • high frequency power of 1 to 10 kW is supplied to the plurality of antennas 50 to generate and maintain inductively coupled plasma.
  • a DC voltage pulse is applied to the target to perform sputtering of the target.
  • the voltage applied to the target is a negative voltage of ⁇ 1 kV or higher, preferably a negative voltage of ⁇ 600 V or higher.
  • the oxygen gas concentration in the mixed gas is preferably 5% or less. When the oxygen gas concentration is in such a range, the film formation rate can be further improved.
  • the film thickness of the first semiconductor layer 5a formed by the first film formation process is larger than the film thickness of the second semiconductor layer 5b formed by the second film formation process.
  • the first film forming step and the second film forming step are preferably performed.
  • the film thickness of the first semiconductor layer 5a and the film thickness of the second semiconductor layer 5b can be increased by changing the film formation time, the high frequency power of the antenna, and the direct current voltage of the target.
  • the source electrode 6 and the drain electrode 7 are formed on the oxide semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 can be formed by, for example, DC sputtering. Specifically, first, a resist is applied, exposed, and developed on the oxide semiconductor layer 5, and then the source electrode 5 and the drain made of a metal layer are formed on the oxide semiconductor layer 5 on which the resist is not formed by a DC sputtering method. The electrode 6 is formed. Then, the resist on the oxide semiconductor layer 5 is peeled to form the source electrode 6 and the drain electrode 7 as shown in FIG.
  • a protective film is formed using a plasma CVD method so as to cover the upper surfaces of the formed oxide semiconductor layer 5, the source electrode 6, and the drain electrode 7. Form.
  • Heat treatment Finally, heat treatment is performed in an atmosphere containing oxygen at atmospheric pressure.
  • the furnace temperature in the heat treatment is preferably 150 to 300 ° C.
  • the heat treatment time is preferably 1 to 3 hours. As described above, the thin film transistor 1 of the present embodiment can be obtained.
  • the sputtering apparatus 100 used in “formation of the oxide semiconductor layer 5” in the manufacturing method described above will be described.
  • the high-frequency voltage supplied to the antenna and the target bias voltage can be set independently. Therefore, the bias voltage can be set to a low voltage such that ions in the plasma are attracted to the target and sputtered independently of the generation of the plasma. Therefore, the negative bias voltage applied to the target during sputtering is set to ⁇ 1 kV. It becomes possible to set to such a small value.
  • the structure of the sputtering apparatus 100 is demonstrated.
  • the sputtering apparatus 100 forms a film on the substrate W by sputtering the target T using the inductively coupled plasma P.
  • substrate W is a board
  • FPD flat panel displays
  • the sputtering apparatus 100 includes a vacuum container 20 that is evacuated and into which a gas is introduced, a substrate holding unit 30 that holds the substrate W in the vacuum container 20, and a vacuum container. 20, a target holding unit 40 for holding the target T, a plurality of linear antennas 50 arranged in the vacuum vessel 20, and a high frequency for generating inductively coupled plasma P in the vacuum vessel 20. And a high-frequency power source 60 that is applied to the plurality of antennas 50. When a high frequency is applied to the plurality of antennas 50 from the high frequency power supply 60, a high frequency current IR flows through the plurality of antennas 50, and an induction electric field is generated in the vacuum vessel 20 to generate inductively coupled plasma P.
  • the vacuum vessel 20 is, for example, a metal vessel, and the inside thereof is evacuated by the evacuation device 70.
  • the vacuum vessel 20 is electrically grounded.
  • a sputtering gas 90 is introduced into the vacuum container 20 via, for example, a sputtering gas supply mechanism 80 having a flow rate controller (not shown) and the gas introduction port 21.
  • the sputtering gas 90 is, for example, an inert gas such as argon (Ar), or a mixed gas of an inert gas such as argon and oxygen gas.
  • the sputtering gas supply mechanism 80 of this embodiment selectively supplies argon gas and a mixed gas of argon gas and oxygen gas into the vacuum vessel 20.
  • the substrate holding unit 30 is a holder that holds the flat substrate W in the vacuum container 20 so as to be in a horizontal state, for example.
  • This holder is electrically grounded in this example.
  • the target holding unit 40 holds the target T so as to face the substrate W held by the substrate holding unit 30.
  • the target T of the present embodiment is a flat plate having a rectangular shape in plan view, and is an oxide semiconductor material such as InGaZnO, for example.
  • the target holding unit 40 is provided on a side wall 20a (for example, an upper side wall) that forms the vacuum vessel 20.
  • An insulating unit 10 having a vacuum sealing function is provided between the target holding unit 40 and the upper side wall 20a of the vacuum vessel 20.
  • a target bias power supply 11 that applies a target bias voltage thereto is connected to the target T via a target holding unit 40 in this example.
  • the target bias voltage is a voltage at which ions (Ar + ) in the plasma P are drawn into the target T and sputtered.
  • the target bias voltage in the present embodiment is a negative voltage of ⁇ 1 kV or more, preferably ⁇ 200 to ⁇ 600 V.
  • a plurality of target holding units 40 are provided.
  • the plurality of target holding portions 40 are arranged in parallel on the same plane on the front surface side of the substrate W in the vacuum container 20 so as to be along the front surface of the substrate W (for example, substantially parallel to the back surface of the substrate W). ing.
  • the plurality of target holding portions 40 are arranged at equal intervals so that their longitudinal directions are parallel to each other.
  • the plurality of targets T arranged in the vacuum container 20 are substantially parallel to the surface of the substrate W and are equally spaced so that the longitudinal directions thereof are parallel to each other. Will be placed.
  • Each target holding unit 40 has the same configuration.
  • the plurality of antennas 50 are arranged in parallel on the same plane on the surface side of the substrate W in the vacuum container 20 so as to be along the surface of the substrate W (for example, substantially parallel to the surface of the substrate W). .
  • the plurality of antennas 50 are arranged at equal intervals so that their longitudinal directions are parallel to each other.
  • Each antenna 50 is linear and has the same configuration in plan view, and its length is several tens of centimeters or more.
  • the antenna 50 of the present embodiment is disposed on each side of the target T held by each target holding unit 40 as shown in FIG. That is, the antennas 50 and the targets T are alternately arranged, and one target T is sandwiched between the two antennas 50.
  • the longitudinal direction of each antenna 50 and the longitudinal direction of the target T held by each target holding portion 40 are the same direction.
  • each antenna 50 is, for example, copper, aluminum, alloys thereof, stainless steel, etc., but is not limited thereto.
  • the antenna 50 may be hollow, and a coolant such as cooling water may be flowed therein to cool the antenna 50.
  • Insulating members 12 are respectively provided at portions where both ends of the antenna 50 penetrate outside the vacuum vessel 20.
  • Each insulating member 12 has both end portions of the antenna 50 penetrating, and the penetrating portions are vacuum-sealed by packing, for example.
  • Each insulating member 12 and the vacuum container 20 are also vacuum-sealed by packing, for example.
  • the material of the insulating member 12 is, for example, ceramics such as alumina, quartz, or engineering plastics such as polyphenylene sulfide (PPS) or polyether ether ketone (PEEK).
  • each antenna 50 located in the vacuum vessel 20 is covered with a straight tubular insulating cover 13 made of an insulating material. It is not necessary to seal between the both ends of the insulating cover 13 and the vacuum vessel 20. This is because even if the gas 90 enters the space in the insulating cover 13, the space is small and the moving distance of electrons is short, so that plasma P is not normally generated in the space.
  • the material of the insulating cover 13 is, for example, quartz, alumina, fluororesin, silicon nitride, silicon carbide, silicon or the like, but is not limited thereto.
  • a high-frequency power source 60 is connected to a feeding end portion 50a that is one end portion of the antenna 50 via a matching circuit 61, and a termination portion 50b that is the other end portion is directly grounded.
  • an impedance adjustment circuit such as a variable capacitor or a variable reactor may be provided at the feeding end portion 50a or the termination portion 50b to adjust the impedance of each antenna 50.
  • a high-frequency current IR can be passed from the high-frequency power supply 60 to the antenna 50 via the matching circuit 61.
  • the high frequency is, for example, a general 13.56 MHz, but is not limited thereto.
  • the antenna 50 of this embodiment has a hollow structure having a flow path through which the coolant CL flows.
  • the antenna 50 is provided between at least two tubular metal conductor elements 51 (hereinafter referred to as “metal pipes 51”) and adjacent metal pipes 51.
  • metal pipes 51 tubular metal conductor elements 51
  • adjacent metal pipes 51 adjacent metal pipes 51.
  • insulating pipe 52 tubular insulating element 52 that insulates the metal pipes 51
  • capacitor 53 that is a capacitive element electrically connected in series with the adjacent metal pipes 51 are provided. ing.
  • the number of metal pipes 51 is two, and the number of insulating pipes 52 and capacitors 53 is one each.
  • one metal pipe 51 is also referred to as “first metal pipe 51A”, and the other metal pipe is also referred to as “second metal pipe 51B”.
  • the antenna 50 may have a configuration including three or more metal pipes 51. In this case, the number of the insulating pipes 52 and the capacitors 53 is one less than the number of the metal pipes 51. Become.
  • the coolant CL circulates through the antenna 50 through a circulation channel 14 provided outside the vacuum vessel 20, and the circulation channel 14 has heat for adjusting the coolant CL to a constant temperature.
  • a temperature control mechanism 141 such as an exchanger and a circulation mechanism 142 such as a pump for circulating the coolant CL in the circulation flow path 14 are provided.
  • the cooling liquid CL high resistance water is preferable from the viewpoint of electrical insulation, for example, pure water or water close thereto is preferable.
  • a liquid refrigerant other than water such as a fluorine-based inert liquid, may be used.
  • the metal pipe 51 has a straight tube shape in which a linear flow path 51x in which the cooling liquid CL flows is formed.
  • a male thread 51a is formed on the outer peripheral portion of at least one longitudinal end of the metal pipe 51.
  • the metal pipe 51 of this embodiment forms the edge part in which the external thread part 51a was formed, and other members by separate parts, they may be joined, but you may form from a single member.
  • male screw parts 51a be formed at both ends in the longitudinal direction of the metal pipe 51 so as to be compatible.
  • the material of the metal pipe 51 is, for example, copper, aluminum, alloys thereof, stainless steel, or the like.
  • the insulating pipe 52 has a straight tube shape in which a linear flow path 52x in which the cooling liquid CL flows is formed. Then, on the side peripheral walls at both ends in the axial direction of the insulating pipe 52, female screw portions 52 a that are screwed and connected to the male screw portion 51 a of the metal pipe 51 are formed. Moreover, the recessed part 52b for fitting each electrode 53A, 53B of the capacitor
  • PE polyethylene
  • PPS
  • the capacitor 53 is provided inside the insulating pipe 52, and specifically, provided in the flow path 52x through which the coolant CL of the insulating pipe 52 flows.
  • the capacitor 53 includes a first electrode 53A electrically connected to one of the adjacent metal pipes 51 (first metal pipe 51A) and the other of the adjacent metal pipes 51 (second metal).
  • Each electrode 53A, 53B has a substantially rotating body shape, and a main flow path 53x is formed at the center along the central axis.
  • each of the electrodes 53A and 53B includes a flange portion 531 that electrically contacts an end portion of the metal pipe 51 on the insulating pipe 52 side, and an extending portion 532 that extends from the flange portion 531 toward the insulating pipe 52 side. have.
  • the flange portion 531 and the extension portion 532 may be formed from a single member, or may be formed by separate parts and joined together.
  • the materials of the electrodes 53A and 53B are, for example, aluminum, copper, and alloys thereof.
  • the flange portion 531 is in contact with the end portion of the metal pipe 51 on the insulating pipe 52 side over the entire circumferential direction. Specifically, the axial end surface of the flange portion 531 contacts the tip end surface of a cylindrical contact portion 511 formed at the end portion of the metal pipe 51 over the entire circumferential direction, and the contact portion of the metal pipe 51. Electrical contact is made with the end face of the metal pipe 51 via a ring-shaped multi-face contact 15 provided on the outer periphery of 511. Note that the flange portion 531 may be in electrical contact with the metal pipe 51 by any one of them.
  • a plurality of through holes 531h are formed in the flange portion 531 in the thickness direction.
  • the extending portion 532 has a cylindrical shape, and a main flow path 53x is formed therein.
  • the extension part 532 of the first electrode 53A and the extension part 532 of the second electrode 53B are arranged coaxially with each other. That is, the extended portion 532 of the second electrode 53B is provided in the extended portion 532 of the first electrode 53A. Thereby, a cylindrical space along the flow path direction is formed between the extending portion 532 of the first electrode 53A and the extending portion 532 of the second electrode 53B.
  • the electrodes 53A and 53B configured in this way are fitted in a recess 52b formed on the side peripheral wall of the insulating pipe 52.
  • the first electrode 53A is fitted in a recess 52b formed on one end side in the axial direction of the insulating pipe 52
  • the second electrode is inserted in the recess 52b formed on the other end side in the axial direction of the insulating pipe 52.
  • 53B is fitted.
  • the electrodes 53A and 53B are fitted into the concave portions 52b of the insulating pipe 52, and the male screw portion 51a of the metal pipe 51 is screwed into the female screw portion 52a of the insulating pipe 52, whereby the contact portion of the metal pipe 51 is contacted.
  • the distal end surface of 511 contacts the flange portion 531 of the electrodes 53A and 53B, and the electrodes 53A and 53B are sandwiched and fixed between the insulating pipe 52 and the metal pipe 51.
  • the antenna 50 of the present embodiment has a structure in which the metal pipe 51, the insulating pipe 52, the first electrode 53A, and the second electrode 53B are coaxially arranged.
  • connection part of the metal pipe 51 and the insulation pipe 52 has a seal structure with respect to the vacuum and the coolant CL.
  • the seal structure of the present embodiment is realized by a seal member 16 such as packing provided at the proximal end portion of the male screw portion 51a.
  • the seal between the metal pipe 51 and the insulating pipe 52 and the electrical contact between the metal pipe 51 and each of the electrodes 53A and 53B are performed together with the fastening of the male screw portion 51a and the female screw portion 52a. Is very simple.
  • the coolant CL flows from the first metal pipe 51A
  • the coolant CL flows to the second electrode 53B side through the main channel 53x and the through hole 531h of the first electrode 53A.
  • the coolant CL that has flowed to the second electrode 53B side flows to the second metal pipe 51B through the main channel 53x and the through hole 531h of the second electrode 53B.
  • the cylindrical space between the extending portion 532 of the first electrode 53A and the extending portion 532 of the second electrode 53B is filled with the cooling liquid CL, and the cooling liquid CL becomes a dielectric and becomes a capacitor. 53 is configured.
  • the capacitor 53 is electrically connected in series to the metal pipes 51 adjacent to each other via the insulating pipe 52, the combined reactance of the antenna 50 is simple. In other words, the capacitive reactance is subtracted from the inductive reactance, and the impedance of the antenna 50 can be reduced. As a result, even when the antenna 50 is lengthened, an increase in impedance can be suppressed, a high-frequency current can easily flow through the antenna 50, and the plasma P can be generated efficiently. Thereby, the density of plasma P can be raised and the film-forming speed
  • the gap between the electrodes 53A and 53B constituting the capacitor 53 and the dielectric is used. It is possible to eliminate the gap generated in the. As a result, the uniformity of the plasma P can be improved, and the uniformity of the film formation can be improved. Further, by using the cooling liquid CL as a dielectric, it is not necessary to prepare a liquid dielectric different from the cooling liquid CL, and the first electrode 53A and the second electrode 53B can be cooled. .
  • the cooling liquid CL is adjusted to a constant temperature by a temperature control mechanism.
  • this cooling liquid CL as a dielectric, it is possible to suppress a change in the dielectric constant due to a temperature change, thereby suppressing a change in capacitance value. This also improves the uniformity of the plasma P. Further, when water is used as the cooling liquid CL, the relative dielectric constant of water is about 80 (20 ° C.), which is larger than the dielectric sheet made of resin, so that the capacitor 53 that can withstand high voltage is formed. Can do.
  • the high frequency voltage supplied to the antenna 50 and the bias voltage of the target T can be set independently, so that the bias voltage can be set independently from the generation of the plasma P.
  • the voltage can be set to a low voltage so that ions therein are attracted to the target T and sputtered.
  • the target T can be sputtered at a low voltage, the change in the material composition of the target T and the composition of the film formed on the substrate W can be reduced.
  • the plasma P for sputtering is generated using the antenna 50, the target T can be consumed uniformly and the use efficiency of the target T can be improved as compared with the magnetron sputtering apparatus.
  • the present embodiment has a configuration that does not have a DC magnetic field near the target surface, and can be easily applied to a magnetic material.
  • the capacitance value can be accurately set from the distance between the first electrode 53A and the second electrode 53B, the facing area, and the relative dielectric constant of the coolant CL without considering the gap.
  • the structure for pressing the electrodes 53A and 53B and the dielectric for filling the gaps can be eliminated, and the structure around the antenna due to the pressing structure and the deterioration of the uniformity of the plasma P caused thereby can be prevented. be able to.
  • the relationship between the target bias voltage (V) and the film formation rate (nm / min) was evaluated.
  • the target T used is IGZO1114, and the size is 150 ⁇ 1000 mm.
  • the distance between antennas (pitch width) is 200 mm.
  • the target-substrate distance is 125 mm.
  • the size of the substrate W is 320 ⁇ 400 mm.
  • the pressure inside the vacuum vessel 20 was adjusted to 1.3 Pa while introducing a sputtering gas (Ar gas) of 100 sccm.
  • a sputtering gas Ar gas
  • High frequency power 5 kW, 7 kW, or 8 kW was supplied to the plurality of antennas 50 to generate and maintain inductively coupled plasma P.
  • a DC voltage pulse 50 kHz, Duty 97%) was applied to the target T, the target T was sputtered, and the film formation rate was measured.
  • each target bias voltage at each high frequency power is shown in FIG.
  • the target bias voltage is ⁇ 665 V when the high frequency power is 5 kW
  • the target bias voltage is ⁇ 440 V when the high frequency power is 7 kW
  • the high frequency power is 8 kW.
  • the target bias voltage may be -344V.
  • the film formation rate was evaluated when oxygen gas was supplied together with argon gas into the vacuum vessel.
  • the target T used is IGZO1114, and the size is 150 ⁇ 1000 mm.
  • the distance between antennas (pitch width) is 200 mm.
  • the target-substrate distance is 125 mm.
  • the size of the substrate W is 320 ⁇ 400 mm.
  • the pressure in the vacuum vessel 20 was adjusted to 0.9 Pa while introducing a mixed gas (argon gas + oxygen gas) of 100 sccm.
  • High frequency power of 7 kW or 8 kW was supplied to the plurality of antennas 50 to generate and maintain inductively coupled plasma P.
  • a DC voltage pulse of ⁇ 400 V (50 kHz, Duty 97%) was applied to the target T, the target T was sputtered, and the film formation rate was measured.
  • FIG. 7 shows the film formation rate when the concentration of oxygen gas is changed at each high-frequency power. As can be seen from FIG. 7, the deposition rate decreases as the oxygen gas concentration increases, and the deposition rate is highest when only argon gas is supplied.
  • the oxygen bonding state of the IGZO film (IGZO film according to the present invention) formed using the sputtering apparatus 100 of the present embodiment is measured using an X-ray photoelectron spectrometer (XPS analyzer (Shimadzu Corporation KRATOS AXIS-ULTRA)). analyzed. Further, as a comparative example, an oxygen binding state of an IGZO film (IGZO film according to a conventional example) formed using a conventional RF magnetron sputtering apparatus (Eiko ESS-300 Co., Ltd.) was analyzed using the XPS analyzer. .
  • IGZO film After evacuating the vacuum vessel 20 to 3 ⁇ 10 ⁇ 6 Torr or less, the pressure in the vacuum vessel 20 was adjusted to 1.3 Pa while introducing a 100 sccm sputtering gas (Ar gas only). High frequency power of 7 kW was supplied to the plurality of antennas 50 to generate and maintain inductively coupled plasma P. A DC voltage pulse of ⁇ 400 V (50 kHz, Duty 97%) was applied to the target T, and the target T (IGZO1114) was sputtered to form a film.
  • IGZO film After evacuating the vacuum vessel to 3 ⁇ 10 ⁇ 6 Torr or less, vacuum was introduced while introducing 19.1 sccm of sputtering gas (Ar gas) and 0.9 sccm of oxygen gas (mixed gas with an oxygen concentration of 4.5%). The pressure in the container was adjusted to 0.6 Pa. A high frequency power of 100 W was supplied to the cathode, and the target T (IGZO1114) was sputtered to form a film.
  • Ar gas sputtering gas
  • oxygen gas mixed gas with an oxygen concentration of 4.5%
  • FIG. 8 shows an XPS spectrum of Ga2p 3/2 obtained by an XPS analyzer.
  • FIG. 9 is a diagram showing the ratio of each component obtained by peak-separating the XPS spectrum of Ga2p 3/2 , the XPS spectrum of In3d 5/2 , and the XPS spectrum of Zn2p 3/2 .
  • a film in which 60% or more of the metal element is combined with oxygen without adding a reactive gas (oxygen gas). can be formed.
  • Example creation Four bottom gate thin film transistors using a low-resistance silicon substrate as a gate electrode were prepared (Samples 1 to 4).
  • a gate insulating layer made of SiO 2 and having a thickness of 100 nm is provided on a gate electrode of a low-resistance silicon substrate, and an oxide semiconductor layer made of an IGZO film (IGZO 1114) is provided on the gate insulating layer.
  • an oxide semiconductor layer having a thickness of 50 nm was formed as a single layer using a conventional high-frequency magnetron sputtering apparatus, and finally heat-treated in an oxygen atmosphere at 300 ° C. for 2 hours.
  • an oxide semiconductor layer was formed using the sputtering apparatus 100 described above.
  • a DC pulse voltage of ⁇ 350 V was applied to the target, plasma was generated using a high frequency antenna, only argon gas was supplied as a sputtering gas, sputtering was performed at room temperature, and a 50 nm thick oxide A semiconductor layer was formed as a single layer and finally heat-treated in an oxygen atmosphere at 300 ° C. for 2 hours.
  • an oxide semiconductor layer was formed as a single layer under the same conditions as Sample 2, and was finally heat-treated in an oxygen atmosphere at 250 ° C. for 2 hours.
  • a DC pulse voltage of ⁇ 350 V was first applied to the target, plasma was generated using a high frequency antenna, only argon gas was supplied as a sputtering gas, and sputtering was performed at room temperature. One semiconductor layer was formed. Thereafter, a mixed gas of argon gas and oxygen gas (concentration: 5%) was supplied as a sputtering gas, and sputtering was performed at room temperature to form a second semiconductor layer having a thickness of 5 nm on the first semiconductor layer. Thereafter, heat treatment was finally performed in an oxygen atmosphere at 250 ° C. for 2 hours.
  • the sample 4 with the oxide semiconductor layer having a two-layer structure manufactured by the manufacturing method of the present embodiment has a very small threshold voltage shift amount ⁇ V th , and the electrical stress was found to be more stable. This is a better result than the sample 1 in which the oxide semiconductor layer is formed by the conventional magnetron sputtering apparatus and the samples 2 and 3 in which the oxide semiconductor layer is formed as a single layer by the sputtering apparatus 100 of the present embodiment. I understand.
  • the oxide semiconductor layer is formed at the interface between the oxide semiconductor layer (a-IGZO) and the protective film (SiO 2 ). It is thought that defects are likely to occur. For this reason, carriers are generated in the channel layer even when the gate voltage V gs is zero, current flows, and a thin film transistor is required unless a negative voltage that cancels fixed charges due to defects generated at the interface is applied as the gate voltage V gs. It is thought that cannot be shut off.
  • the second semiconductor layer formed by sputtering using a mixed gas of argon gas and oxygen gas as the sputtering gas is a crystalline oxide semiconductor (nc). -IGZO).
  • nc crystalline oxide semiconductor
  • -IGZO crystalline oxide semiconductor
  • ⁇ Effect of this embodiment> since the bias voltage applied to the target is smaller than the conventional one (for example, ⁇ 1 to ⁇ 2 kV), the generation of sputtered particles from which oxygen is desorbed is suppressed. be able to. As a result, a film that maintains the same oxide state as the target material is formed on the substrate, and a high-quality film can be formed. In addition, since the bias voltage applied to the target is small, sputtered particles from which oxygen is not desorbed reach the substrate.
  • the bias voltage applied to the target is small, sputtered particles from which oxygen is not desorbed reach the substrate.
  • the deposition rate can be increased compared to the case of supplying oxygen gas in addition to argon gas.
  • an oxide semiconductor layer having a large amount of oxygen in the film can be formed by including the second film formation step of supplying a mixed gas of argon gas and oxygen gas as a sputtering gas. As a result, oxygen deficiency in the oxide semiconductor layer can be prevented, and a thin film transistor with excellent electrical characteristics can be manufactured.
  • the thin film transistor 1 of the above embodiment has a bottom gate structure, but is not limited thereto, and may have a top gate structure.
  • the second semiconductor layer 5b is provided on the first semiconductor layer 5a.
  • the first semiconductor layer 5a is provided on the second semiconductor layer 5b. Good.
  • the second film formation step may be performed first, and then the first film formation step may be performed.
  • the oxide semiconductor layer 5 of the thin film transistor 1 of the above embodiment has a two-layer structure in which the second semiconductor layer 5b is provided on the first semiconductor layer 5a. However, as shown in FIG. It may have a three-layer structure in which the first semiconductor layer 5a is provided between the two second semiconductor layers 5b.
  • the second film formation step may be performed first, then the first film formation step, and then the second film formation step.
  • the antenna has a linear shape, but may have a curved or bent shape.
  • the metal pipe may be curved or bent, or the insulating pipe may be curved or bent.
  • the extending portion of the electrode is cylindrical, but may be another rectangular tube shape, a flat plate shape, a curved plate shape, or a bent plate shape.
  • the capacitor 53 has a two-cylinder structure composed of two cylindrical extending portions.
  • three or more cylindrical extending portions 532 are coaxially arranged. It may be placed on top.
  • the extending portions 532 of the first electrodes 53A and the extending portions 532 of the second electrodes 53B are arranged alternately.
  • the inner and outer two are the extending portions 532 of the first electrode 53A, and the middle one is the extending portion 532 of the second electrode 53B.
  • the electrodes 53A and 53B and the metal pipe 51 are contacted by providing contact terminals 533 on the electrodes 53A and 53B, as shown in FIG. You may comprise so that 533 may contact the metal pipe 51.
  • FIG. The configuration of FIG. 14 is provided with a contact terminal 533 protruding outward in the axial direction from the flange portion 531 of the electrodes 53A, 53B, and the contact terminal 533 is in press contact with the outer peripheral surface of the contact portion 511 of the metal pipe 51. is there.
  • the relative positions of the electrodes 53A and 53B are defined by the surface facing the axially outer side of the recess 52b of the insulating pipe 52.
  • the metal element 51 on one side of the insulating element 52 may be used as the first electrode 53A.
  • the second electrode 53B electrically connected to the metal element 51 on the other side of the insulating element 52 passes through the inside of the insulating element 52 and into the metal element 51 on one side of the insulating element 52. It can be considered that the configuration extends.
  • the conductor element and the insulating element have a tubular shape having one internal flow path, but may have two or more internal flow paths or have a branched internal flow path. good.
  • the sputtering apparatus 100 of the above embodiment has a configuration having a plurality of target holding units, but may have a configuration having one target holding unit. Even in this case, a configuration having a plurality of antennas is desirable, but a configuration having one antenna may also be used.
  • an oxygen semiconductor layer is prevented from being oxygen deficient, an oxide semiconductor layer having excellent film quality is formed, and further, an oxide semiconductor layer is formed at a high film formation rate. Productivity can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより、前記ゲート絶縁層の上に酸化物半導体層を形成する工程を含み、前記酸化物半導体層を形成する工程は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含み、前記ターゲットに印加するバイアス電圧が－１ｋＶ以上の負電圧である、薄膜トランジスタの製造方法である。

Description

薄膜トランジスタの製造方法
　本発明は、酸化物半導体層を有する薄膜トランジスタの製造方法に関するものである。特に、プラズマを用いてターゲットをスパッタリングして酸化物半導体層を形成する薄膜トランジスタの製造方法に関するものである。
　近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）の酸化物半導体膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。このような酸化物半導体膜を有する薄膜トランジスタの製造工程においては、酸化物半導体膜中に酸素欠損が生じると、その電気伝導度が変化し、薄膜トランジスタの電気的特性を劣化する恐れがある。そのため酸化物半導体膜中の酸素欠損を防止するべく、従来種々の試みが行われている。
　例えば特許文献１には、スパッタリングガスの全流量に対する酸素流量の割合を９０％以上１００％以下としてターゲットたる金属酸化物をスパッタリングすることで、酸素過剰な状態の酸化物半導体層を形成し、該酸化物半導体層を緻密な金属酸化物で覆う構成とすることで、酸素過剰な酸化物半導体層を有する薄膜トランジスタを再現性良く得る方法が開示されている。
　しかし、特許文献１に開示される方法は、スパッタリングガスとして高濃度の酸素ガスを用いているため、ターゲットの表面近傍に生成されるプラズマの密度が低下する。そのため、スパッタ率が低下して、酸化物半導体層の成膜速度は小さくなる。
　特許文献１に開示されるような、スパッタリングガスとして高濃度の酸素ガスを用いるスパッタ法においてスパッタ率を向上させるためには、ターゲットに印加するバイアス電圧を大きくする必要がある。しかしその場合には、ターゲットに衝突するイオンのエネルギーが大きくなり、衝突時にターゲットである金属酸化物から酸素が脱離する。そのため、ターゲットの材料組成と基板に形成される膜の組成とが異なってしまい、膜質が悪化するおそれがある。
特開２０１２－１１９６７２号公報
　本発明は上述した問題に鑑みてなされたものであり、酸化物半導体層の酸素欠乏を防止するとともに、優れた膜質の酸化物半導体層を形成し、さらには大きな成膜速度で酸化物半導体層を形成して生産性を向上することができる、薄膜トランジスタの製造方法を提供することを主たる課題とするものである。
　すなわち、本発明に係る酸化物半導体層を有する薄膜トランジスタの製造方法は、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより、前記ゲート絶縁層の上に酸化物半導体層を形成する工程を含み、前記酸化物半導体層を形成する工程は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含み、前記ターゲットに印加するバイアス電圧が－１ｋＶ以上の負電圧であることを特徴とする。
　このような製造方法であれば、ターゲットに印加するバイアス電圧が従来（例えば－１～－２ｋＶ）よりも小さいので、酸素が脱離したスパッタ粒子の生成を抑制することができる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、高品質の膜を形成することができる。
　またターゲットに印加するバイアス電圧が小さいので、酸素が脱離していないスパッタ粒子が基板に到達することになる。その結果、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行うことができるので、アルゴンガスに加えて酸素ガスを供給する場合に比べて成膜速度を速くすることができる。
　さらに、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給する第２成膜工程を有することにより、膜中酸素量が大きい酸化物半導体層を形成することができる。その結果、酸化物半導体層の酸素欠乏を防止することができ、電気的特性に優れた薄膜トランジスタを製造することができる。
　なお、本明細書において“スパッタリングガスとしてアルゴンガスのみを供給する”とは、供給するスパッタリングガスにおけるアルゴンガスの濃度が９９．９９９９％以上であることを意味する。
　第２成膜工程において、混合ガスにおける酸素ガスの濃度が５％以下であることが好ましい。
　このような構成であれば、第２成膜工程におけるスパッタリングガス中の酸素ガス濃度が小さくなり、ターゲットの表面近傍に生成されるプラズマの密度をより大きくすることができ、成膜速度をさらに向上することができる。
　第１成膜工程により形成される第１半導体層の膜厚が、第２成膜工程により形成される第２半導体層の膜厚よりも大きいことが好ましい。
　このような構成であれば、酸化物半導体層を形成する工程において、成膜速度が大きい第１成膜工程を実施する割合を高くすることができ、酸化物半導体層全体の平均成膜速度を大きくすることができ、生産性がさらに向上することができる。
　スパッタリング時にターゲットに印加するバイアス電圧は、－６００Ｖ以上の負電圧であることが好ましい。
　このような構成であれば、ターゲットに印加するバイアス電圧がより小さいので、ターゲットに衝突するイオンのエネルギーがより小さくなる。その結果、イオンの衝突時に、ターゲットである金属酸化物からの酸素の脱離量をより低減することができ、より優れた膜質の酸化物半導体層を形成することができる。
　酸化物半導体層を形成する工程では、第１成膜工程を行った後に第２成膜工程を行ってもよい。
　このような構成であれば、第１半導体層の上に、膜中酸素量が大きい第２半導体層を設けることができる。そのため、後工程である熱処理工程等において、第１半導体層からの酸素の脱離を抑制することができる。その結果、第１半導体層の酸素欠乏を抑制することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
　また酸化物半導体層を形成する工程では、まず第２成膜工程を行い、その後に第１成膜工程行い、その後さらに第２成膜工程を行ってもよい。
　このような構成であれば、膜中酸素量が大きい第２半導体層の間に第１半導体層を配置することができる。そのため、後工程である熱処理工程等において、第１半導体層からの酸素の脱離を抑制することができる。さらには、第２半導体層は、第１半導体層の上面側および下面側の両方から、第１半導体層に酸素を供給することができる。その結果、その結果、第１半導体層の酸素欠乏を抑制することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
　第１成膜工程および第２成膜工程におけるスパッタリングは、０．５Ｐａ以上３．１Ｐａ以下の圧力下で行うことが好ましい。
　このような構成であれば、成膜速度をより向上することができる。スパッタリング時の圧力をより低くすることで平均自由工程が長くなるため、スパッタ粒子が輸送中に拡散されずに基板に付着し、成膜速度をより向上することができる。そのためスパッタリングは３．１Ｐａ以下の圧力下で行うことが好ましい。一方で圧力が０．５Ｐａ未満であると、プラズマを生成維持できないおそれがある。よって、上記範囲が適切となる。
　第１成膜工程および第２成膜工程におけるスパッタリングは、真空排気され且つガスが導入される真空容器と、真空容器内において基板を保持する基板保持部と、真空容器内において基板と対向してターゲットを保持するターゲット保持部と、基板保持部に保持された基板の表面に沿って配列され、プラズマを発生させる複数のアンテナと、を備えるスパッタリング装置を用いて行うことが好ましい。
　このようなスパッタリング装置を用いることにより、アンテナに供給する高周波電圧とターゲットのバイアス電圧との設定を独立して行うことができるので、バイアス電圧をプラズマの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができる。そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を－１ｋＶ以上の小さな値に設定することが可能になる。
　このように構成した本発明の薄膜トランジスタの製造方法によれば、酸化物半導体層の酸素欠乏を防止するとともに、優れた膜質の酸化物半導体層を形成し、さらには大きな成膜速度で酸化物半導体層を形成して生産性を向上することができる。
本実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。 同実施形態のスパッタリング装置の構成を模式的に示すアンテナの長手方向に直交する縦断面図である。 同実施形態のスパッタリング装置の構成を模式的に示すアンテナの長手方向に沿った縦断面図である。 同実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。 ターゲットバイアス電圧と成膜速度との関係を示すグラフである。 酸素ガスの濃度と成膜速度との関係を示すグラフである。 本発明によるＩＧＺＯ膜及び従来例によるＩＧＺＯ膜におけるＧａ２ｐ３／２のＸＰＳスペクトルを示すグラフである。 本発明によるＩＧＺＯ膜及び従来例によるＩＧＺＯ膜における各成分の割合を示すグラフである。 負バイアスストレス試験によるストレス時間と閾値電圧のシフト量との関係を示すグラフである。 負バイアスストレス試験で作成したサンプル２～４の薄膜トランジスタのバンド構造を模式的に説明する図である。 変形実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。 変形実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。 変形実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。
　１　　・・・薄膜トランジスタ
　２　　・・・基板
　３　　・・・ゲート電極
　４　　・・・ゲート絶縁層
　５　　・・・酸化物半導体層
　５ａ　・・・第１半導体層
　５ｂ　・・・第２半導体層
　６　　・・・ソース電極
　７　　・・・ドレイン電極
　８　　・・・保護膜
　１００・・・スパッタリング装置
　Ｗ　　・・・基板
　Ｐ　　・・・プラズマ
　Ｔ　　・・・ターゲット
　２０　・・・真空容器
　３０　・・・基板保持部
　４０　・・・ターゲット保持部
　５０　・・・アンテナ
　５１　・・・導体要素
　５２　・・・絶縁要素
　５３　・・・容量素子
　以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
＜薄膜トランジスタ＞
　まず、本発明の実施形態の製造方法により得られる薄膜トランジスタ１の構成について説明する。
　本実施形態の薄膜トランジスタ１は、所謂ボトムゲート構造の薄膜トランジスタであり、図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース電極６およびドレイン電極７と、保護膜８とを有し、基板２側からこの順に設けられている。
　基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
　基板２の上にはゲート電極３が設けられている。ゲート電極３は、高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等の金属や、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電膜を用いて形成することができる。ゲート電極３は、これらの導電膜を単層構造又は２層以上の積層構造としたものであってもよい。
　ゲート電極３の上には、ゲート絶縁層４が設けられている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等の絶縁膜、又はこれらの化合物を少なくとも２つ以上含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電膜を単層構造又は２層以上の積層構造としたものであってよい。
　ゲート絶縁層４上には、酸化物半導体層５が設けられている。酸化物半導体層５は、ＩｎおよびＯを含む酸化物半導体層からなり、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ、Ｉｎ－Ｈｆ－Ｚｎ－Ｏの等からなることが好ましい。
　本実施形態の酸化物半導体層５は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングにより成膜した第１半導体層５ａと、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングにより成膜した第２半導体層５ｂとを含む。基板２側から、第１半導体層５ａ、第２半導体層５ｂの順に積層された構造となっている。第１半導体層５ａはＩｎＧａＺｎＯ等のアモルファス酸化物半導体（ａ－ＩＧＺＯ）であり、第２半導体層５ｂはＩｎＧａＺｎＯ等の結晶性酸化物半導体である（ｎｃ－ＩＧＺＯ）である。
　本実施形態では、酸化物半導体層５全体の膜厚に対する第１半導体層５ａの膜厚が、５０％以上になるように構成されている。すなわち、第１半導体層５ａの膜厚が第２半導体層５ｂの膜厚よりも大きくなるように構成されている。
　酸化物半導体層５の上には、ソース電極６およびドレイン電極７が設けられている。ソース電極６およびドレイン電極７は、それぞれ電極として機能するように高い導電性を有する材料により構成されており、ゲート電極２と同様の材料により構成されてもよい。
　酸化物半導体５、ソース電極６およびドレイン電極７の上には、保護膜８が設けられている。保護膜８は、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）によって構成してもよい。
＜薄膜トランジスタの製造方法＞
　次に、図２を用いて、図１の薄膜トランジスタ１の製造方法について説明する。
（ゲート電極３の形成）
　まず、図２（ａ）に示すように、例えばガラス基板からなる基板２を準備し、該基板２の表面上に、ゲート電極３を形成する。ゲート電極３の形成は、例えば、ＤＣスパッタリング等の一般的なスパッタリング法によって行ってよい。
（ゲート絶縁層４の形成）
　次に、図２（ｂ）に示すように、基板２の表面およびゲート電極３を覆うようにゲート絶縁層４を形成する。このようなゲート絶縁層３は、たとえば、プラズマＣＶＤ法等の蒸着法により形成することができる。
（酸化物半導体層５の形成）
　次に、図２（ｃ）および（ｄ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。本実施形態の酸化物半導体層５は、図３に示すような、真空排気され且つガスが導入される真空容器２０と、真空容器２０内において基板を保持する基板保持部３０と、真空容器２０内において基板と対向してターゲットを保持するターゲット保持部４０と、基板保持部３０に保持された基板の表面に沿って配列され、プラズマを発生させる複数のアンテナ５０と、を備えるスパッタリング装置１００を用いて形成することができる。
　本実施形態の酸化物半導体層５を形成する工程は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含むことを特徴としている。第１成膜工程と第２成膜工程では、共通して、酸化物半導体５の原料となるＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとし、ターゲット保持部４０に準備したターゲットを配置し、基板保持部３０に基板２を配置する。
（第１成膜工程）
　まず、ゲート絶縁層４上に第１半導体層５ａを形成する。
　具体的には、真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後、５０～２００ｓｃｃｍのアルゴンガスをスパッタリングガスとして導入しつつ、真空容器内２の圧力を０．５～３．１Ｐａとなるように調整する。そして複数のアンテナ５０に１～１０ｋＷの高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。ターゲットに印加する電圧は－１ｋＶ以上の負電圧とし、好ましくは－６００Ｖ以上の負電圧とする。
　これにより、図２（ｃ）に示すように、ゲート絶縁層４上に第１半導体層５ａを形成する。
（第２成膜工程）
　第１半導体層５ａを形成した後、図２（ｄ）に示すように、第１半導体層５ａ上に第２半導体層５ｂを形成する。
　具体的には、第１半導体層の成膜を完了した後、５０～２００ｓｃｃｍのアルゴンガスと酸素ガスの混合ガスをスパッタリングガスとして導入しつつ、真空容器内２の圧力を０．５～３．１Ｐａとなるように調整する。そして複数のアンテナ５０に１～１０ｋＷの高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。ターゲットに印加する電圧は－１ｋＶ以上の負電圧とし、好ましくは－６００Ｖ以上の負電圧とする。
　第２成膜工程においては、混合ガスにおける酸素ガスの濃度が５％以下であることが好ましい。酸素ガス濃度がこのような範囲であれば、成膜速度をより向上することができる。
　本実施形態の製造方法では、第２成膜工程により形成される第２半導体層５ｂの膜厚よりも、第１成膜工程により形成される第１半導体層５ａの膜厚が大きくなるように、第１成膜工程および第２成膜工程を行うことが好ましい。例えば、成膜時間、アンテナの高周波電力量、ターゲットの直流電圧を変更することにより、第１半導体層５ａの膜厚を第２半導体層５ｂの膜厚を大きくすることができる。
（ソース電極およびドレイン電極の形成）
　次に、図２（ｅ）に示すように、酸化物半導体層５上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＤＣスパッタリングにより形成することができる。具体的には、まず、酸化物半導体層５上にレジストを塗布、露光、現像した後、レジストが形成されていない酸化物半導体層５上にＤＣスパッタリング法によって金属層からなるソース電極５およびドレイン電極６を形成する。そして、酸化物半導体層５上のレジストを剥離することによって、図２（ｅ）に示すように、ソース電極６およびドレイン電極７が形成される。
（保護膜の形成）
　次に、必要に応じて、図２（ｆ）に示すように、形成された酸化物半導体層５、ソース電極６およびドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜を形成する。
（熱処理）
　最後に、酸素を含む大気圧下の雰囲気中で熱処理を行う。熱処理における炉内温度は１５０～３００℃が好ましい。また熱処理時間は１～３時間が好ましい。
　以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜スパッタリング装置＞
　次に、上述した製造方法における“酸化物半導体層５の形成”で使用するスパッタリング装置１００について説明する。
　上述した“酸化物半導体層５の形成”の工程ではスパッタリング装置１００を使用することにより、アンテナに供給する高周波電圧とターゲットのバイアス電圧との設定を独立して行うことができる。そのため、バイアス電圧をプラズマの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を－１ｋＶ以上の小さな値に設定することが可能になる。
　以下に、スパッタリング装置１００の構成について説明する。
　本実施形態のスパッタリング装置１００は、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングして基板Ｗに成膜するものである。ここで、基板Ｗは、例えば、液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイ（ＦＰＤ）用の基板、フレキシブルディスプレイ用のフレキシブル基板等である。
　具体的にスパッタリング装置１００は、図３及び図４に示すように、真空排気され且つガスが導入される真空容器２０と、真空容器２０内において基板Ｗを保持する基板保持部３０と、真空容器２０内においてターゲットＴを保持するターゲット保持部４０と、真空容器２０内に配置された直線状をなす複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０とを備えている。なお、複数のアンテナ５０に高周波電源６０から高周波を印加することにより複数のアンテナ５０には高周波電流ＩＲが流れて、真空容器２０内に誘導電界が発生して誘導結合型のプラズマＰが生成される。
　真空容器２０は、例えば金属製の容器であり、その内部は真空排気装置７０によって真空排気される。真空容器２０はこの例では電気的に接地されている。
　真空容器２０内に、例えば流量調整器（図示省略）等を有するスパッタ用ガス供給機構８０及びガス導入口２１を経由して、スパッタ用ガス９０が導入される。スパッタ用ガス９０は、例えばアルゴン（Ａｒ）等の不活性ガスや、アルゴン等の不活性ガスと酸素ガスとの混合ガスである。本実施形態のスパッタ用ガス供給機構８０は、真空容器２０内にアルゴンガスと、アルゴンガスと酸素ガスとの混合ガスを選択的に供給するものである。
　基板保持部３０は、真空容器２０内において平板状をなす基板Ｗを例えば水平状態となるように保持するホルダである。このホルダはこの例では電気的に接地されている。
　ターゲット保持部４０は、基板保持部３０に保持された基板Ｗと対向してターゲットＴを保持するものである。本実施形態のターゲットＴは、平面視において矩形状をなす平板状のものであり、例えばＩｎＧａＺｎＯ等の酸化物半導体材料である。このターゲット保持部４０は、真空容器２０を形成する側壁２０ａ（例えば上側壁）に設けられている。また、ターゲット保持部４０と真空容器２０の上側壁２０ａとの間には、真空シール機能を有する絶縁部１０が設けられている。ターゲットＴには、それにターゲットバイアス電圧を印加するターゲットバイアス電源１１が、この例ではターゲット保持部４０を介して接続されている。ターゲットバイアス電圧は、プラズマＰ中のイオン（Ａｒ＋）をターゲットＴに引き込んでスパッタさせる電圧である。本実施形態のターゲットバイアス電圧は、－１ｋＶ以上の負電圧であり、好ましくは、－２００～－６００Ｖである。
　本実施形態では、ターゲット保持部４０は複数設けられている。複数のターゲット保持部４０は、真空容器２０内における基板Ｗの表面側に、基板Ｗの表面に沿うように（例えば、基板Ｗの裏面と実質的に平行に）同一平面上に並列に配置されている。複数のターゲット保持部４０は、その長手方向が互いに平行となるように等間隔に配置されている。これにより、真空容器２０内に配置された複数のターゲットＴは、図３に示すように、基板Ｗの表面と実質的に平行であり、且つ、長手方向が互いに平行となるように等間隔に配置されることになる。なお、各ターゲット保持部４０は同一構成である。
　複数のアンテナ５０は、真空容器２０内における基板Ｗの表面側に、基板Ｗの表面に沿うように（例えば、基板Ｗの表面と実質的に平行に）同一平面上に並列に配置されている。複数のアンテナ５０は、その長手方向が互いに平行となるように等間隔に配置されている。なお、各アンテナ５０は平面視において直線状で同一構成であり、その長さは数十ｃｍ以上である。
　本実施形態のアンテナ５０は、図３に示すように、各ターゲット保持部４０に保持されたターゲットＴの両側にそれぞれ配置されている。つまり、アンテナ５０とターゲットＴとが交互に配置されており、１つのターゲットＴは、２本のアンテナ５０により挟まれた構成となる。ここで、各アンテナ５０の長手方向と各ターゲット保持部４０に保持されたターゲットＴの長手方向とは同一方向である。
　また、各アンテナ５０の材質は、例えば、銅、アルミニウム、これらの合金、ステンレス等であるが、これに限られるものではない。なお、アンテナ５０を中空にして、その中に冷却水等の冷媒を流し、アンテナ５０を冷却するようにしても良い。
　なお、アンテナ５０の両端部付近は、図４に示すように、真空容器２０の相対向する側壁２０ｂ、２０ｃをそれぞれ貫通している。アンテナ５０の両端部を真空容器２０外へ貫通させる部分には、絶縁部材１２がそれぞれ設けられている。この各絶縁部材１２を、アンテナ５０の両端部が貫通しており、その貫通部は例えばパッキンによって真空シールされている。各絶縁部材１２と真空容器２０との間も、例えばパッキンによって真空シールされている。なお、絶縁部材１２の材質は、例えば、アルミナ等のセラミックス、石英、又はポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）等のエンジニアリングプラスチック等である。
　さらに、各アンテナ５０において、真空容器２０内に位置する部分は、絶縁物製で直管状の絶縁カバー１３により覆われている。この絶縁カバー１３の両端部と真空容器２０との間はシールしなくても良い。絶縁カバー１３内の空間にガス９０が入っても、当該空間は小さくて電子の移動距離は短いので、通常は当該空間にプラズマＰは発生しないからである。なお、絶縁カバー１３の材質は、例えば、石英、アルミナ、フッ素樹脂、窒化シリコン、炭化シリコン、シリコン等であるが、これらに限られるものではない。
　アンテナ５０の一端部である給電端部５０ａには、整合回路６１を介して高周波電源６０が接続されており、他端部である終端部５０ｂは直接接地されている。なお、給電端部５０ａ又は終端部５０ｂに、可変コンデンサ又は可変リアクトル等のインピーダンス調整回路を設けて、各アンテナ５０のインピーダンスを調整するように構成しても良い。このように各アンテナ５０のインピーダンスを調整することによって、アンテナ５０の長手方向におけるプラズマＰの密度分布を均一化することができ、アンテナ５０の長手方向の膜厚を均一化することができる。
　上記構成によって、高周波電源６０から、整合回路６１を介して、アンテナ５０に高周波電流ＩＲを流すことができる。高周波の周波数は、例えば、一般的な１３．５６ＭＨｚであるが、これに限られるものではない。
　然して、本実施形態のアンテナ５０は、内部に冷却液ＣＬが流通する流路を有する中空構造のものである。具体的にアンテナ５０は、図５に示すように、少なくとも２つの管状をなす金属製の導体要素５１（以下、「金属パイプ５１」という。）と、互いに隣り合う金属パイプ５１の間に設けられて、それら金属パイプ５１を絶縁する管状の絶縁要素５２（以下、「絶縁パイプ５２」という。）と、互いに隣り合う金属パイプ５１と電気的に直列接続された容量素子であるコンデンサ５３とを備えている。
　本実施形態では金属パイプ５１の数は２つであり、絶縁パイプ５２及びコンデンサ５３の数は各１つである。以下の説明において、一方の金属パイプ５１を「第１の金属パイプ５１Ａ」、他方の金属パイプを「第２の金属パイプ５１Ｂ」ともいう。なお、アンテナ５０は、３つ以上の金属パイプ５１を有する構成であってもしても良く、この場合、絶縁パイプ５２及びコンデンサ５３の数はいずれも金属パイプ５１の数よりも１つ少ないものになる。
　なお、冷却液ＣＬは、真空容器２０の外部に設けられた循環流路１４によりアンテナ５０を流通するものであり、前記循環流路１４には、冷却液ＣＬを一定温度に調整するための熱交換器などの温調機構１４１と、循環流路１４において冷却液ＣＬを循環させるためのポンプなどの循環機構１４２とが設けられている。冷却液ＣＬとしては、電気絶縁の観点から、高抵抗の水が好ましく、例えば純水またはそれに近い水が好ましい。その他、例えばフッ素系不活性液体などの水以外の液冷媒を用いても良い。
　金属パイプ５１は、内部に冷却液ＣＬが流れる直線状の流路５１ｘが形成された直管状をなすものである。そして、金属パイプ５１の少なくとも長手方向一端部の外周部には、雄ねじ部５１ａが形成されている。本実施形態の金属パイプ５１は、雄ねじ部５１ａが形成された端部とそれ以外の部材とを別部品により形成してそれらを接合しているが、単一の部材から形成しても良い。なお、複数の金属パイプ５１を接続する構成との部品の共通化を図るべく、金属パイプ５１の長手方向両端部に雄ねじ部５１ａを形成して互換性を持たせておくことが望ましい。金属パイプ５１の材質は、例えば、銅、アルミニウム、これらの合金、ステンレス等である。
　絶縁パイプ５２は、内部に冷却液ＣＬが流れる直線状の流路５２ｘが形成された直管状をなすものである。そして、絶縁パイプ５２の軸方向両端部の側周壁には、金属パイプ５１の雄ねじ部５１ａと螺合して接続される雌ねじ部５２ａが形成されている。また、絶縁パイプ５２の軸方向両端部の側周壁には、雌ねじ部５２ａよりも軸方向中央側に、コンデンサ５３の各電極５３Ａ、５３Ｂを嵌合させるための凹部５２ｂが周方向全体に亘って形成されている。本実施形態の絶縁パイプ５２は、単一の部材から形成しているが、これに限られない。なお、絶縁パイプ５２の材質は、例えば、アルミナ、フッ素樹脂、ポリエチレン（ＰＥ）、エンジニアリングプラスチック（例えばポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）など）等である。
　コンデンサ５３は、絶縁パイプ５２の内部に設けられており、具体的には、絶縁パイプ５２の冷却液ＣＬが流れる流路５２ｘに設けられている。
　具体的にコンデンサ５３は、互いに隣り合う金属パイプ５１の一方（第１の金属パイプ５１Ａ）と電気的に接続された第１の電極５３Ａと、互いに隣り合う金属パイプ５１の他方（第２の金属パイプ５１Ｂ）と電気的に接続されるとともに、第１の電極５３Ａに対向して配置された第２の電極５３Ｂとを備えており、第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を冷却液ＣＬが満たすように構成されている。つまり、この第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を流れる冷却液ＣＬが、コンデンサ５３を構成する誘電体となる。
　各電極５３Ａ、５３Ｂは、概略回転体形状をなすとともに、その中心軸に沿って中央部に主流路５３ｘが形成されている。具体的に各電極５３Ａ、５３Ｂは、金属パイプ５１における絶縁パイプ５２側の端部に電気的に接触するフランジ部５３１と、当該フランジ部５３１から絶縁パイプ５２側に延出した延出部５３２とを有している。本実施形態の各電極５３Ａ、５３Ｂは、フランジ部５３１及び延出部５３２を単一の部材から形成しても良いし、別部品により形成してそれらを接合しても良い。電極５３Ａ、５３Ｂの材質は、例えば、アルミニウム、銅、これらの合金等である。
　フランジ部５３１は、金属パイプ５１における絶縁パイプ５２側の端部に周方向全体に亘って接触している。具体的には、フランジ部５３１の軸方向端面は、金属パイプ５１の端部に形成された円筒状の接触部５１１の先端面に周方向全体に亘って接触するとともに、金属パイプ５１の接触部５１１の外周に設けられたリング状多面接触子１５を介して金属パイプ５１の端面に電気的に接触する。なお、フランジ部５３１は、それらの何れか一方により、金属パイプ５１に電気的に接触するものであっても良い。
　また、フランジ部５３１には、厚み方向に複数の貫通孔５３１ｈが形成されている。このフランジ部５３１に貫通孔５３１ｈを設けることによって、フランジ部５３１による冷却液ＣＬの流路抵抗を小さくするとともに、絶縁パイプ５２内での冷却液ＣＬの滞留、及び、絶縁パイプ５２内に気泡が溜まることを防ぐことができる。
　延出部５３２は、円筒形状をなすものであり、その内部に主流路５３ｘが形成されている。第１の電極５３Ａの延出部５３２及び第２の電極５３Ｂの延出部５３２は、互いに同軸上に配置されている。つまり、第１の電極５３Ａの延出部５３２の内部に第２の電極５３Ｂの延出部５３２が挿し込まれた状態で設けられている。これにより、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２との間に、流路方向に沿った円筒状の空間が形成される。
　このように構成された各電極５３Ａ、５３Ｂは、絶縁パイプ５２の側周壁に形成された凹部５２ｂに嵌合されている。具体的には、絶縁パイプ５２の軸方向一端側に形成された凹部５２ｂに第１の電極５３Ａが嵌合され、絶縁パイプ５２の軸方向他端側に形成された凹部５２ｂに第２の電極５３Ｂが嵌合されている。このように各凹部５２ｂに各電極５３Ａ、５３Ｂを嵌合させることによって、第１の電極５３Ａの延出部５３２及び第２の電極５３Ｂの延出部５３２は、互いに同軸上に配置される。また、各凹部５２ｂの軸方向外側を向く面に各電極５３Ａ、５３Ｂのフランジ部５３１の端面が接触することによって、第１の電極５３Ａの延出部５３２に対する第２の電極５３Ｂの延出部５３２の挿入寸法が規定される。
　また、絶縁パイプ５２の各凹部５２ｂに各電極５３Ａ、５３Ｂを嵌合させるとともに、当該絶縁パイプ５２の雌ねじ部５２ａに金属パイプ５１の雄ねじ部５１ａを螺合させることによって、金属パイプ５１の接触部５１１の先端面が電極５３Ａ、５３Ｂのフランジ部５３１に接触して各電極５３Ａ、５３Ｂが、絶縁パイプ５２と金属パイプ５１との間に挟まれて固定される。このように本実施形態のアンテナ５０は、金属パイプ５１、絶縁パイプ５２、第１の電極５３Ａ及び第２の電極５３Ｂが同軸上に配置された構造となる。なお、金属パイプ５１及び絶縁パイプ５２の接続部は、真空及び冷却液ＣＬに対するシール構造を有している。本実施形態のシール構造は、雄ねじ部５１ａの基端部に設けられたパッキン等のシール部材１６により実現されている。なお、管用テーパねじ構造を用いても良い。
　このように、金属パイプ５１及び絶縁パイプ５２の間のシール、及び、金属パイプ５１と各電極５３Ａ、５３Ｂとの電気的接触が、雄ねじ部５１ａ及び雌ねじ部５２ａの締結と共に行われるので、組み立て作業が非常に簡便となる。
　この構成において、第１の金属パイプ５１Ａから冷却液ＣＬが流れてくると、冷却液ＣＬは、第１の電極５３Ａの主流路５３ｘ及び貫通孔５３１ｈを通じて、第２の電極５３Ｂ側に流れる。第２の電極５３Ｂ側に流れた冷却液ＣＬは、第２の電極５３Ｂの主流路５３ｘ及び貫通孔５３１ｈを通じて第２の金属パイプ５１Ｂに流れる。このとき、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２との間の円筒状の空間が冷却液ＣＬに満たされて、当該冷却液ＣＬが誘電体となりコンデンサ５３が構成される。
　このように構成した本実施形態のスパッタリング装置１００によれば、絶縁パイプ５２を介して互いに隣り合う金属パイプ５１にコンデンサ５３を電気的に直列接続しているので、アンテナ５０の合成リアクタンスは、簡単に言えば、誘導性リアクタンスから容量性リアクタンスを引いた形になり、アンテナ５０のインピーダンスを低減させることができる。その結果、アンテナ５０を長くする場合でもそのインピーダンスの増大を抑えることができ、アンテナ５０に高周波電流が流れやすくなり、プラズマＰを効率良く発生させることができる。これにより、プラズマＰの密度を上げることができ、成膜速度を上げることもできる。
　特に本実施形態によれば、第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を冷却液ＣＬで満たして誘電体としているので、コンデンサ５３を構成する電極５３Ａ、５３Ｂ及び誘電体の間に生じる隙間を無くすことができる。その結果、プラズマＰの均一性を向上させることができ、成膜の均一性を向上させることができる。また、冷却液ＣＬを誘電体として用いることで、冷却液ＣＬとは別の液体の誘電体を準備する必要が無く、また、第１の電極５３Ａ及び第２の電極５３Ｂを冷却することができる。冷却液ＣＬは温調機構により一定温度に調整されており、この冷却液ＣＬを誘電体として用いることによって、温度変化による比誘電率の変化を抑えて、キャパシタンス値の変化を抑えることができ、これによってもプラズマＰの均一性を向上させることができる。さらに、冷却液ＣＬとして水を用いた場合には、水の比誘電率は約８０（２０℃）であり樹脂製の誘電体シートよりも大きいため、高電圧に耐えうるコンデンサ５３を構成することができる。
　その上、本実施形態によれば、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができるので、バイアス電圧をプラズマＰの生成とは独立してプラズマＰ中のイオンをターゲットＴに引き込んでスパッタさせる程度の低電圧に設定することができる。その結果、低電圧においてターゲットＴのスパッタを行うことができるので、ターゲットＴの材料組成と基板Ｗに形成された膜の組成との変化を小さくすることができる。また、アンテナ５０を用いてスパッタリング用のプラズマＰを生成しているので、マグネトロンスパッタリング装置に比べて、ターゲットＴを一様に消費することができ、ターゲットＴの使用効率を向上させることができる。加えて、本実施形態ではターゲット表面近傍に直流磁場を有さない構成であり、磁性材料への適用が容易となる。
　その他、電極５３Ａ、５３Ｂ及び誘電体の間の隙間に発生しうるアーク放電を無くし、アーク放電に起因するコンデンサ５３の破損を無くすことができる。また、隙間を考慮することなく、第１の電極５３Ａ及び第２の電極５３Ｂの距離、対向面積及び冷却液ＣＬの比誘電率からキャパシタンス値を精度良く設定することができる。さらに、隙間を埋めるための電極５３Ａ、５３Ｂ及び誘電体を押圧する構造も不要にすることができ、当該押圧構造によるアンテナ周辺の構造の複雑化及びそれにより生じるプラズマＰの均一性の悪化を防ぐことができる。
＜ターゲットバイアス電圧と成膜速度との関係性評価＞
　本実施形態のスパッタリング装置１００において、ターゲットバイアス電圧（Ｖ）と成膜速度（ｎｍ／ｍｉｎ）との関係を評価した。なお、使用したターゲットＴは、ＩＧＺＯ１１１４であり、サイズは、１５０×１０００ｍｍである。アンテナ間距離（ピッチ幅）は、２００ｍｍである。ターゲット－基板間距離は、１２５ｍｍである。基板Ｗのサイズは、３２０×４００ｍｍである。
　真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍのスパッタ用ガス（Ａｒガス）を導入しつつ真空容器２０内の圧力を１．３Ｐａとなるように調整した。複数のアンテナ５０に５ｋＷ、７ｋＷ又は８ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。ターゲットＴに直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットＴのスパッタリングを行い、成膜速度を測定した。
　各高周波電力における各ターゲットバイアス電圧の成膜速度を図６に示す。例えば成膜速度を２５ｎｍ／ｍｉｎとしたい場合には、高周波電力が５ｋＷの場合にはターゲットバイアス電圧を－６６５Ｖとし、高周波電力が７ｋＷの場合にはターゲットバイアス電圧を－４４０Ｖとし、高周波電力が８ｋＷの場合にはターゲットバイアス電圧を－３４４Ｖとすればよい。
＜酸素ガスの濃度による成膜速度評価＞
　本実施形態のスパッタリング装置１００を用いて、真空容器内にアルゴンガスとともに酸素ガスを供給した場合の成膜速度を評価した。なお、使用したターゲットＴは、ＩＧＺＯ１１１４であり、サイズは、１５０×１０００ｍｍである。アンテナ間距離（ピッチ幅）は、２００ｍｍである。ターゲット－基板間距離は、１２５ｍｍである。基板Ｗのサイズは、３２０×４００ｍｍである。
　真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍの混合ガス（アルゴンガス＋酸素ガス）を導入しつつ真空容器２０内の圧力を０．９Ｐａとなるように調整した。複数のアンテナ５０に７ｋＷ又は８ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。ターゲットＴに－４００Ｖの直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットＴのスパッタリングを行い、成膜速度を測定した。
　各高周波電力において酸素ガスの濃度を変化させた場合の成膜速度を図７に示す。この図７から分かるように、酸素ガスの濃度が大きくなるにつれて成膜速度が遅くなり、アルゴンガスのみを供給して成膜した場合が最も成膜速度が速いことがわかる。
＜ＩＧＺＯ膜の酸素結合状態の評価＞
　本実施形態のスパッタリング装置１００を用いて形成したＩＧＺＯ膜（本発明によるＩＧＺＯ膜）の酸素結合状態をＸ線光電子分光分析装置（ＸＰＳ分析装置（株式会社島津製作所　ＫＲＡＴＯＳ　ＡＸＩＳ‐ＵＬＴＲＡ））を用いて分析した。また、比較例として、従来方式のＲＦマグネトロンスパッタ装置（株式会社エイコー　ＥＳＳ‐３００）を用いて形成したＩＧＺＯ膜（従来例によるＩＧＺＯ膜）の酸素結合状態を、前記ＸＰＳ分析装置を用いて分析した。
　本発明によるＩＧＺＯ膜：
　真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍのスパッタ用ガス（Ａｒガスのみ）を導入しつつ真空容器２０内の圧力を１．３Ｐａとなるように調整した。複数のアンテナ５０に７ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。ターゲットＴに－４００Ｖの直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットＴ（ＩＧＺＯ１１１４）をスパッタリングして成膜した。
　従来例によるＩＧＺＯ膜：
　真空容器を３×１０－６Ｔｏｒｒ以下に真空排気した後に、１９．１ｓｃｃｍのスパッタ用ガス（Ａｒガス）及び０．９ｓｃｃｍの酸素ガス（酸素濃度４．５％の混合ガス）を導入しつつ真空容器内の圧力を０．６Ｐａとなるように調整した。カソードに１００Ｗの高周波電力を供給してターゲットＴ（ＩＧＺＯ１１１４）をスパッタリングして成膜した。
　図８には、ＸＰＳ分析装置により得られたＧａ２ｐ３／２のＸＰＳスペクトルを示している。また、図９には、Ｇａ２ｐ３／２のＸＰＳスペクトル、Ｉｎ３ｄ５／２のＸＰＳスペクトル、Ｚｎ２ｐ３／２のＸＰＳスペクトルをピーク分離して得られた各成分の割合を示す図である。
　これらの図８及び図９から分かるように、本実施形態のスパッタリング装置１００を用いることによって、反応性ガス（酸素ガス）を添加しなくても、金属元素の６０％以上が酸素と結合した膜を形成することができる。
＜薄膜トランジスタのストレス耐性の評価＞
　本実施形態に係る製造方法により作られた薄膜トランジスタの電気的特性を確認するため、以下の要領で負バイアスストレス試験を行った。
（サンプル作成）
　低抵抗シリコン基板をゲート電極として使用したボトムゲート構造の薄膜トランジスタを４つ準備した（サンプル１～４）。いずれのサンプルも、低抵抗シリコン基板のゲート電極の上に、ＳｉＯ２からなる膜厚１００ｎｍのゲート絶縁層を設け、その上にＩＧＺＯ膜（ＩＧＺＯ１１１４）からなる酸化物半導体層を設け、その上に、ソース電極、ドレイン電極（Ｐｔ：２０ｎｍ、Ｍｏ：８０ｎｍ）及び保護膜（ＳｉＯ２）を設けた。
　サンプル１では、従来の高周波マグネトロンスパッタリング装置を用いて、膜厚５０ｎｍの酸化物半導体層を単層で形成し、最終的に酸素雰囲気で３００℃、２時間で熱処理を行った。
　サンプル２～４では、上述したスパッタリング装置１００を用いて酸化物半導体層を形成した。
　サンプル２は、ターゲットに－３５０Ｖの直流パルス電圧を印加して、高周波アンテナを用いてプラズマ生成を行い、スパッタリングガスとしてアルゴンガスのみを供給して、室温でスパッタリングを行い、厚さ５０ｎｍの酸化物半導体層を単層で形成し、最終的に酸素雰囲気で３００℃、２時間で熱処理を行った。
　サンプル３は、サンプル２と同じ条件により酸化物半導体層を単層で形成し、最終的に酸素雰囲気で２５０℃、２時間で熱処理を行った。
　サンプル４は、まずターゲットに－３５０Ｖの直流パルス電圧を印加して、高周波アンテナを用いてプラズマ生成を行い、スパッタリングガスとしてアルゴンガスのみを供給して、室温でスパッタリングを行い、厚さ４５ｎｍの第１半導体層を形成した。その後、スパッタリングガスとしてアルゴンガスと酸素ガス（濃度：５％）の混合ガスを供給して、室温でスパッタリングを行い、厚さ５ｎｍの第２半導体層を第１半導体層の上に形成した。その後、最終的に酸素雰囲気で２５０℃、２時間で熱処理を行った。
（負バイアスストレス試験）
　作製したサンプル１～４に対して、次の条件により負バイアスストレス試験を行い、ストレス時間（秒）に対する閾値電圧のシフト量（ΔＶｔｈ（Ｖ））を測定した。試験結果を図１０に示す。
　・ゲート印加電圧：－２０Ｖ
　・ストレス時間：１～１００００ｓ
　・ドレイン－ソース間電圧:５．０Ｖ
　図１０に示す結果から、本実施形態の製造方法により作製した、酸化物半導体層が二層構造であるサンプル４は、閾値電圧のシフト量ΔＶｔｈが非常に小さくなっており、電気的なストレスに対してより安定であることが分かった。これは、従来のマグネトロンスパッタリング装置により酸化物半導体層を形成したサンプル１や、本実施形態のスパッタリング装置１００により酸化物半導体層を単層で形成したサンプル２および３よりも良好な結果であることが分かる。
　なお酸化物半導体層を単層で形成したサンプル２及び３の薄膜トランジスタでは、図１１の（ａ）に示すように、酸化物半導体層（ａ－ＩＧＺＯ）と保護膜（ＳｉＯ２）との界面に欠陥が生じやすくなっていると考えられる。そのため、ゲート電圧Ｖｇｓがゼロの状態でもチャネル層にキャリアが発生し、電流が流れることになり、界面に生じた欠陥による固定電荷を打ち消す負の電圧をゲート電圧Ｖｇｓとして印加しないと、薄膜トランジスタを遮断状態にできないと考えられる。
　一方で、酸化物半導体層を二層構造で形成したサンプル４の薄膜トランジスタでは、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを用いてスパッタリング成膜した第２半導体層は結晶性酸化物半導体（ｎｃ－ＩＧＺＯ）になっている。そのため、図１１の（ｂ）に示すように、上面に保護膜（ＳｉＯ２）が成膜されてもその界面において欠陥が生じにくく、固定電荷が生じにくくなっていると考えられる。そのため、ゲート電圧Ｖｇｓがゼロの状態でチャネル層にキャリアは発生せず、したがって、大きな負の電圧をゲート電圧Ｖｇｓとして印加しなくても、薄膜トランジスタを遮断状態にできると考えられる。
　また、スパッタリングガス中の酸素濃度を変えることにより、第２半導体層中の酸素量が変わり、これにより第２半導体層の結晶化度を変えられることが分かった。これにより、第２半導体層の上面に保護膜を成膜する際に界面における欠陥の発生を制御でき、閾値電圧Ｖｔｈの位置を変えることができることもわかった。なお、第１半導体層と第２半導体層はほぼ同じ元素比率で構成されているため、これらの界面は所謂ホモ接合状態となっており、欠陥や固定電荷を生じるような不連続な構造でないため、薄膜トランジスタのスイッチング動作に対する影響を生じ難いと考えられる。
＜本実施形態の効果＞
　このように構成した本実施形態の薄膜トランジスタの製造方法によれば、ターゲットに印加するバイアス電圧が従来（例えば－１～－２ｋＶ）よりも小さいので、酸素が脱離したスパッタ粒子の生成を抑制することができる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、高品質の膜を形成することができる。
　またターゲットに印加するバイアス電圧が小さいので、酸素が脱離していないスパッタ粒子が基板に到達することになる。その結果、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行うことができるので、アルゴンガスに加えて酸素ガスを供給する場合に比べて成膜速度を速くすることができる。
　さらに、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給する第２成膜工程を有することにより、膜中酸素量が大きい酸化物半導体層を形成することができる。その結果、酸化物半導体層の酸素欠乏を防止することができ、電気的特性に優れた薄膜トランジスタを製造することができる。
＜その他の変形実施形態＞
　なお、本発明は前記実施形態に限られるものではない。
　例えば、前記実施形態の薄膜トランジスタ１はボトムゲート構造のものであったが、これに限らずトップゲート構造のものであってもよい。
　前記実施形態の薄膜トランジスタ１は、第１半導体層５ａの上に第２半導体層５ｂが設けられているものであったが、第２半導体層５ｂの上に第１半導体層５ａが設けられてもよい。この場合、製造方法の“酸化物半導体層を形成する工程”において、まず第２成膜工程を行い、その後第１成膜工程を行ってもよい。
　前記実施形態の薄膜トランジスタ１の酸化物半導体層５は、第１半導体層５ａの上に第２半導体層５ｂが設けられている２層構造のものであったが、図１２に示すように、２つの第２半導体層５ｂの間に第１半導体層５ａが設けられている３層構造のものであってもよい。この場合、製造方法の“酸化物半導体層を形成する工程”において、まず第２成膜工程を行い、その後第１成膜工程を行い、さらにその後に第２成膜工程を行ってもよい。
　前記実施形態のスパッタリング装置１００では、アンテナは直線状をなすものであったが、湾曲又は屈曲した形状であっても良い。この場合、金属パイプが湾曲又は屈曲した形状であっても良いし、絶縁パイプが湾曲又は屈曲した形状であっても良い。
　前記実施形態のスパッタリング装置１００では、電極における延出部は、円筒状であったが、その他の角筒状であっても良いし、平板状又は湾曲又は屈曲した板状であっても良い。
　前記実施形態のスパッタリング装置１００では、コンデンサ５３が２つの円筒状の延出部からなる２筒構造であったが、図１３に示すように、３つ以上の円筒状の延出部５３２を同軸上に配置しても良い。この場合、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２が交互に配置されるように構成する。図１３では、３つの延出部５３２のうち、内側及び外側の２つが第１の電極５３Ａの延出部５３２であり、中間の１つが第２の電極５３Ｂの延出部５３２となる。この構成であれば、コンデンサ５３の軸方向寸法を大きくすることなく対向面積を増やすことができる。
　さらに、スパッタリング装置１００において、電極５３Ａ、５３Ｂと金属パイプ５１との接触はそれら端面同士の接触の他に、図１４に示すように、電極５３Ａ、５３Ｂに接触端子５３３を設けて、当該接触端子５３３が金属パイプ５１に接触するように構成しても良い。図１４の構成は、電極５３Ａ、５３Ｂのフランジ部５３１から軸方向外側に突出した接触端子５３３を設けて、当該接触端子５３３が金属パイプ５１の接触部５１１の外側周面に押圧接触するものである。この構成において、各電極５３Ａ、５３Ｂの相対位置は、絶縁パイプ５２の凹部５２ｂの軸方向外側を向く面により規定される。
　さらに、絶縁要素５２の一方側の金属要素５１の一部を第１の電極５３Ａとしても良い。この場合には、絶縁要素５２の他方側の金属要素５１に電気的に接続された第２の電極５３Ｂは、絶縁要素５２の内部を通って絶縁要素５２の一方側の金属要素５１の内部に延出する構成とすることが考えられる。
　加えて、導体要素及び絶縁要素は、１つの内部流路を有する管状をなすものであったが、２以上の内部流路を有するもの、或いは、分岐した内部流路を有するものであっても良い。
　前記実施形態のスパッタリング装置１００では、複数のターゲット保持部を有する構成であったが、１つのターゲット保持部を有する構成であってもよい。この場合であっても、複数のアンテナを有する構成が望ましいが、１つのアンテナを有する構成であってもよい。
　その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
　本発明の薄膜トランジスタの製造方法によれば、酸化物半導体層の酸素欠乏を防止するとともに、優れた膜質の酸化物半導体層を形成し、さらには大きな成膜速度で酸化物半導体層を形成して生産性を向上することができる。

Claims (8)

  1. 　基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、
    　プラズマを用いてターゲットをスパッタリングすることにより、前記ゲート絶縁層の上に酸化物半導体層を形成する工程を含み、
    　前記酸化物半導体層を形成する工程は、
    　　スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、
    　　スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含み、
    　　前記ターゲットに印加するバイアス電圧が－１ｋＶ以上の負電圧である、薄膜トランジスタの製造方法。
  2. 　前記第２成膜工程において、前記混合ガスにおける前記酸素ガスの濃度が５％以下である、請求項１に記載の薄膜トランジスタの製造方法。
  3. 　前記第１成膜工程により形成される第１半導体層の膜厚が、前記第２成膜工程により形成される第２半導体層の膜厚よりも大きい、請求項１又は２に記載の薄膜トランジスタの製造方法。
  4. 　前記バイアス電圧が－６００Ｖ以上の負電圧である、請求項１乃至３のいずれか１項に記載の薄膜トランジスタの製造方法。
  5. 　前記酸化物半導体層を形成する工程において、前記第１成膜工程を行った後に前記第２成膜工程を行う、請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
  6. 　前記酸化物半導体層を形成する工程において、前記第２成膜工程を行った後に前記第１成膜工程行い、その後さらに前記第２成膜工程を行う、請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
  7. 　前記第１成膜工程および前記第２成膜工程は、０．５Ｐａ以上３．１Ｐａ以下の圧力下で行われる、請求項１乃至６のいずれか１項に記載の薄膜トランジスタの製造方法。
  8. 　前記第１成膜工程および前記第２成膜工程は、真空排気され且つガスが導入される真空容器と、前記真空容器内において基板を保持する基板保持部と、前記真空容器内において前記基板と対向して前記ターゲットを保持するターゲット保持部と、前記基板保持部に保持された前記基板の表面に沿って配列され、前記プラズマを発生させる複数のアンテナと、を備えるスパッタリング装置を用いてスパッタリングを行うものである、請求項１乃至７のいずれか１項に記載の薄膜トランジスタの製造方法。
PCT/JP2018/021876 2017-06-07 2018-06-07 薄膜トランジスタの製造方法 WO2018225822A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019523971A JP6928884B2 (ja) 2017-06-07 2018-06-07 薄膜トランジスタの製造方法
KR1020197035759A KR102322393B1 (ko) 2017-06-07 2018-06-07 박막 트랜지스터의 제조 방법
CN201880037318.3A CN110709968B (zh) 2017-06-07 2018-06-07 薄膜晶体管的制造方法
US16/619,943 US11417752B2 (en) 2017-06-07 2018-06-07 Method for producing thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-113014 2017-06-07
JP2017113014 2017-06-07

Publications (1)

Publication Number Publication Date
WO2018225822A1 true WO2018225822A1 (ja) 2018-12-13

Family

ID=64565949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/021876 WO2018225822A1 (ja) 2017-06-07 2018-06-07 薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US11417752B2 (ja)
JP (1) JP6928884B2 (ja)
KR (1) KR102322393B1 (ja)
CN (1) CN110709968B (ja)
TW (1) TWI684283B (ja)
WO (1) WO2018225822A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088152A (ja) * 2018-11-26 2020-06-04 日新電機株式会社 薄膜トランジスタの製造方法
WO2021015149A1 (ja) * 2019-07-19 2021-01-28 日新電機株式会社 薄膜トランジスタの製造方法
KR20220003603A (ko) 2019-06-25 2022-01-10 닛신덴키 가부시키 가이샤 산화물 반도체의 가공 방법 및 박막 트랜지스터의 제조 방법
JP7483883B2 (ja) 2019-11-15 2024-05-15 ダイソン・テクノロジー・リミテッド スパッタ堆積装置及び方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511735B1 (ko) * 2021-07-14 2023-03-17 성균관대학교산학협력단 전계 효과 트랜지스터 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
WO2012031962A1 (en) * 2010-09-10 2012-03-15 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP2013211544A (ja) * 2012-03-02 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
JP2015179839A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2016056446A (ja) * 2014-05-02 2016-04-21 株式会社半導体エネルギー研究所 酸化物の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094057A (ja) * 2000-09-20 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20070012557A1 (en) * 2005-07-13 2007-01-18 Applied Materials, Inc Low voltage sputtering for large area substrates
KR20080064269A (ko) 2007-01-04 2008-07-09 주식회사 엘지화학 스퍼터링에 의한 산화아연계 박막의 제조방법 및 이에 의해제조된 산화아연계 박막
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5362112B2 (ja) 2010-06-17 2013-12-11 株式会社アルバック スパッタ成膜装置及び防着部材
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP5886491B2 (ja) 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
JP5795551B2 (ja) 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP6264248B2 (ja) * 2014-09-26 2018-01-24 日新電機株式会社 成膜方法およびスパッタリング装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
WO2012031962A1 (en) * 2010-09-10 2012-03-15 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP2013211544A (ja) * 2012-03-02 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
JP2015179839A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2016056446A (ja) * 2014-05-02 2016-04-21 株式会社半導体エネルギー研究所 酸化物の作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088152A (ja) * 2018-11-26 2020-06-04 日新電機株式会社 薄膜トランジスタの製造方法
JP7247546B2 (ja) 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法
KR20220003603A (ko) 2019-06-25 2022-01-10 닛신덴키 가부시키 가이샤 산화물 반도체의 가공 방법 및 박막 트랜지스터의 제조 방법
WO2021015149A1 (ja) * 2019-07-19 2021-01-28 日新電機株式会社 薄膜トランジスタの製造方法
JP2021019102A (ja) * 2019-07-19 2021-02-15 日新電機株式会社 薄膜トランジスタの製造方法
CN114127956A (zh) * 2019-07-19 2022-03-01 日新电机株式会社 薄膜晶体管的制造方法
JP7317282B2 (ja) 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法
CN114127956B (zh) * 2019-07-19 2024-04-05 日新电机株式会社 薄膜晶体管的制造方法
JP7483883B2 (ja) 2019-11-15 2024-05-15 ダイソン・テクノロジー・リミテッド スパッタ堆積装置及び方法

Also Published As

Publication number Publication date
TW201904074A (zh) 2019-01-16
US20210151585A1 (en) 2021-05-20
JP6928884B2 (ja) 2021-09-01
KR20200003171A (ko) 2020-01-08
TWI684283B (zh) 2020-02-01
US11417752B2 (en) 2022-08-16
JPWO2018225822A1 (ja) 2020-05-21
CN110709968A (zh) 2020-01-17
KR102322393B1 (ko) 2021-11-05
CN110709968B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
WO2018225822A1 (ja) 薄膜トランジスタの製造方法
CN110709533B (zh) 溅射装置
WO2019181095A1 (ja) 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ
US8704267B2 (en) Light-emitting display device
US10121898B2 (en) Thin-film transistor substrate and method of manufacturing the same
TWI541900B (zh) 絕緣膜及其製造方法
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
JP2011142174A (ja) 成膜方法および半導体装置
CN115735268A (zh) 通过电感耦合等离子体进行溅射成膜的成膜装置
WO2020116499A1 (ja) 薄膜トランジスタ及びその製造方法
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
US20240088301A1 (en) Process to reduce plasma induced damage
WO2020262322A1 (ja) 酸化物半導体の加工方法及び薄膜トランジスタの製造方法
JP2019165177A (ja) 成膜方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18813180

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019523971

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197035759

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18813180

Country of ref document: EP

Kind code of ref document: A1