JPWO2018225822A1 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JPWO2018225822A1
JPWO2018225822A1 JP2019523971A JP2019523971A JPWO2018225822A1 JP WO2018225822 A1 JPWO2018225822 A1 JP WO2018225822A1 JP 2019523971 A JP2019523971 A JP 2019523971A JP 2019523971 A JP2019523971 A JP 2019523971A JP WO2018225822 A1 JPWO2018225822 A1 JP WO2018225822A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
sputtering
target
gas
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019523971A
Other languages
English (en)
Other versions
JP6928884B2 (ja
Inventor
松尾　大輔
大輔 松尾
靖典 安東
靖典 安東
佳孝 瀬戸口
佳孝 瀬戸口
茂明 岸田
茂明 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Publication of JPWO2018225822A1 publication Critical patent/JPWO2018225822A1/ja
Application granted granted Critical
Publication of JP6928884B2 publication Critical patent/JP6928884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0073—Reactive sputtering by exposing the substrates to reactive gases intermittently
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Analytical Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより、前記ゲート絶縁層の上に酸化物半導体層を形成する工程を含み、前記酸化物半導体層を形成する工程は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含み、前記ターゲットに印加するバイアス電圧が−１ｋＶ以上の負電圧である、薄膜トランジスタの製造方法である。

Description

本発明は、酸化物半導体層を有する薄膜トランジスタの製造方法に関するものである。特に、プラズマを用いてターゲットをスパッタリングして酸化物半導体層を形成する薄膜トランジスタの製造方法に関するものである。
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ）の酸化物半導体膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。このような酸化物半導体膜を有する薄膜トランジスタの製造工程においては、酸化物半導体膜中に酸素欠損が生じると、その電気伝導度が変化し、薄膜トランジスタの電気的特性を劣化する恐れがある。そのため酸化物半導体膜中の酸素欠損を防止するべく、従来種々の試みが行われている。
例えば特許文献１には、スパッタリングガスの全流量に対する酸素流量の割合を９０％以上１００％以下としてターゲットたる金属酸化物をスパッタリングすることで、酸素過剰な状態の酸化物半導体層を形成し、該酸化物半導体層を緻密な金属酸化物で覆う構成とすることで、酸素過剰な酸化物半導体層を有する薄膜トランジスタを再現性良く得る方法が開示されている。
しかし、特許文献１に開示される方法は、スパッタリングガスとして高濃度の酸素ガスを用いているため、ターゲットの表面近傍に生成されるプラズマの密度が低下する。そのため、スパッタ率が低下して、酸化物半導体層の成膜速度は小さくなる。
特許文献１に開示されるような、スパッタリングガスとして高濃度の酸素ガスを用いるスパッタ法においてスパッタ率を向上させるためには、ターゲットに印加するバイアス電圧を大きくする必要がある。しかしその場合には、ターゲットに衝突するイオンのエネルギーが大きくなり、衝突時にターゲットである金属酸化物から酸素が脱離する。そのため、ターゲットの材料組成と基板に形成される膜の組成とが異なってしまい、膜質が悪化するおそれがある。
特開２０１２−１１９６７２号公報
本発明は上述した問題に鑑みてなされたものであり、酸化物半導体層の酸素欠乏を防止するとともに、優れた膜質の酸化物半導体層を形成し、さらには大きな成膜速度で酸化物半導体層を形成して生産性を向上することができる、薄膜トランジスタの製造方法を提供することを主たる課題とするものである。
すなわち、本発明に係る酸化物半導体層を有する薄膜トランジスタの製造方法は、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより、前記ゲート絶縁層の上に酸化物半導体層を形成する工程を含み、前記酸化物半導体層を形成する工程は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含み、前記ターゲットに印加するバイアス電圧が−１ｋＶ以上の負電圧であることを特徴とする。
このような製造方法であれば、ターゲットに印加するバイアス電圧が従来（例えば−１〜−２ｋＶ）よりも小さいので、酸素が脱離したスパッタ粒子の生成を抑制することができる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、高品質の膜を形成することができる。
またターゲットに印加するバイアス電圧が小さいので、酸素が脱離していないスパッタ粒子が基板に到達することになる。その結果、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行うことができるので、アルゴンガスに加えて酸素ガスを供給する場合に比べて成膜速度を速くすることができる。
さらに、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給する第２成膜工程を有することにより、膜中酸素量が大きい酸化物半導体層を形成することができる。その結果、酸化物半導体層の酸素欠乏を防止することができ、電気的特性に優れた薄膜トランジスタを製造することができる。
なお、本明細書において“スパッタリングガスとしてアルゴンガスのみを供給する”とは、供給するスパッタリングガスにおけるアルゴンガスの濃度が９９．９９９９％以上であることを意味する。
第２成膜工程において、混合ガスにおける酸素ガスの濃度が５％以下であることが好ましい。
このような構成であれば、第２成膜工程におけるスパッタリングガス中の酸素ガス濃度が小さくなり、ターゲットの表面近傍に生成されるプラズマの密度をより大きくすることができ、成膜速度をさらに向上することができる。
第１成膜工程により形成される第１半導体層の膜厚が、第２成膜工程により形成される第２半導体層の膜厚よりも大きいことが好ましい。
このような構成であれば、酸化物半導体層を形成する工程において、成膜速度が大きい第１成膜工程を実施する割合を高くすることができ、酸化物半導体層全体の平均成膜速度を大きくすることができ、生産性がさらに向上することができる。
スパッタリング時にターゲットに印加するバイアス電圧は、−６００Ｖ以上の負電圧であることが好ましい。
このような構成であれば、ターゲットに印加するバイアス電圧がより小さいので、ターゲットに衝突するイオンのエネルギーがより小さくなる。その結果、イオンの衝突時に、ターゲットである金属酸化物からの酸素の脱離量をより低減することができ、より優れた膜質の酸化物半導体層を形成することができる。
酸化物半導体層を形成する工程では、第１成膜工程を行った後に第２成膜工程を行ってもよい。
このような構成であれば、第１半導体層の上に、膜中酸素量が大きい第２半導体層を設けることができる。そのため、後工程である熱処理工程等において、第１半導体層からの酸素の脱離を抑制することができる。その結果、第１半導体層の酸素欠乏を抑制することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
また酸化物半導体層を形成する工程では、まず第２成膜工程を行い、その後に第１成膜工程行い、その後さらに第２成膜工程を行ってもよい。
このような構成であれば、膜中酸素量が大きい第２半導体層の間に第１半導体層を配置することができる。そのため、後工程である熱処理工程等において、第１半導体層からの酸素の脱離を抑制することができる。さらには、第２半導体層は、第１半導体層の上面側および下面側の両方から、第１半導体層に酸素を供給することができる。その結果、その結果、第１半導体層の酸素欠乏を抑制することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
第１成膜工程および第２成膜工程におけるスパッタリングは、０．５Ｐａ以上３．１Ｐａ以下の圧力下で行うことが好ましい。
このような構成であれば、成膜速度をより向上することができる。スパッタリング時の圧力をより低くすることで平均自由工程が長くなるため、スパッタ粒子が輸送中に拡散されずに基板に付着し、成膜速度をより向上することができる。そのためスパッタリングは３．１Ｐａ以下の圧力下で行うことが好ましい。一方で圧力が０．５Ｐａ未満であると、プラズマを生成維持できないおそれがある。よって、上記範囲が適切となる。
第１成膜工程および第２成膜工程におけるスパッタリングは、真空排気され且つガスが導入される真空容器と、真空容器内において基板を保持する基板保持部と、真空容器内において基板と対向してターゲットを保持するターゲット保持部と、基板保持部に保持された基板の表面に沿って配列され、プラズマを発生させる複数のアンテナと、を備えるスパッタリング装置を用いて行うことが好ましい。
このようなスパッタリング装置を用いることにより、アンテナに供給する高周波電圧とターゲットのバイアス電圧との設定を独立して行うことができるので、バイアス電圧をプラズマの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができる。そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を−１ｋＶ以上の小さな値に設定することが可能になる。
このように構成した本発明の薄膜トランジスタの製造方法によれば、酸化物半導体層の酸素欠乏を防止するとともに、優れた膜質の酸化物半導体層を形成し、さらには大きな成膜速度で酸化物半導体層を形成して生産性を向上することができる。
本実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。 同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。 同実施形態のスパッタリング装置の構成を模式的に示すアンテナの長手方向に直交する縦断面図である。 同実施形態のスパッタリング装置の構成を模式的に示すアンテナの長手方向に沿った縦断面図である。 同実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。 ターゲットバイアス電圧と成膜速度との関係を示すグラフである。 酸素ガスの濃度と成膜速度との関係を示すグラフである。 本発明によるＩＧＺＯ膜及び従来例によるＩＧＺＯ膜におけるＧａ２ｐ３／２のＸＰＳスペクトルを示すグラフである。 本発明によるＩＧＺＯ膜及び従来例によるＩＧＺＯ膜における各成分の割合を示すグラフである。 負バイアスストレス試験によるストレス時間と閾値電圧のシフト量との関係を示すグラフである。 負バイアスストレス試験で作成したサンプル２〜４の薄膜トランジスタのバンド構造を模式的に説明する図である。 変形実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。 変形実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。 変形実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・ゲート電極
４ ・・・ゲート絶縁層
５ ・・・酸化物半導体層
５ａ ・・・第１半導体層
５ｂ ・・・第２半導体層
６ ・・・ソース電極
７ ・・・ドレイン電極
８ ・・・保護膜
１００・・・スパッタリング装置
Ｗ ・・・基板
Ｐ ・・・プラズマ
Ｔ ・・・ターゲット
２０ ・・・真空容器
３０ ・・・基板保持部
４０ ・・・ターゲット保持部
５０ ・・・アンテナ
５１ ・・・導体要素
５２ ・・・絶縁要素
５３ ・・・容量素子
以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
＜薄膜トランジスタ＞
まず、本発明の実施形態の製造方法により得られる薄膜トランジスタ１の構成について説明する。
本実施形態の薄膜トランジスタ１は、所謂ボトムゲート構造の薄膜トランジスタであり、図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース電極６およびドレイン電極７と、保護膜８とを有し、基板２側からこの順に設けられている。
基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
基板２の上にはゲート電極３が設けられている。ゲート電極３は、高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等の金属や、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）等の金属酸化物の導電膜を用いて形成することができる。ゲート電極３は、これらの導電膜を単層構造又は２層以上の積層構造としたものであってもよい。
ゲート電極３の上には、ゲート絶縁層４が設けられている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等の絶縁膜、又はこれらの化合物を少なくとも２つ以上含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電膜を単層構造又は２層以上の積層構造としたものであってよい。
ゲート絶縁層４上には、酸化物半導体層５が設けられている。酸化物半導体層５は、ＩｎおよびＯを含む酸化物半導体層からなり、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｈｆ−Ｚｎ−Ｏの等からなることが好ましい。
本実施形態の酸化物半導体層５は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングにより成膜した第１半導体層５ａと、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングにより成膜した第２半導体層５ｂとを含む。基板２側から、第１半導体層５ａ、第２半導体層５ｂの順に積層された構造となっている。第１半導体層５ａはＩｎＧａＺｎＯ等のアモルファス酸化物半導体（ａ−ＩＧＺＯ）であり、第２半導体層５ｂはＩｎＧａＺｎＯ等の結晶性酸化物半導体である（ｎｃ−ＩＧＺＯ）である。
本実施形態では、酸化物半導体層５全体の膜厚に対する第１半導体層５ａの膜厚が、５０％以上になるように構成されている。すなわち、第１半導体層５ａの膜厚が第２半導体層５ｂの膜厚よりも大きくなるように構成されている。
酸化物半導体層５の上には、ソース電極６およびドレイン電極７が設けられている。ソース電極６およびドレイン電極７は、それぞれ電極として機能するように高い導電性を有する材料により構成されており、ゲート電極２と同様の材料により構成されてもよい。
酸化物半導体５、ソース電極６およびドレイン電極７の上には、保護膜８が設けられている。保護膜８は、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）によって構成してもよい。
＜薄膜トランジスタの製造方法＞
次に、図２を用いて、図１の薄膜トランジスタ１の製造方法について説明する。
（ゲート電極３の形成）
まず、図２（ａ）に示すように、例えばガラス基板からなる基板２を準備し、該基板２の表面上に、ゲート電極３を形成する。ゲート電極３の形成は、例えば、ＤＣスパッタリング等の一般的なスパッタリング法によって行ってよい。
（ゲート絶縁層４の形成）
次に、図２（ｂ）に示すように、基板２の表面およびゲート電極３を覆うようにゲート絶縁層４を形成する。このようなゲート絶縁層３は、たとえば、プラズマＣＶＤ法等の蒸着法により形成することができる。
（酸化物半導体層５の形成）
次に、図２（ｃ）および（ｄ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。本実施形態の酸化物半導体層５は、図３に示すような、真空排気され且つガスが導入される真空容器２０と、真空容器２０内において基板を保持する基板保持部３０と、真空容器２０内において基板と対向してターゲットを保持するターゲット保持部４０と、基板保持部３０に保持された基板の表面に沿って配列され、プラズマを発生させる複数のアンテナ５０と、を備えるスパッタリング装置１００を用いて形成することができる。
本実施形態の酸化物半導体層５を形成する工程は、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含むことを特徴としている。第１成膜工程と第２成膜工程では、共通して、酸化物半導体５の原料となるＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとし、ターゲット保持部４０に準備したターゲットを配置し、基板保持部３０に基板２を配置する。
（第１成膜工程）
まず、ゲート絶縁層４上に第１半導体層５ａを形成する。
具体的には、真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後、５０〜２００ｓｃｃｍのアルゴンガスをスパッタリングガスとして導入しつつ、真空容器内２の圧力を０．５〜３．１Ｐａとなるように調整する。そして複数のアンテナ５０に１〜１０ｋＷの高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。ターゲットに印加する電圧は−１ｋＶ以上の負電圧とし、好ましくは−６００Ｖ以上の負電圧とする。
これにより、図２（ｃ）に示すように、ゲート絶縁層４上に第１半導体層５ａを形成する。
（第２成膜工程）
第１半導体層５ａを形成した後、図２（ｄ）に示すように、第１半導体層５ａ上に第２半導体層５ｂを形成する。
具体的には、第１半導体層の成膜を完了した後、５０〜２００ｓｃｃｍのアルゴンガスと酸素ガスの混合ガスをスパッタリングガスとして導入しつつ、真空容器内２の圧力を０．５〜３．１Ｐａとなるように調整する。そして複数のアンテナ５０に１〜１０ｋＷの高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。ターゲットに印加する電圧は−１ｋＶ以上の負電圧とし、好ましくは−６００Ｖ以上の負電圧とする。
第２成膜工程においては、混合ガスにおける酸素ガスの濃度が５％以下であることが好ましい。酸素ガス濃度がこのような範囲であれば、成膜速度をより向上することができる。
本実施形態の製造方法では、第２成膜工程により形成される第２半導体層５ｂの膜厚よりも、第１成膜工程により形成される第１半導体層５ａの膜厚が大きくなるように、第１成膜工程および第２成膜工程を行うことが好ましい。例えば、成膜時間、アンテナの高周波電力量、ターゲットの直流電圧を変更することにより、第１半導体層５ａの膜厚を第２半導体層５ｂの膜厚を大きくすることができる。
（ソース電極およびドレイン電極の形成）
次に、図２（ｅ）に示すように、酸化物半導体層５上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＤＣスパッタリングにより形成することができる。具体的には、まず、酸化物半導体層５上にレジストを塗布、露光、現像した後、レジストが形成されていない酸化物半導体層５上にＤＣスパッタリング法によって金属層からなるソース電極５およびドレイン電極６を形成する。そして、酸化物半導体層５上のレジストを剥離することによって、図２（ｅ）に示すように、ソース電極６およびドレイン電極７が形成される。
（保護膜の形成）
次に、必要に応じて、図２（ｆ）に示すように、形成された酸化物半導体層５、ソース電極６およびドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜を形成する。
（熱処理）
最後に、酸素を含む大気圧下の雰囲気中で熱処理を行う。熱処理における炉内温度は１５０〜３００℃が好ましい。また熱処理時間は１〜３時間が好ましい。
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜スパッタリング装置＞
次に、上述した製造方法における“酸化物半導体層５の形成”で使用するスパッタリング装置１００について説明する。
上述した“酸化物半導体層５の形成”の工程ではスパッタリング装置１００を使用することにより、アンテナに供給する高周波電圧とターゲットのバイアス電圧との設定を独立して行うことができる。そのため、バイアス電圧をプラズマの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、そのため、スパッタリング時にターゲットに印加する負のバイアス電圧を−１ｋＶ以上の小さな値に設定することが可能になる。
以下に、スパッタリング装置１００の構成について説明する。
本実施形態のスパッタリング装置１００は、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングして基板Ｗに成膜するものである。ここで、基板Ｗは、例えば、液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイ（ＦＰＤ）用の基板、フレキシブルディスプレイ用のフレキシブル基板等である。
具体的にスパッタリング装置１００は、図３及び図４に示すように、真空排気され且つガスが導入される真空容器２０と、真空容器２０内において基板Ｗを保持する基板保持部３０と、真空容器２０内においてターゲットＴを保持するターゲット保持部４０と、真空容器２０内に配置された直線状をなす複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０とを備えている。なお、複数のアンテナ５０に高周波電源６０から高周波を印加することにより複数のアンテナ５０には高周波電流ＩＲが流れて、真空容器２０内に誘導電界が発生して誘導結合型のプラズマＰが生成される。
真空容器２０は、例えば金属製の容器であり、その内部は真空排気装置７０によって真空排気される。真空容器２０はこの例では電気的に接地されている。
真空容器２０内に、例えば流量調整器（図示省略）等を有するスパッタ用ガス供給機構８０及びガス導入口２１を経由して、スパッタ用ガス９０が導入される。スパッタ用ガス９０は、例えばアルゴン（Ａｒ）等の不活性ガスや、アルゴン等の不活性ガスと酸素ガスとの混合ガスである。本実施形態のスパッタ用ガス供給機構８０は、真空容器２０内にアルゴンガスと、アルゴンガスと酸素ガスとの混合ガスを選択的に供給するものである。
基板保持部３０は、真空容器２０内において平板状をなす基板Ｗを例えば水平状態となるように保持するホルダである。このホルダはこの例では電気的に接地されている。
ターゲット保持部４０は、基板保持部３０に保持された基板Ｗと対向してターゲットＴを保持するものである。本実施形態のターゲットＴは、平面視において矩形状をなす平板状のものであり、例えばＩｎＧａＺｎＯ等の酸化物半導体材料である。このターゲット保持部４０は、真空容器２０を形成する側壁２０ａ（例えば上側壁）に設けられている。また、ターゲット保持部４０と真空容器２０の上側壁２０ａとの間には、真空シール機能を有する絶縁部１０が設けられている。ターゲットＴには、それにターゲットバイアス電圧を印加するターゲットバイアス電源１１が、この例ではターゲット保持部４０を介して接続されている。ターゲットバイアス電圧は、プラズマＰ中のイオン（Ａｒ＋）をターゲットＴに引き込んでスパッタさせる電圧である。本実施形態のターゲットバイアス電圧は、−１ｋＶ以上の負電圧であり、好ましくは、−２００〜−６００Ｖである。
本実施形態では、ターゲット保持部４０は複数設けられている。複数のターゲット保持部４０は、真空容器２０内における基板Ｗの表面側に、基板Ｗの表面に沿うように（例えば、基板Ｗの裏面と実質的に平行に）同一平面上に並列に配置されている。複数のターゲット保持部４０は、その長手方向が互いに平行となるように等間隔に配置されている。これにより、真空容器２０内に配置された複数のターゲットＴは、図３に示すように、基板Ｗの表面と実質的に平行であり、且つ、長手方向が互いに平行となるように等間隔に配置されることになる。なお、各ターゲット保持部４０は同一構成である。
複数のアンテナ５０は、真空容器２０内における基板Ｗの表面側に、基板Ｗの表面に沿うように（例えば、基板Ｗの表面と実質的に平行に）同一平面上に並列に配置されている。複数のアンテナ５０は、その長手方向が互いに平行となるように等間隔に配置されている。なお、各アンテナ５０は平面視において直線状で同一構成であり、その長さは数十ｃｍ以上である。
本実施形態のアンテナ５０は、図３に示すように、各ターゲット保持部４０に保持されたターゲットＴの両側にそれぞれ配置されている。つまり、アンテナ５０とターゲットＴとが交互に配置されており、１つのターゲットＴは、２本のアンテナ５０により挟まれた構成となる。ここで、各アンテナ５０の長手方向と各ターゲット保持部４０に保持されたターゲットＴの長手方向とは同一方向である。
また、各アンテナ５０の材質は、例えば、銅、アルミニウム、これらの合金、ステンレス等であるが、これに限られるものではない。なお、アンテナ５０を中空にして、その中に冷却水等の冷媒を流し、アンテナ５０を冷却するようにしても良い。
なお、アンテナ５０の両端部付近は、図４に示すように、真空容器２０の相対向する側壁２０ｂ、２０ｃをそれぞれ貫通している。アンテナ５０の両端部を真空容器２０外へ貫通させる部分には、絶縁部材１２がそれぞれ設けられている。この各絶縁部材１２を、アンテナ５０の両端部が貫通しており、その貫通部は例えばパッキンによって真空シールされている。各絶縁部材１２と真空容器２０との間も、例えばパッキンによって真空シールされている。なお、絶縁部材１２の材質は、例えば、アルミナ等のセラミックス、石英、又はポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）等のエンジニアリングプラスチック等である。
さらに、各アンテナ５０において、真空容器２０内に位置する部分は、絶縁物製で直管状の絶縁カバー１３により覆われている。この絶縁カバー１３の両端部と真空容器２０との間はシールしなくても良い。絶縁カバー１３内の空間にガス９０が入っても、当該空間は小さくて電子の移動距離は短いので、通常は当該空間にプラズマＰは発生しないからである。なお、絶縁カバー１３の材質は、例えば、石英、アルミナ、フッ素樹脂、窒化シリコン、炭化シリコン、シリコン等であるが、これらに限られるものではない。
アンテナ５０の一端部である給電端部５０ａには、整合回路６１を介して高周波電源６０が接続されており、他端部である終端部５０ｂは直接接地されている。なお、給電端部５０ａ又は終端部５０ｂに、可変コンデンサ又は可変リアクトル等のインピーダンス調整回路を設けて、各アンテナ５０のインピーダンスを調整するように構成しても良い。このように各アンテナ５０のインピーダンスを調整することによって、アンテナ５０の長手方向におけるプラズマＰの密度分布を均一化することができ、アンテナ５０の長手方向の膜厚を均一化することができる。
上記構成によって、高周波電源６０から、整合回路６１を介して、アンテナ５０に高周波電流ＩＲを流すことができる。高周波の周波数は、例えば、一般的な１３．５６ＭＨｚであるが、これに限られるものではない。
然して、本実施形態のアンテナ５０は、内部に冷却液ＣＬが流通する流路を有する中空構造のものである。具体的にアンテナ５０は、図５に示すように、少なくとも２つの管状をなす金属製の導体要素５１（以下、「金属パイプ５１」という。）と、互いに隣り合う金属パイプ５１の間に設けられて、それら金属パイプ５１を絶縁する管状の絶縁要素５２（以下、「絶縁パイプ５２」という。）と、互いに隣り合う金属パイプ５１と電気的に直列接続された容量素子であるコンデンサ５３とを備えている。
本実施形態では金属パイプ５１の数は２つであり、絶縁パイプ５２及びコンデンサ５３の数は各１つである。以下の説明において、一方の金属パイプ５１を「第１の金属パイプ５１Ａ」、他方の金属パイプを「第２の金属パイプ５１Ｂ」ともいう。なお、アンテナ５０は、３つ以上の金属パイプ５１を有する構成であってもしても良く、この場合、絶縁パイプ５２及びコンデンサ５３の数はいずれも金属パイプ５１の数よりも１つ少ないものになる。
なお、冷却液ＣＬは、真空容器２０の外部に設けられた循環流路１４によりアンテナ５０を流通するものであり、前記循環流路１４には、冷却液ＣＬを一定温度に調整するための熱交換器などの温調機構１４１と、循環流路１４において冷却液ＣＬを循環させるためのポンプなどの循環機構１４２とが設けられている。冷却液ＣＬとしては、電気絶縁の観点から、高抵抗の水が好ましく、例えば純水またはそれに近い水が好ましい。その他、例えばフッ素系不活性液体などの水以外の液冷媒を用いても良い。
金属パイプ５１は、内部に冷却液ＣＬが流れる直線状の流路５１ｘが形成された直管状をなすものである。そして、金属パイプ５１の少なくとも長手方向一端部の外周部には、雄ねじ部５１ａが形成されている。本実施形態の金属パイプ５１は、雄ねじ部５１ａが形成された端部とそれ以外の部材とを別部品により形成してそれらを接合しているが、単一の部材から形成しても良い。なお、複数の金属パイプ５１を接続する構成との部品の共通化を図るべく、金属パイプ５１の長手方向両端部に雄ねじ部５１ａを形成して互換性を持たせておくことが望ましい。金属パイプ５１の材質は、例えば、銅、アルミニウム、これらの合金、ステンレス等である。
絶縁パイプ５２は、内部に冷却液ＣＬが流れる直線状の流路５２ｘが形成された直管状をなすものである。そして、絶縁パイプ５２の軸方向両端部の側周壁には、金属パイプ５１の雄ねじ部５１ａと螺合して接続される雌ねじ部５２ａが形成されている。また、絶縁パイプ５２の軸方向両端部の側周壁には、雌ねじ部５２ａよりも軸方向中央側に、コンデンサ５３の各電極５３Ａ、５３Ｂを嵌合させるための凹部５２ｂが周方向全体に亘って形成されている。本実施形態の絶縁パイプ５２は、単一の部材から形成しているが、これに限られない。なお、絶縁パイプ５２の材質は、例えば、アルミナ、フッ素樹脂、ポリエチレン（ＰＥ）、エンジニアリングプラスチック（例えばポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）など）等である。
コンデンサ５３は、絶縁パイプ５２の内部に設けられており、具体的には、絶縁パイプ５２の冷却液ＣＬが流れる流路５２ｘに設けられている。
具体的にコンデンサ５３は、互いに隣り合う金属パイプ５１の一方（第１の金属パイプ５１Ａ）と電気的に接続された第１の電極５３Ａと、互いに隣り合う金属パイプ５１の他方（第２の金属パイプ５１Ｂ）と電気的に接続されるとともに、第１の電極５３Ａに対向して配置された第２の電極５３Ｂとを備えており、第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を冷却液ＣＬが満たすように構成されている。つまり、この第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を流れる冷却液ＣＬが、コンデンサ５３を構成する誘電体となる。
各電極５３Ａ、５３Ｂは、概略回転体形状をなすとともに、その中心軸に沿って中央部に主流路５３ｘが形成されている。具体的に各電極５３Ａ、５３Ｂは、金属パイプ５１における絶縁パイプ５２側の端部に電気的に接触するフランジ部５３１と、当該フランジ部５３１から絶縁パイプ５２側に延出した延出部５３２とを有している。本実施形態の各電極５３Ａ、５３Ｂは、フランジ部５３１及び延出部５３２を単一の部材から形成しても良いし、別部品により形成してそれらを接合しても良い。電極５３Ａ、５３Ｂの材質は、例えば、アルミニウム、銅、これらの合金等である。
フランジ部５３１は、金属パイプ５１における絶縁パイプ５２側の端部に周方向全体に亘って接触している。具体的には、フランジ部５３１の軸方向端面は、金属パイプ５１の端部に形成された円筒状の接触部５１１の先端面に周方向全体に亘って接触するとともに、金属パイプ５１の接触部５１１の外周に設けられたリング状多面接触子１５を介して金属パイプ５１の端面に電気的に接触する。なお、フランジ部５３１は、それらの何れか一方により、金属パイプ５１に電気的に接触するものであっても良い。
また、フランジ部５３１には、厚み方向に複数の貫通孔５３１ｈが形成されている。このフランジ部５３１に貫通孔５３１ｈを設けることによって、フランジ部５３１による冷却液ＣＬの流路抵抗を小さくするとともに、絶縁パイプ５２内での冷却液ＣＬの滞留、及び、絶縁パイプ５２内に気泡が溜まることを防ぐことができる。
延出部５３２は、円筒形状をなすものであり、その内部に主流路５３ｘが形成されている。第１の電極５３Ａの延出部５３２及び第２の電極５３Ｂの延出部５３２は、互いに同軸上に配置されている。つまり、第１の電極５３Ａの延出部５３２の内部に第２の電極５３Ｂの延出部５３２が挿し込まれた状態で設けられている。これにより、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２との間に、流路方向に沿った円筒状の空間が形成される。
このように構成された各電極５３Ａ、５３Ｂは、絶縁パイプ５２の側周壁に形成された凹部５２ｂに嵌合されている。具体的には、絶縁パイプ５２の軸方向一端側に形成された凹部５２ｂに第１の電極５３Ａが嵌合され、絶縁パイプ５２の軸方向他端側に形成された凹部５２ｂに第２の電極５３Ｂが嵌合されている。このように各凹部５２ｂに各電極５３Ａ、５３Ｂを嵌合させることによって、第１の電極５３Ａの延出部５３２及び第２の電極５３Ｂの延出部５３２は、互いに同軸上に配置される。また、各凹部５２ｂの軸方向外側を向く面に各電極５３Ａ、５３Ｂのフランジ部５３１の端面が接触することによって、第１の電極５３Ａの延出部５３２に対する第２の電極５３Ｂの延出部５３２の挿入寸法が規定される。
また、絶縁パイプ５２の各凹部５２ｂに各電極５３Ａ、５３Ｂを嵌合させるとともに、当該絶縁パイプ５２の雌ねじ部５２ａに金属パイプ５１の雄ねじ部５１ａを螺合させることによって、金属パイプ５１の接触部５１１の先端面が電極５３Ａ、５３Ｂのフランジ部５３１に接触して各電極５３Ａ、５３Ｂが、絶縁パイプ５２と金属パイプ５１との間に挟まれて固定される。このように本実施形態のアンテナ５０は、金属パイプ５１、絶縁パイプ５２、第１の電極５３Ａ及び第２の電極５３Ｂが同軸上に配置された構造となる。なお、金属パイプ５１及び絶縁パイプ５２の接続部は、真空及び冷却液ＣＬに対するシール構造を有している。本実施形態のシール構造は、雄ねじ部５１ａの基端部に設けられたパッキン等のシール部材１６により実現されている。なお、管用テーパねじ構造を用いても良い。
このように、金属パイプ５１及び絶縁パイプ５２の間のシール、及び、金属パイプ５１と各電極５３Ａ、５３Ｂとの電気的接触が、雄ねじ部５１ａ及び雌ねじ部５２ａの締結と共に行われるので、組み立て作業が非常に簡便となる。
この構成において、第１の金属パイプ５１Ａから冷却液ＣＬが流れてくると、冷却液ＣＬは、第１の電極５３Ａの主流路５３ｘ及び貫通孔５３１ｈを通じて、第２の電極５３Ｂ側に流れる。第２の電極５３Ｂ側に流れた冷却液ＣＬは、第２の電極５３Ｂの主流路５３ｘ及び貫通孔５３１ｈを通じて第２の金属パイプ５１Ｂに流れる。このとき、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２との間の円筒状の空間が冷却液ＣＬに満たされて、当該冷却液ＣＬが誘電体となりコンデンサ５３が構成される。
このように構成した本実施形態のスパッタリング装置１００によれば、絶縁パイプ５２を介して互いに隣り合う金属パイプ５１にコンデンサ５３を電気的に直列接続しているので、アンテナ５０の合成リアクタンスは、簡単に言えば、誘導性リアクタンスから容量性リアクタンスを引いた形になり、アンテナ５０のインピーダンスを低減させることができる。その結果、アンテナ５０を長くする場合でもそのインピーダンスの増大を抑えることができ、アンテナ５０に高周波電流が流れやすくなり、プラズマＰを効率良く発生させることができる。これにより、プラズマＰの密度を上げることができ、成膜速度を上げることもできる。
特に本実施形態によれば、第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を冷却液ＣＬで満たして誘電体としているので、コンデンサ５３を構成する電極５３Ａ、５３Ｂ及び誘電体の間に生じる隙間を無くすことができる。その結果、プラズマＰの均一性を向上させることができ、成膜の均一性を向上させることができる。また、冷却液ＣＬを誘電体として用いることで、冷却液ＣＬとは別の液体の誘電体を準備する必要が無く、また、第１の電極５３Ａ及び第２の電極５３Ｂを冷却することができる。冷却液ＣＬは温調機構により一定温度に調整されており、この冷却液ＣＬを誘電体として用いることによって、温度変化による比誘電率の変化を抑えて、キャパシタンス値の変化を抑えることができ、これによってもプラズマＰの均一性を向上させることができる。さらに、冷却液ＣＬとして水を用いた場合には、水の比誘電率は約８０（２０℃）であり樹脂製の誘電体シートよりも大きいため、高電圧に耐えうるコンデンサ５３を構成することができる。
その上、本実施形態によれば、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができるので、バイアス電圧をプラズマＰの生成とは独立してプラズマＰ中のイオンをターゲットＴに引き込んでスパッタさせる程度の低電圧に設定することができる。その結果、低電圧においてターゲットＴのスパッタを行うことができるので、ターゲットＴの材料組成と基板Ｗに形成された膜の組成との変化を小さくすることができる。また、アンテナ５０を用いてスパッタリング用のプラズマＰを生成しているので、マグネトロンスパッタリング装置に比べて、ターゲットＴを一様に消費することができ、ターゲットＴの使用効率を向上させることができる。加えて、本実施形態ではターゲット表面近傍に直流磁場を有さない構成であり、磁性材料への適用が容易となる。
その他、電極５３Ａ、５３Ｂ及び誘電体の間の隙間に発生しうるアーク放電を無くし、アーク放電に起因するコンデンサ５３の破損を無くすことができる。また、隙間を考慮することなく、第１の電極５３Ａ及び第２の電極５３Ｂの距離、対向面積及び冷却液ＣＬの比誘電率からキャパシタンス値を精度良く設定することができる。さらに、隙間を埋めるための電極５３Ａ、５３Ｂ及び誘電体を押圧する構造も不要にすることができ、当該押圧構造によるアンテナ周辺の構造の複雑化及びそれにより生じるプラズマＰの均一性の悪化を防ぐことができる。
＜ターゲットバイアス電圧と成膜速度との関係性評価＞
本実施形態のスパッタリング装置１００において、ターゲットバイアス電圧（Ｖ）と成膜速度（ｎｍ／ｍｉｎ）との関係を評価した。なお、使用したターゲットＴは、ＩＧＺＯ１１１４であり、サイズは、１５０×１０００ｍｍである。アンテナ間距離（ピッチ幅）は、２００ｍｍである。ターゲット−基板間距離は、１２５ｍｍである。基板Ｗのサイズは、３２０×４００ｍｍである。
真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍのスパッタ用ガス（Ａｒガス）を導入しつつ真空容器２０内の圧力を１．３Ｐａとなるように調整した。複数のアンテナ５０に５ｋＷ、７ｋＷ又は８ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。ターゲットＴに直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットＴのスパッタリングを行い、成膜速度を測定した。
各高周波電力における各ターゲットバイアス電圧の成膜速度を図６に示す。例えば成膜速度を２５ｎｍ／ｍｉｎとしたい場合には、高周波電力が５ｋＷの場合にはターゲットバイアス電圧を−６６５Ｖとし、高周波電力が７ｋＷの場合にはターゲットバイアス電圧を−４４０Ｖとし、高周波電力が８ｋＷの場合にはターゲットバイアス電圧を−３４４Ｖとすればよい。
＜酸素ガスの濃度による成膜速度評価＞
本実施形態のスパッタリング装置１００を用いて、真空容器内にアルゴンガスとともに酸素ガスを供給した場合の成膜速度を評価した。なお、使用したターゲットＴは、ＩＧＺＯ１１１４であり、サイズは、１５０×１０００ｍｍである。アンテナ間距離（ピッチ幅）は、２００ｍｍである。ターゲット−基板間距離は、１２５ｍｍである。基板Ｗのサイズは、３２０×４００ｍｍである。
真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍの混合ガス（アルゴンガス＋酸素ガス）を導入しつつ真空容器２０内の圧力を０．９Ｐａとなるように調整した。複数のアンテナ５０に７ｋＷ又は８ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。ターゲットＴに−４００Ｖの直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットＴのスパッタリングを行い、成膜速度を測定した。
各高周波電力において酸素ガスの濃度を変化させた場合の成膜速度を図７に示す。この図７から分かるように、酸素ガスの濃度が大きくなるにつれて成膜速度が遅くなり、アルゴンガスのみを供給して成膜した場合が最も成膜速度が速いことがわかる。
＜ＩＧＺＯ膜の酸素結合状態の評価＞
本実施形態のスパッタリング装置１００を用いて形成したＩＧＺＯ膜（本発明によるＩＧＺＯ膜）の酸素結合状態をＸ線光電子分光分析装置（ＸＰＳ分析装置（株式会社島津製作所 ＫＲＡＴＯＳ ＡＸＩＳ‐ＵＬＴＲＡ））を用いて分析した。また、比較例として、従来方式のＲＦマグネトロンスパッタ装置（株式会社エイコー ＥＳＳ‐３００）を用いて形成したＩＧＺＯ膜（従来例によるＩＧＺＯ膜）の酸素結合状態を、前記ＸＰＳ分析装置を用いて分析した。
本発明によるＩＧＺＯ膜：
真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍのスパッタ用ガス（Ａｒガスのみ）を導入しつつ真空容器２０内の圧力を１．３Ｐａとなるように調整した。複数のアンテナ５０に７ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。ターゲットＴに−４００Ｖの直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットＴ（ＩＧＺＯ１１１４）をスパッタリングして成膜した。
従来例によるＩＧＺＯ膜：
真空容器を３×１０−６Ｔｏｒｒ以下に真空排気した後に、１９．１ｓｃｃｍのスパッタ用ガス（Ａｒガス）及び０．９ｓｃｃｍの酸素ガス（酸素濃度４．５％の混合ガス）を導入しつつ真空容器内の圧力を０．６Ｐａとなるように調整した。カソードに１００Ｗの高周波電力を供給してターゲットＴ（ＩＧＺＯ１１１４）をスパッタリングして成膜した。
図８には、ＸＰＳ分析装置により得られたＧａ２ｐ３／２のＸＰＳスペクトルを示している。また、図９には、Ｇａ２ｐ３／２のＸＰＳスペクトル、Ｉｎ３ｄ５／２のＸＰＳスペクトル、Ｚｎ２ｐ３／２のＸＰＳスペクトルをピーク分離して得られた各成分の割合を示す図である。
これらの図８及び図９から分かるように、本実施形態のスパッタリング装置１００を用いることによって、反応性ガス（酸素ガス）を添加しなくても、金属元素の６０％以上が酸素と結合した膜を形成することができる。
＜薄膜トランジスタのストレス耐性の評価＞
本実施形態に係る製造方法により作られた薄膜トランジスタの電気的特性を確認するため、以下の要領で負バイアスストレス試験を行った。
（サンプル作成）
低抵抗シリコン基板をゲート電極として使用したボトムゲート構造の薄膜トランジスタを４つ準備した（サンプル１〜４）。いずれのサンプルも、低抵抗シリコン基板のゲート電極の上に、ＳｉＯ２からなる膜厚１００ｎｍのゲート絶縁層を設け、その上にＩＧＺＯ膜（ＩＧＺＯ１１１４）からなる酸化物半導体層を設け、その上に、ソース電極、ドレイン電極（Ｐｔ：２０ｎｍ、Ｍｏ：８０ｎｍ）及び保護膜（ＳｉＯ２）を設けた。
サンプル１では、従来の高周波マグネトロンスパッタリング装置を用いて、膜厚５０ｎｍの酸化物半導体層を単層で形成し、最終的に酸素雰囲気で３００℃、２時間で熱処理を行った。
サンプル２〜４では、上述したスパッタリング装置１００を用いて酸化物半導体層を形成した。
サンプル２は、ターゲットに−３５０Ｖの直流パルス電圧を印加して、高周波アンテナを用いてプラズマ生成を行い、スパッタリングガスとしてアルゴンガスのみを供給して、室温でスパッタリングを行い、厚さ５０ｎｍの酸化物半導体層を単層で形成し、最終的に酸素雰囲気で３００℃、２時間で熱処理を行った。
サンプル３は、サンプル２と同じ条件により酸化物半導体層を単層で形成し、最終的に酸素雰囲気で２５０℃、２時間で熱処理を行った。
サンプル４は、まずターゲットに−３５０Ｖの直流パルス電圧を印加して、高周波アンテナを用いてプラズマ生成を行い、スパッタリングガスとしてアルゴンガスのみを供給して、室温でスパッタリングを行い、厚さ４５ｎｍの第１半導体層を形成した。その後、スパッタリングガスとしてアルゴンガスと酸素ガス（濃度：５％）の混合ガスを供給して、室温でスパッタリングを行い、厚さ５ｎｍの第２半導体層を第１半導体層の上に形成した。その後、最終的に酸素雰囲気で２５０℃、２時間で熱処理を行った。
（負バイアスストレス試験）
作製したサンプル１〜４に対して、次の条件により負バイアスストレス試験を行い、ストレス時間（秒）に対する閾値電圧のシフト量（ΔＶｔｈ（Ｖ））を測定した。試験結果を図１０に示す。
・ゲート印加電圧：−２０Ｖ
・ストレス時間：１〜１００００ｓ
・ドレイン−ソース間電圧:５．０Ｖ
図１０に示す結果から、本実施形態の製造方法により作製した、酸化物半導体層が二層構造であるサンプル４は、閾値電圧のシフト量ΔＶｔｈが非常に小さくなっており、電気的なストレスに対してより安定であることが分かった。これは、従来のマグネトロンスパッタリング装置により酸化物半導体層を形成したサンプル１や、本実施形態のスパッタリング装置１００により酸化物半導体層を単層で形成したサンプル２および３よりも良好な結果であることが分かる。
なお酸化物半導体層を単層で形成したサンプル２及び３の薄膜トランジスタでは、図１１の（ａ）に示すように、酸化物半導体層（ａ−ＩＧＺＯ）と保護膜（ＳｉＯ２）との界面に欠陥が生じやすくなっていると考えられる。そのため、ゲート電圧Ｖｇｓがゼロの状態でもチャネル層にキャリアが発生し、電流が流れることになり、界面に生じた欠陥による固定電荷を打ち消す負の電圧をゲート電圧Ｖｇｓとして印加しないと、薄膜トランジスタを遮断状態にできないと考えられる。
一方で、酸化物半導体層を二層構造で形成したサンプル４の薄膜トランジスタでは、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを用いてスパッタリング成膜した第２半導体層は結晶性酸化物半導体（ｎｃ−ＩＧＺＯ）になっている。そのため、図１１の（ｂ）に示すように、上面に保護膜（ＳｉＯ２）が成膜されてもその界面において欠陥が生じにくく、固定電荷が生じにくくなっていると考えられる。そのため、ゲート電圧Ｖｇｓがゼロの状態でチャネル層にキャリアは発生せず、したがって、大きな負の電圧をゲート電圧Ｖｇｓとして印加しなくても、薄膜トランジスタを遮断状態にできると考えられる。
また、スパッタリングガス中の酸素濃度を変えることにより、第２半導体層中の酸素量が変わり、これにより第２半導体層の結晶化度を変えられることが分かった。これにより、第２半導体層の上面に保護膜を成膜する際に界面における欠陥の発生を制御でき、閾値電圧Ｖｔｈの位置を変えることができることもわかった。なお、第１半導体層と第２半導体層はほぼ同じ元素比率で構成されているため、これらの界面は所謂ホモ接合状態となっており、欠陥や固定電荷を生じるような不連続な構造でないため、薄膜トランジスタのスイッチング動作に対する影響を生じ難いと考えられる。
＜本実施形態の効果＞
このように構成した本実施形態の薄膜トランジスタの製造方法によれば、ターゲットに印加するバイアス電圧が従来（例えば−１〜−２ｋＶ）よりも小さいので、酸素が脱離したスパッタ粒子の生成を抑制することができる。その結果、基板には、ターゲット材料と同じ酸化物状態を維持した膜が形成され、高品質の膜を形成することができる。
またターゲットに印加するバイアス電圧が小さいので、酸素が脱離していないスパッタ粒子が基板に到達することになる。その結果、スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行うことができるので、アルゴンガスに加えて酸素ガスを供給する場合に比べて成膜速度を速くすることができる。
さらに、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給する第２成膜工程を有することにより、膜中酸素量が大きい酸化物半導体層を形成することができる。その結果、酸化物半導体層の酸素欠乏を防止することができ、電気的特性に優れた薄膜トランジスタを製造することができる。
＜その他の変形実施形態＞
なお、本発明は前記実施形態に限られるものではない。
例えば、前記実施形態の薄膜トランジスタ１はボトムゲート構造のものであったが、これに限らずトップゲート構造のものであってもよい。
前記実施形態の薄膜トランジスタ１は、第１半導体層５ａの上に第２半導体層５ｂが設けられているものであったが、第２半導体層５ｂの上に第１半導体層５ａが設けられてもよい。この場合、製造方法の“酸化物半導体層を形成する工程”において、まず第２成膜工程を行い、その後第１成膜工程を行ってもよい。
前記実施形態の薄膜トランジスタ１の酸化物半導体層５は、第１半導体層５ａの上に第２半導体層５ｂが設けられている２層構造のものであったが、図１２に示すように、２つの第２半導体層５ｂの間に第１半導体層５ａが設けられている３層構造のものであってもよい。この場合、製造方法の“酸化物半導体層を形成する工程”において、まず第２成膜工程を行い、その後第１成膜工程を行い、さらにその後に第２成膜工程を行ってもよい。
前記実施形態のスパッタリング装置１００では、アンテナは直線状をなすものであったが、湾曲又は屈曲した形状であっても良い。この場合、金属パイプが湾曲又は屈曲した形状であっても良いし、絶縁パイプが湾曲又は屈曲した形状であっても良い。
前記実施形態のスパッタリング装置１００では、電極における延出部は、円筒状であったが、その他の角筒状であっても良いし、平板状又は湾曲又は屈曲した板状であっても良い。
前記実施形態のスパッタリング装置１００では、コンデンサ５３が２つの円筒状の延出部からなる２筒構造であったが、図１３に示すように、３つ以上の円筒状の延出部５３２を同軸上に配置しても良い。この場合、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２が交互に配置されるように構成する。図１３では、３つの延出部５３２のうち、内側及び外側の２つが第１の電極５３Ａの延出部５３２であり、中間の１つが第２の電極５３Ｂの延出部５３２となる。この構成であれば、コンデンサ５３の軸方向寸法を大きくすることなく対向面積を増やすことができる。
さらに、スパッタリング装置１００において、電極５３Ａ、５３Ｂと金属パイプ５１との接触はそれら端面同士の接触の他に、図１４に示すように、電極５３Ａ、５３Ｂに接触端子５３３を設けて、当該接触端子５３３が金属パイプ５１に接触するように構成しても良い。図１４の構成は、電極５３Ａ、５３Ｂのフランジ部５３１から軸方向外側に突出した接触端子５３３を設けて、当該接触端子５３３が金属パイプ５１の接触部５１１の外側周面に押圧接触するものである。この構成において、各電極５３Ａ、５３Ｂの相対位置は、絶縁パイプ５２の凹部５２ｂの軸方向外側を向く面により規定される。
さらに、絶縁要素５２の一方側の金属要素５１の一部を第１の電極５３Ａとしても良い。この場合には、絶縁要素５２の他方側の金属要素５１に電気的に接続された第２の電極５３Ｂは、絶縁要素５２の内部を通って絶縁要素５２の一方側の金属要素５１の内部に延出する構成とすることが考えられる。
加えて、導体要素及び絶縁要素は、１つの内部流路を有する管状をなすものであったが、２以上の内部流路を有するもの、或いは、分岐した内部流路を有するものであっても良い。
前記実施形態のスパッタリング装置１００では、複数のターゲット保持部を有する構成であったが、１つのターゲット保持部を有する構成であってもよい。この場合であっても、複数のアンテナを有する構成が望ましいが、１つのアンテナを有する構成であってもよい。
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
本発明の薄膜トランジスタの製造方法によれば、酸化物半導体層の酸素欠乏を防止するとともに、優れた膜質の酸化物半導体層を形成し、さらには大きな成膜速度で酸化物半導体層を形成して生産性を向上することができる。

Claims (8)

  1. 基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、
    プラズマを用いてターゲットをスパッタリングすることにより、前記ゲート絶縁層の上に酸化物半導体層を形成する工程を含み、
    前記酸化物半導体層を形成する工程は、
    スパッタリングガスとしてアルゴンガスのみを供給してスパッタリングを行う第１成膜工程と、
    スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程とを含み、
    前記ターゲットに印加するバイアス電圧が−１ｋＶ以上の負電圧である、薄膜トランジスタの製造方法。
  2. 前記第２成膜工程において、前記混合ガスにおける前記酸素ガスの濃度が５％以下である、請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記第１成膜工程により形成される第１半導体層の膜厚が、前記第２成膜工程により形成される第２半導体層の膜厚よりも大きい、請求項１又は２に記載の薄膜トランジスタの製造方法。
  4. 前記バイアス電圧が−６００Ｖ以上の負電圧である、請求項１乃至３のいずれか１項に記載の薄膜トランジスタの製造方法。
  5. 前記酸化物半導体層を形成する工程において、前記第１成膜工程を行った後に前記第２成膜工程を行う、請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
  6. 前記酸化物半導体層を形成する工程において、前記第２成膜工程を行った後に前記第１成膜工程行い、その後さらに前記第２成膜工程を行う、請求項１乃至４のいずれか１項に記載の薄膜トランジスタの製造方法。
  7. 前記第１成膜工程および前記第２成膜工程は、０．５Ｐａ以上３．１Ｐａ以下の圧力下で行われる、請求項１乃至６のいずれか１項に記載の薄膜トランジスタの製造方法。
  8. 前記第１成膜工程および前記第２成膜工程は、真空排気され且つガスが導入される真空容器と、前記真空容器内において基板を保持する基板保持部と、前記真空容器内において前記基板と対向して前記ターゲットを保持するターゲット保持部と、前記基板保持部に保持された前記基板の表面に沿って配列され、前記プラズマを発生させる複数のアンテナと、を備えるスパッタリング装置を用いてスパッタリングを行うものである、請求項１乃至７のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2019523971A 2017-06-07 2018-06-07 薄膜トランジスタの製造方法 Active JP6928884B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017113014 2017-06-07
JP2017113014 2017-06-07
PCT/JP2018/021876 WO2018225822A1 (ja) 2017-06-07 2018-06-07 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018225822A1 true JPWO2018225822A1 (ja) 2020-05-21
JP6928884B2 JP6928884B2 (ja) 2021-09-01

Family

ID=64565949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019523971A Active JP6928884B2 (ja) 2017-06-07 2018-06-07 薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US11417752B2 (ja)
JP (1) JP6928884B2 (ja)
KR (1) KR102322393B1 (ja)
CN (1) CN110709968B (ja)
TW (1) TWI684283B (ja)
WO (1) WO2018225822A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247546B2 (ja) * 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法
JP2021002633A (ja) * 2019-06-25 2021-01-07 日新電機株式会社 酸化物半導体の加工法方法及び薄膜トランジスタの製造方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法
GB2588942A (en) 2019-11-15 2021-05-19 Dyson Technology Ltd Sputter deposition
KR102511735B1 (ko) * 2021-07-14 2023-03-17 성균관대학교산학협력단 전계 효과 트랜지스터 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
WO2012031962A1 (en) * 2010-09-10 2012-03-15 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP2013211544A (ja) * 2012-03-02 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
JP2015179839A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2016056446A (ja) * 2014-05-02 2016-04-21 株式会社半導体エネルギー研究所 酸化物の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094057A (ja) * 2000-09-20 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20070012557A1 (en) * 2005-07-13 2007-01-18 Applied Materials, Inc Low voltage sputtering for large area substrates
KR20080064269A (ko) * 2007-01-04 2008-07-09 주식회사 엘지화학 스퍼터링에 의한 산화아연계 박막의 제조방법 및 이에 의해제조된 산화아연계 박막
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150092375A (ko) * 2010-06-17 2015-08-12 울박, 인크 스퍼터 성막 장치 및 방착부재
US20120064665A1 (en) * 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP5886491B2 (ja) 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP6264248B2 (ja) * 2014-09-26 2018-01-24 日新電機株式会社 成膜方法およびスパッタリング装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) * 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
WO2012031962A1 (en) * 2010-09-10 2012-03-15 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP2013211544A (ja) * 2012-03-02 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
JP2015179839A (ja) * 2014-02-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2016056446A (ja) * 2014-05-02 2016-04-21 株式会社半導体エネルギー研究所 酸化物の作製方法

Also Published As

Publication number Publication date
US20210151585A1 (en) 2021-05-20
TW201904074A (zh) 2019-01-16
US11417752B2 (en) 2022-08-16
CN110709968B (zh) 2023-03-10
JP6928884B2 (ja) 2021-09-01
KR20200003171A (ko) 2020-01-08
KR102322393B1 (ko) 2021-11-05
TWI684283B (zh) 2020-02-01
CN110709968A (zh) 2020-01-17
WO2018225822A1 (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
JP6928884B2 (ja) 薄膜トランジスタの製造方法
WO2019181095A1 (ja) 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ
CN110709533B (zh) 溅射装置
TWI541900B (zh) 絕緣膜及其製造方法
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
JP2011142174A (ja) 成膜方法および半導体装置
WO2020116499A1 (ja) 薄膜トランジスタ及びその製造方法
CN115735268A (zh) 通过电感耦合等离子体进行溅射成膜的成膜装置
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
TWI747387B (zh) 薄膜電晶體的製造方法
JP2017201651A (ja) 酸化物半導体の製造方法
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2019165177A (ja) 成膜方法
JP2018156763A (ja) プラズマ発生用のアンテナ及びそれを備えるプラズマ処理装置
JP2020088152A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210721

R150 Certificate of patent or registration of utility model

Ref document number: 6928884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150