WO2019181095A1 - 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ - Google Patents

成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ Download PDF

Info

Publication number
WO2019181095A1
WO2019181095A1 PCT/JP2018/045051 JP2018045051W WO2019181095A1 WO 2019181095 A1 WO2019181095 A1 WO 2019181095A1 JP 2018045051 W JP2018045051 W JP 2018045051W WO 2019181095 A1 WO2019181095 A1 WO 2019181095A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
target
film transistor
electrode
sputtering
Prior art date
Application number
PCT/JP2018/045051
Other languages
English (en)
French (fr)
Inventor
松尾　大輔
靖典 安東
Original Assignee
日新電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日新電機株式会社 filed Critical 日新電機株式会社
Publication of WO2019181095A1 publication Critical patent/WO2019181095A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials

Definitions

  • the present invention relates to a film forming method for forming a film on a substrate by sputtering a target using plasma, a method for manufacturing a thin film transistor including the film forming method, and a thin film transistor manufactured by the manufacturing method.
  • a negative bias voltage is applied to the target holder that holds the target to generate a plasma between the target and the substrate, and this bias voltage causes the positive ions in the plasma to collide with the target.
  • the sputtered particles generated thereby are deposited on the substrate.
  • the present invention has been made to solve the above-described problems, and its main subject is to form a highly crystalline oxide semiconductor layer.
  • a film forming method is a method of sputtering a target made of an oxide semiconductor material using plasma to form an oxide semiconductor layer on a substrate, and a target bias voltage applied to the target is It is controlled independently from the high-frequency power supplied to the antenna for generating the plasma, and is set to a negative voltage of ⁇ 1 kV or more, and the volume fraction is 5 vol% or more and 100 vol% or less in the vacuum container for generating the plasma.
  • a sputtering gas containing oxygen gas is supplied.
  • the target bias voltage is controlled independently from the high frequency power supplied to the antenna, and the magnitude of the target bias voltage is kept lower than the conventional one (for example, ⁇ 1 kV to ⁇ 2 kV) Since a sputtering gas containing oxygen gas having a volume fraction of 5 vol% or more and 100 vol% or less is supplied, film formation can be performed while maintaining the oxidation state of the target. Accordingly, generation of sputtered particles from which oxygen is released can be suppressed, so that an oxygen defect in the film hardly occurs and an oxide semiconductor layer with high crystallinity can be formed.
  • the conventional one for example, ⁇ 1 kV to ⁇ 2 kV
  • the following effects can be obtained.
  • the plasma generated near the surface of the target becomes dense and erosion occurs on the target surface.
  • this erosion makes the scattering direction and energy of the sputtered particles non-uniform, leading to a decrease in the crystallinity of the deposited oxide semiconductor layer.
  • the plasma for sputtering is generated using the antenna, the plasma can be easily generated uniformly in the vacuum vessel, and erosion can be suppressed. Thereby, the scattering direction and energy of sputtered particles can be made uniform, and an oxide semiconductor layer with high crystallinity can be obtained.
  • the target bias voltage is ⁇ 400 V or more and ⁇ 100 V or less.
  • the impedance of the antenna becomes larger, thereby generating a large potential difference between both ends of the antenna.
  • plasma uniformity such as plasma density distribution, potential distribution, and electron temperature distribution deteriorates due to the influence of this large potential difference, and as a result, the distribution of sputtered particles emitted from the target is shaded, resulting in a generated film.
  • the thickness becomes non-uniform.
  • the antenna has a flow path through which a coolant flows, and is provided between at least two tubular conductor elements and the conductor elements adjacent to each other to insulate the conductor elements.
  • the cooling liquid is used as the dielectric, and the dielectric filling the space between the second electrode and the second electrode.
  • a capacitive element is electrically connected in series to conductor elements adjacent to each other via an insulating element. Therefore, the combined reactance of the antenna can be simply expressed as inductive reactance to capacitive reactance.
  • the impedance of the antenna can be reduced. As a result, even when the antenna is lengthened, an increase in impedance can be suppressed, high-frequency current can easily flow through the antenna, and plasma can be generated efficiently. Thereby, the density of plasma can be increased and the film formation rate can be increased.
  • the space between the first electrode and the second electrode is filled with the cooling liquid to form the dielectric, it is possible to eliminate the gap generated between the electrode constituting the capacitive element and the dielectric. it can.
  • the cooling liquid as the dielectric, it is not necessary to prepare a liquid dielectric different from the cooling liquid, and the first electrode and the second electrode can be cooled.
  • the cooling liquid is adjusted to a constant temperature by a temperature control mechanism, and by using this cooling liquid as a dielectric, the change in the dielectric constant due to the temperature change can be suppressed, and the change in the capacitance value can be suppressed. This also improves the plasma uniformity.
  • the relative permittivity of water is about 80 (20 ° C.), which is larger than the dielectric sheet made of resin, so that a capacitive element that can withstand high voltage can be configured. it can.
  • arc discharge that can occur in the gap between the electrode and the dielectric can be eliminated, and damage to the capacitive element due to arc discharge can be eliminated.
  • the capacitance value can be accurately set from the distance between the first electrode and the second electrode, the facing area, and the relative dielectric constant of the coolant without considering the gap.
  • the structure for pressing the electrode and the dielectric for filling the gap can be eliminated, and the structure around the antenna due to the pressing structure can be prevented from being complicated and the uniformity of plasma caused thereby can be prevented.
  • the present invention further relates to a method of manufacturing a thin film transistor including a gate electrode, a gate insulating layer, an oxide semiconductor layer, a source electrode, and a drain electrode on a substrate, and sputtering a target using plasma.
  • a target bias voltage to be applied to the target is supplied to the antenna for generating the plasma.
  • the high frequency power is controlled independently, including a method of fabricating a thin film transistor which is characterized in that a negative voltage higher than -1 kV.
  • the target bias voltage is controlled independently of the high-frequency power supplied to the antenna in the second film forming step, so that the target bias voltage is larger than the conventional (eg, ⁇ 1 kV to ⁇ 2 kV).
  • a sputtering gas containing an oxygen gas having a volume fraction of 5 vol% or more and 100 vol% or less is supplied while keeping it low, so that the film can be formed while maintaining the oxidation state of the target. Accordingly, generation of sputtered particles from which oxygen is released can be suppressed, so that a thin film transistor having a high gate threshold voltage and having an oxide semiconductor layer with few oxygen defects and high crystallinity can be manufactured. . That is, carriers generated in the channel layer when the gate voltage is zero can be reduced, and the thin film transistor can be manufactured in a cut-off state without applying a large negative voltage as the gate voltage.
  • the film thickness of the second semiconductor layer is preferably 6 nm or less, and more preferably 2 nm or less.
  • an oxide semiconductor layer having high crystallinity can be formed.
  • the substrate 2 is made of a material that can transmit light.
  • plastic synthetic resin
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • acrylic polyimide
  • It may be composed of glass or the like.
  • a gate electrode 3 is provided on the surface of the substrate 2.
  • the gate electrode 3 is made of a material having high conductivity, and may be made of, for example, one or more metals selected from Si, Al, Mo, Cr, Ta, Ti, Pt, Au, Ag, and the like.
  • conductive films of metal oxides such as Al—Nd, Ag alloy, tin oxide, zinc oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), In—Ga—Zn—O (IGZO), etc. It may consist of
  • the gate electrode 3 may have a single layer structure of these conductive films or a stacked structure of two or more layers.
  • a gate insulating layer 4 is disposed on the gate electrode 3.
  • the gate insulating layer 4 is made of a highly insulating material, and is selected from, for example, SiO 2 , SiN x , SiON, Al 2 O 3 , Y 2 O 3 , Ta 2 O 5 , Hf 2, etc.
  • An insulating film including two or more oxides may be used.
  • the gate insulating layer 4 may have a single layer structure or a laminated structure of two or more layers of these conductive films.
  • the oxide semiconductor layer 5 is disposed on the gate insulating layer 4.
  • the oxide semiconductor layer 5 has a two-layer structure in which the first semiconductor layer 5a and the second semiconductor layer 5b are sequentially arranged from the substrate 2 side.
  • Each of the first semiconductor layer 5a and the second semiconductor layer 5b is made of an oxide semiconductor layer containing an oxide containing In as a main component.
  • In—Ga—Zn—O, In—Al—Mg—O It is preferably made of In—Al—Zn—O or In—Hf—Zn—O.
  • the first semiconductor layer 5a is a layer made of an amorphous oxide semiconductor film
  • the second semiconductor layer 5b is a layer made of a crystalline oxide semiconductor film.
  • the second semiconductor layer 5b has a higher crystallinity.
  • the second semiconductor layer 5b is an oxide semiconductor film made of In—Ga—Zn—O (IGZO), a Cu light source (Cu—K ⁇ ray) was used.
  • the film thickness of the second semiconductor layer 5b is preferably smaller than the film thickness of the first semiconductor layer 5a. Specifically, the thickness of the second semiconductor layer 5b is preferably 6 nm or less, more preferably 2 nm or less, and most preferably the thickness for one atom.
  • the film thickness of the first semiconductor layer 5a and the second semiconductor layer 5b can be measured using a step meter or ellipsometry.
  • a source electrode 6 and a drain electrode 7 are arranged on the oxide semiconductor layer 5.
  • Each of the source electrode 6 and the drain electrode 7 is made of a material having high conductivity so as to function as an electrode.
  • the gate electrode 2 may be made of the same material.
  • a protective film for protecting these may be disposed on the oxide semiconductor 5, the source electrode 6 and the drain electrode 7.
  • the protective film may be composed of, for example, a silicon oxide film (SiO 2 ), a fluorinated silicon nitride film (SiN: F) containing fluorine in the silicon nitride film, or the like.
  • a substrate 2 made of, for example, quartz glass is prepared, and a gate electrode 3 is formed on the surface of the substrate 2.
  • the method for forming the gate electrode 3 is not particularly limited, and may be formed by a known method such as a vacuum deposition method or a DC sputtering method.
  • the gate insulating layer 4 is formed so as to cover the surface of the substrate 2 and the gate electrode 3.
  • the formation method of the gate insulating layer 4 is not particularly limited, and may be formed by a known method.
  • the semiconductor layer forming step includes a first film forming step for forming the first semiconductor layer 5a and a second film forming step for forming the second semiconductor layer 5b.
  • the bias voltage can be set to a low voltage such that ions in the plasma are attracted to the target and sputtered independently of the generation of the plasma P, and the negative bias voltage applied to the target T during sputtering is ⁇ 1 kV. It is possible to set the negative voltage above (that is, the absolute value is 1 kV or less).
  • the target T is arranged on the target holding unit 40 and the substrate 2 is arranged on the substrate holding unit 30.
  • a conductive oxide sintered body such as InGaZnO used as a raw material of the oxide semiconductor 5 is used as the target T.
  • the voltage applied to the target T is preferably a negative voltage of ⁇ 1 kV or more.
  • generation of sputtered particles from which oxygen is released can be suppressed, and the oxide semiconductor film 5a with few oxygen defects in the film can be formed.
  • the film formation rate can be improved. Therefore, it is preferable that the volume fraction of oxygen gas contained in the sputtering gas supplied in the first film forming step is 2 vol% or less, and the volume fraction of argon gas contained is 99.99 vol% or more. More preferably. Most preferably, only argon gas (that is, a volume fraction of 99.999 vol% or more) is supplied as the sputtering gas.
  • the second semiconductor layer 5b is formed on the first semiconductor layer 5a.
  • the second semiconductor layer 5b is formed by sputtering the target T using the sputtering apparatus 100 as in the first film forming step.
  • Conditions such as the pressure in the vacuum vessel 20 and the flow rate of the sputtering gas in the second film forming step may be the same as those in the pre-sputtering step and the first film forming step, and may be changed as appropriate.
  • a sputtering gas containing oxygen gas having a volume fraction of 5 vol% or more is supplied while the voltage applied to the target T is set to a negative voltage of ⁇ 1 kV or more (absolute value is 1 kV or less).
  • the generation of sputtered particles from which oxygen has been released can be suppressed and the film can be formed while maintaining the target oxidation state well, so that oxygen defects in the film are less likely to occur and the crystallinity is high (ie, crystalline)
  • the thin film transistor 1 having the high gate threshold voltage Vth can be manufactured by forming the oxide semiconductor film 5b.
  • the voltage applied to the target T is preferably a negative voltage of ⁇ 400V or higher.
  • the absolute value of the voltage is too small, the film forming speed is lowered. Therefore, it is preferable to set the voltage applied to the target T to a negative voltage of ⁇ 100V or less.
  • the supplied sputtering gas preferably contains 20 vol% or more oxygen gas in volume fraction, and contains 50 vol% or more oxygen gas. Is more preferable. Most preferably, only oxygen gas (that is, a volume fraction of 99.999 vol% or more) is supplied as the sputtering gas.
  • the resistance in the stacking direction of the second semiconductor layer 5b is reduced, from the viewpoint of manufacturing the thin-film transistor 1 that suppresses the decrease in the drain current I d, the second film forming step, a small film than the film thickness of the first semiconductor layer 5a It is preferable to form the second semiconductor layer 5b having a thickness.
  • the second semiconductor layer 5b having a thickness of 6 nm or less is preferably formed, more preferably the second semiconductor layer 5b having a thickness of 2 nm or less, and ideally the first semiconductor layer 5b having a thickness of 1 atom. It is most preferable to form the two semiconductor layers 5b.
  • the film thickness of the second semiconductor layer 5b can be adjusted by changing any one of the film formation time, the high frequency power of the antenna, and the direct current voltage of the target.
  • the source electrode 6 and the drain electrode 7 are formed on the oxide semiconductor layer 5.
  • the source electrode 6 and the drain electrode 7 can be formed by a known method using, for example, RF magnetron sputtering.
  • Heat treatment step may be performed in an atmosphere containing oxygen at atmospheric pressure.
  • the furnace temperature in the heat treatment is not particularly limited, and is, for example, 150 ° C. or higher and 300 ° C. or lower.
  • the heat treatment time is not particularly limited, and is, for example, 1 hour or more and 3 hours or less.
  • the heat treatment step is not an essential step and may be omitted. As described above, the thin film transistor 1 of the present embodiment can be obtained.
  • the sputtering apparatus 100 forms a film on a substrate W by sputtering a target T using inductively coupled plasma P.
  • substrate W is a board
  • FPD flat panel displays
  • the sputtering apparatus 100 includes a vacuum container 20 that is evacuated and into which a gas is introduced, a substrate holding unit 30 that holds the substrate W in the vacuum container 20, and a vacuum container. 20, a target holding unit 40 for holding the target T, a plurality of linear antennas 50 arranged in the vacuum vessel 20, and a high frequency for generating inductively coupled plasma P in the vacuum vessel 20. And a high-frequency power source 60 that is applied to the plurality of antennas 50. When a high frequency is applied to the plurality of antennas 50 from the high frequency power supply 60, a high frequency current IR flows through the plurality of antennas 50, and an induction electric field is generated in the vacuum vessel 20 to generate inductively coupled plasma P.
  • the vacuum vessel 20 is, for example, a metal vessel, and the inside thereof is evacuated by the evacuation device 70.
  • the vacuum vessel 20 is electrically grounded.
  • a sputtering gas 90 is introduced into the vacuum container 20 via, for example, a sputtering gas supply mechanism 80 having a flow rate controller (not shown) and the gas introduction port 21.
  • the sputtering gas supply mechanism 80 supplies, for example, a mixed gas of an inert gas such as argon (Ar) and oxygen gas, or only oxygen gas as the sputtering gas.
  • the substrate holding unit 30 is a holder that holds the flat substrate W in the vacuum container 20 so as to be in a horizontal state, for example.
  • This holder is electrically grounded in this example.
  • a heater (not shown) for heating the substrate W may be provided in the holder.
  • the target holding unit 40 holds the target T facing the substrate W held by the substrate holding unit 30.
  • the target T of the present embodiment is a flat plate having a rectangular shape in plan view, and is an oxide semiconductor material such as InGaZnO, for example.
  • the target holding unit 40 is provided on a side wall 20a (for example, an upper side wall) that forms the vacuum vessel 20.
  • An insulating unit 10 having a vacuum sealing function is provided between the target holding unit 40 and the upper side wall 20a of the vacuum vessel 20.
  • a target bias power supply 11 that applies a target bias voltage thereto is connected to the target T via a target holding unit 40 in this example.
  • the target bias power supply 11 is a direct-current power supply, a direct-current pulse power supply, an alternating-current power supply, or a combination of these.
  • a plurality of target holding units 40 are provided.
  • the plurality of target holding portions 40 are arranged in parallel on the same plane so as to be along the surface of the substrate W (for example, substantially parallel to the back surface of the substrate W) on the surface side of the substrate W in the vacuum vessel 20. ing.
  • the plurality of target holding portions 40 are arranged at equal intervals so that their longitudinal directions are parallel to each other.
  • the plurality of targets T arranged in the vacuum container 20 are substantially parallel to the surface of the substrate W and are equally spaced so that the longitudinal directions thereof are parallel to each other. Will be placed.
  • Each target holding unit 40 has the same configuration.
  • the antenna 50 of the present embodiment is disposed on each side of the target T held by each target holding unit 40 as shown in FIG. That is, the antennas 50 and the targets T are alternately arranged, and one target T is sandwiched between the two antennas 50.
  • the longitudinal direction of each antenna 50 and the longitudinal direction of the target T held by each target holding portion 40 are the same direction.
  • each antenna 50 is, for example, copper, aluminum, alloys thereof, stainless steel, etc., but is not limited thereto.
  • the antenna 50 may be hollow, and a coolant such as cooling water may be flowed therein to cool the antenna 50.
  • Insulating members 12 are respectively provided at portions where both ends of the antenna 50 penetrate outside the vacuum vessel 20. Both end portions of the antenna 50 pass through each insulating member 12, and the through portions are vacuum-sealed by packing, for example. Each insulating member 12 and the vacuum container 20 are also vacuum-sealed by packing, for example.
  • the material of the insulating member 12 is, for example, ceramics such as alumina, quartz, or engineering plastics such as polyphenylene sulfide (PPS) or polyether ether ketone (PEEK).
  • a high-frequency power source 60 is connected to a feeding end portion 50a that is one end portion of the antenna 50 via a matching circuit 61, and a termination portion 50b that is the other end portion is directly grounded.
  • an impedance adjustment circuit such as a variable capacitor or a variable reactor may be provided at the feeding end portion 50a or the termination portion 50b to adjust the impedance of each antenna 50.
  • a high-frequency current IR can be passed from the high-frequency power supply 60 to the antenna 50 via the matching circuit 61.
  • the high frequency is, for example, a general 13.56 MHz, but is not limited thereto.
  • the antenna 50 of this embodiment has a hollow structure having a flow path through which the coolant CL flows.
  • the antenna 50 is provided between at least two tubular metal conductor elements 51 (hereinafter referred to as “metal pipes 51”) and adjacent metal pipes 51.
  • metal pipes 51 tubular metal conductor elements 51
  • adjacent metal pipes 51 adjacent metal pipes 51.
  • insulating pipe 52 tubular insulating element 52 that insulates the metal pipes 51
  • capacitor 53 that is a capacitive element electrically connected in series with the adjacent metal pipes 51 are provided. ing.
  • the number of metal pipes 51 is two, and the number of insulating pipes 52 and capacitors 53 is one each.
  • one metal pipe 51 is also referred to as “first metal pipe 51A”, and the other metal pipe is also referred to as “second metal pipe 51B”.
  • the antenna 50 may have a configuration including three or more metal pipes 51. In this case, the number of the insulating pipes 52 and the capacitors 53 is one less than the number of the metal pipes 51. Become.
  • the coolant CL circulates through the antenna 50 through a circulation channel 14 provided outside the vacuum vessel 20, and the circulation channel 14 has heat for adjusting the coolant CL to a constant temperature.
  • a temperature control mechanism 141 such as an exchanger and a circulation mechanism 142 such as a pump for circulating the coolant CL in the circulation flow path 14 are provided.
  • the cooling liquid CL high resistance water is preferable from the viewpoint of electrical insulation, for example, pure water or water close thereto is preferable.
  • a liquid refrigerant other than water such as a fluorine-based inert liquid, may be used.
  • the metal pipe 51 has a straight tube shape in which a linear flow path 51x in which the cooling liquid CL flows is formed.
  • a male thread 51a is formed on the outer peripheral portion of at least one longitudinal end of the metal pipe 51.
  • the metal pipe 51 of this embodiment forms the edge part in which the external thread part 51a was formed, and other members by separate parts, they may be joined, but you may form from a single member.
  • male screw parts 51a be formed at both ends in the longitudinal direction of the metal pipe 51 so as to be compatible.
  • the material of the metal pipe 51 is, for example, copper, aluminum, alloys thereof, stainless steel, or the like.
  • the insulating pipe 52 has a straight tube shape in which a linear flow path 52x in which the cooling liquid CL flows is formed. Then, on the side peripheral walls at both ends in the axial direction of the insulating pipe 52, female screw portions 52 a that are screwed and connected to the male screw portion 51 a of the metal pipe 51 are formed. Moreover, the recessed part 52b for fitting each electrode 53A, 53B of the capacitor
  • PE polyethylene
  • PPS
  • the capacitor 53 is provided inside the insulating pipe 52, and specifically, provided in the flow path 52x through which the coolant CL of the insulating pipe 52 flows.
  • the capacitor 53 includes a first electrode 53A electrically connected to one of the adjacent metal pipes 51 (first metal pipe 51A) and the other of the adjacent metal pipes 51 (second metal).
  • Each electrode 53A, 53B has a substantially rotating body shape, and a main flow path 53x is formed at the center along the central axis.
  • each of the electrodes 53A and 53B includes a flange portion 531 that electrically contacts an end portion of the metal pipe 51 on the insulating pipe 52 side, and an extending portion 532 that extends from the flange portion 531 toward the insulating pipe 52 side. have.
  • the flange portion 531 and the extension portion 532 may be formed from a single member, or may be formed by separate parts and joined together.
  • the materials of the electrodes 53A and 53B are, for example, aluminum, copper, and alloys thereof.
  • the flange portion 531 is in contact with the end portion of the metal pipe 51 on the insulating pipe 52 side over the entire circumferential direction. Specifically, the axial end surface of the flange portion 531 contacts the tip end surface of a cylindrical contact portion 511 formed at the end portion of the metal pipe 51 over the entire circumferential direction, and the contact portion of the metal pipe 51. Electrical contact is made with the end face of the metal pipe 51 via a ring-shaped multi-face contact 15 provided on the outer periphery of 511. Note that the flange portion 531 may be in electrical contact with the metal pipe 51 by any one of them.
  • a plurality of through holes 531h are formed in the flange portion 531 in the thickness direction.
  • the extending portion 532 has a cylindrical shape, and a main flow path 53x is formed therein.
  • the extension part 532 of the first electrode 53A and the extension part 532 of the second electrode 53B are arranged coaxially with each other. That is, the extended portion 532 of the second electrode 53B is provided in the extended portion 532 of the first electrode 53A. Thereby, a cylindrical space along the flow path direction is formed between the extending portion 532 of the first electrode 53A and the extending portion 532 of the second electrode 53B.
  • the electrodes 53A and 53B are fitted into the concave portions 52b of the insulating pipe 52, and the male screw portion 51a of the metal pipe 51 is screwed into the female screw portion 52a of the insulating pipe 52, whereby the contact portion of the metal pipe 51 is contacted.
  • the distal end surface of 511 contacts the flange portion 531 of the electrodes 53A and 53B, and the electrodes 53A and 53B are sandwiched and fixed between the insulating pipe 52 and the metal pipe 51.
  • the antenna 5 of this embodiment has a structure in which the metal pipe 51, the insulating pipe 52, the first electrode 53A, and the second electrode 53B are coaxially arranged.
  • connection part of the metal pipe 51 and the insulation pipe 52 has a seal structure with respect to the vacuum and the coolant CL.
  • the seal structure of the present embodiment is realized by a seal member 16 such as packing provided at the proximal end portion of the male screw portion 51a.
  • the seal between the metal pipe 51 and the insulating pipe 52 and the electrical contact between the metal pipe 51 and each of the electrodes 53A and 53B are performed together with the fastening of the male screw portion 51a and the female screw portion 52a. Is very simple.
  • the coolant CL flows from the first metal pipe 51A
  • the coolant CL flows to the second electrode 53B side through the main channel 53x and the through hole 531h of the first electrode 53A.
  • the coolant CL that has flowed to the second electrode 53B side flows to the second metal pipe 51B through the main channel 53x and the through hole 531h of the second electrode 53B.
  • the cylindrical space between the extending portion 532 of the first electrode 53A and the extending portion 532 of the second electrode 53B is filled with the cooling liquid CL, and the cooling liquid CL becomes a dielectric and becomes a capacitor. 53 is configured.
  • a sputtering gas containing oxygen gas having a volume fraction of 5 vol% or more and 100 vol% or less is supplied while the magnitude of the target bias voltage is kept lower than the conventional one. Therefore, it is possible to form a film while maintaining the oxidation state of the target. Accordingly, generation of sputtered particles from which oxygen is released can be suppressed, so that an oxygen defect in the film hardly occurs and an oxide semiconductor layer with high crystallinity can be formed. Furthermore, since an oxide semiconductor layer with high crystallinity can be formed, heating of the substrate W at the time of film formation can be eliminated, and film formation on an inexpensive low melting point film is possible.
  • the plasma for sputtering is generated using the antenna, it is easy to generate the plasma uniformly in the vacuum container, and erosion can be suppressed. Thereby, the scattering direction and energy of sputtered particles can be made uniform, and an oxide semiconductor layer with high crystallinity can be obtained.
  • the target T can be consumed more uniformly than in the magnetron sputtering apparatus, and the use efficiency of the target T can be improved.
  • the present embodiment has a configuration that does not have a DC magnetic field near the target surface, and can be easily applied to a magnetic material.
  • the capacitor 53 is electrically connected in series to the metal pipes 51 adjacent to each other via the insulating pipe 52, the combined reactance of the antenna 50 is simply obtained by subtracting the capacitive reactance from the inductive reactance.
  • the impedance of the antenna 50 can be reduced.
  • an increase in impedance can be suppressed, a high-frequency current can easily flow through the antenna 50, and the plasma P can be generated efficiently.
  • the density of plasma P can be raised and the film-forming speed
  • the gap between the electrodes 53A and 53B constituting the capacitor 53 and the dielectric is used. It is possible to eliminate the gap generated in the. As a result, the uniformity of the plasma P can be improved, and the uniformity of the film formation can be improved. Further, by using the cooling liquid CL as a dielectric, it is not necessary to prepare a liquid dielectric different from the cooling liquid CL, and the first electrode 53A and the second electrode 53B can be cooled. .
  • the cooling liquid CL is adjusted to a constant temperature by a temperature control mechanism.
  • this cooling liquid CL as a dielectric, it is possible to suppress a change in the dielectric constant due to a temperature change, thereby suppressing a change in capacitance value. This also improves the uniformity of the plasma P. Further, when water is used as the cooling liquid CL, the relative dielectric constant of water is about 80 (20 ° C.), which is larger than the dielectric sheet made of resin, so that the capacitor 53 that can withstand high voltage is formed. Can do.
  • the capacitance value can be accurately set from the distance between the first electrode 53A and the second electrode 53B, the facing area, and the relative dielectric constant of the coolant CL without considering the gap.
  • the structure for pressing the electrodes 53A and 53B and the dielectric for filling the gaps can be eliminated, and the structure around the antenna due to the pressing structure and the deterioration of the uniformity of the plasma P caused thereby can be prevented. be able to.
  • InGaZnO is used as the target T, but an oxide semiconductor material such as InSnO or InWZnO may be used as the target T.
  • a target T of a nitride semiconductor material or a boride semiconductor material may be used.
  • a target made of a semiconductor material is sputtered using plasma, and a semiconductor layer is formed on a substrate.
  • a target bias voltage applied to the target is set using the plasma.
  • a negative voltage of ⁇ 1 kV or more is set, and a nitrogen gas having a volume fraction of 5 vol% or more and 100 vol% or less is generated in the vacuum vessel for generating the plasma.
  • a method of supplying a sputtering gas containing boron gas can be given.
  • the antenna has a linear shape, but may have a curved or bent shape.
  • the metal pipe may be curved or bent, or the insulating pipe may be curved or bent.
  • the extending portion has a cylindrical shape, but may have another rectangular tube shape, or a flat plate shape, a curved plate shape, or a bent plate shape.
  • Example 1 Evaluation of relationship between volume fraction of oxygen gas and crystallinity>
  • the used substrate is a glass substrate
  • the used target T is IGZO1114.
  • the IGZO films in the case where the volume fraction of the oxygen gas contained in the sputtering gas 90 is 0 vol%, 5 vol%, 20 vol%, 50 vol%, and 100 vol%, respectively, are applied with Cu-K ⁇ rays.
  • the results of X-ray diffraction (XRD) using this are shown in FIG.
  • the diffraction peak appearing in the spectrum shown in FIG. 6 is derived from In in the IGZO film.
  • the full width at half maximum (FWHM) of the diffraction peak is related to the crystallinity of the crystal structure of the semiconductor layer.
  • the full width at half maximum is wide when the crystallinity is poor, and the full width at half maximum is narrow when the crystallinity is good.
  • the volume fraction of oxygen gas contained in the sputtering gas 90 is preferably 5 vol% or more, and more preferably 50 vol% or more.
  • Example 2 Evaluation of relationship between volume fraction of oxygen gas and gate threshold voltage Vth >
  • the relationship between the volume fraction of oxygen gas contained in the sputtering gas and the gate threshold voltage Vth of the thin film transistor was evaluated.
  • three samples of a thin film transistor having a bottom gate structure using a low resistance silicon substrate as a gate electrode were prepared.
  • a gate insulating layer made of SiO 2 is provided on a gate electrode of a low-resistance silicon substrate, an oxide semiconductor layer made of an IGZO film (IGZO 1114) is provided thereon, and a source electrode and a drain electrode are provided thereon.
  • IGZO 1114 oxide semiconductor layer made of an IGZO film
  • a mixed gas of oxygen gas and argon gas was supplied as a sputtering gas and sputtering was performed at room temperature to form a second semiconductor layer 5b (film thickness: 5 nm).
  • the second semiconductor layer 5b was formed by setting the volume fraction of the oxygen gas contained in the sputtering gas to 5 vol%, 20 vol%, and 50 vol%.
  • the manufacturing conditions not specifically described are the same as those described in the above manufacturing method. Also, no heat treatment was performed on any of the samples.
  • Example 3 the thickness of the second semiconductor layer, the relationship evaluation between the drain current I d>
  • the thin film transistor having a IGZO film having a two-layer as the oxide semiconductor layer was evaluated the relationship between the film thickness and the drain current I d of the second semiconductor layer 5b.
  • two thin film transistor samples having different film thicknesses (5 nm and 1.5 nm) of the second semiconductor layer 5b were prepared in the same manner as in the second embodiment.
  • the second semiconductor layer 5b was formed with the volume fraction of oxygen gas contained in the sputtering gas being 50 vol%.
  • the drain current-gate voltage characteristics (I d -V g characteristics) were measured for each of the prepared samples. The result is shown in FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

プラズマＰを用いて酸化物半導体材料からなるターゲットＴをスパッタリングし、基板Ｗに酸化物半導体層を成膜する成膜方法であって、ターゲットＴに印加するターゲットバイアス電圧を、プラズマＰを発生させるためのアンテナ５０に供給する高周波電力とは独立に制御して、－１ｋＶ以上の負電圧とし、プラズマＰを発生させる真空容器２０内に、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガス９０を供給するようにした。

Description

成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ
　本発明は、プラズマを用いてターゲットをスパッタリングして基板に成膜する成膜方法、当該成膜方法を含む薄膜トランジスタの製造方法及び当該製造方法により製造される薄膜トランジスタに関するものである。
　この種のスパッタリング装置としては、マグネトロンスパッタリング装置が知られている。このマグネトロンスパッタリング装置は、特許文献１に示すように、ターゲットの裏面に設けた磁石によってターゲットの表面に磁界を形成してプラズマを生成し、当該プラズマ中のイオンをターゲットに衝突させることで、ターゲットからスパッタ粒子が飛び出すように構成されている。
　具体的な成膜方法は、ターゲットを保持するターゲットホルダに負のバイアス電圧を印加することで、ターゲットと基板との間にプラズマを生成し、このバイアス電圧によってプラズマ中の陽イオンをターゲットに衝突させ、これにより生じるスパッタ粒子を基板に堆積させている。
　しかしながら、プラズマを生成させるためのバイアス電圧によってプラズマ中の陽イオンをターゲットに衝突させると、陽イオンのエネルギーが大きくなり過ぎてしまい、酸化物半導体材料をターゲットとした場合には、金属元素と酸素との結合が切断される。
　その結果、金属酸化物から酸素が脱離したスパッタ粒子が成膜されてしまい、膜中の酸素が不足して、結晶性の低下を招来する。
特開２０１６－１８０１７８号公報
　そこで本発明は、上記問題点を解決すべくなされたものであり、結晶性の高い酸化物半導体層を成膜することをその主たる課題とするものである。
　すなわち本発明に係る成膜方法は、プラズマを用いて酸化物半導体材料からなるターゲットをスパッタリングし、基板に酸化物半導体層を成膜する方法であって、前記ターゲットに印加するターゲットバイアス電圧を、前記プラズマを発生させるためのアンテナに供給する高周波電力とは独立に制御して、－１ｋＶ以上の負電圧とし、前記プラズマを発生させる真空容器内に、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給することを特徴とする方法である。
　このような成膜方法であれば、ターゲットバイアス電圧をアンテナに供給する高周波電力とは独立に制御して、ターゲットバイアス電圧の大きさを従来（例えば－１ｋＶ～－２ｋＶ）よりも低く保ちつつ、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給するので、ターゲットの酸化状態を維持したまま成膜することができる。これにより、酸素が脱離したスパッタ粒子の生成を抑えることができるので、膜中の酸素欠陥が生じ難く、結晶性の高い酸化半導体層を成膜することができる。
　さらに、以下のような作用効果をも奏し得る。
　すなわち、マグネトロンスパッタリング装置を用いた場合、ターゲットの表面近傍に生成されるプラズマに粗密が生じてしまい、ターゲット表面にエロージョンが発生する。その結果、このエロージョンによってスパッタ粒子の飛散方向やエネルギーが不均一となり、成膜された酸化半導体層の結晶性の低下を招来する。
　これに対して、本発明によれば、アンテナを用いてスパッタリング用のプラズマを生成しているので、プラズマを真空容器内に均一に発生させやすく、エロージョンを抑制することができる。これにより、スパッタ粒子の飛散方向やエネルギーを均一化することができ、結晶性の高い酸化半導体層を得られる。
　ターゲットバイアス電圧が高すぎるとターゲットの酸化状態が維持されず、一方でターゲットバイアス電圧が低すぎると成膜速度が低下することから、成膜速度を担保しつつも、結晶性の高い酸化半導体層を得るためには、前記ターゲットバイアス電圧を－４００Ｖ以上－１００Ｖ以下にすることが好ましい。
　ところで、近年の基板の大型化に対応する等のためにアンテナを長くすると、当該アンテナのインピーダンスが大きくなり、それによってアンテナの両端間に大きな電位差が発生する。その結果、この大きな電位差の影響を受けてプラズマの密度分布、電位分布、電子温度分布等のプラズマの均一性が悪くなり、ひいてはターゲットから出るスパッタ粒子の分布に濃淡が生じて、生成される膜厚が不均一となってしまう。
　そこで、前記アンテナが、内部に冷却液が流通する流路を有するものであり、少なくとも２つの管状をなす導体要素と、互いに隣り合う前記導体要素の間に設けられて、それら導体要素を絶縁する管状をなす絶縁要素と、前記流路に設けられて、互いに隣り合う前記導体要素と電気的に直列接続された容量素子とを有し、前記容量素子は、互いに隣り合う前記導体要素の一方と電気的に接続された第１の電極と、互いに隣り合う前記導体要素の他方と電気的に接続されるとともに、前記第１の電極に対向して配置された第２の電極と、前記第１の電極及び前記第２の電極の間の空間を満たす誘電体とからなり、前記冷却液を前記誘電体として用いることが好ましい。
　このようなアンテナを用いれば、絶縁要素を介して互いに隣り合う導体要素に容量素子を電気的に直列接続しているので、アンテナの合成リアクタンスは、簡単に言えば、誘導性リアクタンスから容量性リアクタンスを引いた形になり、アンテナのインピーダンスを低減させることができる。その結果、アンテナを長くする場合でもそのインピーダンスの増大を抑えることができ、アンテナに高周波電流が流れやすくなり、プラズマを効率良く発生させることができる。これにより、プラズマの密度を上げることができ、成膜速度を上げることもできる。
　特に本発明によれば、第１の電極及び第２の電極の間の空間を冷却液で満たして誘電体としているので、容量素子を構成する電極及び誘電体の間に生じる隙間を無くすことができる。その結果、プラズマの均一性を向上させることができ、成膜の均一性を向上させることができる。また、冷却液を誘電体として用いることで、冷却液とは別の液体の誘電体を準備する必要が無く、また、第１の電極及び第２の電極を冷却することができる。通常、冷却液は温調機構により一定温度に調整されており、この冷却液を誘電体として用いることによって、温度変化による比誘電率の変化を抑えて、キャパシタンス値の変化を抑えることができ、これによってもプラズマの均一性を向上させることができる。さらに、冷却液として水を用いた場合には、水の比誘電率は約８０（２０℃）であり樹脂製の誘電体シートよりも大きいため、高電圧に耐えうる容量素子を構成することができる。
　その他、電極及び誘電体の間の隙間に発生しうるアーク放電を無くし、アーク放電に起因する容量素子の破損を無くすことができる。また、隙間を考慮することなく、第１の電極及び第２の電極の距離、対向面積及び冷却液の比誘電率からキャパシタンス値を精度良く設定することができる。さらに、隙間を埋めるための電極及び誘電体を押圧する構造も不要にすることができ、当該押圧構造によるアンテナ周辺の構造の複雑化及びそれにより生じるプラズマの均一性の悪化を防ぐことができる。
　本発明はさらに、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とを備える薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより前記ゲート絶縁層の上に前記酸化物半導体層を形成する半導体層形成工程を含み、前記半導体層形成工程は、体積分率が２ｖｏｌ％以下（０ｖｏｌ％を含む）の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行う第１成膜工程と、前記第１成膜工程の後、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行う第２成膜工程と、を含み、前記ターゲットに印加するターゲットバイアス電圧を、前記プラズマを発生させるためのアンテナに供給する高周波電力とは独立に制御して、－１ｋＶ以上の負電圧とすることを特徴とする薄膜トランジスタの製造方法を含む。
　このようなものであれば、第２成膜工程においてターゲットバイアス電圧をアンテナに供給する高周波電力とは独立に制御して、ターゲットバイアス電圧の大きさを従来（例えば－１ｋＶ～－２ｋＶ）よりも低く保ちつつ、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給するので、ターゲットの酸化状態を維持したまま成膜することができる。これにより、酸素が脱離したスパッタ粒子の生成を抑えることができるので、膜中の酸素欠陥が少なく、かつ結晶性の高い酸化半導体層を備える、ゲート閾値電圧が高い薄膜トランジスタを製造することができる。すなわち、ゲート電圧がゼロの状態においてチャネル層に発生するキャリアを低減することができ、大きな負の電圧をゲート電圧として印加しなくても遮断状態に薄膜トランジスタを製造できるのである。
　前記した薄膜トランジスタの製造方法は、前記第２成膜工程において、体積分率が２０ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行うことが好ましく、体積分率が５０ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行うことがより好ましい。
　第２成膜工程において供給するスパッタ用ガス中の酸素ガスの体積分率を高くすることで、酸化物半導体層の界面における酸素欠陥をより低減し、ゲート閾値電圧のより大きい薄膜トランジスタを提供することができる。
　本発明はまた、前記した薄膜トランジスタの製造方法により得られる薄膜トランジスタを含む。具体的には基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置されたものであって、前記酸化物半導体層が、非晶質の酸化物半導体膜からなる第１半導体層と、結晶質の酸化物半導体膜からなる第２半導体層とを前記基板側から順に含む薄膜トランジスタを含む。
　このようなものであれば、非晶質である第１半導体層の上に結晶質である第２半導体層を有するので、酸化物半導体層の界面における酸素欠陥を低減でき、薄膜トランジスタのゲート閾値電圧を大きくすることができる。すなわち、ゲート電圧がゼロの状態においてチャネル層に発生するキャリアを低減することができ、大きな負の電圧をゲート電圧として印加しなくても、薄膜トランジスタを遮断状態にできるのである。
　前記薄膜トランジスタは、前記第１半導体層及び前記第２半導体層を構成する酸化物半導体膜がいずれもＩｎを含む酸化物を主成分とするものであり、前記第２半導体層が、Ｃｕ‐Ｋα線を用いたθ－２θ法によるＸ線回折測定において、回折角２θ＝３１°において確認されるピークの半値全幅が４．５°以下であることが好ましく、３．０°以下であることがより好ましく、２．５°以下であることがさらに好ましい。
　酸化物半導体層が、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等のＩｎを含む酸化物を主成分とする場合、その結晶性の高さは、Ｃｕ光源（Ｃｕ－Ｋα線）を用いたθ‐２θ法によるＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍で確認できるピークの半値全幅の大きさにより評価することができる。具体的には、当該ピークの半値全幅が小さいほど、酸化物半導体層の結晶性が高いと評価できる。当該半値全幅が小さいほど、第２半導体層の結晶性が高くなり、薄膜トランジスタのゲート閾値電圧を大きくすることができる。
　前記薄膜トランジスタは、前記第２半導体層の膜厚が６ｎｍ以下であることが好ましく、２ｎｍ以下であることがより好ましい。
　第２半導体層の膜厚を小さくすることにより、酸化物半導体層の積層方向における抵抗をより小さくすることができる。これにより、これにより積層方向における電子の移動度を高くし、薄膜トランジスタを流れるドレイン電流をより大きくすることができる。
　このように構成した本発明によれば、結晶性の高い酸化物半導体層を成膜することができる。
本実施形態の薄膜トランジスタの構成を模式的に示す図である。 同実施形態の薄膜トランジスタの製造工程を模式的に示す図である。 同実施形態のスパッタリング装置の構成を模式的に示すアンテナの長手方向に直交する縦断面図である。 同実施形態のスパッタリング装置の構成を模式的に示すアンテナの長手方向に沿った縦断面図である。 同実施形態のアンテナにおけるコンデンサ部分を示す部分拡大断面図である。 同実施形態のスパッタリング装置により成膜されたＩＧＺＯ膜をＸ線回折した結果を示すグラフである。 同実施形態のスパッタリング装置を用いて作成した薄膜トランジスタのドレイン電流Ｉｄ‐ゲート電圧Ｖｇ特性を示すグラフである。 第２成膜工程におけるスパッタ用ガス中の酸素ガスの体積分率と、ゲート閾値電圧Ｖｔｈとの関係性を示すグラフである。 同実施形態のスパッタリング装置を用いて作成した薄膜トランジスタのドレイン電流Ｉｄ‐ゲート電圧Ｖｇ特性を示すグラフである。 同実施形態のスパッタリング装置により成膜されたＩＧＺＯ膜をＸ線回折した結果を示すグラフである。 ＩＧＺＯ膜の結晶性と薄膜トランジスタのゲート閾値電圧Ｖｔｈとの関係性を示すグラフである。
１　　・・・薄膜トランジスタ
２　　・・・基板
３　　・・・ゲート電極
４　　・・・ゲート絶縁層
５　　・・・酸化物半導体層
５ａ　・・・第１半導体層
５ｂ　・・・第２半導体層
６　　・・・ソース電極
７　　・・・ドレイン電極
１００・・・スパッタリング装置
Ｗ　　・・・基板
Ｐ　　・・・プラズマ
Ｔ　　・・・ターゲット
２０　　・・・真空容器
３０　　・・・基板保持部
４０　　・・・ターゲット保持部
５０　　・・・アンテナ
５１　・・・導体要素
５２　・・・絶縁要素
５３　・・・容量素子
　以下に、本発明の一実施形態に係る薄膜トランジスタ１及びその製造方法について、図面を参照して説明する。
＜１．薄膜トランジスタ＞
　本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース電極６およびドレイン電極７とを有しており、基板２側からこの順に配置（形成）されている。
　基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
　基板２の表面にはゲート電極３が設けられている。ゲート電極３は高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ－Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）等の金属酸化物の導電膜から構成されてよい。ゲート電極３は、これらの導電膜の単層構造又は２層以上の積層構造から構成されてもよい。
　ゲート電極３の上にはゲート絶縁層４が配置されている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電膜を単層構造又は２層以上の積層構造としたものであってよい。
　ゲート絶縁層４の上には酸化物半導体層５が配置されている。酸化物半導体層５は、第１半導体層５ａと第２半導体層５ｂが基板２側から順に配置された二層構造を成している。第１半導体層５ａと第２半導体層５ｂはいずれも、Ｉｎを含む酸化物を主成分とする酸化物半導体層からなり、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等から成ることが好ましい。第１半導体層５ａは非晶質（アモルファス）の酸化物半導体膜からなる層であり、第２半導体層５ｂは結晶質の酸化物半導体膜からなる層である。
（第２半導体層５ｂの結晶性）
　第２半導体層５ｂの結晶性が高いほど、界面における酸素欠陥を低減でき、薄膜トランジスタ１のゲート閾値電圧Ｖｔｈ（ドレイン電流Ｉｄ＝１ｎＡにおけるゲート電圧Ｖｇ）を大きくすることができる。そのため第２半導体層５ｂの結晶性は高い方が好ましい。第２半導体層５ｂの結晶性の高さは、第２半導体層５ｂがＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）からなる酸化物半導体膜である場合、Ｃｕ光源（Ｃｕ－Ｋα線）を用いたθ‐２θ法によるＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍で確認できるピークの半値全幅の大きさにより評価することができる。具体的には、当該ピークの半値全幅が小さいほど、第２半導体層５ｂの結晶性が高いと評価できる。薄膜トランジスタ１のゲート閾値電圧Ｖｔｈを大きくする観点から、第２半導体層５ｂは、ＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍（例えば３０°～３２°）で確認できるピークの半値全幅が４．５°以下であることが好ましく、３．０°以下であることがより好ましく、２．５°以下であることがさらに好ましい。
　なお、第１半導体層５ａが非晶質の酸化物半導体膜であることは、第１半導体層５ａがＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）からなる酸化物半導体膜である場合、上記したＸＲＤ（Ｘ線回折）による測定において２θ＝３１°近傍にピークが現れないことにより確認できる。
（第２半導体層５ｂの膜厚）
　第２半導体層５ｂの結晶性が高くなると、第２半導体層５ｂの積層方向の抵抗が大きくなりドレイン電流Ｉｄが低下する恐れがある。そのため第２半導体層５ｂの膜厚は小さいほど好ましい。これにより、第２半導体層５ｂの積層方向の抵抗値を小さくし、ドレイン電流Ｉｄの低下を抑制できる。第２半導体層５ｂの膜厚は、第１半導体層５ａの膜厚よりも小さいことが好ましい。具体的には第２半導体層５ｂの膜厚は、６ｎｍ以下が好ましく、２ｎｍ以下であることがより好ましい、理想的には１原子分の厚みであることが最も好ましい。
　なお、第１半導体層５ａおよび第２半導体層５ｂの膜厚は、段差計又はエリプソメトリーを用いて測定することができる。
　酸化物半導体層５の上には、ソース電極６およびドレイン電極７が配置されている。ソース電極６およびドレイン電極７はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。具体的には、ゲート電極２と同様の材料により構成されてもよい。
　酸化物半導体５、ソース電極６およびドレイン電極７の上には、これらを保護するための保護膜が配置されていてもよい。保護膜は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）等によって構成されてもよい。
＜２．薄膜トランジスタの製造方法＞
　次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程及び熱処理工程を含む。以下、各工程について説明する。
（１）ゲート電極形成工程
　まず図２の（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。
（２）ゲート絶縁層形成工程
　次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
（３）半導体層形成工程
　次に、図２の（ｃ）及び（ｄ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。半導体層形成工程は、第１半導体層５ａを形成する第１成膜工程と、第２半導体層５ｂを形成する第２成膜工程とを含む。
　なお本実施形態の半導体層形成工程では、図３に示すような、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングして成膜するスパッタリング装置１００が用いられる。スパッタリング装置１００は、真空容器２０と、真空容器２０内において基板２を保持する基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０とを備える。スパッタリング装置１００を使用することにより、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができる。そのため、バイアス電圧をプラズマＰの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、スパッタリング時にターゲットＴに印加する負のバイアス電圧を－１ｋＶ以上（すなわち絶対値が１ｋＶ以下）の負電圧に設定することが可能になる。第１成膜工程及び第２成膜工程では、ターゲット保持部４０にターゲットＴを配置し、基板保持部３０に基板２を配置して行われる。ここではターゲットＴとして、酸化物半導体５の原料となるＩｎＧａＺｎＯ等の導電性酸化物焼結体が用いられる。
（３－１）第１成膜工程
　まず、ゲート絶縁層４上に第１半導体層５ａを形成する。具体的には、スパッタリング装置１００の真空容器２０を３×１０－６Ｔｏｒｒ以下に真空排気した後、５０ｓｃｃｍ以上２００ｓｃｃｍ以下でスパッタ用ガスを導入しつつ、真空容器内２０の圧力を０．５Ｐａ以上３．１Ｐａ以下となるように調整する。そして複数のアンテナ５０に１ｋＷ以上１０ｋＷ以下の高周波電力を供給し、誘導結合型のプラズマを生成・維持する。ターゲットに直流電圧パルスを印加して、ターゲットのスパッタリングを行う。これにより、図２（ｃ）に示すように、ゲート絶縁層４上に第１半導体層５ａを形成する。なお、真空容器２０内の圧力、スパッタ用ガスの流量は適宜変更されてもよい。
　ここで、ターゲットＴに印加する電圧を－１ｋＶ以上の負電圧とすることが好ましい。これにより、酸素が脱離したスパッタ粒子の生成を抑制することができ、膜中の酸素欠陥が少ない酸化物半導体膜５ａを形成することができる。より酸素欠陥が少ない酸化物半導体膜５ａを形成する観点から、ターゲットＴに印加する電圧を－４００Ｖ以上の負電圧にすることがより好ましい。
　ここで、第１成膜工程において供給されるスパッタ用ガス中に含まれる酸素ガス濃度が小さいほど、ターゲットＴの表面近傍に生成されるプラズマの密度を大きくすることができ、第１半導体層５ａの成膜速度を向上することができる。そのため、第１成膜工程において供給されるスパッタ用ガスに含まれる酸素ガスの体積分率が２ｖоｌ％以下のものであることが好ましく、含まれるアルゴンガスの体積分率が９９．９９ｖоｌ％以上のものであることがより好ましい。スパッタ用ガスとしてアルゴンガスのみ（すなわち、体積分率が９９．９９９ｖоｌ％以上）が供給されることが最も好ましい。
（第２成膜工程）
　第１成膜工程の後、第１半導体層５ａ上に第２半導体層５ｂを形成する。具体的には、第１成膜工程と同様に、スパッタリング装置１００を用いて、ターゲットＴのスパッタリングを行うことにより第２半導体層５ｂを形成する。第２成膜工程における真空容器２０内の圧力、スパッタ用ガスの流量等の条件は、プレスパッタリング工程及び第１成膜工程と同じであってよく、適宜変更してもよい。
　第２成膜工程では、ターゲットＴに印加する電圧を－１ｋＶ以上（絶対値が１ｋＶ以下）の負電圧とするとともに、体積分率が５ｖоｌ％以上の酸素ガスを含むスパッタ用ガスを供給する。これにより、酸素が脱離したスパッタ粒子の生成を抑え、ターゲットの酸化状態を良好に維持したまま成膜することができるので、膜中の酸素欠陥が生じ難く、結晶性の高い（すなわち結晶質の）酸化物半導体膜５ｂを形成し、高いゲート閾値電圧Ｖｔｈを有する薄膜トランジスタ１を製造することができる。
　より結晶性の高い酸化物半導体膜５ｂを形成する観点から、ターゲットＴに印加する電圧を－４００Ｖ以上の負電圧にすることが好ましい。一方で、当該電圧の絶対値が小さすぎると成膜速度が低下してしまうため、ターゲットＴに印加する電圧を－１００Ｖ以下の負電圧にすることが好ましい。
　また、より結晶性の高い酸化物半導体膜５ｂを形成する観点から、供給されるスパッタ用ガスが体積分率で２０ｖоｌ％以上の酸素ガスを含むことが好ましく、５０ｖоｌ％以上の酸素ガスを含むことがより好ましい。スパッタ用ガスとして酸素ガスのみ（すなわち、体積分率が９９．９９９ｖоｌ％以上）が供給されることが最も好ましい。
　第２半導体層５ｂの積層方向の抵抗を小さくし、ドレイン電流Ｉｄの低下を抑制した薄膜トランジスタ１を製造する観点から、第２成膜工程において、第１半導体層５ａの膜厚よりも小さな膜厚を有する第２半導体層５ｂを形成することが好ましい。６ｎｍ以下の膜厚を有する第２半導体層５ｂを形成することが好ましく、２ｎｍ以下の膜厚を有する第２半導体層５ｂを形成することがより好ましく、理想的には１原子分の厚みの第２半導体層５ｂを形成することが最も好ましい。第２成膜工程において、例えば、成膜時間、アンテナの高周波電力量、ターゲットの直流電圧のいずれかを変更することにより、第２半導体層５ｂの膜厚を調整することができる。
（４）ソース・ドレイン電極形成工程
　次に、図２の（ｅ）に示すように、酸化物半導体層５上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。
（５）熱処理工程
　最後に、酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。なお、本実施形態において熱処理工程は必須の工程ではなくこれを省略してもよい。
　以上により、本実施形態の薄膜トランジスタ１を得ることができる。
＜３．スパッタリング装置＞
　本実施形態のスパッタリング装置１００は、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングして基板Ｗに成膜するものである。ここで、基板Ｗは、例えば、液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイ（ＦＰＤ）用の基板、フレキシブルディスプレイ用のフレキシブル基板等である。
　具体的にスパッタリング装置１００は、図３及び図４に示すように、真空排気され且つガスが導入される真空容器２０と、真空容器２０内において基板Ｗを保持する基板保持部３０と、真空容器２０内においてターゲットＴを保持するターゲット保持部４０と、真空容器２０内に配置された直線状をなす複数のアンテナ５０と、真空容器２０内に誘導結合型のプラズマＰを生成するための高周波を複数のアンテナ５０に印加する高周波電源６０とを備えている。なお、複数のアンテナ５０に高周波電源６０から高周波を印加することにより複数のアンテナ５０には高周波電流ＩＲが流れて、真空容器２０内に誘導電界が発生して誘導結合型のプラズマＰが生成される。
　真空容器２０は、例えば金属製の容器であり、その内部は真空排気装置７０によって真空排気される。真空容器２０はこの例では電気的に接地されている。
　真空容器２０内に、例えば流量調整器（図示省略）等を有するスパッタ用ガス供給機構８０及びガス導入口２１を経由して、スパッタ用ガス９０が導入される。具体的にスパッタ用ガス供給機構８０は、例えばアルゴン（Ａｒ）等の不活性ガスと酸素ガスとの混合ガスや、酸素ガスのみをスパッタ用ガスとして供給するものである。
　基板保持部３０は、真空容器２０内において平板状をなす基板Ｗを例えば水平状態となるように保持するホルダである。このホルダはこの例では電気的に接地されている。なお、このホルダ内に、基板Ｗを加熱する図示しないヒータを設けておいても良い。
　ターゲット保持部４０は、基板保持部３０に保持された基板Ｗと対向してターゲットＴを保持するものである。本実施形態のターゲットＴは、平面視において矩形状をなす平板状のものであり、例えばＩｎＧａＺｎＯ等の酸化物半導体材料である。このターゲット保持部４０は、真空容器２０を形成する側壁２０ａ（例えば上側壁）に設けられている。また、ターゲット保持部４０と真空容器２０の上側壁２０ａとの間には、真空シール機能を有する絶縁部１０が設けられている。ターゲットＴには、それにターゲットバイアス電圧を印加するターゲットバイアス電源１１が、この例ではターゲット保持部４０を介して接続されている。ターゲットバイアス電源１１は、直流電源、直流パルス電源、交流電源、又はこれらを組み合わせた電源などである。
　ターゲットバイアス電圧は、プラズマＰ中のイオン（Ａｒ＋）をターゲットＴに引き込んでスパッタさせる電圧である。本実施形態のターゲットバイアス電圧は、－１ｋＶ以上の負電圧であり、より好ましくは、－４００Ｖ以上－１００Ｖ以下である。何故ならば、ターゲットバイアス電圧が―４００Ｖよりも低いとターゲットに衝突するイオンのエネルギーが大き過ぎてターゲットの金属元素と酸素との結合が切断されてしまうし、一方でターゲットバイアス電圧が－１００Ｖよりも高いと成膜速度が低下するからである。
　本実施形態では、ターゲット保持部４０は複数設けられている。複数のターゲット保持部４０は、真空容器２０内における基板Ｗの表面側に、基板Ｗの表面に沿うように（例えば、基板Ｗの裏面と実質的に平行に）同一平面上に並列に配置されている。複数のターゲット保持部４０は、その長手方向が互いに平行となるように等間隔に配置されている。これにより、真空容器２０内に配置された複数のターゲットＴは、図３に示すように、基板Ｗの表面と実質的に平行であり、且つ、長手方向が互いに平行となるように等間隔に配置されることになる。なお、各ターゲット保持部４０は同一構成である。
　複数のアンテナ５０は、真空容器２０内における基板Ｗの表面側に、基板Ｗの表面に沿うように（例えば、基板Ｗの表面と実質的に平行に）同一平面上に並列に配置されている。複数のアンテナ５０は、その長手方向が互いに平行となるように等間隔に配置されている。なお、各アンテナ５０は平面視において直線状で同一構成であり、その長さは数十ｃｍ以上である。
　本実施形態のアンテナ５０は、図３に示すように、各ターゲット保持部４０に保持されたターゲットＴの両側にそれぞれ配置されている。つまり、アンテナ５０とターゲットＴとが交互に配置されており、１つのターゲットＴは、２本のアンテナ５０により挟まれた構成となる。ここで、各アンテナ５０の長手方向と各ターゲット保持部４０に保持されたターゲットＴの長手方向とは同一方向である。
　また、各アンテナ５０の材質は、例えば、銅、アルミニウム、これらの合金、ステンレス等であるが、これに限られるものではない。なお、アンテナ５０を中空にして、その中に冷却水等の冷媒を流し、アンテナ５０を冷却するようにしても良い。
　なお、アンテナ５０の両端部付近は、図４に示すように、真空容器２０の相対向する側壁２０ｂ、２０ｃをそれぞれ貫通している。アンテナ５０の両端部を真空容器２０外へ貫通させる部分には、絶縁部材１２がそれぞれ設けられている。この各絶縁部材１２を、アンテナ５０の両端部が貫通しており、その貫通部は例えばパッキンによって真空シールされている。各絶縁部材１２と真空容器２０との間も、例えばパッキンによって真空シールされている。なお、絶縁部材１２の材質は、例えば、アルミナ等のセラミックス、石英、又はポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）等のエンジニアリングプラスチック等である。
　さらに、各アンテナ５０において、真空容器２０内に位置する部分は、絶縁物製で直管状の絶縁カバー１３により覆われている。この絶縁カバー１３の両端部と真空容器２０との間はシールしなくても良い。絶縁カバー１３内の空間にガス９０が入っても、当該空間は小さくて電子の移動距離は短いので、通常は当該空間にプラズマＰは発生しないからである。なお、絶縁カバー１３の材質は、例えば、石英、アルミナ、フッ素樹脂、窒化シリコン、炭化シリコン、シリコン等であるが、これらに限られるものではない。
　アンテナ５０の一端部である給電端部５０ａには、整合回路６１を介して高周波電源６０が接続されており、他端部である終端部５０ｂは直接接地されている。なお、給電端部５０ａ又は終端部５０ｂに、可変コンデンサ又は可変リアクトル等のインピーダンス調整回路を設けて、各アンテナ５０のインピーダンスを調整するように構成しても良い。このように各アンテナ５０のインピーダンスを調整することによって、アンテナ５０の長手方向におけるプラズマＰの密度分布を均一化することができ、アンテナ５０の長手方向の膜厚を均一化することができる。
　上記構成によって、高周波電源６０から、整合回路６１を介して、アンテナ５０に高周波電流ＩＲを流すことができる。高周波の周波数は、例えば、一般的な１３．５６ＭＨｚであるが、これに限られるものではない。
　然して、本実施形態のアンテナ５０は、内部に冷却液ＣＬが流通する流路を有する中空構造のものである。具体的にアンテナ５０は、図５に示すように、少なくとも２つの管状をなす金属製の導体要素５１（以下、「金属パイプ５１」という。）と、互いに隣り合う金属パイプ５１の間に設けられて、それら金属パイプ５１を絶縁する管状の絶縁要素５２（以下、「絶縁パイプ５２」という。）と、互いに隣り合う金属パイプ５１と電気的に直列接続された容量素子であるコンデンサ５３とを備えている。
　本実施形態では金属パイプ５１の数は２つであり、絶縁パイプ５２及びコンデンサ５３の数は各１つである。以下の説明において、一方の金属パイプ５１を「第１の金属パイプ５１Ａ」、他方の金属パイプを「第２の金属パイプ５１Ｂ」ともいう。なお、アンテナ５０は、３つ以上の金属パイプ５１を有する構成であってもしても良く、この場合、絶縁パイプ５２及びコンデンサ５３の数はいずれも金属パイプ５１の数よりも１つ少ないものになる。
　なお、冷却液ＣＬは、真空容器２０の外部に設けられた循環流路１４によりアンテナ５０を流通するものであり、前記循環流路１４には、冷却液ＣＬを一定温度に調整するための熱交換器などの温調機構１４１と、循環流路１４において冷却液ＣＬを循環させるためのポンプなどの循環機構１４２とが設けられている。冷却液ＣＬとしては、電気絶縁の観点から、高抵抗の水が好ましく、例えば純水またはそれに近い水が好ましい。その他、例えばフッ素系不活性液体などの水以外の液冷媒を用いても良い。
　金属パイプ５１は、内部に冷却液ＣＬが流れる直線状の流路５１ｘが形成された直管状をなすものである。そして、金属パイプ５１の少なくとも長手方向一端部の外周部には、雄ねじ部５１ａが形成されている。本実施形態の金属パイプ５１は、雄ねじ部５１ａが形成された端部とそれ以外の部材とを別部品により形成してそれらを接合しているが、単一の部材から形成しても良い。なお、複数の金属パイプ５１を接続する構成との部品の共通化を図るべく、金属パイプ５１の長手方向両端部に雄ねじ部５１ａを形成して互換性を持たせておくことが望ましい。金属パイプ５１の材質は、例えば、銅、アルミニウム、これらの合金、ステンレス等である。
　絶縁パイプ５２は、内部に冷却液ＣＬが流れる直線状の流路５２ｘが形成された直管状をなすものである。そして、絶縁パイプ５２の軸方向両端部の側周壁には、金属パイプ５１の雄ねじ部５１ａと螺合して接続される雌ねじ部５２ａが形成されている。また、絶縁パイプ５２の軸方向両端部の側周壁には、雌ねじ部５２ａよりも軸方向中央側に、コンデンサ５３の各電極５３Ａ、５３Ｂを嵌合させるための凹部５２ｂが周方向全体に亘って形成されている。本実施形態の絶縁パイプ５２は、単一の部材から形成しているが、これに限られない。なお、絶縁パイプ５２の材質は、例えば、アルミナ、フッ素樹脂、ポリエチレン（ＰＥ）、エンジニアリングプラスチック（例えばポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）など）等である。
　コンデンサ５３は、絶縁パイプ５２の内部に設けられており、具体的には、絶縁パイプ５２の冷却液ＣＬが流れる流路５２ｘに設けられている。
　具体的にコンデンサ５３は、互いに隣り合う金属パイプ５１の一方（第１の金属パイプ５１Ａ）と電気的に接続された第１の電極５３Ａと、互いに隣り合う金属パイプ５１の他方（第２の金属パイプ５１Ｂ）と電気的に接続されるとともに、第１の電極５３Ａに対向して配置された第２の電極５３Ｂとを備えており、第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を冷却液ＣＬが満たすように構成されている。つまり、この第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を流れる冷却液ＣＬが、コンデンサ５３を構成する誘電体となる。
　各電極５３Ａ、５３Ｂは、概略回転体形状をなすとともに、その中心軸に沿って中央部に主流路５３ｘが形成されている。具体的に各電極５３Ａ、５３Ｂは、金属パイプ５１における絶縁パイプ５２側の端部に電気的に接触するフランジ部５３１と、当該フランジ部５３１から絶縁パイプ５２側に延出した延出部５３２とを有している。本実施形態の各電極５３Ａ、５３Ｂは、フランジ部５３１及び延出部５３２を単一の部材から形成しても良いし、別部品により形成してそれらを接合しても良い。電極５３Ａ、５３Ｂの材質は、例えば、アルミニウム、銅、これらの合金等である。
　フランジ部５３１は、金属パイプ５１における絶縁パイプ５２側の端部に周方向全体に亘って接触している。具体的には、フランジ部５３１の軸方向端面は、金属パイプ５１の端部に形成された円筒状の接触部５１１の先端面に周方向全体に亘って接触するとともに、金属パイプ５１の接触部５１１の外周に設けられたリング状多面接触子１５を介して金属パイプ５１の端面に電気的に接触する。なお、フランジ部５３１は、それらの何れか一方により、金属パイプ５１に電気的に接触するものであっても良い。
　また、フランジ部５３１には、厚み方向に複数の貫通孔５３１ｈが形成されている。このフランジ部５３１に貫通孔５３１ｈを設けることによって、フランジ部５３１による冷却液ＣＬの流路抵抗を小さくするとともに、絶縁パイプ５２内での冷却液ＣＬの滞留、及び、絶縁パイプ５２内に気泡が溜まることを防ぐことができる。
　延出部５３２は、円筒形状をなすものであり、その内部に主流路５３ｘが形成されている。第１の電極５３Ａの延出部５３２及び第２の電極５３Ｂの延出部５３２は、互いに同軸上に配置されている。つまり、第１の電極５３Ａの延出部５３２の内部に第２の電極５３Ｂの延出部５３２が挿し込まれた状態で設けられている。これにより、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２との間に、流路方向に沿った円筒状の空間が形成される。
　このように構成された各電極５３Ａ、５３Ｂは、絶縁パイプ５２の側周壁に形成された凹部５２ｂに嵌合されている。具体的には、絶縁パイプ５２の軸方向一端側に形成された凹部５２ｂに第１の電極５３Ａが嵌合され、絶縁パイプ５２の軸方向他端側に形成された凹部５２ｂに第２の電極５３Ｂが嵌合されている。このように各凹部５２ｂに各電極５３Ａ、５３Ｂを嵌合させることによって、第１の電極５３Ａの延出部５３２及び第２の電極５３Ｂの延出部５３２は、互いに同軸上に配置される。また、各凹部５２ｂの軸方向外側を向く面に各電極５３Ａ、５３Ｂのフランジ部５３１の端面が接触することによって、第１の電極５３Ａの延出部５３２に対する第２の電極５３Ｂの延出部５３２の挿入寸法が規定される。
　また、絶縁パイプ５２の各凹部５２ｂに各電極５３Ａ、５３Ｂを嵌合させるとともに、当該絶縁パイプ５２の雌ねじ部５２ａに金属パイプ５１の雄ねじ部５１ａを螺合させることによって、金属パイプ５１の接触部５１１の先端面が電極５３Ａ、５３Ｂのフランジ部５３１に接触して各電極５３Ａ、５３Ｂが、絶縁パイプ５２と金属パイプ５１との間に挟まれて固定される。このように本実施形態のアンテナ５は、金属パイプ５１、絶縁パイプ５２、第１の電極５３Ａ及び第２の電極５３Ｂが同軸上に配置された構造となる。なお、金属パイプ５１及び絶縁パイプ５２の接続部は、真空及び冷却液ＣＬに対するシール構造を有している。本実施形態のシール構造は、雄ねじ部５１ａの基端部に設けられたパッキン等のシール部材１６により実現されている。なお、管用テーパねじ構造を用いても良い。
　このように、金属パイプ５１及び絶縁パイプ５２の間のシール、及び、金属パイプ５１と各電極５３Ａ、５３Ｂとの電気的接触が、雄ねじ部５１ａ及び雌ねじ部５２ａの締結と共に行われるので、組み立て作業が非常に簡便となる。
　この構成において、第１の金属パイプ５１Ａから冷却液ＣＬが流れてくると、冷却液ＣＬは、第１の電極５３Ａの主流路５３ｘ及び貫通孔５３１ｈを通じて、第２の電極５３Ｂ側に流れる。第２の電極５３Ｂ側に流れた冷却液ＣＬは、第２の電極５３Ｂの主流路５３ｘ及び貫通孔５３１ｈを通じて第２の金属パイプ５１Ｂに流れる。このとき、第１の電極５３Ａの延出部５３２と第２の電極５３Ｂの延出部５３２との間の円筒状の空間が冷却液ＣＬに満たされて、当該冷却液ＣＬが誘電体となりコンデンサ５３が構成される。
＜本実施形態の効果＞
　このような本実施形態に係る成膜方法によれば、ターゲットバイアス電圧の大きさを従来よりも低く保ちつつ、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給するので、ターゲットの酸化状態を維持したまま成膜することができる。これにより、酸素が脱離したスパッタ粒子の生成を抑えることができるので、膜中の酸素欠陥が生じ難く、結晶性の高い酸化半導体層を成膜することができる。さらに、結晶性の高い酸化半導体層を成膜できるようになることで、成膜時における基板Ｗの加熱を不要にすることができ、安価な低融点フィルムへの成膜が可能となる。
　また、アンテナを用いてスパッタリング用のプラズマを生成しているので、プラズマを真空容器内に均一に発生させやすく、エロージョンを抑制することができる。これにより、スパッタ粒子の飛散方向やエネルギーを均一化することができ、結晶性の高い酸化半導体層を得られる。
　そのうえ、プラズマを真空容器内に均一に発生させやすいので、マグネトロンスパッタリング装置に比べて、ターゲットＴを一様に消費することができ、ターゲットＴの使用効率を向上させることができる。加えて、本実施形態ではターゲット表面近傍に直流磁場を有さない構成であり、磁性材料への適用が容易となる。
　さらに、絶縁パイプ５２を介して互いに隣り合う金属パイプ５１にコンデンサ５３を電気的に直列接続しているので、アンテナ５０の合成リアクタンスは、簡単に言えば、誘導性リアクタンスから容量性リアクタンスを引いた形になり、アンテナ５０のインピーダンスを低減させることができる。その結果、アンテナ５０を長くする場合でもそのインピーダンスの増大を抑えることができ、アンテナ５０に高周波電流が流れやすくなり、プラズマＰを効率良く発生させることができる。これにより、プラズマＰの密度を上げることができ、成膜速度を上げることもできる。
　特に本実施形態によれば、第１の電極５３Ａ及び第２の電極５３Ｂの間の空間を冷却液ＣＬで満たして誘電体としているので、コンデンサ５３を構成する電極５３Ａ、５３Ｂ及び誘電体の間に生じる隙間を無くすことができる。その結果、プラズマＰの均一性を向上させることができ、成膜の均一性を向上させることができる。また、冷却液ＣＬを誘電体として用いることで、冷却液ＣＬとは別の液体の誘電体を準備する必要が無く、また、第１の電極５３Ａ及び第２の電極５３Ｂを冷却することができる。冷却液ＣＬは温調機構により一定温度に調整されており、この冷却液ＣＬを誘電体として用いることによって、温度変化による比誘電率の変化を抑えて、キャパシタンス値の変化を抑えることができ、これによってもプラズマＰの均一性を向上させることができる。さらに、冷却液ＣＬとして水を用いた場合には、水の比誘電率は約８０（２０℃）であり樹脂製の誘電体シートよりも大きいため、高電圧に耐えうるコンデンサ５３を構成することができる。
　その他、電極５３Ａ、５３Ｂ及び誘電体の間の隙間に発生しうるアーク放電を無くし、アーク放電に起因するコンデンサ５３の破損を無くすことができる。また、隙間を考慮することなく、第１の電極５３Ａ及び第２の電極５３Ｂの距離、対向面積及び冷却液ＣＬの比誘電率からキャパシタンス値を精度良く設定することができる。さらに、隙間を埋めるための電極５３Ａ、５３Ｂ及び誘電体を押圧する構造も不要にすることができ、当該押圧構造によるアンテナ周辺の構造の複雑化及びそれにより生じるプラズマＰの均一性の悪化を防ぐことができる。
＜その他の変形実施形態＞
　なお、本発明は前記実施形態に限られるものではない。
　例えば、前記実施形態では、ターゲットＴとしてＩｎＧａＺｎＯを用いていたが、例えばＩｎＳｎＯやＩｎＷＺｎＯ等の酸化物半導体材料をターゲットＴとして用いても良い。
　さらに、窒化物半導体材料やホウ化物半導体材料のターゲットＴを用いても良い。この場合の成膜方法としては、プラズマを用いて半導体材料からなるターゲットをスパッタリングし、基板に半導体層を成膜する成膜方法であって、前記ターゲットに印加するターゲットバイアス電圧を、前記プラズマを発生させるためのアンテナに供給する高周波電力とは独立に制御して、－１ｋＶ以上の負電圧とし、前記プラズマを発生させる真空容器内に、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の窒素ガス又はホウ素ガスを含むスパッタ用ガスを供給する方法が挙げられる。
　前記実施形態では、アンテナは直線状をなすものであったが、湾曲又は屈曲した形状であっても良い。この場合、金属パイプが湾曲又は屈曲した形状であっても良いし、絶縁パイプが湾曲又は屈曲した形状であっても良い。
　前記実施形態の電極において延出部は、円筒状であったが、その他の角筒状であっても良いし、平板状又は湾曲又は屈曲した板状であっても良い。
　前記実施形態では、複数のターゲット保持部を有する構成であったが、１つのターゲット保持部を有する構成であってもよい。この場合であっても、複数のアンテナを有する構成が望ましいが、１つのアンテナを有する構成であってもよい。
　その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
　以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
＜実施例１：酸素ガスの体積分率と結晶性との関係性評価＞
　本実施形態のスパッタリング装置１００において、スパッタ用ガス９０に含まれる酸素ガスの体積分率と成膜されたＩＧＺＯ膜の結晶性との関係性を評価した。なお、使用した基板はガラス基板であり、使用したターゲットＴはＩＧＺＯ１１１４である。
　真空容器２０を４．０×１０－４Ｐａ以下に真空排気した後に、１００ｓｃｃｍのスパッタ用ガス９０を供給圧０．９Ｐａで導入した。その後、複数のアンテナ５０に７ｋＷの高周波電力を供給して、誘導結合型のプラズマＰを生成・維持した。そして、ターゲットＴに直流電圧パルス（－２００Ｖ、７５ｋＨｚ、Ｄｕｔｙ９５．７％）を印加して、ターゲットＴのスパッタリングを行い、膜厚１５０ｎｍのＩＧＺＯ膜を成膜した。
　かかる成膜条件のもと、スパッタ用ガス９０に含まれる酸素ガスの体積分率を０ｖｏｌ％、５ｖｏｌ％、２０ｖｏｌ％、５０ｖｏｌ％、１００ｖｏｌ％とした場合のＩＧＺＯ膜をそれぞれ、Ｃｕ‐Ｋα線を用いてＸ線回折（ＸＲＤ）した結果を図６に示す。
　図６に示すスペクトルに現れている回折ピークは、ＩＧＺＯ膜中のＩｎに由来するものである。回折ピークの半値全幅（ＦＷＨＭ）は、半導体層の結晶構造の結晶性に関係しており、結晶性が悪い場合には半値全幅が広く、結晶性が良い場合には半値全幅が狭くなる。
　このことに鑑みれば、スパッタ用ガス９０に含まれる酸素ガスの体積分率が高いほど、ＩＧＺＯ膜の結晶性が高くなることが分かる。具体的に、結晶性の高いＩＧＺＯ膜を得るためには、スパッタ用ガス９０に含まれる酸素ガスの体積分率が５ｖｏｌ％以上であることが好ましく、より好ましくは５０ｖｏｌ％以上である。
＜実施例２：酸素ガスの体積分率と、ゲート閾値電圧Ｖｔｈとの関係性評価＞
　次に、スパッタ用ガスに含まれる酸素ガスの体積分率と、薄膜トランジスタのゲート閾値電圧Ｖｔｈとの関係性を評価した。具体的には、前記した製造方法に基づいて、低抵抗シリコン基板をゲート電極として使用したボトムゲート構造の薄膜トランジスタのサンプルを３つ作成した。いずれも、低抵抗シリコン基板のゲート電極の上に、ＳｉＯ２からなるゲート絶縁層を設け、その上にＩＧＺＯ膜（ＩＧＺＯ１１１４）からなる酸化物半導体層を設け、その上に、ソース電極及びドレイン電極（Ｍｏ：８０ｎｍ、Ｐｔ：２０ｎｍ）を設けた。
　いずれのサンプルも、前記したスパッタリング装置１００を用いて、真空容器内の圧力を０．９Ｐａ以下まで減圧し、複数のアンテナに７ｋＷの高周波電力を供給し、ターゲットに－４００Ｖの直流パルス電圧を印加してターゲットのスパッタリングを行い、酸化物半導体層を形成した。具体的には、まずスパッタ用ガスとしてアルゴンガスのみ（体積分率で９９．９９９ｖоｌ％以上）を供給して室温でスパッタリングを行い、第１半導体層５ａ（膜厚：４５ｎｍ）を形成した。次に、酸素ガスとアルゴンガスの混合ガスをスパッタ用ガスとして供給して室温でスパッタリングを行い、第２半導体層５ｂ（膜厚：５ｎｍ）を形成した。ここで３つのサンプルはそれぞれ、スパッタ用ガスに含まれる酸素ガスの体積分率を５ｖｏｌ％、２０ｖｏｌ％、５０ｖｏｌ％として、第２半導体層５ｂを形成した。なお、特に記載していない製造条件は、前記した製造方法に記載したものと同等である。またいずれのサンプルに対しても熱処理を行わなかった。
　作成した３つのサンプルに対してドレイン電流‐ゲート電圧特性（Ｉｄ－Ｖｇ特性）の測定を行った結果を図７に示す。またそれぞれのサンプルにおけるゲート閾値電圧Ｖｔｈ（ドレイン電流Ｉｄ＝１ｎＡにおけるゲート電圧Ｖｇ）を図８に示す。図７及び図８に示すように、第２半導体層５ｂを形成する際のスパッタ用ガス中の酸素ガスの体積分率が高いほど、薄膜トランジスタ１のゲート閾値電圧Ｖｔｈが大きくなることを確認できる。これは、スパッタ用ガス中の酸素ガスの体積分率が高いほどターゲットの酸化状態を維持したまま成膜することができるので、形成される第２半導体層５ｂの結晶性が高くなり、界面における酸素欠陥を低減できるためであると考えられる。
＜実施例３：第２半導体層の膜厚と、ドレイン電流Ｉｄとの関係性評価＞
　次に、２層のＩＧＺＯ膜を酸化物半導体層として有する薄膜トランジスタにおける、第２半導体層５ｂの膜厚とドレイン電流Ｉｄとの関係性を評価した。具体的には、前記した実施例２と同じ要領で、第２半導体層５ｂの膜厚が異なる（５ｎｍ、１．５ｎｍ）２つの薄膜トランジスタのサンプルを作成した。いずれのサンプルも、スパッタ用ガスに含まれる酸素ガスの体積分率を５０ｖｏｌ％として、第２半導体層５ｂを作成した。作成したそれぞれのサンプルに対して、ドレイン電流‐ゲート電圧特性（Ｉｄ－Ｖｇ特性）の測定を行った。その結果を図９に示す。
　図９から、第２半導体層５ｂの膜厚が小さいほどドレイン電流Ｉｄを高くできることを確認できた。これは、第２半導体層５ｂの膜厚が小さいほど酸化物半導体層の積層方向における抵抗値が小さくなり、これにより電子の移動度が高くなるためであると考えられる。
＜実施例４：第２半導体層の結晶性と、ゲート閾値電圧Ｖｔｈとの関係性評価＞
　次に、２層のＩＧＺＯ膜を酸化物半導体層として有する薄膜トランジスタにおける、第２半導体層５ｂの結晶性と、ゲート閾値電圧Ｖｔｈとの関係性を評価した。具体的には、上記した実施例２で作成した薄膜トランジスタの３つのサンプルの第２半導体層５ｂに対して、Ｃｕ光源（Ｃｕ－Ｋα線）を使用したブルカー・エイエックスエス社製のＸ線回折装置（型番：Ｄ８ ＤＩＳＣＯＶＥＲ）を用いてＸ線回折（ＸＲＤ）を行った。その結果を図１０に示す。図１０に示される各スペクトルに現れている回折ピーク（ＩＧＺＯ膜中のＩｎに由来する回折ピーク）の半値全幅（ＦＷＨＭ）を算出し、算出した半値全幅と、実施例２で測定した各サンプルのゲート閾値電圧Ｖｔｈとの関係性を評価した。その結果を図１１に示す。
　図１０から、スパッタ用ガス中の酸素ガスの体積分率が高いほど、第２半導体層５ｂの結晶性が高くなることを確認できた。そして図１１から、第２半導体層５ｂの結晶性が高いほど（すなわち、回折ピークの反値全幅が小さいほど）、薄膜トランジスタのゲート閾値電圧Ｖｔｈが高くなることを確認できた。具体的には、２θ＝３１°近傍で確認できるピークの半値全幅が４．５°以下であることが好ましく、３．０°以下であることがより好ましく、２．５°以下であることがさらに好ましいことが分かった。これは、第２半導体層５ｂの結晶性が高いほど、界面における酸素欠陥を低減できるためであると考えられる。
　本出願は、出願日が２０１８年３月２０日である日本国特許出願、特願第２０１８－０５２２３０号を基礎出願とする優先権主張を伴い、特願第２０１８－０５２２３０号は参照することにより本明細書に取り込まれる。
　本発明の一実施形態にかかる成膜方法によれば、結晶性の高い酸化物半導体層を成膜することができる。

Claims (12)

  1. 　プラズマを用いて酸化物半導体材料からなるターゲットをスパッタリングし、基板に酸化物半導体層を成膜する成膜方法であって、
    　前記ターゲットに印加するターゲットバイアス電圧を、前記プラズマを発生させるためのアンテナに供給する高周波電力とは独立に制御して、－１ｋＶ以上の負電圧とし、
    　前記プラズマを発生させる真空容器内に、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給する、成膜方法。
  2. 　前記ターゲットバイアス電圧を－４００Ｖ以上－１００Ｖ以下にする、請求項１記載の成膜方法。
  3. 　前記アンテナが、内部に冷却液が流通する流路を有するものであり、少なくとも２つの管状をなす導体要素と、互いに隣り合う前記導体要素の間に設けられて、それら導体要素を絶縁する管状をなす絶縁要素と、前記流路に設けられて、互いに隣り合う前記導体要素と電気的に直列接続された容量素子とを有し、
    　前記容量素子は、互いに隣り合う前記導体要素の一方と電気的に接続された第１の電極と、互いに隣り合う前記導体要素の他方と電気的に接続されるとともに、前記第１の電極に対向して配置された第２の電極と、前記第１の電極及び前記第２の電極の間の空間を満たす誘電体とからなり、
    　前記冷却液を前記誘電体として用いる、請求項１又は２記載の成膜方法。
  4. 　基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とを備える薄膜トランジスタの製造方法であって、
    　プラズマを用いてターゲットをスパッタリングすることにより前記ゲート絶縁層の上に前記酸化物半導体層を形成する半導体層形成工程を含み、
    　前記半導体層形成工程は、
    　　体積分率が２ｖｏｌ％以下（０ｖｏｌ％を含む）の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行う第１成膜工程と、
    　　前記第１成膜工程の後、体積分率が５ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行う第２成膜工程と、
    を含み、
    　　前記ターゲットに印加するターゲットバイアス電圧を、前記プラズマを発生させるためのアンテナに供給する高周波電力とは独立に制御して、－１ｋＶ以上の負電圧とする薄膜トランジスタの製造方法。
  5. 　前記第２成膜工程において、体積分率が２０ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行う請求項４に記載の薄膜トランジスタの製造方法。
  6. 　前記第２成膜工程において、体積分率が５０ｖｏｌ％以上１００ｖｏｌ％以下の酸素ガスを含むスパッタ用ガスを供給してスパッタリングを行う請求項４に記載の薄膜トランジスタの製造方法。
  7. 　基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極及びドレイン電極とがこの順に配置された薄膜トランジスタであって、
    　前記酸化物半導体層が、
    　非晶質の酸化物半導体膜からなる第１半導体層と、
    　結晶質の酸化物半導体膜からなる第２半導体層と
    を前記基板側から順に含む薄膜トランジスタ。
  8. 　前記第１半導体層及び前記第２半導体層を構成する酸化物半導体膜がいずれもＩｎを含む酸化物を主成分とするものであり、
    　前記第２半導体層が、Ｃｕ‐Ｋα線を用いたθ－２θ法によるＸ線回折測定において、回折角２θ＝３１°近傍において確認されるピークの半値全幅が４．５°以下である請求項７に記載の薄膜トランジスタ。
  9. 　前記第２半導体層が、Ｃｕ‐Ｋα線を用いたθ－２θ法によるＸ線回折測定において、回折角２θ＝３１°近傍において確認されるピークの半値全幅が３．０°以下である請求項８に記載の薄膜トランジスタ。
  10. 　前記第２半導体層が、Ｃｕ‐Ｋα線を用いたθ－２θ法によるＸ線回折測定において、回折角２θ＝３１°近傍において確認されるピークの半値全幅が２．５°以下である請求項８に記載の薄膜トランジスタ。
  11. 　前記第２半導体層の膜厚が６ｎｍ以下である請求項７～１０のいずれかに記載の薄膜トランジスタ。
  12. 　前記第２半導体層の膜厚が２ｎｍ以下である請求項７～１０のいずれかに記載の薄膜トランジスタ。
PCT/JP2018/045051 2018-03-20 2018-12-07 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ WO2019181095A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-052230 2018-03-20
JP2018052230A JP2021088727A (ja) 2018-03-20 2018-03-20 成膜方法

Publications (1)

Publication Number Publication Date
WO2019181095A1 true WO2019181095A1 (ja) 2019-09-26

Family

ID=67986920

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/045051 WO2019181095A1 (ja) 2018-03-20 2018-12-07 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ

Country Status (3)

Country Link
JP (1) JP2021088727A (ja)
TW (1) TWI699442B (ja)
WO (1) WO2019181095A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2588941A (en) * 2019-11-15 2021-05-19 Dyson Technology Ltd Method of depositing a material
GB2588943A (en) * 2019-11-15 2021-05-19 Dyson Technology Ltd Method of manufacturing a thin crystalline layer of material on a surface
JP2021190590A (ja) * 2020-06-01 2021-12-13 日新電機株式会社 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
US20230063182A1 (en) * 2020-03-10 2023-03-02 Nissin Electric Co., Ltd. Antenna mechanism and plasma processing device
KR20230051565A (ko) 2020-12-18 2023-04-18 닛신덴키 가부시키 가이샤 산화물 반도체의 성막 방법 및 박막 트랜지스터의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005163151A (ja) * 2003-12-04 2005-06-23 Seinan Kogyo Kk 三次元スパッタ成膜装置並びに方法
JP2016065299A (ja) * 2014-09-26 2016-04-28 日新電機株式会社 成膜方法およびスパッタリング装置
JP2017212440A (ja) * 2016-05-19 2017-11-30 株式会社半導体エネルギー研究所 複合酸化物半導体、およびトランジスタ
JP2018022890A (ja) * 2016-07-25 2018-02-08 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置の作製方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467663B (zh) * 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
US20160268127A1 (en) * 2015-03-13 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Oxide and Manufacturing Method Thereof
TWI542715B (zh) * 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005163151A (ja) * 2003-12-04 2005-06-23 Seinan Kogyo Kk 三次元スパッタ成膜装置並びに方法
JP2016065299A (ja) * 2014-09-26 2016-04-28 日新電機株式会社 成膜方法およびスパッタリング装置
JP2017212440A (ja) * 2016-05-19 2017-11-30 株式会社半導体エネルギー研究所 複合酸化物半導体、およびトランジスタ
JP2018022890A (ja) * 2016-07-25 2018-02-08 株式会社半導体エネルギー研究所 半導体装置および当該半導体装置の作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2588941A (en) * 2019-11-15 2021-05-19 Dyson Technology Ltd Method of depositing a material
GB2588943A (en) * 2019-11-15 2021-05-19 Dyson Technology Ltd Method of manufacturing a thin crystalline layer of material on a surface
WO2021094768A1 (en) * 2019-11-15 2021-05-20 Dyson Technology Limited Method of depositing a material
GB2588941B (en) * 2019-11-15 2022-08-17 Dyson Technology Ltd Method of depositing a material
CN114945701A (zh) * 2019-11-15 2022-08-26 戴森技术有限公司 沉积材料的方法
US20230063182A1 (en) * 2020-03-10 2023-03-02 Nissin Electric Co., Ltd. Antenna mechanism and plasma processing device
US12136533B2 (en) * 2020-03-10 2024-11-05 Nissin Electric Co., Ltd. Antenna mechanism and plasma processing device
JP2021190590A (ja) * 2020-06-01 2021-12-13 日新電機株式会社 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
KR20230051565A (ko) 2020-12-18 2023-04-18 닛신덴키 가부시키 가이샤 산화물 반도체의 성막 방법 및 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
TWI699442B (zh) 2020-07-21
TW201940718A (zh) 2019-10-16
JP2021088727A (ja) 2021-06-10

Similar Documents

Publication Publication Date Title
WO2019181095A1 (ja) 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ
JP6928884B2 (ja) 薄膜トランジスタの製造方法
CN110709533B (zh) 溅射装置
TW201841265A (zh) 濺鍍裝置
US10096725B2 (en) Method for graded anti-reflective coatings by physical vapor deposition
CN101182628B (zh) 溅射镀膜离子束辐照增强方法
JP2024167324A (ja) スパッタリング装置
TWI541900B (zh) 絕緣膜及其製造方法
JP2011142174A (ja) 成膜方法および半導体装置
JP2018154861A (ja) スパッタリング装置
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
TW202029513A (zh) 薄膜電晶體及其製造方法
WO2016180444A1 (en) Radio frequency (rf) - sputter deposition source, connector for retrofitting a sputter deposition source, apparatus and method of operating thereof
CN115053398B (zh) 天线机构及等离子体处理装置
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
Ohno Thin‐Film PVD: Materials, Processes, and Equipment
JP2019165177A (ja) 成膜方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18910432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18910432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP