TWI835033B - 氧化物半導體的成膜方法及薄膜電晶體的製造方法 - Google Patents

氧化物半導體的成膜方法及薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI835033B
TWI835033B TW110145517A TW110145517A TWI835033B TW I835033 B TWI835033 B TW I835033B TW 110145517 A TW110145517 A TW 110145517A TW 110145517 A TW110145517 A TW 110145517A TW I835033 B TWI835033 B TW I835033B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
target
sputtering
film forming
Prior art date
Application number
TW110145517A
Other languages
English (en)
Other versions
TW202229584A (zh
Inventor
松尾大輔
Original Assignee
日商日新電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日新電機股份有限公司 filed Critical 日商日新電機股份有限公司
Publication of TW202229584A publication Critical patent/TW202229584A/zh
Application granted granted Critical
Publication of TWI835033B publication Critical patent/TWI835033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3471—Introduction of auxiliary energy into the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

一種成膜方法，為藉由使用電漿對靶材進行濺鍍而將氧化物半導體膜形成於基板上的方法，所述成膜方法中，藉由變更所述基板與所述靶材之間的距離來控制所述氧化物半導體膜的結晶性。

Description

氧化物半導體的成膜方法及薄膜電晶體的製造方法
本發明是有關於一種使用電漿對靶材進行濺鍍而形成氧化物半導體膜的成膜方法、以及使用該成膜方法的薄膜電晶體的製造方法。
近年來，將In-Ga-Zn-O系(氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO))等的氧化物半導體用於通道層的薄膜電晶體的開發正在活躍地進行。於具有此種半導體層的薄膜電晶體的製造步驟中，若半導體層中存在很多氧缺失等缺陷，則其電導率發生變化，而有使薄膜電晶體的電氣特性劣化之虞。因此，為了減少半導體層中的氧缺失等缺陷，先前進行了各種嘗試。
例如，於專利文獻1中記載了將氧化物半導體層設為積層包含非晶質的氧化物半導體膜的第一半導體層與包含結晶質的氧化物半導體膜的第二半導體層的多層結構者。於專利文獻1中記載了藉由將結晶質的第二半導體層積層於非晶質的第一半導體層上，可減少與在其上形成的絕緣層的界面處的氧缺失，從而可增大薄膜電晶體的閘極臨限值電壓。
[現有技術文獻]
[專利文獻]
[專利文獻1]國際公開WO2019/181095號公報
但是，於所述專利文獻1中記載了藉由變更濺鍍氣體中的氧氣的分壓來控制氧化物半導體膜的結晶性。具體而言，記載了藉由降低氧氣的分壓來形成非晶質的氧化物半導體膜，藉由提高氧氣的分壓來形成結晶質的氧化物半導體膜。然而，於此種藉由變更氧氣的分壓來控制氧化物半導體膜的結晶性的方法中，存在與以高氧氣分壓形成的結晶質的氧化物半導體膜相比，以低氧氣分壓形成的非晶質的氧化物半導體膜的膜密度會大幅降低的問題。
本發明是鑒於此種問題而成者，其主要課題在於提供一種可於不使膜密度大幅變化的情況下分開製作結晶性不同的氧化物半導體膜的成膜方法。
為了解決所述課題，本申請案發明人反覆進行了努力研究，結果發現，於使用電漿對靶材進行濺鍍而形成氧化物半導體膜的成膜方法中，靶材與基板之間的距離和氧化物半導體膜的結晶性之間存在相關性。本申請案發明人進一步進行了努力研究， 結果發現，藉由縮短靶材與基板之間的距離進行濺鍍，可形成結晶質的氧化物半導體膜，藉由延長靶材與基板之間的距離進行濺鍍，可形成非晶質的氧化物半導體膜。
即，本發明的成膜方法是藉由使用電漿對靶材進行濺鍍而將氧化物半導體膜形成於基板上的方法，且其特徵在於，藉由變更所述基板與所述靶材之間的距離來控制所述氧化物半導體膜的結晶性。
若為此種成膜方法，則可藉由變更基板與靶材之間的距離來控制氧化物半導體膜的結晶性，因此於形成結晶性不同的多個氧化物半導體膜時，無需變更濺鍍中的氧氣的分壓。藉此，可於不使膜密度大幅變化的情況下分開製作結晶性不同的氧化物半導體膜。
再者，所謂「將氧化物半導體膜形成於基板上」不僅意指將氧化物半導體膜直接形成於基板的表面，而且包括在氧化物半導體膜與基板之間介隔存在包含其他成分的膜。
所述成膜方法較佳為包括：第一成膜步驟，使所述基板與所述靶材之間成為規定的第一距離來進行濺鍍，藉此形成非晶質的所述氧化物半導體膜；以及第二成膜步驟，使所述基板與所述靶材之間成為較所述第一距離短的第二距離來進行濺鍍，藉此形成結晶質的氧化物半導體膜。
據此，可藉由變更基板與靶材之間的距離進行濺鍍來分開製作非晶質的氧化物半導體膜與結晶質的氧化物半導體膜。
所述成膜方法較佳為使用氬氣與氧氣的混合氣體作為濺鍍氣體來進行濺鍍。
據此，藉由濺鍍氣體中包含氧氣，可進一步減少氧化物半導體膜中的氧缺失，從而提高膜密度。
所述成膜方法較佳為於所述第一成膜步驟與所述第二成膜步驟中，所述濺鍍氣體中的氧分壓相同。
據此，由於無需在第一成膜步驟與第二成膜步驟中變更濺鍍氣體中的氧分壓，因此可於穩定地維持電漿的狀態下於第一成膜步驟與第二成膜步驟之間轉移。藉此可縮短產距時間，可減少製造成本。另外，由於各成膜步驟中氧分壓相同，因此膜密度不會大幅變化。
所述成膜方法較佳為所述濺鍍氣體中的所述氧氣的分壓為2.5%以上。
據此，可進一步減少氧化物半導體層中的氧缺失，並且進一步提高於第二成膜步驟中形成的氧化物半導體膜的結晶性。
作為所述成膜方法的具體形態，可列舉藉由在維持所述電漿的狀態下變更所述基板與所述靶材之間的距離，從而控制所述氧化物半導體膜的結晶性的形態。
作為所述氧化物半導體膜的具體形態，例如可列舉In-Ga-Zn-O(IGZO)等。
於所述第一成膜步驟及第二成膜步驟中，較佳為使施加至所述靶材的靶材偏電壓成為-1.0kV以上的負電壓進行濺鍍。
據此，由於靶材偏電壓的絕對值小至1.0kV以下，因此可抑制氧脫離的濺鍍粒子的生成。其結果，於基板上形成維持與靶材材料相同的氧化物狀態的膜，從而可形成膜密度更高的高品質的氧化物半導體層。
所述成膜方法較佳為使用能夠獨立地控制施加至所述靶材的靶材偏電壓及供給至所述天線的高頻電力的濺鍍裝置進行濺鍍。
若使用此種濺鍍裝置，則可與電漿的生成獨立地設定施加至靶材的偏電壓的值，因此可將偏電壓設定為將電漿中的離子引入靶材進行濺鍍的程度的低電壓。因此，能夠將濺鍍時施加至靶材的負偏電壓設定為-1kV以上的小值。
另外，本發明的薄膜電晶體的製造方法是於基板上積層閘極電極、閘極絕緣層、氧化物半導體層、源極電極及汲極電極而成的薄膜電晶體的製造方法，且其特徵在於，藉由上文所述的成膜方法來形成所述氧化物半導體層。
若為此種製造方法，則可發揮與上文所述的本發明的成膜方法相同的作用效果。
根據如此構成的本發明，可提供一種可於不使膜密度大幅變化的情況下分開製作結晶性不同的氧化物半導體膜的成膜方法。
1:薄膜電晶體
2:基板
3:閘極電極
4:閘極絕緣層
5:氧化物半導體層
5a:第一半導體層
5b:第二半導體層
6:源極電極
7:汲極電極
8:保護層
11:靶材偏置電源
20:真空容器
30:基板保持部
40:靶材保持部
50:天線
60:高頻電源
90:濺鍍氣體
100:濺鍍裝置
T:靶材
P:電漿
圖1是示意性地表示本實施方式的薄膜電晶體的結構的圖。
圖2的(a)~(f)是示意性地表示該實施方式的薄膜電晶體的製造步驟的圖。
圖3是示意性地表示於該實施方式的薄膜電晶體的半導體層形成步驟中使用的濺鍍裝置的結構的圖。
圖4是示意性地表示另一實施方式的薄膜電晶體的結構的圖。
圖5是表示實驗例中的成膜距離與氧化物半導體膜的結晶性的關係的圖表。
圖6是表示實驗例中的成膜距離與氧化物半導體膜的結晶性及膜密度的關係的圖表。
圖7是表示比較例中的氧氣的分壓與氧化物半導體膜的結晶性的關係的圖表。
圖8是表示比較例中的氧氣的分壓與氧化物半導體膜的結晶性及膜密度的關係的圖表。
以下，對本發明的一實施方式的薄膜電晶體及其製造方法進行說明。
<1.薄膜電晶體>
本實施方式的薄膜電晶體1是所謂的底閘極型者。具體而言，如圖1所示，具有基板2、閘極電極3、閘極絕緣層4、作為通道層的氧化物半導體層5、源極電極6及汲極電極7、以及保護層8，且自基板2側依次配置(形成)。以下，對各部分進行詳細敘述。
基板2包含可透過光的材料，例如可包含聚對苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)、聚醚碸(Polyether sulfone，PES)、丙烯酸、聚醯亞胺等樹脂材料或玻璃等。
於基板2的表面設置有閘極電極3。閘極電極3包含具有高導電性的材料，例如可包含選自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一種以上的金屬。另外，亦可包含Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅銦(Indium Zinc Oxide，IZO)、In-Ga-Zn-O(IGZO)等金屬氧化物的導電性膜。閘極電極3亦可包含該些導電性膜的單層結構或兩層以上的積層結構。
於閘極電極3之上配置有閘極絕緣層4。閘極絕緣層4包含具有高絕緣性的材料，例如可為包含選自SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等中的一個以上的氧化物的絕緣膜。閘極絕緣層4亦可為將該些導電性膜設為單層結構或兩層以上的積層結構者。
於閘極絕緣層4之上配置有氧化物半導體層5。本實施 方式的氧化物半導體層5形成自基板2側依次配置第一半導體層5a與第二半導體層5b而成的多層結構。第一半導體層5a與第二半導體層5b均包含以含有In的氧化物為主要成分的氧化物半導體層，例如，較佳為包含In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O或In-Hf-Zn-O等。第一半導體層5a為包含非晶質(amorphous)的氧化物半導體膜的層，第二半導體層5b為包含結晶質的氧化物半導體膜的層。
關於第一半導體層5a為非晶質的氧化物半導體膜，於第一半導體層5a為包含In-Ga-Zn-O(IGZO)的氧化物半導體膜的情況下，可於藉由基於使用了Cu光源(Cu-Kα射線)的θ-2θ法的X射線繞射(X-ray diffraction，XRD)進行的測定中，根據在2θ=31°附近不出現陡峭的波峰來確認。
第二半導體層5b的結晶性越高，越可減少界面處的氧缺失，越可增大薄膜電晶體1的閘極臨限值電壓Vth(汲極電流Id=1nA下的閘極電壓Vg)。因此，第二半導體層5b的結晶性較佳為高。於第二半導體層5b為包含In-Ga-Zn-O(IGZO)的氧化物半導體膜的情況下，第二半導體層5b的結晶性的高度可藉由在所述利用XRD(X射線繞射)進行的測定中在2θ=31°附近可確認的波峰的半高寬的大小來評價。具體而言，該波峰的半高寬越小，可評價為第二半導體層5b的結晶性越高。
於氧化物半導體層5之上配置有源極電極6及汲極電極7。源極電極6及汲極電極7以局部覆蓋半導體層5的表面的方式 相互分離地形成。源極電極6及汲極電極7分別包含具有高導電性的材料，以便作為電極發揮功能。例如，可包含與閘極電極3相同的材料，亦可包含不同的材料。源極電極6及汲極電極7可包含金屬或導電性氧化物的單層結構，亦可包含兩層以上的積層結構。
於氧化物半導體5、源極電極6及汲極電極7之上配置有用於保護它們的保護層(鈍化層)8。保護層8包含絕緣性的材料，可包含例如含氟氮化矽膜(SiN：F)、含氟氧化矽膜(SiO：F)、氮化矽膜(SiNx)、氧化矽膜(SiOx)等。
<2.薄膜電晶體的製造方法>
接著，參照圖2的(a)~(f)對所述結構的薄膜電晶體1的製造方法進行說明。
本實施方式的薄膜電晶體1的製造方法包括閘極電極形成步驟、閘極絕緣層形成步驟、半導體層形成步驟、源汲-汲極電極形成步驟、保護層形成步驟。以下，對各步驟進行說明。
(1)閘極電極形成步驟
首先，如圖2的(a)所示，準備包含例如PET等樹脂材料的基板2，於基板2的表面形成閘極電極3。閘極電極3的形成方法並無特別限制，例如可藉由真空蒸鍍法、直流(Direct Current，DC)濺鍍法等已知方法來形成。
(2)閘極絕緣層形成步驟
接著，如圖2的(b)所示，以覆蓋基板2及閘極電極3的表 面的方式形成閘極絕緣層4。閘極絕緣層4的形成方法並無特別限定，可藉由已知方法來形成。
(3)半導體層形成步驟
接著，如圖2的(c)所示，於閘極絕緣層4上形成作為通道層的氧化物半導體層5。所述半導體層形成步驟包括形成第一半導體層5a的第一成膜步驟及形成第二半導體層5b的第二成膜步驟。
(3-1)濺鍍裝置
於所述半導體層形成步驟中，使用如圖3所示般的濺鍍裝置100，所述濺鍍裝置100使用電感耦合型的電漿P對靶材T進行濺鍍。濺鍍裝置100包括：真空容器20；基板保持部30，於真空容器20內保持基板2；靶材保持部40，於真空容器20內與基板2相向地保持靶材T；多個天線50，沿著被基板保持部30保持的基板2的表面排列並產生電漿P；高頻電源60(頻率13.56MHz)，對多個天線50施加用於在真空容器20內生成感應耦合型的電漿P的高頻；以及靶材偏置電源11，對靶材T施加靶材偏電壓。藉由使用此種濺鍍裝置100，可獨立地控制為了產生電漿P而供給至天線50的高頻電壓及施加至靶材T的靶材偏電壓。因此，可與電漿P的生成獨立地將偏電壓設定為將電漿P中的離子引入靶材T進行濺鍍的程度的低電壓，能夠將濺鍍時施加至靶材T的負偏電壓設定為-1kV以上(即絕對值為1kV以下)的負電壓。進而，可與電漿P的生成獨立地於濺鍍中任意變更施加至靶材T的偏電壓的值。於濺鍍裝置100的靶材保持部40上配置靶材T(例如 IGZO)，於基板保持部30上配置基板2來進行濺鍍。再者，所述濺鍍裝置100中，基板保持部30或靶材保持部40的沿著上下方向的高度位置可變，藉此，可於電漿處理中變更靶材T與基板之間的距離。
(3-2)第一成膜步驟
使用所述濺鍍裝置100，首先，於閘極絕緣層4上形成非晶質的第一半導體層5a。具體而言，將濺鍍裝置100的真空容器20真空排氣至例如3×10-6Torr以下後，一邊以50sccm以上且200sccm以下的流量導入濺鍍氣體90，一邊將真空容器20內的壓力調整為例如0.5Pa以上且3.1Pa以下。然後，自高頻電源60向多個天線50供給高頻電力，生成並維持感應耦合型的電漿P。自靶材偏置電源11向靶材T施加直流電壓脈衝，進行靶材T的濺鍍。就減少第一半導體層5a中的氧缺失的觀點而言，較佳為將施加至靶材T的電壓設為-1kV以上的負電壓，更佳為設為-600V以上的負電壓。藉此，如圖2的(c)所示，於閘極絕緣層4上形成第一半導體層5a。再者，真空容器20內的壓力、濺鍍氣體的流量、高頻電力密度等亦可適宜變更。
(3-3)第二成膜步驟
於第一成膜步驟之後，使用濺鍍裝置100進行濺鍍，藉此於第一半導體層5a上形成結晶質的第二半導體層5b。第二成膜步驟中的真空容器內的壓力、濺鍍氣體的流量、高頻電力密度、施加至靶材T的負電壓值等條件可與第一成膜步驟相同，亦可適宜變 更。
(3-4)基板-靶材間的距離
此處，於本實施方式的半導體層形成步驟中，藉由變更濺鍍裝置100內的基板與靶材T之間的距離(以下，成膜距離)來控制氧化物半導體膜的結晶性，從而分開製作非晶質的第一半導體層5a及結晶質的第二半導體層5b。具體而言，於所述半導體層形成步驟中，於第一成膜步驟與第二成膜步驟中使成膜距離不同，第二成膜步驟中的成膜距離(稱為第二成膜距離)較第一成膜步驟中的成膜距離(稱為第一成膜距離)短。更詳細地進行說明時，於第一成膜步驟中，於真空容器20內產生電漿P，以第一成膜距離進行濺鍍，藉此於閘極絕緣層上形成規定膜厚的第一半導體層5a。然後，於維持真空容器20內產生的電漿P的狀態下，縮小基板與靶材T之間的距離，以第二成膜距離進行濺鍍，藉此於第一半導體層5a上形成第二半導體層5b。再者，所述成膜距離意指濺鍍裝置100的基板保持部30上的基板2的載置面與和其相向的靶材T的表面之間的距離。
(3-5)濺鍍氣體中的氧分壓
於第一成膜步驟及第二成膜步驟中，所供給的濺鍍氣體可為氬氣單體，亦可為氬氣與氧氣的混合氣體。就減少半導體層5中的氧缺失來提高膜密度的觀點而言，所供給的濺鍍氣體較佳為氬氣與氧氣的混合氣體。於此情況下，就於第二成膜步驟中形成結晶性更高的第二半導體層5b的觀點而言，混合氣體中的氧氣的分 壓較佳為2.5%以上，更佳為5%以上。另外，於第一成膜步驟與第二成膜步驟中，可變更混合氣體中的氧氣的分壓，亦可相同。
(4)源極-汲極電極形成步驟
接著，如圖2的(e)所示，於氧化物半導體層5之上形成源極電極6及汲極電極7。源極電極6及汲極電極7的形成例如可藉由使用射頻(Radio Frequency，RF)磁控濺鍍等的已知方法來形成。源極電極6及汲極電極7以於氧化物半導體層5的表面上相互分離，使氧化物半導體層5的表面的一部分露出的方式形成。
(5)保護層形成步驟
然後，如圖2的(f)所示，以覆蓋所形成的氧化物半導體層5、源極電極6及汲極電極7的上表面的方式，例如使用電漿CVD法形成保護層8。
藉由以上內容，可獲得本實施方式的薄膜電晶體1。
<3.本實施方式的效果>
若為如此構成的本實施方式的薄膜電晶體1的製造方法，則於半導體層形成步驟中，可藉由在不變更濺鍍中的氧氣分壓的情況下變更成膜距離來控制結晶性，因此可使非晶質的氧化物半導體膜與結晶質的氧化物半導體膜均以優異的膜密度成膜。藉此，可降低閘極絕緣層4或保護層8與氧化物半導體層5之間的界面處的缺損密度，因此可製造具有高可靠性的優異的薄膜電晶體。
<4.其他變形實施方式>
再者，本發明並不限於所述實施方式。
例如，所述實施方式的薄膜電晶體1是自基板2側依次積層閘極電極3、閘極絕緣層4及氧化物半導體層5而成的底閘極型者，但並不限於此。於其他實施方式中，如圖4所示，薄膜電晶體1亦可為自基板2側依次積層氧化物半導體層5、閘極絕緣層4及閘極電極3而成的頂閘極型者。
另外，所述實施方式的薄膜電晶體1中，氧化物半導體層5為將非晶質的第一半導體層5a與結晶質的第二半導體層5b積層而成的雙層結構，但並不限於此。於其他實施方式中，氧化物半導體層5可具有例如三層以上的結構。
另外，所述實施方式的製造方法中，於形成非晶質的第一半導體層5a後，形成結晶質的第二半導體層5b，但並不限於此。於其他實施方式中，亦可於形成結晶質的第二半導體層5b之後，形成非晶質的第一半導體層5a。
於所述實施方式的製造方法中，藉由在維持第一成膜步驟中於真空容器20內生成的電漿P的狀態下變更成膜距離而轉移到第二成膜步驟，但並不限於此。於其他實施方式中，亦可於第一成膜步驟與第二成膜步驟之間停止電漿P的生成。
除此之外，本發明並不限於所述實施方式，當然能夠於不脫離其主旨的範圍內進行各種變形。
[實施例]
以下，列舉實施例來更具體地說明本發明。本發明並不受以下實施例的限制，當然能夠於可適合上述、後述的主旨的範 圍內適當施加變更來實施，該些均包含於本發明的技術範圍內。
<1.成膜距離與氧化物半導體膜的結晶性及膜密度的關係>
作為顯示本發明的效果的實驗例，使用所述本實施方式的濺鍍裝置100，來評價濺鍍中的成膜距離與所形成的氧化物半導體膜的結晶性及膜密度的關係性。
(樣品的製作)
具體而言，將濺鍍裝置100的真空容器20真空排氣至4.0×10-4Pa以下後，以5sccm的流量供給氬與氧的混合氣體(氧分壓：5%)作為濺鍍氣體，將真空容器20內的壓力調整為0.9Pa。然後，自高頻電源60向多個天線50供給高頻電力而生成感應耦合型的電漿，並維持該電漿。使用IGZO(1114)作為靶材T，對靶材T施加直流電壓脈衝(-400V、75kHz、Duty 95.7%)進行濺鍍，於玻璃基板(SiO2)上形成氧化物半導體膜(IGZO膜)。此處，改變成膜距離(124mm、153mm、183mm)進行成膜，藉此形成成膜條件不同的三個氧化物半導體膜。
(結晶性的評價)
然後，對所製作的三個樣品，使用利用了Cu光源(Cu-Kα射線)的布魯克AXS(Bruker AXS)公司製造的X射線繞射裝置(型號：D8 DISCOVER)進行了X射線繞射(XRD)。將其結果示於圖5。圖5所示的光譜中出現的繞射波峰源自IGZO膜中的In。據此可知，於成膜距離為183mm的樣品中，於2θ=31°附近未 出現繞射波峰，於2θ=33°附近出現繞射波峰，從而可知主要形成非晶質的IGZO膜(a-IGZO)。另一方面，於成膜距離相對較短的樣品(153mm、124mm)中，於2θ=33°附近未出現繞射波峰，於2θ=31°附近出現陡峭的繞射波峰，從而可知主要形成結晶質的IGZO膜(c-IGZO)。根據該結果可確認到，改變基板與靶材之間的距離進行濺鍍，藉此可控制氧化物半導體膜的結晶性。
可認為，於成膜距離最遠的樣品中，與其他樣品相比，自靶材射出的濺鍍粒子於到達基板之前相互碰撞的次數增多，藉此結晶性降低，而主要形成非晶質的IGZO膜。相反，可認為，於成膜距離相對較短的樣品中，自靶材射出的濺鍍粒子於到達基板之前相互碰撞的次數減少，藉此主要形成結晶質的IGZO膜。
(膜密度的評價)
接著，對所製作的各樣品的膜密度進行測定。膜密度的測定藉由X射線反射率法(XRR(X-ray reflectivity)法、測定設備：布魯克(Bruker)公司D8 DISCOVER)來進行。將其結果示於圖6。圖6中示出各成膜距離的膜密度與藉由所述X射線繞射所獲得的光譜中出現的繞射波峰(源自IGZO膜中的In的繞射波峰)的半高寬。根據圖6可知，變更成膜距離來進行成膜，藉此可於不大幅降低膜密度的情況下控制IGZO膜的結晶性，從而可確認到可分開製作結晶質的IGZO膜與非晶質的IGZO膜。
<2.氧分壓與氧化物半導體膜的結晶性及膜密度的關係>
接著，作為比較例，使用所述本實施方式的濺鍍裝置100，來評價濺鍍氣體中的氧分壓與所形成的氧化物半導體膜的結晶性及膜密度的關係性。
(樣品的製作)
具體而言，將濺鍍裝置100的真空容器20真空排氣至4.0×10-4Pa以下後，以5sccm的流量供給氬與氧的混合氣體作為濺鍍氣體，將真空容器20內的壓力調整為0.9Pa。然後，自高頻電源60向多個天線50供給高頻電力而生成感應耦合型的電漿，並維持該電漿。使用IGZO(1114)作為靶材T，對靶材T施加直流電壓脈衝(-400V、75kHz、Duty 95.7%)進行濺鍍，於玻璃基板(SiO2)上形成氧化物半導體膜(IGZO膜)。濺鍍是將成膜距離固定為124mm而進行。此處，改變濺鍍氣體中的氧分壓(0.5%、2.5%、5%)進行成膜，藉此形成成膜條件不同的三個氧化物半導體膜。
(結晶性的評價)
然後，使用所述X射線繞射裝置對所製作的三個樣品進行X射線繞射(XRD)。將其結果示於圖7。據此可知，於氧分壓為0.5%的樣品中，於2θ=31°附近未出現繞射波峰，於2θ=33°附近出現繞射波峰，從而可知主要形成非晶質的IGZO膜(a-IGZO)。另一方面，於氧分壓相對較高的樣品(5%)中，於2θ=31°附近出現陡峭的繞射波峰，從而可知主要形成結晶質的IGZO膜(c-IGZO)。於氧分壓為2.5%的樣品中，於2θ=33°附近及2θ=31°附近出現繞射波峰，從而可知形成非晶質的IGZO膜(a-IGZO)及結晶質的IGZO 膜(c-IGZO)兩者。根據所述結果，確認到藉由改變濺鍍氣體中的氧分壓，可控制氧化物半導體膜的結晶性。
(膜密度的評價)
接著，藉由所述X射線反射率法來測定所製作的各樣品的膜密度。將其結果示於圖8。圖8中示出各氧分壓的膜密度、及於藉由所述X射線繞射所獲得的光譜中出現的繞射波峰的半高寬。根據圖8可知，變更氧分壓進行成膜，藉此可控制氧化物半導體膜的結晶性，且可分開製作結晶質的IGZO膜與非晶質的IGZO膜，但確認到於形成非晶質的IGZO膜的情況下，膜密度會大幅降低。
[產業上之可利用性]
根據本發明，可提供一種可於不使膜密度大幅變化的情況下分開製作結晶性不同的氧化物半導體膜的成膜方法。

Claims (7)

  1. 一種成膜方法，為藉由使用電漿對靶材進行濺鍍而將氧化物半導體膜形成於基板上的方法，所述成膜方法中，藉由變更所述基板與所述靶材之間的距離來控制所述氧化物半導體膜的結晶性，所述成膜方法，包括：第一成膜步驟，使所述基板與所述靶材之間成為規定的第一距離來進行濺鍍，藉此形成非晶質的所述氧化物半導體膜；以及第二成膜步驟，使所述基板與所述靶材之間成為較所述第一距離短的第二距離來進行濺鍍，藉此形成結晶質的氧化物半導體膜，使用氬氣與氧氣的混合氣體作為濺鍍氣體來進行濺鍍，於所述第一成膜步驟與所述第二成膜步驟中，所述濺鍍氣體中的氧分壓相同。
  2. 如請求項1所述的成膜方法，其中，所述濺鍍氣體中的所述氧氣的分壓為2.5%以上。
  3. 如請求項1或請求項2所述的成膜方法，其中，藉由在維持所述電漿的狀態下變更所述基板與所述靶材之間的距離，來控制所述氧化物半導體膜的結晶性。
  4. 如請求項1或請求項2所述的成膜方法，其中，所述氧化物半導體膜包含In-Ga-Zn-O。
  5. 如請求項1或請求項2所述的成膜方法，其中，使 施加至所述靶材的靶材偏電壓成為-1.0kV以上的負電壓進行濺鍍。
  6. 如請求項1或請求項2所述的成膜方法，其中，使用能夠獨立地控制施加至所述靶材的靶材偏電壓及供給至天線的高頻電力的濺鍍裝置進行濺鍍。
  7. 一種薄膜電晶體的製造方法，所述薄膜電晶體是於基板上積層閘極電極、閘極絕緣層、氧化物半導體層、源極電極及汲極電極而成，所述薄膜電晶體的製造方法中，藉由如請求項1至請求項6中任一項所述的成膜方法來形成所述氧化物半導體層。
TW110145517A 2020-12-18 2021-12-06 氧化物半導體的成膜方法及薄膜電晶體的製造方法 TWI835033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-210353 2020-12-18
JP2020210353A JP2022097013A (ja) 2020-12-18 2020-12-18 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW202229584A TW202229584A (zh) 2022-08-01
TWI835033B true TWI835033B (zh) 2024-03-11

Family

ID=82058781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145517A TWI835033B (zh) 2020-12-18 2021-12-06 氧化物半導體的成膜方法及薄膜電晶體的製造方法

Country Status (5)

Country Link
JP (1) JP2022097013A (zh)
KR (1) KR20230051565A (zh)
CN (1) CN116250065A (zh)
TW (1) TWI835033B (zh)
WO (1) WO2022130913A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320984A (en) * 1990-12-21 1994-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor film by sputter deposition in a hydrogen atmosphere
TW201304145A (zh) * 2011-06-16 2013-01-16 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201703104A (zh) * 2015-02-20 2017-01-16 半導體能源研究所股份有限公司 氧化物膜的製造方法及濺射裝置
TW201732951A (zh) * 2011-05-25 2017-09-16 半導體能源研究所股份有限公司 形成氧化物半導體膜的方法、半導體裝置及製造該半導體裝置的方法
TW202029513A (zh) * 2018-12-07 2020-08-01 日商日新電機股份有限公司 薄膜電晶體及其製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198705A (ja) * 2007-02-09 2008-08-28 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP6698596B2 (ja) * 2017-03-29 2020-05-27 富士フイルム株式会社 ＺｎＯ系圧電体膜、及び、圧電素子
JP2021088727A (ja) 2018-03-20 2021-06-10 日新電機株式会社 成膜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5320984A (en) * 1990-12-21 1994-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor film by sputter deposition in a hydrogen atmosphere
TW201732951A (zh) * 2011-05-25 2017-09-16 半導體能源研究所股份有限公司 形成氧化物半導體膜的方法、半導體裝置及製造該半導體裝置的方法
TW201304145A (zh) * 2011-06-16 2013-01-16 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201703104A (zh) * 2015-02-20 2017-01-16 半導體能源研究所股份有限公司 氧化物膜的製造方法及濺射裝置
TW202029513A (zh) * 2018-12-07 2020-08-01 日商日新電機股份有限公司 薄膜電晶體及其製造方法

Also Published As

Publication number Publication date
KR20230051565A (ko) 2023-04-18
WO2022130913A1 (ja) 2022-06-23
CN116250065A (zh) 2023-06-09
JP2022097013A (ja) 2022-06-30
TW202229584A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
JP7143461B2 (ja) 半導体装置
CN110709968B (zh) 薄膜晶体管的制造方法
KR20110005217A (ko) 전자소자와 그 제조방법, 표시장치, 및 센서
WO2019181095A1 (ja) 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ
JP2022012152A (ja) 薄膜トランジスタ
TWI508171B (zh) 半導體元件結構及其製造方法
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
TWI779254B (zh) 薄膜電晶體的製造方法
WO2013051644A1 (ja) 絶縁膜およびその製造方法
TWI747387B (zh) 薄膜電晶體的製造方法
TWI739491B (zh) 氧化物半導體的加工方法及薄膜電晶體的製造方法
KR102146448B1 (ko) 다층박막필름 및 그의 제조방법
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
Ono et al. Characterization of metal insulator metal electrical properties of electron cyclotron resonance plasma deposited Ta2O5
WO2022130912A1 (ja) 薄膜トランジスタの製造方法
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
JP2020088152A (ja) 薄膜トランジスタの製造方法