TWI739491B - 氧化物半導體的加工方法及薄膜電晶體的製造方法 - Google Patents

氧化物半導體的加工方法及薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI739491B
TWI739491B TW109121527A TW109121527A TWI739491B TW I739491 B TWI739491 B TW I739491B TW 109121527 A TW109121527 A TW 109121527A TW 109121527 A TW109121527 A TW 109121527A TW I739491 B TWI739491 B TW I739491B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
semiconductor
oxide
film
Prior art date
Application number
TW109121527A
Other languages
English (en)
Other versions
TW202105516A (zh
Inventor
松尾大輔
安東靖典
Original Assignee
日商日新電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日新電機股份有限公司 filed Critical 日商日新電機股份有限公司
Publication of TW202105516A publication Critical patent/TW202105516A/zh
Application granted granted Critical
Publication of TWI739491B publication Critical patent/TWI739491B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種加工方法，於結晶性不同的兩種氧化物半導體積層而成的氧化物半導體層的加工中容易獲得所需的形狀。所述加工方法將包含氧化物半導體的第一半導體層、與包含較構成所述第一半導體層的氧化物半導體而言結晶性高的氧化物半導體的第二半導體層自基板側依序積層而成的半導體積層體，利用離子研磨法進行加工而成形。

Description

氧化物半導體的加工方法及薄膜電晶體的製造方法
本發明是有關於一種氧化物半導體的加工方法及薄膜電晶體的製造方法。
近年來，正在積極開發將In-Ga-Zn-O系(氧化銦鎵鋅(Indium Gallium Zinc Oxide，IGZO))等氧化物半導體層用於通道層的薄膜電晶體(Thin Film Transistor，TFT)。作為將氧化物半導體層用於通道層的薄膜電晶體的製造方法，例如專利文獻1揭示有如下方法：藉由濺鍍而於閘極絕緣層上形成氧化物半導體層後，於氧化物半導體層上形成金屬膜，且藉由對此金屬膜進行蝕刻而形成源極電極以及汲極電極。此專利文獻1中記載有如下內容：由於以大的成膜速度來形成膜質優異的氧化物半導體層，故而當進行濺鍍時，藉由僅供給氬作為濺鍍氣體而首先形成結晶性低的第一氧化物半導體層，於其上，藉由供給氬與氧的混合氣體作為濺鍍氣體而形成結晶性高的第二氧化物半導體層。
[現有技術文獻]
[專利文獻]
[專利文獻1]國際公開WO2018/225822號公報
但，於對將如上所述的結晶性不同的多個氧化物半導體層積層而成者，藉由濕式蝕刻等化學蝕刻來進行加工的情況下，由於積層方向(膜厚方向)上的膜質的不同，而難以獲得所需的形狀。即，於結晶性低的氧化物半導體層中，與結晶性更高的氧化物半導體層相比，對化學蝕刻的蝕刻速度大，因此若對該些氧化物半導體層進行化學蝕刻，則會由於蝕刻速度的不同而於兩種氧化物半導體層的邊界產生階差。尤其如上所述，於在結晶性低的氧化物半導體層上積層結晶性高的氧化物半導體層的情況下，若對該些氧化物半導體層進行化學蝕刻，則與上層的氧化物半導體層相比，下層的氧化物半導體層在與積層方向垂直的方向上深深地被削，其加工剖面變深。因此，於在後步驟中例如塗佈保護膜等的情況下，保護膜難以遍及至下層的氧化物半導體層的加工剖面。
本發明是鑒於所述問題而形成，主要課題為提供一種加工方法，於結晶性不同的兩種氧化物半導體積層而成的氧化物半導體層的加工中容易獲得所需的形狀。
本發明為了解決如上所述的問題而努力研究，結果發現，於使用離子研磨法來作為蝕刻的方法的情況下，即便是結晶性不同的兩種氧化物半導體積層而成者，亦不論所述氧化物半導體的結晶性的不同，均能夠以相同程度的蝕刻速度來進行蝕刻。即，發現，若為離子研磨法，則為未伴有化學反應的物理性蝕刻， 因此不會由於結晶性的不同而使蝕刻速度產生大的差異，從而想到本發明。
即，本發明的氧化物半導體的加工方法中：將包含氧化物半導體的第一半導體層、與包含較構成所述第一半導體層的氧化物半導體而言結晶性高的氧化物半導體的第二半導體層自基板側依序積層而成的半導體積層體，利用離子研磨法進行加工而成形。
若為如上所述的加工方法，則由於利用離子研磨法來進行半導體積層體的加工，故而能夠對於結晶性不同的第一半導體層及第二半導體層，以相同程度的速度來進行蝕刻。因此，能夠防止於進行濕式蝕刻的情況下可產生的僅結晶性比較低的第一半導體層在與積層方向垂直的方向上深深地被削的事態，容易獲得所需的剖面形狀。
另外，由於能夠對於第一半導體層及第二半導體層，以相同程度的速度進行蝕刻，故而能夠減小第一半導體層及第二半導體層的各自的加工剖面的邊界中的階差。因此，於在後步驟中例如塗佈保護膜等的情況下，能夠使保護膜亦容易遍及至第一半導體層及第二半導體層中任一者的加工剖面。
作為使所述本發明的效果顯著的所述半導體積層體的形態，利用所述加工方法來加工的半導體積層體可列舉：所述第一半導體層包含非晶質的氧化物半導體、且所述第二半導體層包含結晶質的氧化物半導體的半導體積層體。
作為使所述本發明的效果顯著的所述半導體積層體的形態，可列舉：構成所述第一半導體層的氧化物半導體的組成、與構成所述第二半導體層的氧化物半導體的組成相同的半導體積層體。
作為所述氧化物半導體的加工方法中的半導體積層體的具體形態，可列舉：構成所述第一半導體層及所述第二半導體層的氧化物半導體為IGZO的半導體積層體。
作為所述氧化物半導體的加工方法中的半導體積層體的具體形態，較佳為：在對於所述第二半導體層的藉由使用Cu-Kα射線的θ-2θ法的X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬，小於在對於所述第一半導體層的所述X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬。
另外，本發明的薄膜電晶體的製造方法是於基板上依序配置有閘極電極、閘極絕緣層、氧化物半導體層、源極電極以及汲極電極的薄膜電晶體的製造方法，其中包括：半導體積層步驟，將包含氧化物半導體的第一半導體層、與包含較構成所述第一半導體層的氧化物半導體而言結晶性高的氧化物半導體的第二半導體層，自所述基板側依序積層；以及半導體加工步驟，將所積層的所述第一半導體層及所述第二半導體層，利用離子研磨法進行加工而形成所述氧化物半導體層。
若為如上所述的薄膜電晶體的製造方法，則能夠獲得與所述氧化物半導體的加工方法相同的效果。
根據以所述方式構成的本發明，能夠提供一種加工方法，於結晶性不同的兩種氧化物半導體積層而成的氧化物半導體層的加工中，容易獲得所需的形狀。
1:薄膜電晶體
2:基板
3:閘極電極
4:閘極絕緣層
5:氧化物半導體層
5a:第一半導體層
5b:第二半導體層
6:源極電極
7:汲極電極
20:真空容器
30:基板保持部
40:靶保持部
50:天線
100:濺鍍裝置
P:電漿
R1:抗蝕劑
S1:第一氧化物半導體膜
S2:第二氧化物半導體膜
T:靶
圖1是示意性表示本實施方式的薄膜電晶體的結構的縱剖面圖。
圖2是示意性表示所述實施方式的薄膜電晶體的製造步驟的剖面圖。
圖3是示意性表示所述實施方式的薄膜電晶體的製造步驟的剖面圖。
圖4是示意性表示所述實施方式的薄膜電晶體的半導體層形成步驟中所使用的濺鍍裝置的結構的圖。
圖5是對由加工方法的不同所引起的對氧化物半導體層的加工剖面的影響進行說明的SEM相片。
以下，對本發明的一實施方式的薄膜電晶體及其製造方法進行說明。
<1.薄膜電晶體>
本實施方式的薄膜電晶體1為所謂底閘極型。具體而言如圖1所示，包括基板2、閘極電極3、閘極絕緣層4、作為通道層的 氧化物半導體層5、源極電極6以及汲極電極7，其自基板2側依此順序來配置(形成)。以下，對各部進行詳細說明。
基板2包括能夠透過光的材料，例如可包括：聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(polyethylene naphthalate，PEN)、聚醚碸(polyethersulfone，PES)、丙烯酸、聚醯亞胺等塑膠(合成樹脂)或玻璃等。
於基板2的表面設置有閘極電極3。閘極電極3包括具有高導電性的材料，例如包含選自Si、Al、Mo、Cr、Ta、Ti、Pt、Au、Ag等中的一種以上金屬。另外，亦可包括：Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)、In-Ga-Zn-O(IGZO)等金屬氧化物的導電性膜。閘極電極3亦可包括該些導電性膜的單層結構或兩層以上的積層結構。
於閘極電極3上配置有閘極絕緣層4。閘極絕緣層4包括具有高絕緣性的材料，例如可為包含選自SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、Hf2等中的一種以上氧化物的絕緣膜。閘極絕緣層4亦可將該些導電性膜設為單層結構或者兩層以上的積層結構。
於閘極絕緣層4上配置有氧化物半導體層5。氧化物半導體層5形成均包含氧化物半導體的第一半導體層5a及第二半導體層5b自基板2側依序配置的二層結構。
第一半導體層5a及第二半導體層5b包括彼此相同的組成的氧化物半導體，較佳為包括包含彼此相同的構成元素以及不 可避免的雜質的氧化物半導體。本實施方式中，第一半導體層5a及第二半導體層5b均包括以包含In的氧化物作為主成分的氧化物半導體。所謂包含In的氧化物，例如為In-Ga-Zn-O、In-Al-Mg-O、In-Al-Zn-O或者In-Hf-Zn-O等氧化物。
第一半導體層5a與第二半導體層5b包括結晶性的高度(程度)彼此不同的氧化物半導體。具體而言，構成第二半導體層5b的氧化物半導體的結晶性構成為高於構成第一半導體層5a的氧化物半導體的結晶性。
第一半導體層5a的結晶性越低，越加快後述第一成膜步驟中的成膜速度，越能夠提高生產性。因此，構成第一半導體層5a的氧化物半導體的結晶性越低越佳，更佳為非晶質(非晶)。
於源極電極6以及汲極電極7之間形成界面的第二半導體層5b的結晶性越高，越能夠減少界面中的氧缺陷，越能夠增大薄膜電晶體1的閘極臨限值電壓Vth(汲極電流Id=1nA的閘極電壓Vg)。因此，第二半導體層5b包含結晶性的氧化物半導體，其結晶性越高越佳。
構成第一半導體層5a及第二半導體層5b的氧化物半導體的結晶性的高度(程度)例如可根據波峰的半高全寬(Full Width at Half Maximum，FWHM)來確認，所述波峰的半高全寬能夠藉由根據使用Cu光源(Cu-Kα射線)的θ-2θ法的X射線繞射(X-Ray Diffraction，XRD)測定來觀測。具體而言，於第一半導體層5a及第二半導體層5b包含以In-Ga-Zn-O(IGZO)等包含In的氧化 物作為主成分(是指以體積分率計包含90%以上)的氧化物半導體的情況下，能夠根據可於X射線繞射測定中2θ=31°附近(例如30°~32°)確認的波峰的半高全寬的大小來評價。更具體而言，該波峰的半高全寬越小，能夠評價為結晶性越高。
構成第二半導體層5b的氧化物半導體的結晶性高於構成第一半導體層5a的氧化物半導體的結晶性，能夠根據如下情況來確認：在對於第二半導體層5b的X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬，小於在對於第一半導體層5a的X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬。
第一半導體層5a為非晶質的氧化物半導體，能夠根據如下情況來確認：於第一半導體層5a為包含In-Ga-Zn-O(IGZO)的氧化物半導體的情況下，於所述利用XRD(X射線繞射)的測定中，於2θ=31°附近未出現波峰。
就增大薄膜電晶體1的閘極臨限值電壓Vth的觀點而言，第二半導體層5b較佳為於藉由XRD(X射線繞射)的測定中，能夠於2θ=31°附近(例如30°~32°)確認的波峰的半高全寬為4.5°以下，更佳為3.0°以下，尤佳為2.5°以下。
於氧化物半導體層5上配置有源極電極6以及汲極電極7。源極電極6以及汲極電極7分別為了發揮作為電極的功能而包括具有高導電性的材料。例如可包括與閘極電極2相同的材料，亦可包括不同的材料。源極電極6以及汲極電極7可包括金屬或 導電性氧化物的單層結構，亦可包括兩層以上的積層結構。
視需要，亦可於氧化物半導體5、源極電極6以及汲極電極7上配置用以保護它們的保護膜。保護膜例如可包括矽氧化膜(SiO2)、於矽氮化膜中含有氟的氟化矽氮化膜(SiN：F)等。
<2.薄膜電晶體的製造方法>
其次，參照圖2及圖3，對所述結構的薄膜電晶體1的製造方法進行說明。
本實施方式的薄膜電晶體1的製造方法包括：閘極電極形成步驟、閘極絕緣層形成步驟、半導體層形成步驟、源極/汲極電極形成步驟。以下，對各步驟進行說明。
(1)閘極電極形成步驟
首先如圖2的(a)所示，準備例如包括石英玻璃的基板2，於基板2的表面形成閘極電極3。閘極電極3的形成方法並無特別限制，例如可利用真空蒸鍍法、直流(Direct-Current，DC)濺鍍法等已知的方法來形成。
(2)閘極絕緣層形成步驟
繼而，如圖2的(b)所示，以覆蓋基板2及閘極電極3的表面的方式形成閘極絕緣層4。閘極絕緣層4的形成方法並無特別限定，可利用已知的方法來形成。
(3)半導體層形成步驟
繼而，如圖2的(c)~圖3的(f)所示，於閘極絕緣層4上形成作為通道層的氧化物半導體層5。半導體層形成步驟包括： 半導體積層步驟，將兩種氧化物半導體膜自基板2側依序積層；以及半導體加工步驟，對所積層的氧化物半導體膜進行加工。
(3-1)半導體積層步驟
半導體積層步驟中，於閘極絕緣層4上形成第一氧化物半導體膜S1，且於其上形成結晶性高於第一氧化物半導體膜S1的第二氧化物半導體膜S2。半導體積層步驟包括形成第一氧化物半導體膜S1的第一成膜步驟、以及形成第二氧化物半導體膜S2的第二成膜步驟。
本實施方式中，第一成膜步驟及第二成膜步驟均藉由使用電漿來對靶進行濺鍍，而形成氧化物半導體膜。具體而言，使用如圖4所示的濺鍍裝置100來進行，所述濺鍍裝置100使用感應耦合型的電漿P來對靶T進行濺鍍。濺鍍裝置100包括：真空容器20；基板保持部30，於真空容器20內保持基板2；靶保持部40，於真空容器20內與基板2相向而保持靶T；以及多個天線50，沿著保持於基板保持部30的基板2的表面而排列，且產生電漿P。藉由使用濺鍍裝置100，能夠獨立地設定對天線50供給的高頻電壓及靶T的偏壓。因此，能夠將偏壓設定為如下程度的低電壓，即，與電漿P的生成獨立，將電漿中的離子引入靶來進行濺鍍；可將於濺鍍時對靶T施加的負的偏壓設定為-1kV以上(即絕對值為1kV以下)的負電壓。第一成膜步驟及第二成膜步驟中，於靶保持部40配置靶T，且於基板保持部30配置基板2而進行。此處，作為靶T，使用成為氧化物半導體層5的原料的InGaZnO等 導電性氧化物燒結體。
(3-1-1)第一成膜步驟
第一成膜步驟中，首先如圖2的(c)所示，於閘極絕緣層4上形成第一氧化物半導體膜S1。具體而言，將濺鍍裝置100的真空容器20進行真空排氣至3×10-6Torr以下後，於50sccm以上、200sccm以下導入濺鍍氣體，並且將真空容器20內的壓力調整為0.5Pa以上、3.1Pa以下。而且，對多個天線50供給1kW以上、10kW以下的高頻電力，生成感應耦合型的電漿，且將其維持。 對靶施加直流電壓脈衝來進行靶的濺鍍。就抑制氧脫離的濺鍍粒子的生成，形成膜中的氧缺陷少的氧化物半導體膜的觀點而言，將對靶T施加的電壓設為-1kV以上且小於0V的負電壓。此外，真空容器20內的壓力、濺鍍氣體的流量、對天線供給的電力量亦可適當變更。
(3-1-2)第二成膜步驟
於第一成膜步驟後，如圖2的(d)所示，於第一氧化物半導體膜S1上形成第二氧化物半導體膜S2。具體而言，與第一成膜步驟同樣，使用濺鍍裝置100來進行靶T的濺鍍，藉此形成第二氧化物半導體膜S2。與第一成膜步驟同樣，於第二成膜步驟中，亦較佳為將對靶T施加的電壓設為-1kV以上且小於0V的負電壓。第二成膜步驟中的真空容器20內的壓力、濺鍍氣體的流量、對天線供給的電力量等條件可與第一成膜步驟相同，亦可適當變更。
(3-1-3)濺鍍氣體中的氧氣濃度
本實施方式中，使第二成膜步驟中所供給的濺鍍氣體中所含的氧氣濃度高於第一成膜步驟中所供給的濺鍍氣體中所含的氧氣濃度。藉此於第二成膜步驟中，與第一成膜步驟相比，可於進一步抑制氧脫離的濺鍍粒子的生成，進一步維持靶的氧化狀態的情況下進行成膜。因此，能夠使第二氧化物半導體膜S2的結晶性高於第一氧化物半導體膜S1的結晶性。
第一成膜步驟中所供給的濺鍍氣體中的氧氣濃度只要低於第二成膜步驟中所供給的濺鍍氣體中的氧氣濃度即可。於第一成膜步驟中，就形成非晶質的第一氧化物半導體膜S1的觀點而言，濺鍍氣體中所含的氧氣濃度較佳為以體積分率計為2vol%以下，較佳為僅供給氬氣來作為濺鍍氣體。
就提高第二氧化物半導體膜S2的結晶性的觀點而言，第二成膜步驟中所供給的濺鍍氣體中所含的氧氣濃度較佳為以體積分率計為20vol%以上，更佳為50vol%以上。最佳為僅供給氧氣(即，體積分率為99.999vol%以上)來作為濺鍍氣體。
(3-2)半導體加工步驟
繼而，於半導體加工步驟中，對所積層的第一氧化物半導體膜S1及第二氧化物半導體膜S2進行加工，形成氧化物半導體層5。
具體而言，首先，於第二氧化物半導體膜S2上塗佈抗蝕劑R1。然後進行曝光、顯影等，如圖3的(e)所示，然後僅於作為氧化物半導體層5的部位殘留抗蝕劑R1。接著，如圖3的 (f)所示，對第一氧化物半導體膜S1及第二氧化物半導體膜S2進行蝕刻加工，形成第一半導體層5a及第二半導體層5b自基板2側依序積層而成的氧化物半導體層5。
此處，實施方式的製造方法中，藉由利用離子研磨法的物理性蝕刻而對第二氧化物半導體膜S2及第一氧化物半導體膜S1進行加工。具體而言，藉由使用離子研磨裝置，對第二氧化物半導體膜S2及第一氧化物半導體膜S1，自第二氧化物半導體膜S2側照射離子束而進行。
離子束較佳為對於第二氧化物半導體膜S2及第一氧化物半導體膜S1，向與其積層方向(膜厚方向)平行的方向照射。藉此，能夠使所形成的第一半導體層5a及第二半導體層5b的加工剖面相對於積層方向而平行。第一半導體層5a及第二半導體層5b的加工剖面的形狀並不限定於此，亦可形成為朝向基板2而擴展的錐狀。
離子研磨法中所使用的離子材料並無特別限定，例如可列舉Ne、Ar、Kr、Xe等。另外，除此以外，離子研磨法的實施條件並無特別限定，例如可例示如下。
．離子加速電壓：230eV
．加速電流：100mA
．射束照射角度：0°~±30°
(4)源極/汲極電極形成步驟
然後，將氧化物半導體層5上的抗蝕劑R1去除後，於氧化 物半導體層5上形成源極電極6以及汲極電極7。源極電極6以及汲極電極7的形成例如可藉由使用射頻(Radio Frequency，RF)磁控濺鍍等的已知方法來進行。
(5)其他
然後，視需要，亦可以將所形成的氧化物半導體層5、源極電極6以及汲極電極7的上表面覆蓋的方式，使用例如電漿化學氣相沈積(Chemical Vapor Deposition，CVD)法來形成保護膜。另外，視需要，亦可於包含氧的大氣壓下的環境氣體中進行熱處理。
藉由以上，能夠獲得本實施方式的薄膜電晶體1。
<3.氧化物半導體層的剖面的觀測>
對由所述半導體加工步驟中的加工方法的不同所引起的對氧化物半導體層5(第一半導體層5a及第二半導體層5b)的剖面形狀的影響進行評價。
(1.樣品製作)
準備兩塊矽基板，基於所述製造方法的半導體積層步驟，將包含In-Ga-Zn-O(IGZO1114)的氧化物半導體膜成膜於矽基板上，製作兩個樣品。
具體而言，使用濺鍍裝置100，將真空容器內的壓力減壓至0.9Pa以下，對多個天線供給7kW的高頻電力，對靶施加400V的直流脈衝電壓來進行靶的濺鍍。然後藉由使所供給的濺鍍氣體中的氧氣濃度變化，而於矽基板上形成非晶質的第一氧化物 半導體膜S1(a-IGZO)，於第一氧化物半導體膜S1上形成結晶質的第二氧化物半導體膜S2(c-IGZO)。
(2.加工及成形)
繼而，對於所作成的兩個樣品，自第二氧化物半導體膜側朝向第一氧化物半導體膜側而進行蝕刻加工。
具體而言，於兩個樣品的第二氧化物半導體膜S2的表面的規定區域施加抗蝕劑後，對其中一個樣品進行濕式蝕刻(化學性蝕刻)，且對另一個樣品進行離子研磨(物理性蝕刻)。所進行的濕式蝕刻及離子研磨的具體條件如下所述。
(濕式蝕刻的條件)
．蝕刻液：HCl(0.05M)
．蝕刻時間：210秒
．溫度：25℃
(離子研磨的條件)
．離子加速電壓：230eV
．加速電流：100mA
．基板旋轉：12rpm
．蝕刻時間：360秒
．射束照射角度：0°
(3.蝕刻加工及加工剖面的觀察)
利用掃描型電子顯微鏡(Scanning Electron Microscope，SEM)，對各樣品中的藉由蝕刻而形成的第一氧化物半導體膜S1 及第二氧化物半導體膜S2的加工剖面進行觀察。將其結果示於圖5中。
如圖5的(a)所示，藉由濕式蝕刻而進行加工的樣品中，於第一氧化物半導體膜S1與第二氧化物半導體膜S2的邊界產生了大的階差。具體而言，較第二半導體膜S2而言結晶性低且蝕刻速度高的第一半導體膜S1中，在與第二半導體膜S2的邊界附近，相對於積層方向而進行朝向橫方向的蝕刻。
另一方面，如圖5的(b)所示，藉由離子研磨而進行加工的樣品中，於第一氧化物半導體膜S1與第二氧化物半導體膜S2的邊界未產生大的階差，形成光滑且連續的剖面。
<4.本實施方式的效果>
根據如上所述的本實施方式的薄膜電晶體1的製造方法，於半導體加工步驟中，由於利用離子研磨法來對第二氧化物半導體膜S2及第一氧化物半導體膜S1進行加工，故而能夠對於結晶性不同的第二氧化物半導體膜S2及第一氧化物半導體膜S1，以相同程度的速度來進行蝕刻。因此，能夠防止於進行濕式蝕刻的情況下會產生的事態，即，僅非晶質的第一氧化物半導體膜S1在與積層方向垂直的方向上深深地被削的事態，與結晶質的第二氧化物半導體膜S2一併容易獲得所需的剖面形狀。
另外，由於能夠對於第二氧化物半導體膜S2及第一氧化物半導體膜S1，以相同程度的速度來進行蝕刻，故而能夠減小所獲得的第一半導體層5a及第二半導體層5b的各自的加工剖面 的邊界的階差。因此，於後步驟即源極/汲極電極形成步驟中，藉由濺鍍等，以覆蓋氧化物半導體層5的方式來製成導電性膜時，於第一半導體層及第二半導體層中任一者的加工剖面，均容易形成導電性膜。
<其他的變形實施方式>
此外，本發明並不限定於所述實施方式。
所述實施方式中，第一半導體層5a與第二半導體層5b包括組成相同的氧化物半導體，但並不限定於此。其他實施方式中，第一半導體層5a與第二半導體層5b亦可包括組成不同的氧化物半導體。
所述實施方式中，第一成膜步驟及第二成膜步驟中，藉由使濺鍍氣體中的氧濃度變化，而使第一氧化物半導體膜S1及第二氧化物半導體膜S2的結晶性變化，但並不限定於此。只要能夠形成第一氧化物半導體膜S1，且於其上形成結晶性高的第二氧化物半導體膜S2，則亦可利用其他方法來進行第一成膜步驟及第二成膜步驟。
第一半導體層5a並不限定於非晶質，亦可包括結晶質的氧化物半導體。只要結晶性低於構成第二半導體層5b的氧化物半導體即可。
所述實施方式的氧化物半導體層5是結晶性不同的兩種氧化物半導體層積層而成，但並不限定於此。其他實施方式的氧化物半導體層5亦可為結晶性不同的三種以上的氧化物半導體層 積層而成。
所述實施方式中，是包括多個靶保持部40的結構，但亦可為包括一個靶保持部40的結構。即便為此情況，亦理想為包括多個天線50的結構，但亦可為包括一個天線50的結構。
除此以外，本發明並不限定於所述實施方式，當然可於不脫離其主旨的範圍內進行各種變形。
S1:第一氧化物半導體膜
S2:第二氧化物半導體膜

Claims (5)

  1. 一種氧化物半導體的加工方法，將包含氧化物半導體的第一半導體層、與包含較構成所述第一半導體層的氧化物半導體而言結晶性高的氧化物半導體的第二半導體層自基板側依序積層而成的半導體積層體，利用離子研磨法進行加工而成形，且在對於所述第二半導體層的藉由使用Cu-Kα射線的θ-2θ法的X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬，小於在對於所述第一半導體層的所述X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬。
  2. 如請求項1所述的氧化物半導體的加工方法，其中所述第一半導體層包含非晶質的氧化物半導體，且所述第二半導體層包含結晶質的氧化物半導體。
  3. 如請求項1或2所述的氧化物半導體的加工方法，其中構成所述第一半導體層的氧化物半導體的組成、與構成所述第二半導體層的氧化物半導體的組成相同。
  4. 如請求項1或2所述的氧化物半導體的加工方法，其中構成所述第一半導體層及所述第二半導體層的氧化物半導體為IGZO。
  5. 一種薄膜電晶體的製造方法，所述薄膜電晶體於基板上依序配置有閘極電極、閘極絕緣層、氧化物半導體層、源極電 極以及汲極電極，所述薄膜電晶體的製造方法包括：半導體積層步驟，將包含氧化物半導體的第一半導體層、與包含較構成所述第一半導體層的氧化物半導體而言結晶性高的氧化物半導體的第二半導體層，自所述基板側依序積層；以及半導體加工步驟，將所積層的所述第一半導體層及所述第二半導體層，利用離子研磨法進行加工而形成所述氧化物半導體層，且在對於所述第二半導體層的藉由使用Cu-Kα射線的θ-2θ法的X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬，小於在對於所述第一半導體層的所述X射線繞射測定中的繞射角2θ=31°附近所確認的波峰的半高全寬。
TW109121527A 2019-06-25 2020-06-24 氧化物半導體的加工方法及薄膜電晶體的製造方法 TWI739491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019116880A JP2021002633A (ja) 2019-06-25 2019-06-25 酸化物半導体の加工法方法及び薄膜トランジスタの製造方法
JP2019-116880 2019-06-25

Publications (2)

Publication Number Publication Date
TW202105516A TW202105516A (zh) 2021-02-01
TWI739491B true TWI739491B (zh) 2021-09-11

Family

ID=73995442

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109121527A TWI739491B (zh) 2019-06-25 2020-06-24 氧化物半導體的加工方法及薄膜電晶體的製造方法

Country Status (5)

Country Link
JP (1) JP2021002633A (zh)
KR (1) KR20220003603A (zh)
CN (1) CN114008752A (zh)
TW (1) TWI739491B (zh)
WO (1) WO2020262322A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201410904A (zh) * 2012-07-30 2014-03-16 Tosoh Corp 氧化物燒結體、濺鍍靶及其製造方法
TW201904074A (zh) * 2017-06-07 2019-01-16 日商日新電機股份有限公司 薄膜電晶體的製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335712A (ja) * 2003-05-07 2004-11-25 Sharp Corp 酸化物半導体発光素子およびその加工方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201410904A (zh) * 2012-07-30 2014-03-16 Tosoh Corp 氧化物燒結體、濺鍍靶及其製造方法
TW201904074A (zh) * 2017-06-07 2019-01-16 日商日新電機股份有限公司 薄膜電晶體的製造方法

Also Published As

Publication number Publication date
TW202105516A (zh) 2021-02-01
KR20220003603A (ko) 2022-01-10
CN114008752A (zh) 2022-02-01
WO2020262322A1 (ja) 2020-12-30
JP2021002633A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
JP7143461B2 (ja) 半導体装置
JP6989656B2 (ja) 半導体装置
US9331207B2 (en) Oxide semiconductor device and manufacturing method therof
KR20140048249A (ko) 박막 트랜지스터
KR20110098993A (ko) 반도체 장치의 제작 방법
KR20130045252A (ko) 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
TW201442249A (zh) 薄膜電晶體
TWI739491B (zh) 氧化物半導體的加工方法及薄膜電晶體的製造方法
TWI779254B (zh) 薄膜電晶體的製造方法
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
Cho et al. High performance thin film transistor with HfSiO x dielectric fabricated at room temperature RF-magnetron sputtering
TWI835033B (zh) 氧化物半導體的成膜方法及薄膜電晶體的製造方法
TWI747387B (zh) 薄膜電晶體的製造方法
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法