JP2011254003A

JP2011254003A - 半導体装置及びその製造方法

Info

Publication number: JP2011254003A
Application number: JP2010127991A
Authority: JP
Inventors: Shintaro Sato; 信太郎佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-06-03
Filing date: 2010-06-03
Publication date: 2011-12-15

Abstract

【課題】比較的低い温度で作製することができ、電荷の高い移動度を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】酸化物半導体の微粒子を基板に吹き付けてチャネル用の半導体膜３を形成し、半導体膜３を間に挟むソース５ｓ及びドレイン５ｄを形成する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

一般的に、電界効果トランジスタを作製するためには、比較的高い温度での処理が必要とされる。その理由の一つとして、チャネルの材料としてシリコン及び化合物半導体が用いられていることが挙げられる。このため、基板の材料の制約等がある。

また、薄型ディスプレイ等では、ガラス基板上に形成された薄膜トランジスタ（ＴＦＴ）が用いられている。薄膜トランジスタでは、チャネルの材料として、アモルファスシリコン又は多結晶シリコンが用いられている。アモルファスシリコンのチャネルを含む薄膜トランジスタは、２００℃〜４００℃程度と比較的低い温度で作製することができる。

しかしながら、このチャネルにおける電荷の移動度は０．５ｃｍ²／Ｖｓ程度であり、高速動作が困難である。

特開２００６−１７９８５６号公報

本発明の目的は、比較的低い温度で作製することができ、電荷の高い移動度を得ることができる半導体装置及びその製造方法を提供することにある。

半導体装置の製造方法の一態様では、酸化物半導体の微粒子を基板に吹き付けてチャネル用の半導体膜を形成し、前記半導体膜の電位を制御するゲート電極並びに前記半導体膜を間に挟むソース電極及びドレイン電極を形成する。

上記の半導体装置の製造方法等によれば、電荷の高い移動度を得ることができ、更に、比較的低い温度で作製することができる。

第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。微粒子堆積装置の例を示す模式図である。トランジスタの特性を示す図である。第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第３の実施形態に係る半導体装置の製造方向を示す断面図である。

以下、実施形態について、添付の図面を参照して具体的に説明する。なお、半導体装置の構造については、その製造方法と共に説明する。

（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

第１の実施形態では、先ず、図１（ａ）に示すように、基板１の両面に絶縁膜２が形成されて構成された基材１ａを準備する。例えば、基板１は不純物が導入された導電性のシリコン基板であり、絶縁膜２は厚さが１００ｎｍのシリコン酸化膜である。このような基材１ａは、酸化膜付シリコン基板とよばれることがある。次いで、硫酸及び過酸化水素水の混合液を用いて基材１ａを洗浄する。その後、同じく図１（ａ）に示すように、基材１ａのチャネルを形成する予定の領域及びその周囲に酸化物半導体の微粒子を吹き付けて酸化物半導体膜３を形成する。酸化物半導体膜３の厚さは、例えば１００ｎｍ程度とする。また、酸化物半導体としては、例えば酸化亜鉛、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、又は酸化すず（ＳｎＯ）等を用いる。

ここで、酸化物半導体の微粒子の吹き付けに好適な微粒子堆積装置について説明する。図２は、微粒子堆積装置の例を示す図である。

微粒子堆積装置の一例には、図２（ａ）に示すように、堆積室１０１及びパウダ室１０６が設けられている。堆積室１０１には、被処理材１０３を固定する可動式ステージ１０２が設けられている。更に、堆積室１０２にはポンプ１０７が繋げられている。パウダ室１０６内には、微粒子１０５が収納される。また、パウダ室１０６内に高圧ガスを供給する配管１１１、及びパウダ室１０６から堆積室１０１まで微粒子１０５を搬送する搬送管１１２が設けられている。堆積室１０１内では、搬送管１１２の先端に扁平ノズル１０４が設けられている。扁平ノズル１０４の開口部の形状は、例えば、長手方向の長さが２０ｍｍ、これに直交する方向の長さが０．５ｍｍの略矩形である。また、扁平ノズル１０４の開口部と被処理材１０３との間隔は、例えば１０ｍｍ程度である。

そして、酸化物半導体膜３の形成の際には、パウダ室１０６に、例えば平均直径が４００ｎｍの酸化亜鉛、酸化インジウム亜鉛、酸化インジウムガリウム亜鉛、又は酸化すずの微粒子１０５が、１００ｇ程度収納される。また、被処理材１０３として基材１ａを用いる。ポンプ１０７を動作させて堆積室１０１内の圧力を１００Ｐａ程度にする。このような状態で、パウダ室１０６に高圧ガスを毎分２１リットル程度の流量で供給する。高圧ガスとしては、例えば酸素ガスを用いる。高圧ガスとして窒素ガスを用いてもよく、酸素及び窒素の混合ガスを用いてもよい。この結果、パウダ室１０６内では、高圧ガスにより微粒子１０５が巻き上げられる。また、パウダ室１０６の圧力は５０ｋＰａ程度となる。従って、巻き上げられた微粒子１０５が高圧ガス（キャリアガス）と共に搬送管１１２内を搬送され、扁平ノズル１０４の開口部からほぼ音速で被処理材１０３に向けて出射される。そして、微粒子１０５は慣性により被処理材１０３に到達するようになる。

更に、高圧ガスのパウダ室１０６への供給と並行して可動式ステージ１０２を動作させ、被処理材１０３を扁平ノズル１０４の長手方向に垂直な方向に走査する。この走査の距離がＸｍｍの場合、微粒子１０５は２０ｍｍ×Ｘｍｍの矩形領域に堆積することとなる。また、走査の回数が６０回程度の場合、酸化物半導体膜３の厚さは１００ｎｍ程度となる。このように、図２（ａ）の微粒子堆積装置を用いて酸化物半導体膜３を形成することができる。なお、扁平ノズル１０４の長手方向に水平な方向に更に被処理材１０３を動かすことにより、特定の領域だけでなく、基板等の被処理材１０３に一様に酸化物半導体膜３を形成することが可能になる。

また、図２（ｂ）に示す微粒子堆積装置の他の一例を用いて酸化物半導体膜３を形成してもよい。この例では、搬送管１１２の途中に分級器１０８が設けられており、その下流側に粒子サイズ測定器１０９が繋げられている。分級器１０８としては、例えばインパクタ又はバーチャルインパクタが用いられる。パウダ室１０６内で微粒子１０５が凝集していることもあり、微粒子１０５が凝集して構成された集合体（凝集粒子）が搬送管１１２内を搬送されることもある。しかし、分級器１０８が設けられていれば、大きな凝集粒子が堆積室１０１まで搬送されることが抑制される。つまり、分級器１０８により、堆積室１０１へ導かれる粒子の大きさをより厳密に制御することが可能になる。例えば、上記のように、微粒子１０５の平均直径が４００ｎｍの場合、分級器１０８におけるカットサイズが８００ｎｍ程度に設定されていれば、大きな凝集粒子を効率的に除去することが可能である。また、粒子サイズ測定器１０９により、凝集粒子がどの程度含まれているか、及び凝集粒子がどの程度除去されたかを検知することができる。

酸化物半導体膜３の形成後には、図１（ｂ）に示すように、フォトリソグラフィにより、チャネルを形成する予定の領域上にレジストパターン４を形成する。次いで、図１（ｃ）に示すように、レジストパターン４をマスクとして用いて酸化物半導体膜３をアルゴンミリング等により加工する。その後、レジストパターン４を除去する。このようにしてチャネルが形成される。

続いて、図１（ｄ）に示すように、酸化物半導体膜３に接するソース電極５ｓ及びドレイン電極５ｄを形成する。ソース電極５ｓ及びドレイン電極５ｄには、例えば、厚さが１０ｎｍ程度のＴｉ膜及びその上に形成された厚さが５０ｎｍ程度のＡｕ膜が含まれる。ソース電極５ｓ及びドレイン電極５ｄは、例えばリフトオフ法により形成することができる。この場合、ソース電極５ｓを形成する予定の領域及びドレイン電極５ｄを形成する予定の領域を露出するレジストマスクを形成し、電極材料の蒸着を行い、レジストマスクをその上の電極材料と共に除去する。

次いで、図１（ｅ）に示すように、酸化物半導体膜３等が形成されていない側の絶縁膜２を除去して基板１の裏面を露出する。その後、基板１の裏面上にバックゲート電極５ｇを形成する。バックゲート電極５ｇの形成では、例えば、厚さが１０ｎｍのＴｉ膜及び厚さが５０ｎｍのＡｕ膜をこの順で堆積する。このようにして、バックゲートトランジスタが得られる。

第１の実施形態によれば、酸化物半導体膜３を微粒子１０５の堆積により形成しているため、比較的低い温度でトランジスタを製造することができる。また、このようにして形成した酸化物半導体膜３における電荷の移動度は高いため、高速動作が可能である。

また、本願発明者が第１の実施形態に倣って酸化亜鉛の酸化物半導体膜３を形成し、透過型電子顕微鏡を用いてこれを観察したところ、酸化物半導体膜３のグレインサイズが２０ｎｍ〜３０ｎｍ程度であり、非常に緻密であった。

また、本願発明者は第１の実施形態に倣ってバックゲートトランジスタを製造し、その特性を測定した。この結果を図３に示す。なお、酸化物半導体膜３の材料は酸化亜鉛とした。図３（ａ）は、種々のゲート電圧Ｖｇにおけるソース及びドレイン間の電圧Ｖｄｓと
ソース及びドレイン間の電流Ｉｄｓとの関係を示し、図３（ｂ）は、ドレイン電圧Ｖｄが５Ｖのときのソース及びゲート間の電圧Ｖｇｓとソース及びドレイン間の電流Ｉｄｓとの関係を示す。図３に示すように、良好な特性を得ることができた。

なお、扁平ノズル１０４の開口部の形状は特に限定されない。例えば、長手方向の長さが３０ｍｍ又は１００ｍｍ等であってもよい。

（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

第２の実施形態では、先ず、図４（ａ）に示すように、基板１１の一表面上に硬質絶縁膜１２を形成する。基板１１としては、例えばアクリル基板等のヤング率が１０ＧＰａ以下のものを用いる。また、硬質絶縁膜１２としては、例えば酸化シリコン膜、酸化アルミニウム膜等のヤング率が１０ＧＰａ以上のものを用いる。アクリル基板のヤング率は３ＧＰａ程度、酸化シリコン膜のヤング率は７３ＧＰａ程度、酸化アルミニウム膜のヤング率は４００ＧＰａ程度である。硬質絶縁膜１２は、例えば室温でのスパッタリング法により形成することができる。また、硬質絶縁膜１２の厚さは、例えば４００ｎｍ程度とする。

次いで、図４（ｂ）に示すように、酸化物半導体膜３と同様に、硬質絶縁膜１２のチャネルを形成する予定の領域に酸化物半導体膜１３を形成する。つまり、基板１１を操作させながらの微粒子の吹き付け、及びレジストパターンをマスクとして用いたアルゴンミリング等を行う。また、ソース電極５ｓ及びドレイン電極５ｄと同様に、酸化物半導体膜１３に接するソース電極１５ｓ及びドレイン電極１５ｄを形成する。

その後、図４（ｃ）に示すように、酸化物半導体膜１３、ソース電極１５ｓ及びドレイン電極１５ｄを覆うゲート絶縁膜１４を形成する。ゲート絶縁膜１４としては、例えば、原子層堆積（ＡＬＤ：atomic layer deposition）法により厚さが５０ｎｍ程度の酸化ハフニウム膜を形成する。また、ＳＯＧ（スピン・オン・グラス）を用いて酸化シリコン膜を形成してもよい。いずれにしてもアクリル基板等の基板１１が軟化及び変形しない温度条件下で酸化物半導体膜１３を形成する。

続いて、図４（ｄ）に示すように、酸化物半導体膜１３の上方でゲート絶縁膜１４上にゲート電極１５ｇを形成する。ゲート電極１５ｇには、例えば、Ｔｉ膜及びＡｕ膜が含まれる。ゲート電極１５ｇは、例えばリフトオフ法により形成することができる。また、ゲート絶縁膜１４に、ソース電極１５ｓの一部を露出する開口部及びドレイン電極１５ｄの一部を露出する開口部を形成する。このようにして、トップゲートトランジスタが得られる。

第２の実施形態によれば、酸化物半導体膜１３を酸化物半導体膜３と同様の方法によって形成しているため、比較的低い温度でトランジスタを製造することができる。また、このようにして形成した酸化物半導体膜１３における電荷の移動度は高いため、高速動作が可能である。

ヤング率が低く、軟らかい基板１１上に酸化物半導体膜１３を直接形成することも可能であるが、酸化物半導体膜１３を直接形成すると、微粒子の衝突により基板１１の表面が荒れて、酸化物半導体膜１３の形成が困難になりやすい。これに対し、本実施形態では、基板１１を用いているが、その上に硬質絶縁膜１２を形成しているため、酸化物半導体膜１３を緻密なものとすることができる。

なお、硬質絶縁膜１２の厚さは特に限定されないが、酸化物半導体膜１３の形成に用いる微粒子の平均直径以上とすることが好ましい。即ち、微粒子の平均直径が４００ｎｍであれば、酸化物半導体膜１３の厚さは４００ｎｍ以上とすることが好ましい。

また、基板１１として他のプラスチック基板、ゴム基板、木製基板、又は紙製基板を用いてもよく、可撓性基板を用いてもよい。プラスチック基板の材料としては、塩化ビニル、ポリスチレン、ＡＢＳ、ポリエチレン、ポリプロピレン、ナイロン、アクリル、ペット、ポリイミド、フッ素樹脂、ポリカーボネート、メチルペンテン樹脂、ポリウレタン等が挙げられる。また、ゴム基板の材料としては、天然ゴム、ブタジエンゴム、スチレンゴム、ブチルゴム、エチレン・プロピレンゴム、ニトリルゴム、アクリルゴム、ウレタンゴム、シリコーンゴム、フッ素ゴム等が挙げられる。更に、シリコン基板等のヤング率が１０ＧＰａ以上の基板を用いてもよい。

また、第２の実施形態は、特に、基板１１のヤング率が微粒子のヤング率よりも小さく、硬質絶縁膜１２のヤング率が微粒子のヤング率と同程度以上の場合に効果的である。

また、微粒子のサイズ分布が２つ以上のピークを有していてもよい。例えば、平均直径が４００ｎｍの微粒子と平均直径が４００ｎｍとは異なる微粒子との混合物がパウダ室に入れられていてもよい。平均直径が小さな微粒子は成膜速度の向上に効果的であり、平均直径が大きな微粒子は緻密な膜の形成に効果的であり、これらを適切に組み合わせることにより、相乗的な効果を得ることができる。なお、この場合には、硬質絶縁膜１２の厚さは最も大きな微粒子のピークサイズ（平均直径）以上であることが好ましい。

なお、第２の実施形態でトップゲート構造を採用しているのは、基板１１が導電性を帯びておらず、バックゲート構造では酸化物半導体膜１３の電位の制御が困難だからである。

（第３の実施形態）
次に、第３の実施形態について説明する。図５は、第３の実施形態に係る半導体装置の製造方向を示す断面図である。

第３の実施形態では、先ず、図５（ａ）に示すように、絶縁性の基板２１のチャネルを形成する予定の領域及びその周囲に酸化物半導体の微粒子を吹き付けて酸化物半導体膜２３を形成する。酸化物半導体膜２３の厚さは、例えば２００ｎｍ程度とする。酸化物半導体膜２３は、酸化物半導体膜３と同様の方法により形成する。従って、第１の実施形態と比較すると、走査の回数を多くする。次いで、第１の実施形態と同様にして、レジストパターンをマスクとして用いたアルゴンミリングを行う。

その後、図５（ｂ）に示すように、酸化物半導体膜２３を化学機械研磨（ＣＭＰ：chemical mechanical polishing）法により研磨する。この際に、例えば、酸化物半導体膜２３の表面粗さは１ｎｍ以下とし、厚さは１００ｎｍ程度とする。

続いて、図５（ｃ）に示すように、酸化物半導体膜２３上にＭｇ_xＺｎ_1-xＯ（ＭｇＺｎＯ）膜２６を形成する。ここで、ＭｇＺｎＯ膜２６におけるＭｇの分率ｘは、０．０５〜０．３０程度とする。また、ＭｇＺｎＯ膜２６の厚さは、例えば３０ｎｍ程度とする。ＭｇＺｎＯ膜２６は、例えば、ＡＬＤ法、レーザアブレーション、又はスパッタリング法等により形成することができる。また、酸化物半導体膜２３の形成と同様に、微粒子の吹き付けによってＭｇＺｎＯ膜２６を形成してもよい。

次いで、図５（ｄ）に示すように、ソース電極５ｓ及びドレイン電極５ｄと同様に、酸化物半導体膜２３及びＭｇＺｎＯ膜２６に接するソース電極２５ｓ及びドレイン電極２５ｄを形成する。また、ＭｇＺｎＯ膜２６、ソース電極２５ｓ及びドレイン電極２５ｄを覆うゲート絶縁膜２４を形成する。更に、酸化物半導体膜２３及びＭｇＺｎＯ膜２６の上方でゲート絶縁膜２４上にゲート電極２５ｇを形成する。また、ゲート絶縁膜２４に、ソース電極２５ｓの一部を露出する開口部及びドレイン電極２５ｄの一部を露出する開口部を形成する。このようにして、高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）が得られる。

第３の実施形態によれば、酸化物半導体膜２３を酸化物半導体膜３と同様の方法によって形成しているため、比較的低い温度でトランジスタを製造することができる。また、このようにして形成した酸化物半導体膜２３における電荷の移動度は高いため、高速動作が可能である。

なお、いずれの実施形態においても、酸化膜付シリコン基板、サファイア基板、アルミナ基板、石英基板、及びガラス基板等を基板として用いることができる。また、製造されたトランジスタは、例えば、携帯電話、無線通信又は携帯電話の基地局、サーバ、パーソナルコンピューター、自動車、人工衛星、建造物等に用いることができる。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
酸化物半導体の微粒子を基板に吹き付けてチャネル用の半導体膜を形成する工程と、
前記半導体膜の電位を制御するゲート電極並びに前記半導体膜を間に挟むソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。

（付記２）
前記酸化物半導体は、酸化亜鉛、酸化マグネシウム亜鉛、酸化インジウム亜鉛、酸化インジウムガリウム亜鉛、及び酸化すずからなる群から選択された少なくとも一種を含有することを特徴とする付記１に記載の半導体装置の製造方法。

（付記３）
前記半導体膜を形成する工程の前に、前記基板上にヤング率が１０ＧＰａ以上の絶縁膜を形成する工程を有することを特徴とする付記１又は２に記載の半導体装置の製造方法。

（付記４）
絶縁膜の厚さを前記微粒子の平均直径以上とすることを特徴とする付記３に記載の半導体装置の製造方法。

（付記５）
前記絶縁膜は、シリコン酸化物及びアルミニウム酸化物からなる群から選択された少なくとも一種を含有することを特徴とする付記３又は４に記載の半導体装置の製造方法。

（付記６）
前記基板のヤング率は、１０ＧＰａ以下であることを特徴とする付記３乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記７）
前記基板は、プラスチック基板、ゴム基板、木製基板、及び紙製基板からなる群から選択された少なくとも一種であることを特徴とする付記６に記載の半導体装置の製造方法。

（付記８）
前記基板は、酸化膜付シリコン基板、サファイア基板、アルミナ基板、石英基板、及びガラス基板からなる群から選択された少なくとも一種であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。

（付記９）
酸化物半導体の微粒子の基板への吹き付けにより形成されたチャネル用の半導体膜と、
前記半導体膜の電位を制御するゲート電極と、
前記半導体膜を間に挟むソース電極及びドレイン電極と、
を有することを特徴とする半導体装置。

（付記１０）
前記酸化物半導体は、酸化亜鉛、酸化マグネシウム亜鉛、酸化インジウム亜鉛、酸化インジウムガリウム亜鉛、及び酸化すずからなる群から選択された少なくとも一種を含有することを特徴とする付記９に記載の半導体装置。

１、１１、２１：基板
２：絶縁膜
３、１３，２３：酸化物半導体膜
５ｄ、１５ｄ、２５ｄ：ドレイン電極
５ｇ、１５ｇ、１５ｇ：ゲート電極
５ｓ、１５ｓ、１５ｓ：ソース電極
１２：硬質絶縁膜
１４、２４：ゲート絶縁膜
２６：ＭｇＺｎＯ

Claims

酸化物半導体の微粒子を基板に吹き付けてチャネル用の半導体膜を形成する工程と、
前記半導体膜の電位を制御するゲート電極並びに前記半導体膜を間に挟むソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記酸化物半導体は、酸化亜鉛、酸化マグネシウム亜鉛、酸化インジウム亜鉛、酸化インジウムガリウム亜鉛、及び酸化すずからなる群から選択された少なくとも一種を含有することを特徴とする請求項１に記載の半導体装置の製造方法。
前記半導体膜を形成する工程の前に、前記基板上にヤング率が１０ＧＰａ以上の絶縁膜を形成する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
絶縁膜の厚さを前記微粒子の平均直径以上とすることを特徴とする請求項３に記載の半導体装置の製造方法。
酸化物半導体の微粒子の基板への吹き付けにより形成されたチャネル用の半導体膜と、
前記半導体膜の電位を制御するゲート電極と、
前記半導体膜を間に挟むソース電極及びドレイン電極と、
を有することを特徴とする半導体装置。