JP6634539B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP6634539B2
JP6634539B2 JP2019127461A JP2019127461A JP6634539B2 JP 6634539 B2 JP6634539 B2 JP 6634539B2 JP 2019127461 A JP2019127461 A JP 2019127461A JP 2019127461 A JP2019127461 A JP 2019127461A JP 6634539 B2 JP6634539 B2 JP 6634539B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
transistor
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019127461A
Other languages
English (en)
Other versions
JP2019176187A (ja
JP2019176187A5 (ja
Inventor
高橋　正弘
正弘 高橋
拓也 廣橋
拓也 廣橋
将志 津吹
将志 津吹
典隆 石原
典隆 石原
将志 太田
将志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019176187A publication Critical patent/JP2019176187A/ja
Publication of JP2019176187A5 publication Critical patent/JP2019176187A5/ja
Priority to JP2019226526A priority Critical patent/JP6905042B2/ja
Application granted granted Critical
Publication of JP6634539B2 publication Critical patent/JP6634539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/207—Diffractometry using detectors, e.g. using a probe in a central position and one or more displaceable detectors in circumferential positions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明の一態様は、例えば、半導体装置、表示装置、発光装置、それらの駆動方法、また
は、それらの製造方法に関する。特に、本発明の一態様は、金属酸化物膜及び金属酸化物
膜の成膜方法に関する。また、当該金属酸化物膜を用いた半導体装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表
記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体
膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性を
示す金属酸化物（酸化物半導体）が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いて
トランジスタを作製する技術が特許文献１で開示されている。
特開２００６−１６５５２９号公報
本発明の一態様は、結晶部を含む金属酸化物膜を提供することを課題の一とする。
または、本発明の一態様は、物性の安定性が高い金属酸化物膜を提供することを課題の一
とする。
また、本発明の一態様は、上述の金属酸化物膜等を適用した信頼性の高い半導体装置を提
供することを課題とする。
または、本発明の一態様は、新規な半導体装置を提供することを課題とする。なお、これ
らの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、こ
れらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の課題を抽出することが可能である。
開示する発明の一態様は、巨視的には原子配列に周期性が見られない程度、又は巨視的に
は長距離秩序が見られない程度に極微細な結晶部を含む金属酸化物膜である。本発明の一
態様の金属酸化物膜は、膜平面の制限視野電子線回折パターンでは、非晶質状態を示すハ
ローパターンが観察され、断面のナノビーム電子線回折パターンでは、ハローパターンは
観測されず、特定の面に配向した結晶を示す規則性を有するスポットと異なる、方向性を
持たないスポットが観察される領域を含む。より具体的には、例えば以下の構成を有する
金属酸化物膜である。
本発明の一態様は、断面のナノビーム電子線回折パターンにおいて、円周状に分布した複
数のスポットが観察される領域を含むことを特徴とする金属酸化物膜である。
また、本発明の一態様は、断面のナノビーム電子線回折パターンにおいて、円周状に分布
した複数のスポットが観察され、且つ、平面の制限視野電子線回折パターンにおいて、ハ
ローパターンが観察される領域を含むことを特徴とする金属酸化物膜である。
上記において、制限視野電子線回折パターンにおける測定範囲を３００ｎｍφ以上とする
ことが好ましい。
また、上記において、ナノビーム電子線回折の測定範囲を５ｎｍφ以上１０ｎｍφ以下と
することが好ましい。なお、ビーム径を１ｎｍφに収束させた電子線を照射させることで
、測定範囲を５ｎｍφ以上１０ｎｍφ以下としたナノビーム電子線回折パターンを得るこ
とができる。
また、上記のナノビーム電子線回折パターンは、１０ｎｍより大きく５０ｎｍ以下の厚さ
に薄片化した試料の断面のナノビーム電子線回折パターンであることが好ましい。
また、上記において、金属酸化物膜は結晶部を含み、結晶部の大きさは１０ｎｍ以下であ
ることが好ましい。あるいは、１ｎｍ以上、かつ１０ｎｍ以下であることが好ましい。
また、本発明の一態様は、結晶部を含む金属酸化物膜であって、結晶部は、測定範囲を５
ｎｍφ以上１０ｎｍφ以下としたナノビーム電子線回折において、金属酸化物膜を１０ｎ
ｍより大きく５０ｎｍ以下の厚さに薄片化した断面の回折パターンでは、円周状に分布し
た複数のスポットが観察され、金属酸化物膜を１０ｎｍ以下の厚さに薄片化した断面の回
折パターンでは、特定の面に配向した結晶を示す規則性を有するスポットが観察される領
域を含むことを特徴とする金属酸化物膜である。
また、上記の金属酸化物膜のいずれか一において、金属酸化物膜は、少なくともインジウ
ム、ガリウム又は亜鉛を含んで構成されることが好ましい。
また、本発明の他の一態様は、室温下且つ酸素を含む雰囲気下にて、酸化物ターゲットを
用いてスパッタリング法を行うことで、断面方向のナノビーム電子線回折パターンにおい
て、円周状に分布した複数のスポットが観察される領域を含む金属酸化物膜を成膜するこ
とを特徴とする金属酸化物膜の成膜方法である。
また、上記の金属酸化物膜の成膜方法において、酸素の分圧を３３％以上の雰囲気下にて
成膜することが好ましい。
本発明の一態様によって、結晶部を含む金属酸化物膜を提供することができる。
また、本発明の一態様によって、物性の安定性が高い金属酸化物膜を提供することができ
る。また、該金属酸化物膜を半導体装置に適用することで、信頼性の高い半導体装置を提
供することができる。
本発明の一態様の金属酸化物膜の断面ＴＥＭ像及びナノビーム電子線回折パターン。 本発明の一態様の金属酸化物膜の平面ＴＥＭ像及び制限視野電子線回折パターン。 電子線回折強度分布の概念図。 石英ガラス基板のナノビーム電子線回折パターン。 本発明の一態様の金属酸化物膜の断面ＴＥＭ像。 本発明の一態様の金属酸化物膜のＸ線回折分析結果。 本発明の一態様の金属酸化物膜のナノビーム電子線回折パターン。 本発明の一態様の金属酸化物膜のナノビーム電子線回折パターン。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る電子機器のブロック図を説明する図。 実施の形態に係る電子機器の外観図を説明する図。 本発明の一態様の金属酸化物膜の断面ＴＥＭ像及びナノビーム電子線回折パターン。 イオンミリング法による試料の薄片化方法を示す概念図。 本発明の一態様の金属酸化物膜のナノビーム電子線回折パターン。 比較例及び実施の形態に係る金属酸化物膜のＳＩＭＳ分析結果。 液相法で作製した試料のＸ線回折分析結果。 比較例の試料の断面ＴＥＭ像。 本発明の一態様の金属酸化物膜及び比較例の試料のナノビーム電子線回折パターン。 計算に用いた酸化物半導体層の結晶構造を示す図。 水素添加による結晶状態への影響を示す計算結果。 本発明の一態様の金属酸化物膜及び比較例の試料のＸＰＳによる結合エネルギー測定結果。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以
下の説明に限定されず、その形態及び態様を様々に変更し得ることは、当業者であれば容
易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。
（実施の形態１）
本実施の形態では、本発明の一態様の金属酸化物膜について、図１乃至図７、図１５乃至
２１を参照して説明する。
＜金属酸化物膜の結晶部＞
本実施の形態の金属酸化物膜は、巨視的には原子配列に周期性が見られない程度、又は巨
視的には長距離秩序が見られない程度に極微細な結晶部を含む金属酸化物膜である。した
がって、本実施の形態の金属酸化物膜に含まれる結晶部よりも大きい（広い）測定範囲で
の電子線回折によっては、結晶状態を示す規則性を有するスポットが得られないことがあ
る。
≪断面ＴＥＭ像及び極微電子線回折パターン≫
図１（Ａ）に本実施の形態の金属酸化物膜の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅ
ｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ（透過型電子顕微鏡））像を示す。また、図１（
Ｂ）に図１（Ａ）のポイント１においてナノビーム電子線回折を用いて測定した電子線回
折パターンを、図１（Ｃ）に図１（Ａ）のポイント２においてナノビーム電子線回折を用
いて測定した電子線回折パターンを、図１（Ｄ）に図１（Ａ）のポイント３においてナノ
ビーム電子線回折を用いて測定した電子線回折パターンをそれぞれ示す。
金属酸化物膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚５０
ｎｍで成膜した試料を用いた。金属酸化物膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１（原子数比）である酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、
圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、成膜し
た金属酸化物膜を、５０ｎｍ程度（例えば、４０ｎｍ±１０ｎｍ）の厚さに薄片化し、断
面ＴＥＭ像及びナノビーム電子線回折パターンを得た。
金属酸化物膜の断面観察は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９００
０ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率２００万倍として行った。ナノビーム
電子線回折は、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ−２０００」）を用
い、加速電圧を２００ｋＶ、ビーム径約１ｎｍφとして行った。なお、ナノビーム電子線
回折での測定範囲は、５ｎｍφ以上１０ｎｍφ以下である。
図１（Ｂ）に示すように、本実施の形態の金属酸化物膜は、ナノビーム電子線回折パター
ンにおいて、円周状に配置された複数のスポット（輝点）が観察される。換言すると、本
実施の形態の金属酸化物膜では、円周状に分布した複数のスポットが観察される。又は、
円周状に分布した複数のスポットが複数の同心円を形成するともいえる。
また、石英ガラス基板との界面近傍である図１（Ｄ）及び、金属酸化物膜の膜厚方向中央
部の図１（Ｃ）においても図１（Ｂ）と同様に円周状に分布した複数のスポットが観察さ
れる。図１（Ｃ）において、第１の円周の半径（メインスポットからの距離）は、３．８
８／ｎｍから４．９３／ｎｍであった。面間隔に換算すると、０．２０３ｎｍから０．２
５７ｎｍである。
図１のナノビーム電子線回折パターンでは、非晶質状態を示すハローパターンとは異なり
、複数のスポットが観察される。従って、本実施の形態の金属酸化物膜は、結晶部を有す
ることが確認される。しかしながら、図１のナノビーム電子線回折パターンでは、特定の
面に配向した結晶を示す規則性を有するスポットではなく、方向性を持たないスポットが
観察されることから、本実施の形態の金属酸化物膜は、面方位が不規則であって且つ大き
さの異なる結晶部が複数混在する膜であることが推測される。
また、図５に、図１（Ａ）に示す断面ＴＥＭ像の部分拡大図を示す。図５（Ａ）は、図１
（Ａ）のポイント１近傍（金属酸化物膜表面）を、倍率８００万倍で観察した断面ＴＥＭ
像である。また、図５（Ｂ）は、図１（Ａ）のポイント２近傍（金属酸化物膜の膜厚方向
中央部）を、倍率８００万倍で観察した断面ＴＥＭ像である。
また、本実施の形態の金属酸化物膜は、図５に示す断面ＴＥＭ像からは結晶構造が明確に
は確認できない。
≪平面ＴＥＭ像及び制限視野電子線回折パターン≫
次いで、図２（Ａ）に本実施の形態の金属酸化物膜の平面ＴＥＭ像を示す。また、図２（
Ｂ）に図２（Ａ）において円で囲んだ領域を制限視野電子線回折を用いて測定した電子線
回折パターンを示す。
金属酸化物膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚３０
ｎｍで成膜した試料を用いた。金属酸化物膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１（原子数比）である酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、
圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、成膜し
た試料を、金属酸化物膜を残すように薄片化し、平面ＴＥＭ像及び制限視野電子線回折パ
ターンを得た。
図２のイメージは、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９０００ＮＡＲ
」）を用い、加速電圧を３００ｋＶで得た。図２（Ａ）は、倍率５０万倍として金属酸化
物膜の平面観察により得た。また、図２（Ｂ）は、図２（Ａ）に示す円内を制限視野電子
線回折で測定した結果である。図２（Ｂ）のパターンは、制限視野領域を３００ｎｍφと
して電子線回折を行うことにより得た。電子線の広がり（およそ数ｎｍ程度）を考慮する
と、測定範囲は、３００ｎｍφ以上である。
図２（Ｂ）に示すように、本実施の形態の金属酸化物膜では、極微電子線回折よりも測定
範囲の広い制限視野電子線回折を用いた電子線回折パターンでは、極微電子線回折によっ
て観察された複数のスポットがみられず、ハローパターンが観察される。よって、本実施
の形態の金属酸化物膜は、巨視的（例えば、測定範囲を３００ｎｍφ以上とした場合）に
は原子配列に周期性が見られない程度、又は、巨視的には長距離秩序が見られない程度に
、極微細な結晶部を含む金属酸化物膜であるといえる。
≪電子線回折強度分布概念図≫
図３に、図１及び図２の電子線回折パターンにおける回折強度の分布を概念的に示す。図
３（Ａ）は、図１（Ｂ）乃至図１（Ｄ）に示す極微電子線回折パターンにおける回折強度
の分布の概念図である。また、図３（Ｂ）は、図２（Ｂ）に示す制限視野電子線回折パタ
ーンにおける回折強度の分布の概念図である。また、図３（Ｃ）は理想的な多結晶構造の
電子線回折パターンにおける回折強度の分布の概念図である。
図３において、縦軸は電子線回折強度（任意単位）、横軸はメインスポットからの距離を
示す。
図３（Ｃ）に示す理想的な多結晶構造においては、結晶部が配向する面の面間隔（ｄ値）
に応じた、メインスポットからの特定の距離にピークがみられる。この場合、電子線回折
パターンにおいては、メインスポットからの特定の距離に線幅の小さいリングが明確に観
察される。
一方、図１に示すように本実施の形態の金属酸化物膜のナノビーム電子線回折パターンで
観察される複数のスポットによって形成された円周状領域は、比較的大きい幅を有する。
よって、図３（Ａ）に示すように、その電子線回折強度は、帯状に分布したピーク（ピー
ク帯）を複数有する、離散的な強度分布を示す。また、ナノビーム電子線回折パターンに
おいて、同心円状の領域間に、少数のスポットが存在するため、図３（Ａ）に示すように
、二つのピーク帯の間に、回折ピークを有していることが分かる。
一方、図３（Ｂ）に示すように、本実施の形態の金属酸化物膜の制限視野電子線回折パタ
ーンにおける電子線回折強度分布は、連続的な強度分布を示す。図３（Ｂ）は、図３（Ａ
）に示す電子線回折強度分布を広範囲で観察した結果と近似可能であるため、図３（Ａ）
に示すピーク帯が積分され、連続的な強度分布が得られたものと考察できる。
図３（Ａ）乃至図３（Ｃ）に示すように、本実施の形態の金属酸化物膜は、面方位が不規
則であって且つ大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、制
限視野電子線回折パターンにおいてはスポットが観察されない程度に、極微細であること
が示唆される。
ナノビーム電子線回折パターンで複数のスポットが図１に示したように観察される金属酸
化物膜は、５０ｎｍ程度の厚さに薄片化されている。また電子線のビーム径は１ｎｍφに
収束されているため、その測定範囲は５ｎｍ以上１０ｎｍ以下である。よって、本実施の
形態の金属酸化物膜に含まれる結晶部の大きさは、少なくとも５０ｎｍ以下であり、例え
ば、１０ｎｍ以下、または５ｎｍ以下であることが推測される。
≪極薄片化した試料のナノビーム電子線回折パターン≫
本実施の形態の金属酸化物膜に含まれる結晶部の大きさが１０ｎｍ以下、又は５ｎｍ以下
である場合、金属酸化物膜を５０ｎｍ程度の厚さに薄片化した試料では、奥行き方向の測
定範囲が該結晶部の大きさよりも大きくなるため、測定範囲内に複数の結晶部が含まれる
ことがある。そこで、金属酸化物膜を１０ｎｍ以下の厚さに薄片化し、その断面をナノビ
ーム電子線回折によって観察した。
試料の作製方法を以下に示す。Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚５
０ｎｍで成膜した。その成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である
酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、金属酸化物膜を成膜後、４５
０℃で窒素雰囲気下にて１時間の第１の加熱処理、及び、４５０℃で窒素及び酸素雰囲気
下にて１時間の第２の加熱処理を行った。
第２の加熱処理後の金属酸化物膜を、Ａｒイオンを用いたイオンミリング法によって薄片
化した。はじめに、薄片化の補強のために金属酸化物膜が成膜された石英ガラス基板をダ
ミー基板と貼り合わせた後、切断及び研磨によって、厚さ約５０μｍまで薄片化した。そ
の後、図１６に示すように、金属酸化物膜２０４が設けられた石英ガラス基板２００及び
ダミー基板２０２に対して、低角度（およそ３°）からアルゴンイオンを照射して、イオ
ンミリングを行い、５０ｎｍ程度（４０ｎｍ±１０ｎｍ）の厚さに薄片化された領域２１
０ａ、及び１０ｎｍ以下、例えば、５〜１０ｎｍの厚さに薄片化された領域２１０ｂを形
成し、それぞれその断面を観察した。
図１５（Ａ）に、領域２１０ａに相当する５０ｎｍ程度の厚さに薄片化された試料の断面
ＴＥＭ像を示す。また、図１５（Ａ）に示す断面を、ナノビーム電子線回折によって測定
した電子線回折パターンを図１５（Ｂ）〜図１５（Ｅ）に示す。図１５（Ｂ）は、ビーム
径を１ｎｍφに収束させた電子線を用いた電子線回折パターンである。図１５（Ｃ）は、
ビーム径を１０ｎｍφに収束させた電子線を用いた電子線回折パターンである。図１５（
Ｄ）は、ビーム径を２０ｎｍφに収束させた電子線を用いた電子線回折パターンである。
そして、図１５（Ｅ）は、ビーム径を３０ｎｍφに収束させた電子線を用いた電子線回折
パターンである。
図１５（Ｂ）より、加熱処理後の金属酸化物膜においても、図１と同様に、円周状に分布
した複数のスポット（輝点）が観察される。また、図１５（Ｃ）〜図１５（Ｅ）より、電
子線のビーム径を大きくして測定範囲を広げると、当該複数のスポットは徐々にブロード
となっていくことが確認される。
また、図１７（Ａ）〜図１７（Ｄ）に、領域２１０ｂに相当する１０ｎｍ以下の厚さに薄
片化した試料の任意の４点を、ビーム径を１ｎｍφに収束させた電子線を用いて測定した
ナノビーム電子線回折パターンを示す。
図１７（Ａ）及び図１７（Ｂ）では、特定の面に配向した結晶を示す規則性を有するスポ
ットが観察される。ここから、本実施の形態に係る金属酸化物膜は、確かに結晶部を有し
ていることがわかる。一方で、図１７（Ｃ）及び図１７（Ｄ）では、円周状に分布した複
数のスポット（輝点）が観察される。
上述したように、本実施の形態の金属酸化物膜に含まれる結晶部の大きさは、少なくとも
５０ｎｍ以下であり、例えば、１０ｎｍ以下、または５ｎｍ以下と極微細である。よって
、例えば、試料を１０ｎｍ以下の厚さに薄片化し、且つ電子線を１ｎｍφに収束して、測
定範囲を例えば、一つの結晶部の大きさよりも小さい領域まで縮小した場合、測定する領
域によっては、特定の面に配向した結晶を示す規則性を有するスポットを観察することが
できる。また、測定する領域に複数の結晶部が含まれると、結晶部を透過した電子線が、
奥行き方向に存在する別の結晶部に照射されることがある。この場合、複数のナノビーム
電子線回折パターンが観測されると考えることができる。
≪石英基板の極微電子線回折パターン≫
図４に、石英ガラス基板のナノビーム電子線回折パターンを示す。測定条件は、図１に示
した金属酸化物膜のそれと同一とした。
図４より、非晶質構造を有する石英ガラス基板では、特定のスポットに回折されずメイン
スポットから輝度が連続的に変化するハローパターンが観測される。このように、非晶質
構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、本実施の形態
の金属酸化物膜で観察されるような円周状に配置された複数のスポットが観察されない。
従って、図１（Ｂ）乃至図１（Ｄ）で観察される円周状に配置された複数のスポットは、
本実施の形態の金属酸化物膜に特有のものであることが確認される。
≪極微電子線を連続照射した後の電子線回折パターン≫
図８に、図１（Ａ）に示すポイント２にビーム径を約１ｎｍφに収束した電子線を１分間
照射した後に、測定を行った電子線回折パターンを示す。
図８に示す電子線回折パターンは、図１（Ｃ）に示す電子線回折パターンと同様に、円周
状に分布した複数のスポットが観察され、両者の測定結果に特段の相違点は確認されない
。このことは、図１（Ｃ）で確認された結晶部は本実施の形態の金属酸化物膜の成膜時か
ら存在していることを意味しており、収束させた電子線を照射したことで結晶部が形成さ
れたものではないことを意味する。
≪Ｘ線回折による分析≫
図１及び図２に用いた、石英ガラス基板上に本実施の形態の金属酸化物膜が成膜された試
料をＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析した。図６
にｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。
図６において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．）
である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ−
８ ＡＤＶＡＮＣＥを用いた。
図６に示すように、２θ＝２０〜２３°近傍に石英に起因するピークが観察されるものの
、金属酸化物膜に含まれる結晶部に起因するピークは確認できない。
図６の結果からも、本実施の形態の金属酸化物膜に含まれる結晶部は、極微細な結晶部で
あることが示唆される。
以上示したように、本実施の形態の金属酸化物膜は、面方位の不規則な結晶部が凝集して
形成された膜と推測できる。
また、本実施の形態の金属酸化物膜に含まれる結晶部の大きさは、例えば、１０ｎｍ以下
、または５ｎｍ以下であることが推測される。本実施の形態の金属酸化物膜は、例えば、
１ｎｍ以上１０ｎｍ以下の結晶部（ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ））を含む
金属酸化物膜である。
＜金属酸化物膜の成膜方法＞
本実施の形態の金属酸化物膜の成膜方法について以下に説明する。上述したように、本実
施の形態の金属酸化物膜は、室温下であって酸素を含む雰囲気下にて、スパッタリング法
によって成膜される。成膜雰囲気を酸素を含む雰囲気とすることで、金属酸化物膜中にお
ける酸素欠損を低減し、結晶部を含む膜とすることができる。
≪酸素欠損の低減≫
本実施の形態の金属酸化物膜において、酸素欠損を低減することで、物性の安定した膜と
することができる。特に、本実施の形態の金属酸化物膜として酸化物半導体膜を適用して
半導体装置を作製する場合、酸化物半導体膜における酸素欠損は、キャリアの生成要因と
なり、結果として半導体装置の電気的特性を変動させる要因となる。よって、酸素欠損を
低減された酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装
置とすることができる。
なお、本実施の形態の金属酸化物膜は、成膜雰囲気の酸素分圧を高めると、酸素欠損がよ
り低減されうるため好ましい。例えば、成膜雰囲気における酸素分圧を３３％以上とする
ことが好ましい。
図７に、酸素分圧３３％にて成膜を行った本実施の形態の金属酸化物膜のナノビーム電子
線回折パターンを示す。図７に示す本実施の形態の金属酸化物膜は、成膜雰囲気をアルゴ
ンと酸素の混合雰囲気（Ａｒ：Ｏ２＝３０ｓｃｃｍ：１５ｓｃｃｍ）とした以外は、図１
に示した金属酸化物膜と同様の条件で作製した。また、ナノビーム電子線回折測定は、図
１（Ｂ）乃至図１（Ｄ）で説明した測定と同様に行った。
図７より、酸素分圧を３３％として成膜した本実施の形態の金属酸化物膜においても、ナ
ノビーム電子線回折パターンにおいて円周状に配置された複数のスポットが観察され、結
晶部を含む金属酸化物膜が形成されたことが確認される。
≪スパッタリング法による成膜≫
本実施の形態の金属酸化物膜の成膜に用いることの可能な酸化物ターゲットとしては、Ｉ
ｎ−Ｇａ−Ｚｎ系酸化物に限られず、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物（Ｍは、Ａｌ、Ｔ
ｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を適用することができる。
また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、本
実施の形態の金属酸化物膜である結晶部を含む金属酸化物膜を成膜することが好ましい。
スパッタリング用ターゲットが複数の結晶粒を有し、且つ、複数の結晶粒間の結合が弱く
劈開しやすい界面が存在する場合、当該スパッタリング用ターゲットにイオンを衝突させ
ることで、結晶粒が劈開して、平板状のスパッタリング粒子が得られることがある。該得
られた平板状のスパッタリング粒子が、基板上に堆積することでナノ結晶を含む金属酸化
物膜が成膜される場合があるためである。但し、上記の本実施の形態に係る金属酸化物膜
の成膜メカニズムは、あくまでも一考察であることを付記する。
以上示した本実施の形態の金属酸化物膜は、面方位が不規則であって且つ大きさの異なる
結晶部が複数混在する膜であり、且つ、その結晶部は、制限視野電子線回折パターンにお
いてはスポットが観察されない程度に、極微細であることが示唆される。
また、本実施の形態の金属酸化物膜は、結晶部を含有する領域を有し、物性の安定した膜
である。よって、本実施の形態の金属酸化物膜を半導体装置に適用することで、信頼性の
高い半導体装置を提供することが可能となる。
（比較例）
本比較例では、液相法を用いて作製した金属酸化物膜の結晶性について、図面を参照して
説明する。
本比較例で成膜した金属酸化物膜の成膜方法を以下に示す。
はじめに、Ｉｎ２Ｏ３（５ｗｔ％）、Ｇａ２Ｏ３（３ｗｔ％）、ＺｎＯ（５ｗｔ％）及び
コート剤を、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１となるように混合し、ガラス基板上にスピン
コートによって塗布した。スピンコートの条件は、スピナーを用いて９００ｒｐｍから２
０００ｒｐｍへと段階的に変化させた。
塗布後、ホットプレートを用いて大気雰囲気下にて１５０℃２分間の第１の加熱処理を行
った。
次いで、大気雰囲気下にて４５０℃１時間の第２の加熱処理を行った。第２の加熱処理後
の本比較例の金属酸化物膜（液相法成膜）と、図７に示した金属酸化物膜と同じ条件にて
作製した本実施の形態の金属酸化物膜（スパッタリング法成膜）のそれぞれについて、Ｘ
線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて結合状態の評価を行った。図２４にその評価結果を示す。
ＸＰＳ分析では、測定装置にＰＨＩ社製ＱｕａｎｔｅｒａＳＸＭを用いた。図２４では、
それぞれの金属酸化物膜について、Ｉｎの３ｄ（５／２）軌道（図２４（Ａ）参照）、Ｇ
ａの３ｄ軌道（図２４（Ｂ）参照）、Ｚｎの３ｐ軌道（図２４（Ｃ）参照）、及びＯの１
ｓ軌道（図２４（Ｄ）参照）に相当する領域のスペクトルを示した。図２４の実線は、本
比較例に係る液相法による成膜のＩｎ−Ｇａ−Ｚｎ酸化物膜の評価結果であり、図２４の
破線は本実施の形態に係るスパッタリング法（スパッタ）による成膜のＩｎ−Ｇａ−Ｚｎ
酸化物膜の評価結果である。
図２４（Ａ）〜（Ｄ）より、結合エネルギーには僅かなシフトが見られるものの、本比較
例で示す液相法によって成膜した金属酸化物膜と、本実施の形態に係るスパッタリング法
で成膜した金属酸化物膜は、概略同様のスペクトル形状が得られた。よって、本比較例で
示す液相法を用いて作製した金属酸化物膜は、確かにＩｎ−Ｇａ−Ｚｎ酸化物膜であるこ
とが同定された。
次いで、作製した本比較例の試料をＸＲＤによって分析した。図１９に、ｏｕｔ−ｏｆ−
ｐｌａｎｅ法を用いて分析した結果を示す。
ＸＲＤによる分析には、第１の加熱処理後、大気雰囲気下にて３５０℃、４５０℃、また
は５５０℃で１時間の第２の加熱処理を行ったＩｎ−Ｇａ−Ｚｎ酸化物膜試料を用いた。
図１９において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．
）である。ＸＲＤ測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ−８ ＡＤＶＡＮＣ
Ｅを用いた。
図１９（Ａ）に、本比較例で液相法によって作製した試料の測定結果を示す。また、第１
の加熱処理をしていない試料のＸＲＤパターンが、ａｓ−ｄｅｐｏと示したパターンであ
る。なお、図１９（Ｂ）、（Ｃ）、（Ｄ）には、液相法によって成膜し、その後大気雰囲
気下にて３５０℃、４５０℃、または５５０℃で１時間の加熱処理を行った酸化インジウ
ム膜、酸化ガリウム膜、又は酸化亜鉛膜の測定結果を示す。
図１９より、加熱処理後の酸化インジウム膜のＸＲＤパターンでは、Ｉｎ２Ｏ３の結晶ピ
ークに一致したピークが確認された。また、加熱処理後の酸化亜鉛膜のＸＲＤパターンで
は、ＺｎＯの結晶ピークに一致したピークが確認された。一方、本比較例の試料では、酸
化インジウム膜及び酸化亜鉛膜とは異なり、いずれの温度条件下での加熱処理後の試料に
おいても結晶性のピークが確認されなかった。
また、大気雰囲気下にて４５０℃１時間の第２の加熱処理を行った試料について、Ｘ線反
射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｏｎ）によって膜密度を測定した。
なお、ＸＲＲ測定とは、測定試料に対してＸ線を入射し、入射したＸ線の臨界角、振幅波
形の変化等を測定し、測定した臨界角、振幅波形などを用いて理論式解析を行うことで、
形成された薄膜の密度を測定する測定方法である。
測定した膜密度を表１に示す。
表１より、液相法によって得られた膜は、単結晶構造から計算される理論値と比較して非
常に低密度であることが確認された。ただし、液相法によって成膜された膜はラフネスが
大きいため、高い精度で膜密度を測定することは困難であることを付記する。
次いで、比較例の金属酸化物膜と、本実施の形態の金属酸化物膜について、膜中に含まれ
る不純物濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）分析によって測定した。
図１８（Ａ）に比較例の金属酸化物膜及び本実施の形態の金属酸化物膜の膜中の水素（１
Ｈ）濃度のプロファイルを示す。また、図１８（Ｂ）に比較例の金属酸化物膜及び本実施
の形態の金属酸化物膜の炭素（１２Ｃ）濃度のプロファイルを示す。図１８において、横
軸は深さ（ｎｍ）を表し、縦軸は水素、あるいは炭素の濃度（ａｔｏｍｓ／ｃｍ３）を表
している。
なお、図１８において比較例の金属酸化物膜については、上述の条件と同様に液相法で作
製した試料を適用した。但し、スピンコートを行う前にメンブレンフィルタ（０．２μｍ
）で濾過を行った。また、第２の加熱処理の条件は大気雰囲気下にて４５０℃、５００℃
または５５０℃で１時間とした。その他の条件は、上述の液相法での金属酸化物膜と同じ
条件とした。また、本実施の形態の金属酸化物膜は、図７に示した金属酸化膜と同じ条件
にてスパッタリング法で作製した。
図１８（Ａ）及び図１８（Ｂ）より、比較例の金属酸化物膜からは本実施の形態の金属酸
化物膜よりも多量の水素及び炭素が膜中に均一に存在することが確認された。
図１８（Ｂ）に示す本実施の形態の金属酸化物膜の炭素濃度は、表面から膜中にかけて徐
々に減少しているため、本実施の形態の金属酸化物膜に含まれる炭素は、表面汚染由来の
側面が強いことが示唆される。
一方、比較例の金属酸化物膜においては、いずれの条件下においても水素は１×１０２２
（ａｔｏｍｓ／ｃｍ３）以上、炭素は４×１０２１（ａｔｏｍｓ／ｃｍ３）以上と高い値
で膜中に均一に存在することがわかる。比較例の金属酸化物膜に含まれる炭素は、スピン
コート材の原料である有機酸塩由来であると推測される。
次いで、大気雰囲気下にて４５０℃１時間の第２の加熱処理を行った本比較例の試料の断
面ＴＥＭ像を図２０に示す。断面観察は、透過型電子顕微鏡（日立ハイテクノロジーズ製
「Ｈ−９０００ＮＡＲ」）で加速電圧を３００ｋＶとして行った。図２０（Ａ）は倍率５
０万倍の断面観察像であり、図２０（Ｂ）は倍率２００万倍の断面観察像であり、図２０
（Ｃ）は倍率８００万倍の断面観察像である。
図２０（Ａ）及び図２０（Ｂ）より、本比較例にて液相法で作製した試料は非晶質状の領
域が大部分を占めていることが観察される。また、膜密度の違いによる濃淡（明度の高低
）が存在していることがわかる。
また、図２０（Ｃ）の領域ａにおいては、断面ＴＥＭ像の明度が高く、膜密度が低密度な
領域であるといえる。図２０（Ｃ）の領域ｂにおいては、断面ＴＥＭ像の明度が低く、膜
密度が高密度な領域であるといえる。
図２０（Ｃ）の領域ａ及び領域ｂについて、ナノビーム電子線回折を用いて観察を行った
。図２１（Ａ）〜（Ｃ）に、ナノビーム電子線回折パターンを示す。
電子線回折は、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ−２０００」）を用
い、加速電圧を２００ｋＶ、ビーム径約１ｎｍφとして行った。図２１（Ａ）は、図２０
（Ｃ）の領域ａのナノビーム電子線回折パターンであり、図２１（Ｂ）及び図２１（Ｃ）
は、ともに図２０（Ｃ）の領域ｂのナノビーム電子線回折パターンであり、異なる２カ所
（ｂ１、ｂ２と表記する）の観察結果である。
また、図２１（Ｄ）は、本発明の一態様に係る金属酸化物膜のナノビーム電子線回折パタ
ーンであり、図７に示した条件と同じ条件にて、作製及び観察した電子線回折パターンで
ある。
図２１より、本比較例にて液相法を用いて作製した金属酸化物膜では、いずれの領域にお
いても、図２１（Ｄ）で示す本発明の一態様の金属酸化物膜で観察される円周状に配置さ
れた複数のスポット（輝点）とは異なるパターンが確認された。
図２１（Ａ）より、領域ａのナノビーム電子線回折パターンは、アモルファスを示すハロ
ーに近いパターンが確認された。このような結晶性の低い領域の存在は、膜の低密度、又
は不純物濃度の高さに由来すると推測することができる。
また、図２１（Ｂ）及び（Ｃ）より、領域ｂのナノビーム電子線回折パターンでは、特定
の面に配向した結晶を示す規則性を有するスポット（図２１（Ｂ）及び（Ｃ）において１
〜３で示す。）が観察された。このスポットに関して回折パターンの解析を行った結果を
、以下の表２に示す。
表２より、図２１（Ｂ）又は図２１（Ｃ）で観察されたスポットから導かれるｄ値の実測
値は、ＩｎＧａＺｎＯ４の複数の面方位における理論値とほぼ同値であり、液相法で成膜
した本比較例のＩｎ−Ｇａ−Ｚｎ酸化物膜には部分的にＩｎＺｎＧａＯ４に起因する結晶
領域が存在することが確認された。
以上より、液相法で作製したＩｎ−Ｇａ−Ｚｎ酸化物膜は、不純物が含まれているものの
、ＩｎＺｎＧａＯ４の結晶に起因する周期的な原子配列を有する領域と、結晶性が非常に
低くアモルファスに近い領域とが混在するといえる。
次いで、比較例の金属酸化物膜の膜中に存在する水素及び炭素等の不純物が、金属酸化物
膜の結晶性に与える影響を計算によって評価した。
以下に示す計算では、金属酸化物膜の結晶化に対する水素の効果について、第一原理計算
から調べた。具体的には、ＩｎＧａＺｎＯ４が水素を含まない場合と、水素を６．６７ａ
ｔｏｍ％含む場合それぞれのアモルファス状態と結晶状態のエネルギー差を調べた。Ｉｎ
−Ｇａ−Ｚｎ−Ｏ結晶の原子数密度が８．５４×１０２２ａｔｏｍｓ／ｃｍ３であること
と、図１８に示すＳＩＭＳ分析結果から、この水素濃度は本比較例の金属酸化物膜に含ま
れる水素濃度と同等である。なお、計算では、金属酸化物膜の一例として、Ｉｎ：Ｇａ：
Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物膜を適用した。
図２２に計算に用いた１１２個の原子を有するＩｎ−Ｇａ−Ｚｎ−Ｏ結晶の格子構造を示
す。
計算では、図２２に示す構造に対して、Ｈを添加しない構造と、Ｈを８個添加した構造を
作成し、それぞれを最適化し、エネルギーを計算した。さらに、得られた最適化構造に基
づき、以下の過程でアモルファス構造を作成した。
（１）温度３０００ＫでのＮＶＴアンサンブルでの分子動力学計算。
（２）温度１０００Ｋ、時間２ｐｓｅｃのＮＶＴアンサンブルでの分子動力学計算。
（３）構造の最適化。
ただし、上記の（１）の計算で５ｐｓｅｃ後、５．５ｐｓｅｃ後及び６ｐｓｅｃ後の構造
を取りだし、（２）以降の計算を行い、アモルファスの構造をそれぞれ３個作成し、エネ
ルギーの平均値をとった。尚、計算には第一原理計算ソフト”ＶＡＳＰ（Ｖｉｅｎｎａ
Ａｂ−ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）”を用いた。計算条件を
表３に示す。
図２３に計算によって得られた構造の一部を、表４にエネルギー差の計算結果を示す。図
２３（Ａ）は、Ｈ添加なし（０ａｔｏｍ％）の単結晶Ｉｎ−Ｇａ−Ｚｎ酸化物膜の構造を
示す。図２３（Ｂ）は、Ｈを８個添加した（６．６７ａｔｏｍ％）単結晶Ｉｎ−Ｇａ−Ｚ
ｎ酸化物膜の構造を示す。図２３（Ｃ）は、Ｈ添加なし（０ａｔｏｍ％）のアモルファス
Ｉｎ−Ｇａ−Ｚｎ酸化物膜の構造を示す。図２３（Ｄ）は、Ｈを８個添加した（６．６７
ａｔｏｍ％）アモルファスＩｎ−Ｇａ−Ｚｎ酸化物膜の構造を示す。
表４から、Ｉｎ−Ｇａ−Ｚｎ酸化物膜は、結晶化することによりエネルギーが大きく低下
することがわかる。他方、Ｈが添加されることにより、結晶化による安定化エネルギーが
小さくなる。以上より、本比較例の液相法で作製した金属酸化物膜で、周期的な原子配列
を示すスポットを含むパターンと共に、ハローパターンに近いナノビーム電子線回折パタ
ーンが得られた要因として、水素による結晶構造の不安定化が推測される。
以上示したように、金属酸化物膜中に不純物である水素を含むことにより、結晶の安定性
が低下する。この計算結果は、ハローパターンに近いナノビーム電子線回折パターンが確
認された比較例の金属酸化物膜では、不純物である水素及び炭素の含有量が、本実施の形
態の金属酸化物膜よりも高いこととも一致している。
以上、本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施す
ることができる。
（実施の形態２）
本実施の形態では、実施の形態１で例示した金属酸化物膜であって半導体特性を示す金属
酸化物膜（酸化物半導体膜）を適用したトランジスタの構成例について、図面を参照して
説明する。
＜トランジスタの構成例＞
図９（Ａ）に、以下で例示するトランジスタ１００の断面概略図を示す。トランジスタ１
００はボトムゲート型のトランジスタである。
トランジスタ１００は、基板１０１上に設けられるゲート電極１０２と、基板１０１及び
ゲート電極１０２上に設けられる絶縁層１０３と、絶縁層１０３上にゲート電極１０２と
重なるように設けられる酸化物半導体層１０４と、酸化物半導体層１０４の上面に接する
一対の電極１０５ａ、１０５ｂとを有する。また、絶縁層１０３、酸化物半導体層１０４
、一対の電極１０５ａ、１０５ｂを覆う絶縁層１０６と、絶縁層１０６上に絶縁層１０７
が設けられている。
トランジスタ１００の酸化物半導体層１０４に、本発明の一態様の酸化物半導体膜を適用
することができる。
《基板１０１》
基板１０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファ
イヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板１０１として用いても
よい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリ
コンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。
また、これらの基板上に半導体素子が設けられたものを、基板１０１として用いてもよい
。
また、基板１０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接
、トランジスタ１００を形成してもよい。または、基板１０１とトランジスタ１００の間
に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成
した後、基板１０１より分離し、他の基板に転載するのに用いることができる。その結果
、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極１０２》
ゲート電極１０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組
み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいず
れか一または複数から選択された金属を用いてもよい。また、ゲート電極１０２は、単層
構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の
単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜
を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタ
ル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そ
のチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等
がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム
、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もし
くはこれらの窒化膜を用いてもよい。
また、ゲート電極１０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、
上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
また、ゲート電極１０２と絶縁層１０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜
、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化
物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、
ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、あるいは５．５ｅＶ以上の仕事
関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用い
たトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特
性のスイッチング素子を実現できる。例えば、少なくとも酸化物半導体層１０４より高い
窒素濃度、具体的には７原子％以上の窒素濃度を有するＩｎ−Ｇａ−Ｚｎ系酸窒化物半導
体膜を用いる。
《絶縁層１０３》
絶縁層１０３は、ゲート絶縁膜として機能する。酸化物半導体層１０４の下面と接する絶
縁層１０３は、非晶質膜であることが好ましい。
絶縁層１０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物
、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、絶縁層１０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加された
ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネー
ト（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料
を用いることでトランジスタのゲートリークを低減できる。
《一対の電極１０５ａ、１０５ｂ》
一対の電極１０５ａ及び１０５ｂは、トランジスタのソース電極またはドレイン電極とし
て機能する。
一対の電極１０５ａ、１０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニ
ッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングス
テンからなる金属、またはこれを含む合金を単層構造または積層構造として用いることが
できる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン
膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシ
ウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と
、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さら
にその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モ
リブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜また
は銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構
造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いて
もよい。
《絶縁層１０６、１０７》
絶縁層１０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いることが好ましい。このような酸化物絶縁膜は、加熱により一部の酸素が脱離する。例
えば、このような酸化物絶縁膜を、トランジスタの作製工程における熱処理温度以上で加
熱した場合、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０
１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上とな
る。
絶縁層１０６としては、酸化シリコン、酸化窒化シリコン等を用いることができる。
なお、絶縁層１０６は、後に形成する絶縁層１０７を形成する際の、酸化物半導体層１０
４へのダメージ緩和膜としても機能する。
また、絶縁層１０６と酸化物半導体層１０４の間に、酸素を透過する酸化物膜を設けても
よい。
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を用いることがで
きる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素より
も酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも
窒素の含有量が多い膜を指す。
絶縁層１０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることがで
きる。絶縁層１０６上に絶縁層１０７を設けることで、酸化物半導体層１０４からの酸素
の外部への拡散と、外部から酸化物半導体層１０４への水素、水等の侵入を防ぐことがで
きる。このような絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム
、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒
化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
＜トランジスタの作製方法例＞
続いて、図９に例示するトランジスタ１００の作製方法の一例について説明する。
まず、図１０（Ａ）に示すように、基板１０１上にゲート電極１０２を形成し、ゲート電
極１０２上に絶縁層１０３を形成する。
ここでは、基板１０１としてガラス基板を用いる。
《ゲート電極の形成》
ゲート電極１０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸
着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフ
ィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部
をエッチングして、ゲート電極１０２を形成する。その後、レジストマスクを除去する。
なお、ゲート電極１０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
《ゲート絶縁層の形成》
絶縁層１０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
絶縁層１０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を
形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。
また、絶縁層１０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いるこ
とが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用
いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原
料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロ
ッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により
、絶縁層１０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜
を形成することができる。
また、絶縁層１０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成
することができる。
《酸化物半導体層の形成》
次に、図１０（Ｂ）に示すように、絶縁層１０３上に酸化物半導体層１０４を形成する。
酸化物半導体層１０４の形成方法を以下に示す。はじめに、実施の形態１で例示した方法
により、酸化物半導体膜を形成する。続いて、酸化物半導体膜上に第２のフォトマスクを
用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマス
クを用いて酸化物半導体膜の一部をエッチングして、酸化物半導体層１０４を形成する。
その後、レジストマスクを除去する。
この後、加熱処理を行ってもよい。加熱処理を行う場合には、酸素を含む雰囲気下で行う
ことが好ましい。
《一対の電極の形成》
次に、図１０（Ｃ）に示すように、一対の電極１０５ａ、１０５ｂを形成する。
一対の電極１０５ａ、１０５ｂの形成方法を以下に示す。はじめに、スパッタリング法、
ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用い
てフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを
用いて導電膜の一部をエッチングして、一対の電極１０５ａ、１０５ｂを形成する。その
後、レジストマスクを除去する。
なお、図１０（Ｂ）に示すように、導電膜のエッチングの際に酸化物半導体層１０４の上
部の一部がエッチングされ、薄膜化することがある。そのため、酸化物半導体層１０４の
形成時、酸化物半導体膜の厚さを予め厚く設定しておくことが好ましい。
《絶縁層の形成》
次に、図１０（Ｄ）に示すように、酸化物半導体層１０４及び一対の電極１０５ａ、１０
５ｂ上に、絶縁層１０６を形成し、続いて絶縁層１０６上に絶縁層１０７を形成する。
絶縁層１０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガス
としては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコン
を含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等が
ある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１
００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上
０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以
下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成
する。
高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカル
が増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比
よりも多くなる。しかしながら、基板温度が上記温度で形成された膜では、後の工程での
加熱により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも
多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができ
る。
また、酸化物半導体層１０４と絶縁層１０６の間に酸化物絶縁膜を設ける場合には、絶縁
層１０６の形成工程において、該酸化物絶縁膜が酸化物半導体層１０４の保護膜となる。
この結果、酸化物半導体層１０４へのダメージを低減しつつ、パワー密度の高い高周波電
力を用いて絶縁層１０６を形成することができる。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１０
０Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件
により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することが
できる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶
縁層を成膜する際に、酸化物半導体層１０４へのダメージを低減することが可能である。
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。
絶縁層１０７は、スパッタリング法、ＣＶＤ法等で形成することができる。
絶縁層１０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガ
スとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いること
が好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラ
ン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化
窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
以上の工程により、トランジスタ１００を形成することができる。
＜トランジスタ１００の変形例＞
以下では、トランジスタ１００と一部が異なるトランジスタの構成例について説明する。
《変形例１》
図９（Ｂ）に、以下で例示するトランジスタ１１０の断面概略図を示す。トランジスタ１
１０は、酸化物半導体層の構成が異なる点で、トランジスタ１００と相違している。なお
、以下では、他の構成例と同様の構成、または同様の機能を備える構成要素においては、
同一の符号を付し、重複する説明は省略する。
トランジスタ１１０の備える酸化物半導体層１１４は、酸化物半導体層１１４ａと酸化物
半導体層１１４ｂとが積層されて構成される。
なお、酸化物半導体層１１４ａと酸化物半導体層１１４ｂの境界は不明瞭である場合があ
るため、図９（Ｂ）等の図中には、これらの境界を破線で示している。
酸化物半導体層１１４ａ及び酸化物半導体層１１４ｂのうち、いずれか一方または両方に
、本発明の一態様の酸化物半導体膜を適用することができる。
例えば、酸化物半導体層１１４ａは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、
Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨ
ｆ）を用いる。また、酸化物半導体層１１４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎ
及び酸素を除いたＩｎとＭの原子数比率は、ＩｎとＭの合計を１００ａｔｏｍｉｃ％とす
ると、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さら
に好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。ま
た例えば、酸化物半導体層１１４ａは、エネルギーギャップが２ｅＶ以上、好ましくは２
．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。
例えば、酸化物半導体層１１４ｂはＩｎ若しくはＧａを含み、代表的には、Ｉｎ−Ｇａ酸
化物、Ｉｎ−Ｚｎ酸化物、あるいはＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を含み、且つ酸化物半導体層１１４ａよりも伝導帯
の下端のエネルギー準位が真空準位に近い。代表的には、酸化物半導体層１１４ｂの伝導
帯の下端のエネルギー準位と、酸化物半導体層１１４ａの伝導帯の下端のエネルギー準位
との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ
以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすること
が好ましい。
また例えば、酸化物半導体層１１４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるときＺｎ及び酸素を
除いた、ＩｎとＭの原子数比率は、ＩｎとＭの合計を１００ａｔｏｍｉｃ％とすると、好
ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好まし
くは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
例えば、酸化物半導体層１１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２
の原子数比のターゲットを用いることができる。また、酸化物半導体層１１４ｂとしてＩ
ｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のターゲットを
用いることができる。なお、酸化物半導体層１１４ａ、及び酸化物半導体層１１４ｂの原
子数比は、使用するターゲットの原子数比と異なることがあり、プラスマイナス２０％の
差が存在することもある。
上層に設けられる酸化物半導体層１１４ｂに、スタビライザとして機能するＧａの含有量
の多い酸化物を用いることにより、酸化物半導体層１１４ａ、及び酸化物半導体層１１４
ｂからの酸素の放出を抑制することができる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体層１１４ａ、酸化物半導体層１１
４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、
密度等を適切なものとすることが好ましい。
なお、上記では酸化物半導体層１１４として、２つの酸化物半導体層が積層された構成を
例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。
《変形例２》
図９（Ｃ）に、以下で例示するトランジスタ１２０の断面概略図を示す。トランジスタ１
２０は、酸化物半導体層の構成が異なる点で、トランジスタ１００及びトランジスタ１１
０と相違している。
トランジスタ１２０の備える酸化物半導体層１２４は、酸化物半導体層１２４ａ、酸化物
半導体層１２４ｂ、酸化物半導体層１２４ｃが順に積層されて構成される。
酸化物半導体層１２４ａ及び酸化物半導体層１２４ｂは、絶縁層１０３上に積層して設け
られる。また酸化物半導体層１２４ｃは、酸化物半導体層１２４ｂの上面、並びに一対の
電極１０５ａ、１０５ｂの上面及び側面に接して設けられる。
酸化物半導体層１２４ａ、酸化物半導体層１２４ｂ、酸化物半導体層１２４ｃのうち、い
ずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用す
ることができる。
例えば、酸化物半導体層１２４ｂとして、上記変形例１で例示した酸化物半導体層１１４
ａと同様の構成を用いることができる。また例えば、酸化物半導体層１２４ａ、１２４ｃ
として、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成を用いることがで
きる。
例えば、酸化物半導体層１２４ａ及び酸化物半導体層１２４ｃに、スタビライザとして機
能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層１２４ａ、酸化物
半導体層１２４ｂ、及び酸化物半導体層１２４ｃからの酸素の放出を抑制することができ
る。
また、例えば酸化物半導体層１２４ｂに主としてチャネルが形成される場合に、酸化物半
導体層１２４ｂにＩｎの含有量の多い酸化物を用い、酸化物半導体層１２４ｂと接して一
対の電極１０５ａ、１０５ｂを設けることにより、トランジスタ１２０のオン電流を増大
させることができる。
＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体膜を適用可能な、トップゲート型のトランジス
タの構成例について説明する。
《構成例》
図１１（Ａ）に、以下で例示するトップゲート型のトランジスタ１５０の断面概略図を示
す。
トランジスタ１５０は、絶縁層１５１が設けられた基板１０１上に設けられる酸化物半導
体層１０４と、酸化物半導体層１０４の上面に接する一対の電極１０５ａ、１０５ｂと、
酸化物半導体層１０４、一対の電極１０５ａ、１０５ｂ上に設けられる絶縁層１０３と、
絶縁層１０３上に酸化物半導体層１０４と重なるように設けられるゲート電極１０２とを
有する。また、絶縁層１０３及びゲート電極１０２を覆って絶縁層１５２が設けられてい
る。
トランジスタ１５０の酸化物半導体層１０４に、本発明の一態様の酸化物半導体膜を適用
することができる。
絶縁層１５１は、基板１０１から酸化物半導体層１０４への不純物の拡散を抑制する機能
を有する。例えば、上記絶縁層１０７と同様の構成を用いることができる。なお、絶縁層
１５１は、不要であれば設けなくてもよい。
絶縁層１５２には、上記絶縁層１０７と同様、酸素、水素、水等のブロッキング効果を有
する絶縁膜を適用することができる。なお、絶縁層１０７は不要であれば設けなくてもよ
い。
《変形例》
以下では、トランジスタ１５０と一部が異なるトランジスタの構成例について説明する。
図１１（Ｂ）に、以下で例示するトランジスタ１６０の断面概略図を示す。トランジスタ
１６０は、酸化物半導体層の構成が異なる点で、トランジスタ１５０と相違している。
トランジスタ１６０の備える酸化物半導体層１６４は、酸化物半導体層１６４ａ、酸化物
半導体層１６４ｂ、及び酸化物半導体層１６４ｃが順に積層されて構成されている。
酸化物半導体層１６４ａ、酸化物半導体層１６４ｂ、酸化物半導体層１６４ｃのうち、い
ずれか一、またはいずれか二、または全部に、本発明の一態様の酸化物半導体膜を適用す
ることができる。
例えば、酸化物半導体層１６４ｂとして、上記変形例１で例示した酸化物半導体層１１４
ａと同様の構成を用いることができる。また例えば、酸化物半導体層１６４ａ、１６４ｃ
として、上記変形例１で例示した酸化物半導体層１１４ｂと同様の構成を用いることがで
きる。
例えば、酸化物半導体層１６４ａ及び酸化物半導体層１６４ｃに、スタビライザとして機
能するＧａの含有量の多い酸化物を用いることにより、酸化物半導体層１６４ａ、酸化物
半導体層１６４ｂ、酸化物半導体層１６４ｃからの酸素の放出を抑制することができる。
なお、酸化物半導体層１６４の形成時において、酸化物半導体層１６４ｃと酸化物半導体
層１６４ｂをエッチングにより加工して酸化物半導体層１６４ａとなる酸化物半導体膜を
露出させ、その後にドライエッチング法によって該酸化物半導体膜を加工して酸化物半導
体層１６４ａを形成する場合に、該酸化物半導体膜の反応生成物が、酸化物半導体層１６
４ｂ及び酸化物半導体層１６４ｃの側面に再付着し、側壁保護層（ラビットイヤーともよ
ばれる）が形成される場合がある。なお、該反応生成物は、スパッタリング現象によって
再付着するほか、ドライエッチング時に再付着する場合もある。
図１１（Ｃ）には、上述のようにして酸化物半導体層１６４の側面に側壁保護層１６４ｄ
が形成された場合の、トランジスタ１６１の断面概略図を示している。トランジスタ１６
１においてその他の構成は、トランジスタ１６０と同様である。
側壁保護層１６４ｄは、主として酸化物半導体層１６４ａと同一の材料を含む。また、側
壁保護層１６４ｄには、酸化物半導体層１６４ａの下層に設けられる層（ここでは絶縁層
１５１）の成分（例えばシリコン）を含有する場合がある。
また、図１１（Ｃ）に示すように、酸化物半導体層１６４ｂの側面を側壁保護層１６４ｄ
で覆い、一対の電極１０５ａ、１０５ｂと接しない構成とすることにより、特に酸化物半
導体層１６４ｂに主としてチャネルが形成される場合に、トランジスタのオフ時の意図し
ないリーク電流を抑制し、優れたオフ特性を有するトランジスタを実現できる。また、側
壁保護層１６４ｄとしてスタビライザとして機能するＧａの含有量の多い材料を用いるこ
とで、酸化物半導体層１６４ｂの側面からの酸素の脱離を効果的に抑制し、電気的特性の
安定性に優れたトランジスタを実現できる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施すること
ができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１２を参照しながら
説明する。
図１２（Ａ）は、本発明の一態様の表示パネルの上面図であり、図１２（Ｂ）は、本発明
の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を
説明するための回路図である。また、図１２（Ｃ）は、本発明の一態様の表示パネルの画
素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図
である。
画素部に配置するトランジスタは、実施の形態２に従って形成することができる。また、
当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル
型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基
板上に形成する。このように、画素部や駆動回路に実施の形態２に示すトランジスタを用
いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図１２（Ａ）に示す。表示装置の
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び走
査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領域には
、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板
５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介
して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図１２（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数を削減することができ、コストの低減を図ることができる。ま
た、基板５００外部に駆動回路を設けた場合、配線を延伸させる必要が生じるため、配線
間の接続数が増えるが、同じ基板５００上に駆動回路を設けることで、配線間の接続数を
減らすことができる。よって、半導体装置の信頼性の向上、又は歩留まりの向上を図るこ
とができる。
＜液晶パネル＞
また、画素の回路構成の一例を図１２（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの
画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線として
機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジスタ
５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形態
２で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表
示パネルを提供することができる。
トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電気
的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素
電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる
形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ５１６のゲート電極はゲート配線５１２と接続され、トランジスタ５１７の
ゲート電極はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５１３
に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミング
を異ならせ、液晶の配向を制御できる。
また、容量配線５１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備える
。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図１２（Ｂ）に示す画素回路は、これに限定されない。例えば、図１２（Ｂ）に示
す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路な
どを追加してもよい。
＜有機ＥＬパネル＞
また、画素の回路構成の他の一例を図１２（Ｃ）に示す。ここでは、有機ＥＬ素子を用い
た表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図１２（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は
、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画
素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につい
て説明する。
画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光素
子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲー
ト電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方
）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆
動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２は
、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線５
２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている。
発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板上
に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態２で説
明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示
パネルを提供することができる。
発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２４
に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧よりも大きい。
なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ５２２が確実にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジス
タ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用ト
ランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆動
用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５２
４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作させ
るために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図１２（Ｃ）に示す画素構成に限定されない。例えば、図１２
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理
回路などを追加してもよい。
（実施の形態４）
本実施の形態では、本発明の一態様の金属酸化物膜を用いた半導体装置および電子機器の
構成について、図１３および図１４を参照しながら説明する。
図１３は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器のブロッ
ク図である。
図１４は、本発明の一態様の金属酸化物膜を適用した半導体装置を含む電子機器の外観図
である。
図１３に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベ
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（
ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成す
ることができる。
実施の形態２で説明するトランジスタを、メモリ回路９１２に適用することにより、情報
の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
また、実施の形態２で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含ま
れるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の
高い電子機器を提供することができる。
なお、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、長
期間の記憶保持が可能で、且つ消費電力が十分に低減されたメモリ回路９１２を提供でき
る。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレジス
タ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０８を提供することができる。
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１
６によって構成されている。
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、
画素回路はゲートドライバ９１６と電気的に接続されている。
実施の形態２で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜用
いることができる。これにより、信頼性の高いディスプレイを提供することができる。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図１４（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００
３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとなっ
ており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面操
作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構成
してもよい。実施の形態２で示したトランジスタをスイッチング素子として液晶パネルや
有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信頼性
の高い携帯型の情報端末とすることができる。
図１４（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１４（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
図１４（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に
装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロッ
ト１０２５等が設けられている。実施の形態２で示したトランジスタをスイッチング素子
として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、よ
り信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図１４（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持
たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリ
ーでの会話も可能である。
図１４（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成さ
れている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォ
ン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子
１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セ
ル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０
３１内部に内蔵されている。実施の形態２で説明するトランジスタを表示パネル１０３２
に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図１４（Ｃ）には映像表示され
ている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態２で説明
するトランジスタの金属酸化物膜の膜厚を２μｍ以上５０μｍ以下とすることで形成する
ことができる。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能であ
る。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図
１４（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１４（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、
筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示
することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵
されている。実施の形態２で説明するトランジスタを表示部１０５３およびＣＰＵに適用
することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０
５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表
示部１０５３に映し出すことも可能である。
また、実施の形態２で説明するトランジスタのオフリーク電流が極めて小さい場合は、当
該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に
低減された信頼性の高いテレビジョン装置１０５０とすることができる。
１００ トランジスタ
１０１ 基板
１０２ ゲート電極
１０３ 絶縁層
１０４ 酸化物半導体層
１０５ａ 電極
１０５ｂ 電極
１０６ 絶縁層
１０７ 絶縁層
１１０ トランジスタ
１１４ 酸化物半導体層
１１４ａ 酸化物半導体層
１１４ｂ 酸化物半導体層
１２０ トランジスタ
１２４ 酸化物半導体層
１２４ａ 酸化物半導体層
１２４ｂ 酸化物半導体層
１２４ｃ 酸化物半導体層
１５０ トランジスタ
１５１ 絶縁層
１５２ 絶縁層
１６０ トランジスタ
１６１ トランジスタ
１６４ 酸化物半導体層
１６４ａ 酸化物半導体層
１６４ｂ 酸化物半導体層
１６４ｃ 酸化物半導体層
１６４ｄ 側壁保護層
２００ 石英ガラス基板
２０２ ダミー基板
２０４ 金属酸化物膜
２１０ａ 領域
２１０ｂ 領域
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ

Claims (12)

  1. ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間のゲート絶縁膜と、を有し、
    前記酸化物半導体層は、ナノビーム電子線回折パターンにより、円周状に複数のスポットが観察される領域を有し、
    前記酸化物半導体層は、複数の結晶を有し、
    前記複数の結晶の面方位は、不規則であり、
    前記ゲート電極は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、又はタングステンを有し、
    前記ゲート絶縁膜は、酸化シリコンを有するトランジスタ。
  2. 酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、を有し
    前記酸化物半導体層は、ナノビーム電子線回折パターンにより、円周状に複数のスポットが観察される領域を有し、
    前記酸化物半導体層は、複数の結晶を有し、
    前記複数の結晶の面方位は、不規則であり、
    前記ゲート電極は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、又はタングステンを有し、
    前記ゲート絶縁膜は、酸化シリコンを有するトランジスタ。
  3. ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との間のゲート絶縁膜と、を有し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記酸化物半導体層は、ナノビーム電子線回折パターンにより、円周状に複数のスポットが観察される領域を有し、
    前記酸化物半導体層は、複数の結晶を有し、
    前記複数の結晶の面方位は、不規則であり、
    前記ゲート電極は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、又はタングステンを有し、
    前記ゲート絶縁膜は、酸化シリコンを有するトランジスタ。
  4. 酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、を有し
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記酸化物半導体層は、ナノビーム電子線回折パターンにより、円周状に複数のスポットが観察される領域を有し、
    前記酸化物半導体層は、複数の結晶を有し、
    前記複数の結晶の面方位は、不規則であり、
    前記ゲート電極は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、又はタングステンを有し、
    前記ゲート絶縁膜は、酸化シリコンを有するトランジスタ。
  5. 請求項１乃至請求項４のいずれか一において、
    前記酸化物半導体層の炭素濃度は、４×１０２１ａｔｏｍｓ／ｃｍ３未満であるトランジスタ。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化物半導体層の水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３未満であるトランジスタ。
  7. 請求項１乃至請求項６のいずれか一において、
    前記ナノビーム電子線回折パターンは、ビーム径約１ｎｍφの電子線を照射して観察されるトランジスタ。
  8. 請求項１乃至請求項７のいずれか一において、
    前記酸化物半導体層は、ＸＲＤ測定で前記複数の結晶に起因するピークが観察されない領域を有するトランジスタ。
  9. 請求項１乃至請求項８のいずれか一において、
    前記酸化物半導体層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層と、を有するトランジスタ。
  10. 請求項１乃至請求項９のいずれか一において、
    前記複数の結晶の各々の大きさは、１ｎｍ以上１０ｎｍ以下であるトランジスタ。
  11. 請求項１乃至請求項１０のいずれか一において、
    前記酸化物半導体層と電気的に接続された、ソース電極、及びドレイン電極と、を有し、
    前記ソース電極、及び前記ドレイン電極の各々は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンを有するトランジスタ。
  12. 請求項１１において、
    前記酸化物半導体層の側面は、前記ソース電極又は前記ドレイン電極と接する領域を有するトランジスタ。
JP2019127461A 2012-11-08 2019-07-09 トランジスタ Active JP6634539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019226526A JP6905042B2 (ja) 2012-11-08 2019-12-16 トランジスタ

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012245992 2012-11-08
JP2012245992 2012-11-08
JP2013016242 2013-01-30
JP2013016242 2013-01-30
JP2013056768 2013-03-19
JP2013056768 2013-03-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019053969A Division JP6556395B2 (ja) 2012-11-08 2019-03-21 トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019226526A Division JP6905042B2 (ja) 2012-11-08 2019-12-16 トランジスタ

Publications (3)

Publication Number Publication Date
JP2019176187A JP2019176187A (ja) 2019-10-10
JP2019176187A5 JP2019176187A5 (ja) 2019-11-28
JP6634539B2 true JP6634539B2 (ja) 2020-01-22

Family

ID=50621533

Family Applications (14)

Application Number Title Priority Date Filing Date
JP2013230075A Withdrawn JP2014205902A (ja) 2012-11-08 2013-11-06 金属酸化物膜及び金属酸化物膜の成膜方法
JP2015085639A Withdrawn JP2015149505A (ja) 2012-11-08 2015-04-20 金属酸化物膜
JP2015085638A Active JP5894693B2 (ja) 2012-11-08 2015-04-20 金属酸化物膜の作製方法
JP2015085640A Active JP5894694B2 (ja) 2012-11-08 2015-04-20 半導体装置
JP2015180550A Active JP5919428B2 (ja) 2012-11-08 2015-09-14 金属酸化物膜
JP2015230315A Active JP5894702B1 (ja) 2012-11-08 2015-11-26 金属酸化物膜
JP2017050310A Active JP6246404B2 (ja) 2012-11-08 2017-03-15 半導体装置及び半導体装置の作製方法
JP2018111313A Active JP6502605B2 (ja) 2012-11-08 2018-06-11 トランジスタ
JP2019053969A Active JP6556395B2 (ja) 2012-11-08 2019-03-21 トランジスタ
JP2019053970A Active JP6556396B1 (ja) 2012-11-08 2019-03-21 表示装置
JP2019127461A Active JP6634539B2 (ja) 2012-11-08 2019-07-09 トランジスタ
JP2019226526A Active JP6905042B2 (ja) 2012-11-08 2019-12-16 トランジスタ
JP2021105134A Active JP7193584B2 (ja) 2012-11-08 2021-06-24 トランジスタ、及び表示装置
JP2022196356A Active JP7475422B2 (ja) 2012-11-08 2022-12-08 表示装置

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP2013230075A Withdrawn JP2014205902A (ja) 2012-11-08 2013-11-06 金属酸化物膜及び金属酸化物膜の成膜方法
JP2015085639A Withdrawn JP2015149505A (ja) 2012-11-08 2015-04-20 金属酸化物膜
JP2015085638A Active JP5894693B2 (ja) 2012-11-08 2015-04-20 金属酸化物膜の作製方法
JP2015085640A Active JP5894694B2 (ja) 2012-11-08 2015-04-20 半導体装置
JP2015180550A Active JP5919428B2 (ja) 2012-11-08 2015-09-14 金属酸化物膜
JP2015230315A Active JP5894702B1 (ja) 2012-11-08 2015-11-26 金属酸化物膜
JP2017050310A Active JP6246404B2 (ja) 2012-11-08 2017-03-15 半導体装置及び半導体装置の作製方法
JP2018111313A Active JP6502605B2 (ja) 2012-11-08 2018-06-11 トランジスタ
JP2019053969A Active JP6556395B2 (ja) 2012-11-08 2019-03-21 トランジスタ
JP2019053970A Active JP6556396B1 (ja) 2012-11-08 2019-03-21 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019226526A Active JP6905042B2 (ja) 2012-11-08 2019-12-16 トランジスタ
JP2021105134A Active JP7193584B2 (ja) 2012-11-08 2021-06-24 トランジスタ、及び表示装置
JP2022196356A Active JP7475422B2 (ja) 2012-11-08 2022-12-08 表示装置

Country Status (8)

Country Link
US (7) US9881939B2 (ja)
JP (14) JP2014205902A (ja)
KR (11) KR101728289B1 (ja)
CN (5) CN109065553A (ja)
DE (2) DE112013007567B3 (ja)
IN (1) IN2015DN03772A (ja)
TW (5) TWI553716B (ja)
WO (1) WO2014073585A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9244025B2 (en) * 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN107925038B (zh) * 2015-08-24 2021-07-06 日本瑞翁株式会社 非水系二次电池功能层用组合物、非水系二次电池用功能层以及非水系二次电池
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
KR20230168285A (ko) 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN115241045A (zh) 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20180129769A (ko) * 2016-03-28 2018-12-05 미쓰이금속광업주식회사 스퍼터링 타깃재 및 그의 제조 방법, 및 스퍼터링 타깃
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN107481914B (zh) 2016-06-08 2023-06-06 清华大学 一种透射型低能量电子显微系统
CN107473179B (zh) 2016-06-08 2019-04-23 清华大学 一种表征二维纳米材料的方法
CN107479330B (zh) 2016-06-08 2019-02-05 清华大学 一种采用电子束的光刻方法
CN107481913B (zh) * 2016-06-08 2019-04-02 清华大学 一种电子束加工系统
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
JP6618628B2 (ja) * 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
WO2018221294A1 (ja) * 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
JPWO2019111105A1 (ja) 2017-12-06 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111742414B (zh) * 2018-02-23 2024-04-09 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
EP3533536B1 (en) 2018-02-28 2023-05-24 Heraeus Electro-Nite International N.V. Method and apparatus for monitoring a continuous steel casting process
CN109655476A (zh) * 2019-01-15 2019-04-19 中国大唐集团科学技术研究院有限公司华中电力试验研究院 一种氧化膜截面完整形貌制备方法
US20220131010A1 (en) * 2019-02-22 2022-04-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and transistor including the metal oxide
CN113614276B (zh) * 2019-03-28 2022-10-11 出光兴产株式会社 晶体氧化物薄膜、层叠体以及薄膜晶体管
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
KR20220097377A (ko) * 2019-11-05 2022-07-07 미쓰비시 마테리알 가부시키가이샤 고저항 투명막
CN113073305A (zh) * 2020-01-06 2021-07-06 重庆康佳光电技术研究院有限公司 一种沉积设备及其沉积方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
EP4016062B1 (en) * 2020-12-18 2023-08-23 Bruker Nano GmbH Method of processing an edx/xrf map and a corresponding image processing device
CN112782203B (zh) * 2021-02-22 2024-02-20 长江存储科技有限责任公司 一种晶相结构的判断方法及晶相标定模板

Family Cites Families (189)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH029A (ja) * 1987-06-08 1990-01-05 Seiko Epson Corp 液晶ライトバルブの駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3786566B2 (ja) * 2000-06-27 2006-06-14 株式会社東芝 半導体装置及びその製造方法
AU2001286432A1 (en) * 2000-08-14 2002-02-25 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3867524B2 (ja) * 2001-07-05 2007-01-10 株式会社日立製作所 電子線を用いた観察装置及び観察方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1716077A2 (en) * 2004-02-18 2006-11-02 Nippon Shokubai Co.,Ltd. Metal oxide particle and its uses
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
DE602005025834D1 (de) 2004-08-13 2011-02-24 St Microelectronics Sa Bildsensor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006054469A1 (ja) * 2004-11-22 2006-05-26 Nec Corporation 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006261483A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20100015164A1 (en) * 2005-12-09 2010-01-21 The Uab Research Foundation Compositions and Methods for Modulating Osteoblast Cell Differentiation and Bone Generation Through HIF-1a
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7825958B2 (en) * 2007-01-25 2010-11-02 Research In Motion Limited Method and apparatus for controlling a camera module to compensate for the light level of a white LED
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2008156312A2 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
KR100943948B1 (ko) * 2008-01-08 2010-02-26 삼성모바일디스플레이주식회사 표시 장치
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8021916B2 (en) 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5435326B2 (ja) * 2008-09-02 2014-03-05 日立金属株式会社 ダイカスト用被覆金型およびその製造方法
KR101829673B1 (ko) 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20200085934A (ko) 2008-10-03 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105161543A (zh) 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
KR101800852B1 (ko) 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800854B1 (ko) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5532305B2 (ja) * 2010-01-08 2014-06-25 独立行政法人産業技術総合研究所 金属酸化物ナノ結晶の製造方法、金属酸化物ナノ結晶配列膜の作製方法、金属酸化物ナノ結晶配列膜被覆基板及びその製造方法
US20120286265A1 (en) 2010-02-01 2012-11-15 Kazushige Takechi Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
JP5666567B2 (ja) 2010-04-23 2015-02-12 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP2012023880A (ja) * 2010-07-15 2012-02-02 Hitachi Car Eng Co Ltd ブラシレスモータの制御装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP5780902B2 (ja) 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9494829B2 (en) 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP2012186383A (ja) 2011-03-07 2012-09-27 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US8693626B2 (en) 2011-06-17 2014-04-08 Uop Llc Solid material characterization with X-ray spectra in both transmission and fluoresence modes
JP5517268B2 (ja) * 2012-03-26 2014-06-11 株式会社日本触媒 微粒子状金属酸化物とその用途
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法

Also Published As

Publication number Publication date
KR20220150439A (ko) 2022-11-10
JP2021166299A (ja) 2021-10-14
JP6246404B2 (ja) 2017-12-13
CN104769150A (zh) 2015-07-08
JP6905042B2 (ja) 2021-07-21
US20150270405A1 (en) 2015-09-24
KR102072260B1 (ko) 2020-01-31
JP2015149506A (ja) 2015-08-20
US20180151596A1 (en) 2018-05-31
US20140124776A1 (en) 2014-05-08
TWI649794B (zh) 2019-02-01
US10892282B2 (en) 2021-01-12
CN109065553A (zh) 2018-12-21
US11652110B2 (en) 2023-05-16
KR101728289B1 (ko) 2017-04-18
JP7475422B2 (ja) 2024-04-26
JP6556395B2 (ja) 2019-08-07
CN104769150B (zh) 2018-09-21
JP2019176187A (ja) 2019-10-10
US20230369341A1 (en) 2023-11-16
JP5919428B2 (ja) 2016-05-18
JP6502605B2 (ja) 2019-04-17
KR102072340B1 (ko) 2020-01-31
US9881939B2 (en) 2018-01-30
JP2015149505A (ja) 2015-08-20
US9871058B2 (en) 2018-01-16
JP2020061564A (ja) 2020-04-16
KR20160042465A (ko) 2016-04-19
WO2014073585A1 (en) 2014-05-15
TWI605500B (zh) 2017-11-11
KR102072099B1 (ko) 2020-01-31
JP6556396B1 (ja) 2019-08-07
CN105870196A (zh) 2016-08-17
KR20160042463A (ko) 2016-04-19
KR20200011610A (ko) 2020-02-03
KR20190090082A (ko) 2019-07-31
JP2016065317A (ja) 2016-04-28
JP2018164099A (ja) 2018-10-18
TW201430920A (zh) 2014-08-01
TWI579907B (zh) 2017-04-21
DE112013005331T5 (de) 2015-11-19
TW201630059A (zh) 2016-08-16
JP2014205902A (ja) 2014-10-30
KR102462520B1 (ko) 2022-11-03
US20150294994A1 (en) 2015-10-15
CN105734493B (zh) 2018-11-16
US11978742B2 (en) 2024-05-07
KR101710316B1 (ko) 2017-02-24
TW201812874A (zh) 2018-04-01
JP2015172247A (ja) 2015-10-01
IN2015DN03772A (ja) 2015-10-02
JP2019114808A (ja) 2019-07-11
CN105870196B (zh) 2018-05-15
KR102006585B1 (ko) 2019-08-01
JP2017123485A (ja) 2017-07-13
TWI553716B (zh) 2016-10-11
KR20190090083A (ko) 2019-07-31
KR20230152795A (ko) 2023-11-03
US9831274B2 (en) 2017-11-28
JP2023036656A (ja) 2023-03-14
CN105779940A (zh) 2016-07-20
KR20150082299A (ko) 2015-07-15
JP2016027209A (ja) 2016-02-18
TW201630058A (zh) 2016-08-16
KR20180091960A (ko) 2018-08-16
JP2019145805A (ja) 2019-08-29
US20210225887A1 (en) 2021-07-22
KR20160042464A (ko) 2016-04-19
JP5894693B2 (ja) 2016-03-30
TW201631641A (zh) 2016-09-01
TWI555068B (zh) 2016-10-21
CN105734493A (zh) 2016-07-06
US20180323220A1 (en) 2018-11-08
US10461099B2 (en) 2019-10-29
JP5894702B1 (ja) 2016-03-30
KR20210008942A (ko) 2021-01-25
DE112013007567B3 (de) 2018-11-15
JP5894694B2 (ja) 2016-03-30
JP7193584B2 (ja) 2022-12-20

Similar Documents

Publication Publication Date Title
JP6634539B2 (ja) トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191011

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6634539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250