CN109065553A - 金属氧化物膜及金属氧化物膜的形成方法 - Google Patents

金属氧化物膜及金属氧化物膜的形成方法 Download PDF

Info

Publication number
CN109065553A
CN109065553A CN201810945034.6A CN201810945034A CN109065553A CN 109065553 A CN109065553 A CN 109065553A CN 201810945034 A CN201810945034 A CN 201810945034A CN 109065553 A CN109065553 A CN 109065553A
Authority
CN
China
Prior art keywords
film
metal oxide
transistor
oxide film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810945034.6A
Other languages
English (en)
Inventor
高桥正弘
广桥拓也
津吹将志
石原典隆
太田将志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN109065553A publication Critical patent/CN109065553A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/207—Diffractometry using detectors, e.g. using a probe in a central position and one or more displaceable detectors in circumferential positions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

提供一种包含晶体部且物理性质的稳定性高的金属氧化物膜。晶体部的尺寸小于或等于10nm，因此当测量区域大于或等于且小于或等于时，在金属氧化物膜的截面的纳米束电子衍射图案中观察到圆周状的斑点。

Description

金属氧化物膜及金属氧化物膜的形成方法
本申请是申请号为“201380058422.8”、发明名称为“金属氧化物膜及金属氧化物膜的形成方法”、申请日为“2013年10月30日”的专利申请的分案申请。
技术领域
本发明的一个方式例如涉及一种半导体器件、显示器件、发光器件、其驱动方法、或其制造方法。本发明的一个方式尤其涉及一种金属氧化物膜及金属氧化物膜的形成方法。进一步地，本发明的一个方式涉及一种包含金属氧化物膜的半导体器件。
注意，在本说明书中的半导体器件等是指可通过利用半导体特性而作用的所有器件，例如，电光器件、半导体电路、及电子设备都是半导体器件。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜而形成晶体管的技术已引起注意。该晶体管广泛地应用于集成电路(IC)及图像显示器件(也称为显示器件)等电子设备。作为可应用于晶体管的半导体膜，硅类半导体材料广泛地已知；此外，作为其他材料，显现半导体特性的金属氧化物(氧化物半导体)引起注意。
例如，专利文献1公开了使用包含In、Zn、Ga和Sn等的非晶氧化物作为氧化物半导体，而制造晶体管的技术。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2006-165529号公报
发明内容
本发明的一个方式的目的之一是提供一种包含晶体部的金属氧化物膜。
本发明的一个方式的其他目的是提供一种物理性质的稳定性高的金属氧化物膜。
本发明的一个方式的其他目的是提供一种包含上述金属氧化物膜的可靠性高的半导体器件。
本发明的一个方式的其他目的是提供一种新颖的半导体器件。注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。这些目的以外的目的从说明书、附图、权利要求书等的记载是显然的，并可以从所述记载中抽出。
所公开的发明的一个方式是一种金属氧化物膜，该金属氧化物膜包含微小的晶体部，其中在宏观上观察不到原子排列的周期性，或在宏观上观察不到原子排列的长程有序。本发明的一个方式的金属氧化物膜包含在平面的选区电子衍射图案中观察出示出非晶状态的光晕图案的区域。另一方面，在截面的纳米束电子衍射图案中，观察不到光晕图案，而观察到不具有方向性的斑点，该斑点与具有示出以特定平面取向的晶体部的规律性的斑点不同。具体而言，本发明的一个方式例如是具有以下结构的金属氧化物膜。
本发明的一个方式是一种金属氧化物膜，该金属氧化物膜包含在在截面的纳米束电子衍射图案中观察出呈圆周状分布的多个斑点的区域。
本发明的其他的一个方式是一种金属氧化物膜，该金属氧化物膜包含在截面的纳米束电子衍射图案中观察出呈圆周状分布的多个斑点，且在平面的选区电子衍射图案中观察出光晕图案的区域。
在上文中，选区电子衍射的测量区域优选大于或等于
在上文中，纳米束电子衍射的测量区域优选大于或等于且小于或等于注意，通过照射光束直径收敛至的电子束，可获得具有大于或等于且小于或等于的测量区域的纳米束电子衍射图案。
在上文中，该纳米束电子衍射图案优选为变薄至大于10nm且小于或等于50nm的样品的截面的纳米束电子衍射图案。
在上文中，金属氧化物膜优选包含晶体部，且该晶体部的尺寸优选小于或等于10nm。或者，晶体部的尺寸优选大于或等于1nm且小于或等于10nm。
本发明的一个方式是一种包含晶体部的金属氧化物膜，该晶体部包含具有以下特征的区域：在具有大于或等于且小于或等于的测量区域的纳米束电子衍射中，从变薄至大于10nm且小于或等于50nm的金属氧化物膜的截面中观察到呈圆周状分布的多个斑点，而从变薄至小于或等于10nm的金属氧化物膜的截面中观察到具有示出以特定平面取向的晶体部的规律性的斑点。
上述金属氧化物膜的任一个优选至少包含铟、镓、或锌。
本发明的其他的一个方式是金属氧化物膜的形成方法，该金属氧化物膜包含在截面的纳米束电子衍射图案中观察出呈圆周状分布的多个斑点的区域。该金属氧化物膜在室温且包含氧的气氛中通过使用氧化物靶材的溅射法形成。
在上述金属氧化物膜的形成方法中，气氛中的氧的分压优选大于或等于33％。
本发明的一个方式可提供一种包含晶体部的金属氧化物膜。
进一步地，本发明的一个方式可提供一种物理性质的稳定性高的金属氧化物膜。而且，通过在半导体器件中使用金属氧化物膜，该半导体器件可具有高可靠性。
附图说明
图1A是本发明的一个方式的金属氧化物膜的截面TEM图像，图1B至图1D是其纳米束电子衍射图案；
图2A是本发明的一个方式的金属氧化物膜的平面TEM图像，图2B是其选区电子衍射图案；
图3A至图3C是电子衍射强度分布的概念图；
图4是石英玻璃衬底的纳米束电子衍射图案；
图5A及图5B是本发明的一个方式的金属氧化物膜的截面TEM图像；
图6示出本发明的一个方式的金属氧化物膜的X射线衍射分析的结果；
图7是本发明的一个方式的金属氧化物膜的纳米束电子衍射图案；
图8是本发明的一个方式的金属氧化物膜的纳米束电子衍射图案；
图9A至图9C示出一个实施方式中的晶体管的结构实例；
图10A至图10D示出一个实施方式中的晶体管的形成方法的实例；
图11A至图11C示出一个实施方式中的晶体管的结构实例；
图12A至图12C示出一个实施方式中的显示面板的结构；
图13是一个实施方式中的电子设备的方框图；
图14A至图14D是一个实施方式中的电子设备的外视图；
图15A是本发明的一个方式的金属氧化物膜的截面TEM图像，图15B至图15E是其纳米束电子衍射图案；
图16是示出通过离子研磨法使样品变薄的方法的概念图；
图17A至图17D是本发明的一个方式的金属氧化物膜的纳米束电子衍射图案；
图18A及图18B示出比较实例及一个实施方式中的金属氧化物膜的SIMS分析结果；
图19A至图19D示出通过液相法所制备的样品的X射线衍射分析的结果；
图20A至图20C是比较实例中的样品的截面TEM图像；
图21A至图21C是比较实例中的样品的纳米束电子衍射图案，图21D是本发明的一个方式的金属氧化物膜的纳米束电子衍射图案；
图22示出使用于计算的氧化物半导体层的晶体结构；
图23A至图23D示出氢的添加对晶体状态的影响的计算结果；
图24A至图24D示出通过XPS的本发明的一个方式的金属氧化物膜及比较实例中的样品中的键能的测量结果。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及观点可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式的内容中。
实施方式1
在本实施方式中，将参照图1A至图1D、图2A及图2B、图3A至图3C、图4、图5A及图5B、图6、图7、图15A至图15E、图16、图17A至图17D、图18A及图18B、图19A至图19D、图20A至图20C、及图21A至图21D，说明本发明的一个方式的金属氧化物膜。
<金属氧化物膜中的晶体部>
本实施方式的金属氧化物膜包含微小的晶体部，其中在宏观上观察不到原子排列的周期性，或在宏观上观察不到原子排列的长程有序。因此，当测量区域比包含于上述金属氧化物膜中的晶体部更大(更宽)时，有时不能利用电子衍射观察出具有示出晶体状态的规律性的斑点。
<<截面TEM图像及纳米束电子衍射图案>>
图1A是本实施方式的金属氧化物膜的截面透射电子显微镜(TEM)图像。图1B、图1C及图1D是通过纳米束电子衍射分别观察图1A中的点1、2、及3处的电子衍射图案。
作为金属氧化物膜的实例，将50nm厚的In-Ga-Zn类氧化物膜形成于石英玻璃衬底上。该金属氧化物膜在如下条件下形成；使用In、Ga及Zn的原子数比为1：1：1的氧化物靶材；使用氧气氛(45sccm的流量)；压力为0.4Pa；直流(DC)电源为0.5kW；以及衬底温度为室温。然后，使所形成的金属氧化物膜变薄至大约50nm(例如，40nm±10nm)，且观察截面TEM图像及纳米束电子衍射图案。
金属氧化物膜的截面TEM图像以300kV的加速电压及2000000倍的放大率使用透射电子显微镜(Hitacti High-Technologies Corporation所制造的“H-9000NAR”)观察。纳米束电子衍射以200kV的加速电压及大约的光束直径使用透射电子显微镜(HitachiHigh-Technologies Corporation所制造的“HF-2000”)执行。注意，纳米束电子衍射的测量区域大于或等于且小于或等于
如图1B所示，在本实施方式的金属氧化物膜的纳米束电子衍射中，观察到圆周状的斑点(光点)。这意味着，在本实施方式的金属氧化物膜的情况下，观察到呈圆周状分布的多个斑点。而且，可说的是，由呈圆周状分布的多个斑点形成多个同心圆。
进一步地，在示出厚度方向上的金属氧化物膜的中央部分的图1C中及在示出与石英玻璃衬底的界面附近处的图1D中，与图1B中相似地观察到呈圆周状分布的多个斑点。在图1C中，第一圆的半径(从主斑点至周边的距离)为在3.88/nm至4.93/nm的范围中，或当被转换成为平面间距时，在0.203nm至0.257nm的范围中。
除了示出非晶状态的光晕图案之外，在图1B至图1D所示的纳米束电子衍射图案中观察出多个斑点。这证实本实施方式的金属氧化物膜包含晶体部。然而，在图1B至图1D所示的纳米束电子衍射图案中观察出不具有示出以特定平面取向的晶体部的规律性且不具有方向性的斑点。因而，可认为本实施方式的金属氧化物膜包含其表面取向不规则且其尺寸互相不同的多个晶体部。
图5A及图5B是图1A的截面TEM图像的部分放大图。图5A是以8000000倍的观察放大率观察图1A中的点1附近处(金属氧化物的表面)的截面TEM图像。图5B是以8000000倍的观察放大率观察图1A中的点2附近处(金属氧化物膜的厚度方向上的中央部分)的截面TEM图像。
在图5A及图5B所示的本实施方式的金属氧化物膜的截面TEM图像中，不能明确地观察出晶体结构。
<<平面TEM图像及选区电子衍射图案>>
图2A是本实施方式的金属氧化物膜的平面TEM图像。图2B示出通过选区电子衍射观察由图2A中的圆所包围的区域的电子衍射图案。
作为金属氧化物膜的实例，将50nm厚的In-Ga-Zn类氧化物膜形成于石英玻璃衬底上。该金属氧化物膜在如下条件下形成：使用In、Ga及Zn的原子数比为1：1：1的氧化物靶材；使用氧气氛(45sccm的流量)；压力为0.4Pa；直流(DC)电源为0.5kW；以及衬底温度为室温。然后，使所形成的金属氧化物膜变薄至大约50nm(例如，40nm±10nm)，且观察平面TEM图像及选区电子衍射图案。
以300kV的加速电压使用透射电子显微镜(Hitachi High-TechnologiesCorporation所制造的“H-9000NAR”)获得图2A及图2B所示的图像。为了要获得图2A中的图像，以500000倍的观察放大率观察金属氧化物膜的平面。图2B示出通过选区电子衍射所获得的图2A中的圆中的区域的衍射结果。图2B中的图案是通过选择区域为的电子衍射而获得的。考虑到电子束的扩展(几nm左右)，测量区域大于或等于
如图2B所示，在本实施方式的金属氧化物膜的情况下，在通过其测量区域宽于纳米束电子衍射的选区电子衍射观察的电子衍射图案中，观察不到通过纳米束电子衍射观察到的多个斑点，而观察到光晕图案。因此，可将本实施方式的金属氧化物膜视为包含微小晶体部的金属氧化物膜，其中在宏观上(例如，在测量区域大于或等于的情况下)观察不到原子排列的周期性，或在宏观上观察不到原子排列的长程有序。
<<电子衍射强度分布的概念图>>
图3A至图3C概念地示出图1B至图1D以及图2A及图2B中的电子衍射图案中的衍射强度分布。图3A是图1B至图1D中的纳米束电子衍射图案中的衍射强度分布的概念图。图3B是图2B中的选区电子衍射图案中的衍射强度分布的概念图。图3C是理想的多晶结构的电子衍射图案中的衍射强度分布的概念图。
在图3A至图3C中，纵轴表示电子衍射强度(任意单位)以及横轴表示从主斑点的距离。
在图3C所示的理想的多晶结构中，在基于晶体部所取向的平面的平面间距(d值)的离主斑点的特定距离处观察出峰值。在该情况下，在电子衍射图案中，在离主斑点的特定距离处清楚地观察到线宽小的环形。
另一方面，如图1B至图1D所示，在本实施方式的金属氧化物膜的纳米束电子衍射图案中所观察到的多个斑点所形成的圆周状区域的线宽比较大。因而，如图3A所示，其电子束衍射强度离散地分布，且包含峰值被分布的多个区(峰值区)。注意，在纳米束电子衍射图案中的多个圆周状的区域之间观察到少数斑点。这意味着，如图3A所示，衍射峰值存在于两个峰值区之间。
另一方面，如图3B所示在本实施方式的金属氧化物膜的选区电子衍射图案中的电子束衍射强度分布是连续的。因为图3B可近似于在宽域中通过观察图3A所示的电子束衍射强度分布所获得的结果，所以可认为图3A中的峰值区是积分的，且获得连续的强度分布。
图3A至图3C示出本实施方式的金属氧化物膜包含多个晶体部，其表面取向不规则且其尺寸互相不同，以及晶体部是微小的，以致使斑点不在选区电子衍射图案中被观察出。
在如图1B至图1D所示的纳米束电子衍射图案中观察到多个斑点的金属氧化物膜被变薄至大约50nm。进一步地，因为电子束的直径收敛至所以测量区域大于或等于5nm且小于或等于10nm。从而，可认为包含于本实施方式的金属氧化物膜中的晶体部的尺寸至少小于或等于50nm，例如，小于或等于10nm或小于或等于5nm。
<<极薄样品的纳米束电子衍射图案>>
在包含于本实施方式的金属氧化物膜中的晶体部的尺寸小于或等于10nm或小于或等于5nm的情况下，深度方向上的测量区域大于使金属氧化物膜变薄至大约50nm的样品中的晶体部的尺寸；因而有时在测量区域中观察到多个晶体部。所以，形成变薄至小于或等于10nm的金属氧化物膜，且通过纳米束电子衍射而观察其截面。
以下示出样品的制造方法。将50nm厚的In-Ga-Zn类氧化物膜形成于石英玻璃衬底上。该膜在如下条件下形成：使用In、Ga及Zn的原子数比为1：1：1的氧化物靶材；使用氧气氛(45sccm的流量)；压力为0.4Pa；直流(DC)电源为0.5kW；以及衬底温度为室温。在形成金属氧化物膜之后，第一热处理在氮气氛中以450℃执行1小时，以及第二热处理在包含氮及氧的气氛中以450℃执行1小时。
通过使用Ar离子的离子研磨法使执行第二热处理之后的金属氧化物膜进一步变薄。首先，将形成有金属氧化物膜的石英玻璃衬底附着到用于强化的虚拟衬底。然后，通过切除及研磨使该膜变薄至大约50μm。之后，如图16所示，对设置在石英玻璃衬底200及虚拟衬底202的金属氧化物膜204以斜角(约3°)照射氩离子，以执行离子研磨，而形成变薄至大约50nm(40nm±10nm)的区域210a，及变薄至小于或等于10nm，例如，5nm至10nm的区域210b。然后，观察各区域的截面。
图15A是对应于区域210a的变薄至大约50nm的样品的截面TEM图像。图15B至图15E示出通过纳米束电子衍射观察图15A所示的截面的电子衍射图案。图15B示出使用其光束直径收敛至的电子束而观察到的电子衍射图案。图15C示出使用其光束直径收敛至的电子束而观察到的电子衍射图案。图15D示出使用其光束直径收敛至的电子束而观察到的电子衍射图案。图15E示出使用其光束直径收剑至的电子束而观察到的电子衍射图案。
如图15B所示，与图1B至图1D相似，在执行热处理之后的金属氧化物膜中也观察到呈圆周状分布的多个斑点(光点)。进一步地，如图15C至图15E所示，当电子束的直径增大以观察更宽广的测量区域时，则该多个斑点逐渐地模糊。
图17A至图17D示出对应于区域210b的变薄至小于或等于10nm的样品中的四个给定点处的纳米束电子衍射图案。使用其光束直径收敛至的电子束而观察出纳米束电子衍射图案。
在图17A及图17B中，观察到具有示出以特定平面取向的晶体部的规律性的斑点。这意味着本实施方式的金属氧化物膜的确包含晶体部。另一方面，在图17C及图17D中，观察到呈圆周状分布的多个斑点(光点)。
如上所述，包含于本实施方式的金属氧化物膜中的晶体部的尺寸是微小的，至少小于或等于50nm，例如，小于或等于10nm或小于或等于5nm。因此，在使样品变薄至小于或等于10nm且电子束的直径收敛至以使测量区域小于例如，一个晶体部的尺寸的情况下，可根据测量区域而观察到具有示出以特定平面取向的晶体部的规律性的斑点。在多个晶体部包含于观察区域中的情况下，透过晶体部的电子束进一步照射到位于深度方向上的其他晶体部，这可引起多个纳米束电子衍射图案的观察。
<<石英衬底的纳米束电子衍射图案>>
图4示出石英玻璃衬底的纳米束电子衍射图案。测量条件与用于图1B至图1D所示的氧化物半导体膜相同。
如图4所示，在具有非晶结构的石英玻璃衬底的情况下，观察到由衍射没有获得特定斑点且其亮度从主斑点逐渐改变的光晕图案。因此，即使对微小区域执行电子衍射，也在具有非晶结构的膜中观察不到如在本实施方式的金属氧化物膜中所观察到的圆周状斑点。由此确认到在图1B至图1D中所观察到的圆周状的斑点是本实施方式的金属氧化物膜特有的。
<<连续照射纳米束之后的电子衍射图案>>
图8示出在对图1A中的点2照射其光束直径收敛至大约的电子束一分钟后所观察的电子衍射图案。
与图1C所示的电子衍射图案相似，在图8所示的电子衍射图案中观察到呈圆周状分布的多个斑点，且在图1C及图8中的电子衍射图案之间没有很大的差异。这意味着，由图1C所确认到的晶体部当形成本实施方式的金属氧化物膜时形成，且并非通过收敛的电子束的照射而形成的。
<<通过X射线衍射的分析>>
通过X射线衍射(XRD)对在图1A至图1D以及图2A及图2B中使用的形成于石英玻璃衬底上的本实施方式的金属氧化物膜的样品进行分析。图6示出由out-of-plane法测量出的XRD光谱。
在图6中，纵轴表示X射线衍射强度(任意单位)以及横轴表示衍射角度2θ(度)。注意，该XRD光谱利用Bruker AXS所制造的X射线衍射计D8ADVANCE而测量出。
如图6所示，对应于石英的峰值出现在大约2θ＝20°至23°处；然而，确认不到对应于金属氧化物膜中所包含的晶体部的峰值。
在图6中的结果示出本实施方式的金属氧化物膜中所包含的晶体部是微小的。
依据上述结果，可认为，本实施方式的金属氧化物膜是表面取向不规则的晶体部凝集的膜。
此外，可认为，包含于本实施方式的金属氧化物膜中的晶体部的尺寸例如小于或等于10nm或小于或等于5nm。本实施方式的金属氧化物膜包含例如其尺寸大于或等于1nm且小于或等于10nm的晶体部(纳米晶体(nc))。
<形成金属氧化物膜的方法>
下面说明形成本实施方式的金属氧化物膜的方法。如上所述，本实施方式的金属氧化物膜在室温且包含氧的气氛中通过溅射法形成。通过采用包含氧的气氛，可降低金属氧化物膜中的氧空缺，并且可形成包含晶体部的膜。
<<氧空缺的降低>>
本实施方式的金属氧化物膜中的氧空缺的降低允许具有稳定物理性质的膜的形成。特别地，在半导体器件使用氧化物半导体膜作为本实施方式的金属氧化物膜而形成的情况下，氧化物半导体膜中的氧空缺引起载流子的产生；其结果是，半导体器件的电特性变化。因此，使用其中氧空缺被降低的氧化物半导体膜形成的半导体器件可以具有高可靠性。
注意，优选增高沉积气氛中的氧分压，因为可进一步降低本实施方式的金属氧化物膜中的氧空缺。例如，沉积气氛中的氧分压优选大于或等于33％。
图7示出以33％的氧分压形成的本实施方式的金属氧化物膜的纳米束电子衍射图案。除了使用氩及氧的混合气氛(Ar及O2的流量分别为30sccm及15sccm)作为沉积气氛之外，图7中所示的本实施方式的金属氧化物膜在与图1A至图1D中所示的金属氧化物膜相似的条件下形成。以与用于图1B至图1D所说明的方式相似的方式进行纳米束电子衍射。
在以33％的氧分压形成的本实施方式的金属氧化物膜中，在图7所示的纳米束电子衍射图案中也观察出圆周地配置的斑点。这确认了形成包含晶体部的金属氧化物膜。
<<通过溅射法的沉积>>
可用于形成本实施方式的金属氧化物膜的氧化物靶材不局限于In-Ga-Zn类氧化物；例如，可使用In-M-Zn类氧化物(M是Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
包含晶体部的本实施方式的金属氧化物膜优选使用包含多晶氧化物的溅射靶材形成，该多晶氧化物包含多个晶粒。其理由为如下。在溅射靶材包含多个晶粒且具有由于多个晶粒间的薄弱的键合而有可能导致晶粒裂开的界面的情况下，当离子与溅射靶材碰撞时，晶粒沿着界面裂开，由此有时可以获得平板状溅射粒子。所获得的平板状溅射粒子沉积在衬底上；从而，有时形成包含纳米晶体区的金属氧化物膜。注意，形成本实施方式的金属氧化物膜的上述机理是一个考察。
上述本实施方式的金属氧化物膜包含多个晶体部，其表面取向不规则且其尺寸是互相不同，并且晶体部微小，因此在选区电子衍射图案中不能观察到斑点。
进一步地，本实施方式的金属氧化物膜包含具有晶体部的区域，并具有稳定的物理性质。因此，通过在半导体器件中使用本实施方式的金属氧化物膜，该半导体器件可具有高可靠性。
(比较实例)
在本比较实例中，将参照附图说明通过液相法形成的金属氧化物膜的晶体度。
以下，将说明形成本比较实例的金属氧化物膜的方法。
首先，将In2O3(5wt％)、Ga2O3(3wt％)、ZnO(5wt％)及涂布剂混合，使得混合物包含1：1：1的组成比的In、Ga、及Zn，且通过旋涂法将该混合物涂敷在玻璃衬底。旋涂法的条件为如下：使用旋转器；以及从900rpm至2000rpm逐步地改变旋转速率。
然后，在大气气氛中使用热板进行150℃的第一加热处理两分钟。
接着，在大气气氛中进行450℃的第二加热处理一小时。通过X射线光电子光谱仪(XPS)分析被进行第二加热处理的本比较实例的金属氧化物膜(通过液相法形成)的键合状态、在与图7中所示的金属氧化物膜相同的条件下形成的本实施方式的金属氧化物膜(通过溅射法形成)的键合状态。图24A至图24D示出分析结果。
利用Physical Electronics,Inc.所制造的Quantera SXM作为分析设备进行XPS分析。图24A至图24D示出每个金属氧化物膜的对应In的3d(5/2)轨道(参照图24A)、Ga的3d轨道(参照图24B)、Zn的3p轨道(参照图24C)、以及O的1s轨道(参照图24D)的区域中的光谱。图24A至图24D中的实线对应通过液相法形成的本比较实例的In-Ga-Zn氧化物膜的分析结果。图24A至图24D中的虚线对应通过溅射法(溅射)形成的本实施方式的In-Ga-Zn氧化物膜的分析结果。
在图24A至图24D中，虽然在键能之间具有细微的差异，但通过液相法形成的本比较实例的金属氧化物膜以及通过溅射法形成的本实施方式的金属氧化物膜具有实质相同的光谱形状。因此，通过液相法形成的本比较实例的金属氧化物膜被确定为In-Ga-Zn氧化物膜。
接着，通过XRD分析所形成的比较实例的样品。图19A至图19D示出利用out-of-plane法的分析结果。
在XRD分析中，使用在第一加热处理之后，在大气气氛中进行350℃、450℃或550℃的第二加热处理一小时的In-Ga-Zn氧化物膜的样品。
在图19A至图19D中，纵轴表示X射线衍射强度(任意单位)，横轴表示衍射角2θ(度)。使用Bruker AXS所制造的X射线衍射计D8ADVANCE进行XRD测量。
图19A示出通过液相法形成的本比较实例的样品的测量结果。没有进行加热处理的样品的XRD图案是以“as-depo”表示的图案。注意，图19B至图19D示出通过液相法形成且在大气气氛中被进行350℃、450℃、550℃的加热处理一小时的氧化铟膜、氧化镓膜及氧化锌膜的测量结果。
如图19A至图19D所示，对应In2O3晶体峰值的峰值在加热处理后的氧化铟膜的XRD图案中确认。此外，对应ZnO晶体峰值的峰值在加热处理后的氧化锌膜的XRD图案中确认。另一方面，不管是被进行哪一个温度的加热处理的本比较实例的样品中，与氧化铟膜及氧化锌膜不一样地，也没有确认到晶体峰值。
然后，利用X射线反射(XRR)对在大气气氛中被进行450℃的第二加热处理一小时的每个样品的膜密度进行测量。
注意，XRR是测量沉积的薄膜的密度的测量方法，其中X射线入射到测量样品，以测量入射的X射线的临界角及振辐波形中的变化，且使用上述临界角及振幅波形进行理论分析。
表1示出所测量的膜密度。
[表1]
如表1所示，与根据其单晶结构所计算的理论值相比，通过液相法形成的膜具有极低的密度。注意，因为通过液相法形成的膜具有大的粗糙度，所以不容易高准确度地测量出膜密度。
接着，利用SIMS对在本比较实例的金属氧化物膜及本实施方式的金属氧化物膜所包含的杂质的浓度进行测量。
图18A示出比较实例的金属氧化物膜及本实施方式的金属氧化物膜中的氢(1H)浓度分布。图18B示出比较实例的金属氧化物膜及本实施方式的金属氧化物膜中的碳(12C)浓度分布。在图18A及图18B中，横轴表示深度(nm)，纵轴表示氢或氧的浓度(原子/cm3)。
将在与上述条件相似的条件下通过液相法形成的样品用作图18A及图18B的比较实例的金属氧化物膜。注意，在旋涂之前，对材料进行使用滤膜(0.2μm)的过滤。此外，在大气气氛中以450℃、500℃或550℃进行第二加热处理一小时。其他条件与通过液相法形成的上述金属氧化物膜的条件相同。将在与图7所示的金属氧化物膜相同的条件下通过溅射法形成的样品用于本实施方式的金属氧化物膜。
如图18A及图18B所示，与本实施方式的金属氧化物膜相比，大量的氢及碳均匀地存在于比较实例的金属氧化物膜中。
图18B所示的本实施方式的金属氧化物膜的碳浓度从其表面到膜内部逐渐地减少。这表示本实施方式的金属氧化物膜中的碳主要来源于表面污染。
相对于此，在比较实例的任何条件下形成的金属氧化物膜均匀地包含高达1×1022(原子/cm3)或更高的密度的氢、以及高达4×1021(原子/cm3)或更高的密度的碳。可认为比较实例的金属氧化物膜中的碳来源于旋涂材料的原料的有机酸盐。
接着，在图20A至图20C中示出在大气气氛中被进行450℃的第二加热处理一小时的本比较实例的样品的截面TEM图像。以300kV的加速电压使用透射电子显微镜(由HitachiHigh-Technologies Corporation所制造的“H-9000NAR”)观察该截面。图20A是500000的放大率的截面图像。图20B是2000000的放大率的截面图像。图20C是8000000的放大率的截面观察图像。
如图20A及图20B所示，通过液相法形成的本比较实例的样品的大部分由非晶区占有。此外，可看到由于膜密度的差异所造成的灰度梯度(明度的变化)。
在图20C中的截面TEM图像中的区域a中，明度高，这意味着区域a具有低的膜密度。在图20C中的截面TEM图像中的区域b中，明度低，这意味着区域b具有高密度。
通过纳米束电子衍射观察图20C中的区域a及b。图21A至图21C示出纳米束电子衍射图案。
以200kV的加速电压及大约的光束直径使用透射电子显微镜(由HitachiHigh-Technologies Corporation所制造的“HF-2000”)进行该纳米束电子衍射。图21A示出图20C中的区域a的纳米束电子衍射图案。图21B及图21C示出图20C中的区域b中的两个不同的部分(以b1及b2表示)的纳米束电子衍射图案。
图21D示出本发明的一个方式的金属氧化物膜的纳米束电子衍射图案，其在与图7所示的金属氧化物膜相同的条件下形成并观察。
如图21A至图21C所示，在通过液相法形成的本比较实例的金属氧化物膜中的各区域中，观察到与图21D所示的本发明的一个方式的金属氧化物膜中所观察的圆周状的斑点(光点)不同的图案。
图21A所示的区域a的纳米束电子衍射图案与呈现非晶状态的光晕图案相似。具有这样低的晶体度的区域的存在可起因于膜的低密度及高杂质浓度。
如图21B及图21C中所示，在区域b的纳米束电子衍射图案中观察到具有呈现以特定平面取向的晶体部的规律性的斑点(在图21B及图21C中以1至3表示)。在以下表2中示出这些斑点的衍射图案的分析结果。
[表2]
根据表2，由图21B或图21C中的斑点估计的实测d值与InGaZnO4中的多个平面取向的理论上的d值几乎相同，这意味着通过液相法形成的本比较实例的In-Ga-Zn氧化物膜包含来源于InZnGaO4的晶体区。
因此，尽管杂质存在，但包含来源于InZnGaO4的周期性原子排列的区域以及具有极低的晶体度且接近非晶状态的区域共存于通过液相法形成的InZnGaO4膜中。
接着，通过计算对比较实例的金属氧化物膜中的氢及碳等杂质的对该金属氧化物膜的晶体度的影响进行评估。
在以下计算中，通过第一原理计算调查氢对该金属氧化物膜的晶化所带来的效果。特别地，在InGaZnO4不包含氢的情况及InGaZnO4包含6.67原子百分比的氢的情况下测量出非晶状态与晶体状态之间的能量差异。8.54×1022原子/cm3的In-Ga-Zn-O晶体的原子密度、图18A及图18B所示的SIMS分析结果表示该氢浓度与本比较实例的金属氧化物膜的氢浓度相同。注意，将In、Ga及Zn的原子数比为1：1：1的In-Ga-Zn氧化物膜用作该计算中的金属氧化物膜的实例。
图22示出该计算中的包含112个原子的In-Ga-Zn-O晶体的晶格结构。
关于计算，形成不对图22所示的结构添加氢原子而成的结构、对图22所示的结构添加八个氢原子而成的结构，且使该结构最优化。然后，计算能量。此外，通过以下步骤而根据最优化结构形成非晶结构。
(1)3000K下的采用NVT系综的分子动力学计算。
(2)2psec且1000K下的采用NVT系综的分子动力学计算。
(3)结构的最优化。
注意，通过5psec、5.5psec或6psec的上述计算(1)得到三个结构，且进行计算(2)及最优化(3)以形成该三个结构的三个非晶结构。然后，获得能量平均值。在该计算中，使用第一原理计算软件〝Vienna Ab initio Simulation Package〞(VASP)。表3示出计算条件。
[表3]
图23A至图23D示出由计算获得的各结构的一部分。表4示出能量差异的计算结果。图23A示出不对单晶In-Ga-Zn氧化物膜添加H原子(0原子百分比)的结构。图23B示出对单晶In-Ga-Zn氧化物膜添加八个H原子(6.67原子百分比)的结构。图23C示出不对非晶In-Ga-Zn氧化物膜添加H原子(0原子百分比)的结构。图23D示出对非晶In-Ga-Zn氧化物膜添加八个H原子(6.67原子百分比)的结构。
[表4]
根据表4，当In-Ga-Zn氧化物膜晶化时，其能量大幅度减少。进一步地，当H原子被添加到该膜时，由于晶化而稳定能量减少。因此，可认为，在通过液相法形成的本比较实例的金属氧化物膜中观察到除了包含呈现周期性原子排列的斑点的图案之外与光晕图案相似的纳米束电子衍射图案，这是由氢所导致的晶体结构的不稳定化引起的。
如上所述，当金属氧化物膜包含氢作为杂质时，晶体的稳定性降低。这些计算结果与如下结果一致：在与本实施方式的金属氧化物膜比较时，呈现与光晕图案相似的纳米束电子衍射图案的比较实例的金属氧化物膜中的氢及碳等杂质的浓度高。
本实施方式可与本说明书中所说明的实施方式适当地组合而实施。
实施方式2
在本实施方式中，将参照附图而说明包含在实施方式1中说明且示出半导体特性的金属氧化物膜(氧化物半导体膜)的晶体管的结构实例。
<晶体管的结构实例>
图9A是在以下示出的晶体管100的截面示意图。该晶体管100是底栅型晶体管。
晶体管100包含设置在衬底101上的栅电极102、设置在衬底101及栅电极102上的绝缘层103、设置在绝缘层103上而与栅电极102重叠的氧化物半导体层104、以及与氧化物半导体层104的顶面接触的一对电极105a及105b。进一步地，绝缘层106以覆盖绝缘层103、氧化物半导体层104、及一对电极105a及105b的方式设置，并且，绝缘层107设置于绝缘层106上。
本发明的一个方式的氧化物半导体膜可被应用于晶体管100中的氧化物半导体层104。
<<衬底101>>
对衬底101的材料的性质等没有特别的限制，只要该材料具有至少足以耐受在后面执行的加热处理的热阻即可。例如，可使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底、或氧化钇稳定氧化锆(YSZ)衬底作为衬底101。或者，可使用由硅或碳化硅等所制成的单晶半导体衬底或多晶半导体衬底、由硅锗等所制成的化合物半导体衬底、或者SOI衬底等作为衬底101。再者，可使用设置有半导体元件的上述衬底的任一个作为衬底101。
再者，可使用塑料衬底等的柔性衬底作为衬底101，且可将晶体管100直接设置在柔性衬底上。或者，可在衬底101与晶体管100之间设置剥离层。该剥离层可被使用于当在该剥离层上形成晶体管的一部分或全部，且将该晶体管从衬底101剥离并转置至另一衬底时。由此，可将晶体管100转置至具有低的热阻的衬底或柔性衬底。
<<栅电极102>>
栅电极102可使用选自铝、铬、铜、钽、钛、钼和钨中的金属；包含上述金属中的任一个作为成分的合金；或者组合上述金属中的任一个的合金；等形成。进一步地，可使用选自锰和锆中之一或多个金属。再者，栅电极102可具有单层结构或二层以上的叠层结构。例如，可举出包含硅的铝膜的单层结构、钛膜层叠在铝膜之上的双层结构，钛膜层叠在氮化钛膜之上的双层结构、钨膜层叠在氮化钛膜之上的双层结构、钨膜层叠在氮化钽膜或氮化钨膜之上的双层结构、依次层叠钛膜、铝膜、及钛膜的三层结构等。或者，可使用包含铝以及选自钛、钽、钨、钼、铬、钕和钪中之一或多个金属的合金膜；或该合金膜的氮化物膜。
栅电极102还可使用铟锡氧化物、包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、包含氧化钛的铟锡氧化物、铟锌氧化物或添加有氧化硅的铟锡氧化物等透光导电材料形成。并且，可具有使用上述透光导电材料与上述金属所形成的叠层结构。
进一步地，可将In-Ga-Zn类氧氮化物半导体膜、In-Sn类氧氮化物半导体膜、In-Ga类氧氮化物半导体膜、In-Zn类氧氮化物半导体膜、Sn类氧氮化物半导体膜、In类氧氮化物半导体膜或金属氮化物(诸如InN或ZnN)的膜等设置在栅电极102与绝缘层103之间。这些膜各具有高于或等于5eV，或高于或等于5.5eV的高于氧化物半导体的电子亲和势的功函数。因此，包含氧化物半导体的晶体管的阈值电压可向正方向漂移，且可获得所谓常关闭(normally-off)开关元件。例如，使用至少具有比氧化物半导体层104更高的氮浓度的In-Ga-Zn类氧氮化物半导体膜，具体地，具有7原子百分比或更高的氮浓度的In-Ga-Zn类氧氮化物半导体膜。
<<绝缘层103>>
绝缘层103被用作栅极绝缘膜。与氧化物半导体层104的底面接触的绝缘层103优选为非晶膜。
绝缘层103可具有例如使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓、Ga-Zn类金属氧化物和氮化硅等中的一个或多个的单层结构或叠层结构。
绝缘层103通过使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪或氧化钇等高k材料形成，可降低晶体管的栅极漏电流。
<<一对电极105a及105b>>
一对电极105a及105b被用作晶体管的源电极及漏电极。
一对电极105a及105b可使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽和钨等中之任一金属、或包含该金属之任一个的合金作为导电材料，而被形成为具有单层结构或叠层结构。例如，可举出包含硅的铝膜的单层结构、钛膜层叠在铝膜之上的双层结构、钛膜层叠在钨膜之上的双层结构、铜膜层叠在铜镁铝合金膜上的双层结构、依次层叠钛膜或氮化钛膜、铝膜或铜膜、及钛膜或氮化钛膜的三层结构、依次层叠钼膜或氮化钼膜、铝膜或铜膜、钼膜或氮化钼膜的三层结构等。注意，也可使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
<<绝缘层106、107>>
绝缘层106优选使用包含比化学计量组成中之氧更高比例的氧的氧化物绝缘膜形成。该氧化物绝缘膜在加热时释放出氧。例如，当该氧化物绝缘膜在等于或高于晶体管的制造工序中的加热处理温度的温度处被加热时，则在热脱附谱(TDS)分析中，所换算成氧原子的氧释放量大于或等于1.0×1018原子/cm3，优选为大于或等于3.0×1020原子/cm3。
作为绝缘层106，可形成氧化硅膜或氧氮化硅膜等。
注意，绝缘层106还在后面形成绝缘层107时，被用作缓和对氧化物半导体层104的损伤的膜。
透射氧的氧化物膜可被设置在绝缘层106与氧化物半导体层104之间。
作为透射氧的氧化物膜，可形成氧化硅膜或氧氮化硅膜等。注意，在本说明书中，“氧氮化硅膜”是指以比氮更高比例包含氧的膜，并且，“氮氧化硅膜”是指以比氧更高比例包含氮的膜。
绝缘层107可使用对氧、氢和水等具有阻挡效果的绝缘膜形成。通过将绝缘层107设置在绝缘层106之上，可防止氧从氧化物半导体层104向外扩散及来自外部的氢或水等进入氧化物半导体层104。关于这种绝缘膜，例如，可举出氮化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、及氧氮化铪膜。
<晶体管的制造方法的实例>
接着，将说明图9A至图9C所示的晶体管100的制造方法的实例。
首先，如图10A所示，将栅电极102形成于衬底101之上，并将绝缘层103形成于栅电极102之上。
在此，使用玻璃衬底作为衬底101。
<<栅电极的形成>>
以下说明栅电极102的形成方法。首先，通过溅射法、CVD法或蒸镀法等形成导电膜，然后，使用第一光掩模通过光刻处理在该导电膜上形成抗蚀剂掩模。接着，使用该抗蚀剂掩模对该导电膜的一部分进行蚀刻，来形成栅电极102。之后，去除抗蚀剂掩模。
注意，栅电极102也可通过电镀法、印刷法或喷墨法等形成，而不使用上述形成方法。
<<栅极绝缘层的形成>>
绝缘层103通过溅射法、CVD法或蒸镀法等形成。
在绝缘层103使用氧化硅膜、氧氮化硅膜、或氮氧化硅膜形成的情况下，优选使用包含硅的沉积气体以及氧化气体作为源气体。包含硅的沉积气体的典型实例包含硅烷、乙硅烷、丙硅烷、及氟硅烷。作为氧化气体，例如，可举出氧、臭氧、一氧化二氮、及二氧化氮。
在形成氮化硅膜作为绝缘层103的情况下，优选使用两个阶段的形成方法。首先，通过等离子体CVD法形成缺陷数少的第一氮化硅膜，其中使用硅烷、氮、及氨的混合气体作为源气体。然后，通过切换源气体至硅烷及氮的混合气体形成氢浓度低且可阻挡氢的第二氮化硅膜。通过该形成方法，可形成缺陷数少且对氢具有阻挡性质的氮化硅膜作为绝缘层103。
此外，在形成氧化镓膜作为绝缘层103的情况下，可使用金属有机化学气相沉积(MOCVD)法。
<<氧化物半导体层的形成>>
接着，如图10B所示，将氧化物半导体层104形成于绝缘层103之上。
以下说明氧化物半导体层104的形成方法。首先，使用实施方式1中所示的方法形成氧化物半导体膜。然后，使用第二光掩模通过光刻处理在该氧化物半导体膜上形成抗蚀剂掩模。接着，使用该抗蚀剂掩模对氧化物半导体膜的一部分进行蚀刻，来形成氧化物半导体层104。之后，去除抗蚀剂掩模。
此后，也可执行加热处理。在该情况下，该加热处理优选在包含氧的气氛下执行。
<<一对电极的形成>>
接着，如图10C所示，形成一对电极105a及105b。
以下说明一对电极105a及105b的形成方法。首先，通过溅射法、CVD法或蒸镀法等形成导电膜。然后，使用第三光掩模，通过光刻处理在该导电膜上形成抗蚀剂掩模。接着，使用该抗蚀剂掩模对导电膜的一部分进行蚀刻，来形成一对电极105a及105b。之后，去除抗蚀剂掩模。
注意，如图10B所示，有时氧化物半导体层104的上部通过该导电膜的蚀刻而被部分地蚀刻及变薄。因此，优选使该氧化物半导体层104形成得厚。
<<绝缘层的形成>>
接着，如图10D所示，将绝缘层106形成于氧化物半导体层104和一对电极105a及105b上，接着将绝缘层107形成于该绝缘层106上。
在绝缘层106使用氧化硅膜或氧氮化硅膜形成的情况下，优选使用包含硅的沉积气体以及氧化气体作为源气体。包含硅的沉积气体的典型实例包含硅烷、乙硅烷、丙硅烷、及氟硅烷。作为氧化气体，例如，可举出氧、臭氧、一氧化二氮、及二氧化氮。
例如，氧化硅膜或氧氮化硅膜在如下条件下形成：将设置在等离子体CVD器件的真空排气处理室中的衬底保持为高于或等于180℃且低于或等于260℃，优选为高于或等于200℃且低于或等于240℃的温度；在大于或等于100Pa且小于或等于250Pa，优选为大于或等于100Pa且小于或等于200Pa的压力下将源气体充气至该处理室；以及对设置在该处理室中的电极供应高于或等于0.17W/cm2且低于或等于0.5W/cm2，优选为高于或等于0.25W/cm2且低于或等于0.35W/cm2的高频功率。
通过施加高频功率，在等离子体中的源气体的分解效率增加，氧游离基增加，以及源气体的氧化被助长；因此，包含在氧化物绝缘膜中的氧的比例高于化学计量组成中的氧的比例。然而，在以上述衬底温度所制备的膜会在后面的工序中执行加热时释放出一部分的氧。因此，可形成包含高于化学计量组成中的氧的比例的氧，且通过加热而释放一部分的氧的氧化物绝缘膜。
进一步地，在将氧化物绝缘膜设置于氧化物半导体层104与绝缘层106之间的情况下，该氧化物绝缘膜可在形成绝缘层106的工序中用作氧化物半导体层104的保护膜。因此，绝缘层106可在降低对氧化物半导体层104的损伤的同时使用具有高的功率密度的高频功率形成。
例如，作为氧化物绝缘膜可在如下条件下形成氧化硅膜或氧氮化硅膜：将设置在等离子体CVD器件的真空排气处理室中的衬底保持为高于或等于180℃且低于或等于400℃，优选为高于或等于200℃且低于或等于370℃的温度；在大于或等于20Pa且小于或等于250Pa，优选为大于或等于100Pa且小于或等于250Pa的压力下将源气体充气至该处理室；以及对设置在该处理室中的电极供应高频功率。进一步地，当处理室中的压力大于或等于100Pa且小于或等于250Pa时，可降低对氧化物半导体层104的损伤。
优选使用包含硅的沉积气体以及氧化气体作为氧化物绝缘膜的源气体。包含硅的沉积气体的典型实例包含硅烷、乙硅烷、丙硅烷、及氟硅烷。作为氧化气体，例如，可举出氧、臭氧、一氧化二氮、及二氧化氮。
绝缘层107可通过溅射法或CVD法形成。
在绝缘层107使用氮化硅膜或氮氧化硅膜形成的情况下，优选使用包含硅的沉积气体、氧化气体、及包含氮的气体作为源气体。包含硅的沉积气体的典型实例包含硅烷、乙硅烷、丙硅烷、及氟硅烷。作为氧化气体，例如，可举出氧、臭氧、一氧化二氮、及二氧化氮。作为包含氮的气体的实例，可举出氮及氨。
通过上述工序，可形成晶体管100。
<晶体管100的变形实例>
下面说明其一部分与晶体管100不同的晶体管的结构实例。
<<变形实例1>>
图9B是在以下示出的晶体管110的截面示意图。晶体管110在氧化物半导体层的结构上与晶体管100不同。注意，以下省略由相同的附图标记表示具有与其他结构实例相似的结构或功能的构成要素的说明。
在晶体管110中所包含的氧化物半导体层114中，层叠氧化物半导体层114a及氧化物半导体层114b。
因为有时氧化物半导体层114a与氧化物半导体层114b之间的边界并不清楚，所以图9B等中的该边界由虚线表示。
本发明的一个方式的氧化物半导体膜可应用于氧化物半导体层114a及114b的其中一者或二者。
可用于氧化物半导体层114a的材料的典型实例为In-Ga氧化物、In-Zn氧化物、及In-M-Zn氧化物(M为Al、Ti、Ga、Y、Zr、La、Ce、Nd、或Hf)。在将In-M-Zn氧化物用于氧化物半导体层114a的情况下，当假定除了Zn及氧之外的In及M的合计为100原子百分比时，In及M的比例则优选为：In大于或等于25原子百分比且M小于75原子百分比，以及进一步优选为：In大于或等于34原子百分比且M小于66原子百分比。此外，例如，作为氧化物半导体层114a使用具有2eV或更大，优选为2.5eV或更大，进一步优选为3eV或更大的能隙的材料。
例如：氧化物半导体层114b包含In或Ga，且典型地包含In-Ga氧化物、In-Zn氧化物、或In-M-Zn氧化物(M为Al、Ti、Ga、Y、Zr、La、Ce、Nd、或Hf)。此外，氧化物半导体层114b的导带底的能级比氧化物半导体层114a更接近真空能级。在氧化物半导体层114b的导带底的能级与氧化物半导体层114a的导带底的能级之间的差异优选为0.05eV或更大、0.07eV或更大、0.1eV或更大、或0.15eV或更大，且2eV或更小、1eV或更小、0.5eV或更小、或0.4eV或更小。
当例如使用In-M-Zn氧化物作为氧化物半导体层114b时，In与M之间的原子百分比则优选为：In的原子百分比小于50原子百分比，以及M的原子百分比大于或等于50原子百分比，进一步优选为：In的原子百分比小于25原子百分比，以及M的原子百分比大于或等于75原子百分比，其中除了Zn及氧之外的In及M的合计假定为100原子百分比。
例如，可将In、Ga、及Zn的原子数比为1：1：1或3：1：2的In-Ga-Zn氧化物用于氧化物半导体层114a。进一步地，可将In、Ga、及Zn的原子数比为1：3：2、1：6：4、或1：9：6的In-Ga-Zn氧化物用于氧化物半导体层114b。注意，氧化物半导体层114a及114b的原子数比有可能与所使用的靶材的原子数比不同，且有可能存在±20％的差异。
当将包含大量用作稳定剂的Ga的氧化物用于设置在氧化物半导体层114a上的氧化物半导体层114b时，可防止氧从氧化物半导体层114a及114b释放出。
注意，不局限于上述组成及材料，可根据晶体管的所需的半导体特性及电特性(例如，场效应迁移率及阈值电压)而使用具有适当组成的材料。进一步地，为了要获得晶体管的所需的半导体特性，优选将氧化物半导体层114a及114b的载流子密度、杂质浓度、缺陷密度、金属元素对氧的原子数比、原子间距离和密度等设定适宜。
虽然在上面作为氧化物半导体层114的实例说明层叠有两个氧化物半导体层的结构，但也可使用层叠有三个以上的氧化物半导体层的结构。
<<变形实例2>>
图9C是在以下示出的晶体管120的截面示意图。晶体管120在氧化物半导体层的结构上与晶体管100及晶体管110不同。
在晶体管120中所包含的氧化物半导体层124中，依次层叠氧化物半导体层124a、氧化物半导体层124b、及氧化物半导体层124c。
氧化物半导体层124a及124b层叠于绝缘层103上。氧化物半导体层124c以与氧化物半导体层124b的顶面以及一对电极105a及105b的顶面及侧面接触的方式设置。
本发明的一个方式的氧化物半导体膜可应用于氧化物半导体层124a、124b、及124c的至少一者。
例如，氧化物半导体层124b可具有与在变形实例1中示出的氧化物半导体层114a相似的结构。进一步地，例如，氧化物半导体层124a及124c可各自具有与在变形实例1中示出的氧化物半导体层114b相似的结构。
例如，当将包含大量用作稳定剂的Ga的氧化物用于氧化物半导体层124a及氧化物半导体层124c时，可防止氧从氧化物半导体层124a、氧化物半导体层124b、及氧化物半导体层124c释放出。
在沟道主要地形成于氧化物半导体层124b中的情况下，例如，可将包含大量In的氧化物用于氧化物半导体层124b，且以与氧化物半导体层124b接触的方式设置一对电极105a及105b；由此，可增加晶体管120的通态电流。
<晶体管的其他的结构实例>
以下说明可应用本发明的一个方式的氧化物半导体膜的顶栅型晶体管的结构实例。
<<结构实例>
图11A是以下示出的顶栅型晶体管150的截面示意图。
晶体管150包含：氧化物半导体层104，该氧化物半导体层104设置在设置有绝缘层151的衬底101上；与氧化物半导体层104的顶面接触的一对电极105a及105b；设置在氧化物半导体层104和一对电极105a及105b上的绝缘层103；以及设置在绝缘层103上而与氧化物半导体层104重叠的栅电极102。进一步地，绝缘层152以覆盖绝缘层103及栅电极102的方式设置。
本发明的一个方式的氧化物半导体膜可应用于晶体管150中的氧化物半导体层104。
绝缘层151具有抑制来自衬底101的杂质扩散至氧化物半导体层104的功能。例如，可使用与绝缘层107相似的结构。注意，也可以不设置绝缘层151。
绝缘层152可使用具有对氧、氢和水等阻挡效果的绝缘膜以与绝缘层107相似的方式形成。注意，也可以不设置绝缘层107。
<<变形实例>>
下面说明其一部分与晶体管150不同的晶体管的结构实例。
图11B是在以下示出的晶体管160的截面示意图。晶体管160中的氧化物半导体层的结构与晶体管150不同。
在晶体管160中所包含的氧化物半导体层164中，依次层叠氧化物半导体层164a、氧化物半导体层164b、及氧化物半导体层164c。
本发明的一个方式的氧化物半导体膜可应用于氧化物半导体层164a、氧化物半导体层164b、及氧化物半导体层164c的至少一者。
例如，氧化物半导体层164b可具有与在变形实例1中示出的氧化物半导体层114a相似的结构。进一步地，例如，氧化物半导体层164a及164c可各自具有与在变形实例1中示出的氧化物半导体层114b相似的结构。
将包含大量用作稳定剂的Ga的氧化物用于氧化物半导体层164a及氧化物半导体层164c；因此，可防止氧从氧化物半导体层164a、氧化物半导体层164b、及氧化物半导体层164c释放出。
氧化物半导体层164可以以如下方法形成：通过蚀刻获得氧化物半导体层164c及氧化物半导体层164b，并使将成为氧化物半导体层164a的氧化物半导体膜暴露出；以及通过干蚀刻法将该氧化物半导体膜加工为氧化物半导体层164a。在该情况下，有时该氧化物半导体膜的反应产物附着至氧化物半导体层164b及164c的侧面，而形成侧壁保护层(也称为兔耳朵)。注意，该反应产物通过溅射现象或在干蚀刻时附着。
图11C是晶体管161的截面示意图，其中侧壁保护层164d以上述方式形成为氧化物半导体层164的侧面。注意，晶体管161的其他构成要素与晶体管160相同。
侧壁保护层164d主要包含与氧化物半导体层164a相同的材料。侧壁保护层164d有时包含设置在氧化物半导体层164a之下的层(在此，为绝缘层151)的成分(例如，硅)。
如图11C所示，通过采用氧化物半导体层164b的侧面被侧壁保护层164d覆盖，以便不会与一对电极105a及105b接触的结构，尤其是在沟道主要地形成于氧化物半导体层164b中时，可降低关闭状态下的晶体管的非故意的泄漏电流；因而，可制造出具有良好的关态特性的晶体管。进一步地，当将包含大量用作稳定剂的Ga的材料用于侧壁保护层164d时，可有效地防止氧从氧化物半导体层164b的侧面释放出；因此，可制造出电特性的稳定性优异的晶体管。
本实施方式可以与本说明书中所说明的实施方式适当地组合而实施。
实施方式3
在本实施方式中，将参照图12A至图12C说明本发明的一个方式的显示面板的结构。
图12A是本发明的一个方式的显示面板的俯视图。图12B示出可在将液晶元件用于本发明的一个方式的显示面板中的像素中的情况下使用的像素电路。图12C示出可在将有机EL元件用于本发明的一个方式的显示面板中的像素中的情况下使用的像素电路。
在像素部中的晶体管可依据实施方式2形成。进一步地，该晶体管可易于被形成为n沟道晶体管，因此，可使用n沟道晶体管形成的驱动电路的一部分可被形成于与像素部的晶体管相同的衬底上。如此，通过将实施方式2中所说明的晶体管用于像素部或驱动电路，可提供可靠性高的显示器件。
图12A示出有源矩阵显示器件的方框图的一个例子。像素部501、第一扫描线驱动电路502、第二扫描线驱动电路503、及信号线驱动电路504设置在显示器件中的衬底500上。在像素部501中，配置从信号线驱动电路504延伸的多个信号线，且配置从第一扫描线驱动电路502及第二扫描线驱动电路503延伸的多个扫描线。注意，在扫描线与信号线互相交叉的区域中包含显示元件的像素被配置为矩阵状。显示器件的衬底500通过柔性印刷电路(FPC)等连接部被连接到时序控制电路(也称为控制器或控制IC)。
在图12A中，第一扫描线驱动电路502、第二扫描线驱动电路503、及信号线驱动电路504形成于与像素部501相同的衬底500上。因而，可减少驱动电路等设置在外部的构件的数目，而可以降低成本。进一步地，在将驱动电路设置在衬底500外部的情况下，需要将布线延伸，布线的连接数增加；但是，当将驱动电路设置在衬底500上时，可减少布线的连接数。因此，可实现可靠性或成品率的提高。
<液晶面板>
图12B示出像素的电路结构的实例。在此，示出可应用于VA液晶显示面板的像素的像素电路。
该像素电路可被应用于一个像素包含多个像素电极层的结构。该多个像素电极层连接至不同的晶体管，且各晶体管可以由不同的栅极信号驱动。由此，可独立地控制施加至多畴像素中的各像素电极层的信号。
晶体管516的栅极布线512与晶体管517的栅极布线513是分开着的，以可被供应不同的栅极信号。相对于此，晶体管516及517公用被用作数据线的源电极或漏电极514。可适当地使用实施方式2中所说明的晶体管作为晶体管516及517。因此，可提供可靠性高的液晶显示面板。
将说明电连接至晶体管516的第一像素电极层及电连接至晶体管517的第二像素电极层的形状。第一像素电极层及第二像素电极层通过缝隙而分开。第一像素电极层具有V形状，并且，第二像素电极层以包围第一像素电极层的方式设置。
晶体管516的栅电极连接至栅极布线512，并且，晶体管517的栅电极连接至栅极布线513。当不同的栅极信号供应至栅极布线512及栅极布线513时，可使晶体管516及晶体管517的工作时序变化。因而，可控制液晶的取向。
进一步地，存储电容器可使用电容器布线510、被用作电介质的栅极绝缘膜、及电连接至第一像素电极层或第二像素电极层的电容器电极形成。
该多畴像素包含第一液晶元件518及第二液晶元件519。第一液晶元件518包含第一像素电极层、对置电极层、及其间的液晶层。第二液晶元件519包含第二像素电极层、对置电极层、及其间的液晶层。
注意，本发明的像素电路不局限于图12B所示的结构。例如，可将开关、电阻器、电容器、晶体管、传感器或逻辑电路等追加到图12B所示的像素。
<有机EL面板>
图12C示出像素部的电路结构的另一实例。在此，示出使用有机EL元件的显示面板的像素结构。
在有机EL元件中，通过对发光元件施加电压，可将来自一对电极的其中一者的电子及将来自一对电极的另一者的空穴注入至包含发光有机化合物的层；因而，使电流流动。电子及空穴复合，因此，使发光有机化合物激发。该发光有机化合物从激发态返回至基态，而发射出光。由于该机理，该发光元件被称为电流激发型发光元件。
图12C示出可应用的像素电路的实例。在此，一个像素包含两个n沟道晶体管。注意，可将本发明的一个方式的金属氧化物膜用于n沟道晶体管的沟道形成区。进一步地，该像素电路可采用数字时间灰度级驱动。
将说明可应用的像素电路的结构及使用数字时间灰度级驱动的像素的工作。
像素520包含开关晶体管521、驱动晶体管522、发光元件524、及电容器523。开关晶体管521的栅电极层连接至扫描线526，开关晶体管521的第一电极(源电极层和漏电极层的其中一者)连接至信号线525，以及开关晶体管521的第二电极(源电极层和漏电极层的另一者)连接至驱动晶体管522的栅电极层。驱动晶体管522的栅电极层通过电容器523连接至电源线527，驱动晶体管522的第一电极连接至电源线527，以及驱动晶体管522的第二电极连接至发光元件524的第一电极(像素电极)。发光元件524的第二电极相当于共同电极528。共同电极528电连接至设置在相同衬底上的共同电位线。
作为开关晶体管521及驱动晶体管522，可适当地使用实施方式2中所说明的晶体管。由此，可提供可靠性高的有机EL显示面板。
将发光元件524的第二电极(共同电极528)的电位设定为低电源电位。注意，低电源电位低于供应至电源线527的高电源电位。例如，该低电源电位可为GND或0V等。将高电源电位及低电源电位设定为高于或等于发光元件524的顺向阈值电压，且将该电位差施加至发光元件524，由此使电流供应至发光元件524，而引起光发射。发光元件524的顺向电压是指可获得所希望的光亮度的电压，且至少高于顺向阈值电压。
注意，通过使用驱动晶体管522的栅极电容代替电容器523，可省略电容器523。驱动晶体管522的栅极电容可形成于沟道形成区与栅电极层之间。
接着，将说明输入至驱动晶体管522的信号。在电压输入电压驱动方式的情况下，将确实地使驱动晶体管522导通或关闭的视频信号输入至驱动晶体管522。为了要使晶体管522在线性区中工作，将比电源线527高的电压施加至驱动晶体管522的栅电极层。注意，将高于或等于电源线电压与驱动晶体管522的阈值电压Vth之总和的电压施加至信号线525。
在执行模拟灰度级驱动的情况下，将大于或等于发光元件524的顺向电压与驱动晶体管522的阈值电压Vth之总和的电压施加至驱动晶体管522的栅电极层。通过输入使驱动晶体管522在饱和区中工作的视频信号，使电流供应至发光元件524。为了要使驱动晶体管522在饱和区中工作，将电源线527的电位设定为高于驱动晶体管522的栅极电位。当使用模拟视频信号时，可依据该视频信号而供应电流至发光元件524，并执行模拟灰度级驱动。
注意，本发明的像素电路的结构不局限于图12C所示的结构。例如，可将开关、电阻器、电容器、传感器、晶体管或逻辑电路等追加到图12C所示的像素电路。
实施方式4
在本实施方式中，将参照图13及图14A至图14D说明包含本发明的一个方式的金属氧化物膜的半导体器件及电子设备的结构。
图13是包含应用本发明的一个方式的金属氧化物膜的半导体器件的电子设备的方框图。
图14A至图14D是包含应用本发明的一个方式的金属氧化物膜的半导体器件的电子设备的外观图。
图13所示的电子设备包含RF电路901、模拟基带电路902、数字基带电路903、电池904、电源电路905、应用处理器906、快闪存储器910、显示器控制器911、存储电路912、显示器913、触控传感器919、音频电路917和键盘918等。
应用处理器906包含CPU907、DSP908、及接口(IF)909。此外，存储电路912可包含SRAM或DRAM。
通过将在实施方式2中所说明的晶体管应用于存储电路912，可提供可写入及读取数据的可靠性高的电子设备。
通过将在实施方式2中所说明的晶体管应用于CPU907或DSP908中所包含的寄存器等，可提供可写入及读取数据的可靠性高的电子设备。
注意，在实施方式2中所说明的晶体管的关态泄露电流极低的情况下，存储电路912可长时间地存储数据且可具有充分低的功耗。此外，在执行电源门控的期间，CPU907或DSP908可在寄存器等中存储电源门控之前的状态。
进一步地，显示器913包含显示部914、源极驱动器915、及栅极驱动器916。
显示部914包含配置为矩阵状的多个像素。该像素包含像素电路，且该像素电路电连接至栅极驱动器916。
可将实施方式2中所说明的晶体管适当地使用于像素电路或栅极驱动器916中。由此，可提供可靠性高的显示器。
电子设备的实例为电视器件(也称为电视或电视接收机)、计算机等的显示器、如数码相机或数字摄像机等拍摄装置、数码相框、移动电话机(也称为移动电话或移动电话器件)、便携式游戏机、便携式信息终端、声音再现器件、和诸如弹珠机等大型游戏机等。
图14A示出便携式信息终端，其包含主体1001、外壳1002、显示部1003a和显示部1003b等。显示部1003b包含触摸面板。通过触控显示部1003b上所显示的键盘按钮1004，可执行屏幕操作，且可输入文字。当然，可将显示部1003a用作触摸面板。液晶面板或有机发光面板通过使用实施方式2中所说明的晶体管作为开关元件而制造出，且将其应用于显示部1003a或1003b，由此可提供可靠性高的便携式信息终端。
在图14A中所示的便携式信息终端可具有显示各种种类的数据(例如，静止图像、移动图像、及文字图像)的功能、将日历、日期或时间等显示在显示部上的功能、操作或编辑所显示在显示部上的数据的功能、及通过各种软件(程序)控制处理的功能等。进一步地，可将外部连接端子(耳机端子或USB端子等)或记录介质插入部等设置在外壳的背表面或侧面上。
在图14A中所示的便携式信息终端可无线地发送及接收数据。通过无线式通讯，可从电子书服务器采购及下载所希望的书籍数据等。
图14B示出便携式音乐播放器，其在主体1021中包含显示部1023、用来将便携式音乐播放器穿戴在耳朵上的固定部1022、扬声器、操作按钮1024和外部存储器插槽1025等。液晶面板或有机发光面板通过使用实施方式2中所说明的晶体管作为开关元件而制造出，且将其应用于显示部1023，由此可提供可靠性高的便携式音乐播放器。
再者，当图14B中所示的便携式音乐播放器具有天线、麦克风功能、或无线式通讯功能且与移动电话一起使用时，则使用者可以在开车等的同时无线地进行免提通话。
图14C示出移动电话，其包含两个外壳，外壳1030及外壳1031。外壳1031包含显示面板1032、扬声器1033、麦克风1034、指向器件1036、照相机用透镜1037和外部连接端子1038等。外壳1030设置有用以充电该移动电话的太阳能电池1040；外部存储器插槽1041；等。此外，天线安装在外壳1031中。通过将在实施方式2中所说明的晶体管应用于显示面板1032，可提供可靠性高的移动电话。
进一步地，显示面板1032包含触摸面板。在图14C中由虚线表示显示为图像的多个操作键1035。另外，还包含用来增加从太阳能电池1040输出的电压至各电路所需要的值的升压电路。
例如，当实施方式2中所说明的晶体管的金属氧化物膜的厚度为大于或等于2μm且小于或等于50μm时，则可形成用于诸如升压电路的电源电路所使用的功率晶体管。
在显示面板1032中，显示的方向根据使用模式而被适当地改变。进一步地，该移动电话在与显示面板1032相同的表面上设置有照相机用透镜1037，因此，可将其用作可视电话。扬声器1033及麦克风1034不仅可用于音频通话，而且可用于可视通话、录音、和播放声音等。此外，如图14C中所示的展开状态下的外壳1030及1031可通过滑动而变成为彼此重叠的状态。因此，可实现移动电话的小型化，便于携带。
外部连接端子1038可连接至AC转接器及诸如USB电缆等的各种电缆；因而，可进行充电及与个人计算机等的数据通讯。此外，将记录介质插入外部存储器插槽1041，可存储及移动大量的数据。
进一步地，除了上述功能之外，可设置红外线通讯功能或电视接收功能等。
图14D示出电视器件的实例。在电视器件1050中，显示部1053安装在外壳1051中。可将图像显示于显示部1053上。此外，CPU安装在用以支撑外壳1051的座台1055中。通过将在实施方式2中所说明的晶体管应用于显示部1053及CPU，可使电视器件1050具有高可靠性。
电视器件1050可以以外壳1051的操作开关或另行提供的遥控操作机操作。进一步地，遥控操作机可设置有用以显示从该遥控操作机输出的数据的显示部。
注意，电视器件1050设置有接收器和调制解调器等。通过使用接收器，电视器件1050可接收一般的TV播放。此外，当电视器件1050经由调制解调器而以有线或无线方式连接至通讯网络时，可执行单向(从发送者到接受者)或双向(发送者与接受者之间或接受者之间)的信息通讯。
进一步地，电视器件1050设置有外部连接端子1054、存储介质记录再生部1052、以及外部存储器插槽。外部连接端子1054可连接至诸如USB电缆等的各种电缆；因而，可进行与个人计算机等的数据通讯。通过将盘片存储介质插入存储介质记录再生部1052，可读取存储介质中所存储的数据及写入数据至存储介质。此外，可将在所插入至外部存储器插槽内的外部存储器1056中被存储为数据的图像或视频等显示在显示部1053上。
进一步地，在实施方式2中所说明的晶体管的关态泄漏电流极小的情况下，当将该晶体管应用于外部存储器1056或CPU时，电视器件1050可具有高可靠性及充分低的功耗。
符号说明
100、110、120、150、160、161、516、517：晶体管；101、500：衬底；102：栅电极；103、106、107、151、152：绝缘层；104、114、114a、114b、124、124a-124c、164、164a-164c：氧化物半导体层；105a、105b：电极；200：石英玻璃衬底；202：虚拟衬底；204：金属氧化物膜；210a、210b：区域；501：像素部；502、503：扫描线驱动电路；504：信号线驱动电路；510：电容器布线；512、513：栅极布线；514：漏电极；518、519：液晶元件；520：像素；521：开关晶体管；522：驱动晶体管；523：电容器；524：发光元件；525：信号线；526：扫描线；527：电源线；528：共同电极；901：RF电路；902：模拟基带电路；903：数字基带电路；904：电池；905：电源电路；906：应用处理器；907：CPU；908：DSP；910：快闪存储器；911：显示器控制器；912：存储电路；913：显示器；914、1003a、1003b、1023、1053：显示部；915：源极驱动器；916：栅极驱动器；917：音频电路；918：键盘；919：触控传感器；1001、1021：主体；1002、1030、1031、1051：外壳；1004：键盘按钮；1022：固定部；1024：操作按钮；1025、1041：外部存储器插槽；1032：显示面板；1033：扬声器；1034：麦克风；1035：操作键；1036：指向器件；1037：照相机用透镜；1038、1054：外部连接端子；1040：太阳能电池；1050：电视器件；1052：存储介质记录再生部；1055：座台；1056：外部存储器；164d：侧壁保护层
本申请案根据2012年11月8日在日本专利局所申请之日本专利申请案序号2012-245992、2013年1月30日在日本专利局所申请之日本专利申请案序号2013-016242、及2013年3月19日在日本专利局所申请之日本专利申请案序号2013-056768，该申请案的全部内容结合于本文以供参考。

Claims (10)

1.一种晶体管，其特征在于，
在沟道形成区具有氧化物半导体，
所述沟道形成区具有通过纳米束电子衍射图案观察到呈圆周状分布的多个斑点的晶体部。
2.一种晶体管，其特征在于，
在沟道形成区具有氧化物半导体，
所述沟道形成区具有通过纳米束电子衍射图案观察到呈圆周状分布的多个斑点的晶体部,
所述晶体部的尺寸小于或等于10nm。
3.一种晶体管，其特征在于，
在沟道形成区具有氧化物半导体，
所述氧化物半导体具有与源电极接触的第一区域、与漏电极接触的第二区域、和所述沟道形成区，
所述沟道形成区、所述第一区域及所述第二区域的各个具有通过纳米束电子衍射图案观察到呈圆周状分布的多个斑点的晶体部。
4.根据权利要求1-3中任一项所述的晶体管，其特征在于，
所述纳米束电子衍射图案的测量区域小于或等于
5.一种晶体管，其特征在于，
在沟道形成区具有氧化物半导体，
所述沟道形成区具有用XRD测量没有观察到峰值的晶体部。
6.一种晶体管，其特征在于，
在沟道形成区具有氧化物半导体，
所述沟道形成区具有用XRD测量没有观察到峰值的晶体部,
所述晶体部的尺寸小于或等于10nm。
7.一种晶体管，其特征在于，
在沟道形成区具有氧化物半导体，
所述沟道形成区具有用XRD测量没有观察到峰值的晶体部,
所述氧化物半导体具有与源电极接触的第一区域、与漏电极接触的第二区域、和所述沟道形成区，
所述沟道形成区、所述第一区域及所述第二区域的各个具有用XRD测量没有观察到峰值的晶体部。
8.根据权利要求5-7的任一项所述的晶体管，其特征在于，
所述XRD测量使用out-of-plane法。
9.根据权利要求1-3、5-7的任一项所述的晶体管，其特征在于，
所述氧化物半导体包含铟、镓、及锌。
10.根据权利要求1-3、5-7的任一项所述的晶体管，其特征在于，
所述晶体部的尺寸小于或等于5nm。
CN201810945034.6A 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法 Pending CN109065553A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012245992 2012-11-08
JP2012-245992 2012-11-08
JP2013-016242 2013-01-30
JP2013016242 2013-01-30
JP2013056768 2013-03-19
JP2013-056768 2013-03-19
CN201380058422.8A CN104769150B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380058422.8A Division CN104769150B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法

Publications (1)

Publication Number Publication Date
CN109065553A true CN109065553A (zh) 2018-12-21

Family

ID=50621533

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201610250248.2A Active CN105734493B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201610333336.9A Pending CN105779940A (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201610250240.6A Active CN105870196B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201380058422.8A Expired - Fee Related CN104769150B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201810945034.6A Pending CN109065553A (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN201610250248.2A Active CN105734493B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201610333336.9A Pending CN105779940A (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201610250240.6A Active CN105870196B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法
CN201380058422.8A Expired - Fee Related CN104769150B (zh) 2012-11-08 2013-10-30 金属氧化物膜及金属氧化物膜的形成方法

Country Status (8)

Country Link
US (7) US9881939B2 (zh)
JP (13) JP2014205902A (zh)
KR (11) KR20220150439A (zh)
CN (5) CN105734493B (zh)
DE (2) DE112013005331T5 (zh)
IN (1) IN2015DN03772A (zh)
TW (5) TWI649794B (zh)
WO (1) WO2014073585A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220150439A (ko) * 2012-11-08 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR102370239B1 (ko) 2012-12-28 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9244025B2 (en) * 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP6915538B2 (ja) * 2015-08-24 2021-08-04 日本ゼオン株式会社 非水系二次電池機能層用組成物、非水系二次電池用機能層、及び非水系二次電池
WO2017125797A1 (ja) * 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜及びその形成方法、ならびに半導体装置
WO2017137869A1 (en) 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
DE112017001488T5 (de) * 2016-03-22 2018-12-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Anzeigevorrichtung, die diese umfasst
CN108699675B (zh) * 2016-03-28 2022-01-11 三井金属矿业株式会社 溅射靶材和其制造方法以及溅射靶
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN107481914B (zh) * 2016-06-08 2023-06-06 清华大学 一种透射型低能量电子显微系统
CN107479330B (zh) 2016-06-08 2019-02-05 清华大学 一种采用电子束的光刻方法
CN107481913B (zh) * 2016-06-08 2019-04-02 清华大学 一种电子束加工系统
CN107473179B (zh) 2016-06-08 2019-04-23 清华大学 一种表征二维纳米材料的方法
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
JP6618628B2 (ja) * 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
US11069722B2 (en) 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
KR102470206B1 (ko) * 2017-10-13 2022-11-23 삼성디스플레이 주식회사 금속 산화막의 제조 방법 및 금속 산화막을 포함하는 표시 소자
JPWO2019111105A1 (ja) 2017-12-06 2020-12-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019162807A1 (ja) * 2018-02-23 2019-08-29 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
EP3533536B1 (en) 2018-02-28 2023-05-24 Heraeus Electro-Nite International N.V. Method and apparatus for monitoring a continuous steel casting process
CN109655476A (zh) * 2019-01-15 2019-04-19 中国大唐集团科学技术研究院有限公司华中电力试验研究院 一种氧化膜截面完整形貌制备方法
US20220131010A1 (en) * 2019-02-22 2022-04-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide and transistor including the metal oxide
JP6853421B2 (ja) * 2019-03-28 2021-03-31 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
WO2021090829A1 (ja) * 2019-11-05 2021-05-14 三菱マテリアル株式会社 高抵抗透明膜
CN113073305A (zh) * 2020-01-06 2021-07-06 重庆康佳光电技术研究院有限公司 一种沉积设备及其沉积方法
KR102255421B1 (ko) * 2020-08-11 2021-05-24 충남대학교산학협력단 단결정 산화갈륨의 결함 평가방법
EP4016062B1 (en) * 2020-12-18 2023-08-23 Bruker Nano GmbH Method of processing an edx/xrf map and a corresponding image processing device
CN112782203B (zh) * 2021-02-22 2024-02-20 长江存储科技有限责任公司 一种晶相结构的判断方法及晶相标定模板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法
US20040067659A1 (en) * 2002-10-07 2004-04-08 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
WO2008156312A2 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法
US20110053322A1 (en) * 2009-06-30 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110121284A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP2011140426A (ja) * 2010-01-08 2011-07-21 National Institute Of Advanced Industrial Science & Technology 金属酸化物ナノ結晶の製造方法、金属酸化物ナノ結晶配列膜の作製方法、金属酸化物ナノ結晶配列膜被覆基板及びその製造方法
US20120138922A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120161145A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor memory device

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH029A (ja) * 1987-06-08 1990-01-05 Seiko Epson Corp 液晶ライトバルブの駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3786566B2 (ja) * 2000-06-27 2006-06-14 株式会社東芝 半導体装置及びその製造方法
US6881994B2 (en) * 2000-08-14 2005-04-19 Matrix Semiconductor, Inc. Monolithic three dimensional array of charge storage devices containing a planarized surface
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3867524B2 (ja) * 2001-07-05 2007-01-10 株式会社日立製作所 電子線を用いた観察装置及び観察方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005076752A2 (en) * 2004-02-18 2005-08-25 Nippon Shokubai Co., Ltd. Metal oxide particle and its uses
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1626442B1 (fr) 2004-08-13 2011-01-12 St Microelectronics S.A. Capteur d'image
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JPWO2006054469A1 (ja) * 2004-11-22 2008-05-29 日本電気株式会社 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006261483A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20100015164A1 (en) * 2005-12-09 2010-01-21 The Uab Research Foundation Compositions and Methods for Modulating Osteoblast Cell Differentiation and Bone Generation Through HIF-1a
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7825958B2 (en) * 2007-01-25 2010-11-02 Research In Motion Limited Method and apparatus for controlling a camera module to compensate for the light level of a white LED
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5395384B2 (ja) 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5345952B2 (ja) * 2007-12-27 2013-11-20 Ｊｘ日鉱日石金属株式会社 ａ−ＩＧＺＯ酸化物薄膜の製造方法
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI569454B (zh) 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5435326B2 (ja) * 2008-09-02 2014-03-05 日立金属株式会社 ダイカスト用被覆金型およびその製造方法
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102150275B1 (ko) 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR101519893B1 (ko) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
EP2481089A4 (en) 2009-09-24 2015-09-23 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011093506A1 (ja) 2010-02-01 2011-08-04 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法
WO2011132769A1 (ja) 2010-04-23 2011-10-27 株式会社日立製作所 半導体装置およびそれを用いたｒｆｉｄタグならびに表示装置
JP2012023880A (ja) * 2010-07-15 2012-02-02 Hitachi Car Eng Co Ltd ブラシレスモータの制御装置
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9494829B2 (en) 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
JP2012186383A (ja) 2011-03-07 2012-09-27 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US8693626B2 (en) 2011-06-17 2014-04-08 Uop Llc Solid material characterization with X-ray spectra in both transmission and fluoresence modes
JP5517268B2 (ja) * 2012-03-26 2014-06-11 株式会社日本触媒 微粒子状金属酸化物とその用途
KR20220150439A (ko) 2012-11-08 2022-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265853A (ja) * 1998-01-16 1999-09-28 Mitsubishi Materials Corp 窒化物半導体層付き基板及びその製造方法
US20040067659A1 (en) * 2002-10-07 2004-04-08 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
WO2008156312A2 (en) * 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US20090152506A1 (en) * 2007-12-17 2009-06-18 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
CN101640220A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101794820A (zh) * 2009-01-16 2010-08-04 株式会社半导体能源研究所 半导体装置及其制造方法
US20110053322A1 (en) * 2009-06-30 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110121284A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP2011140426A (ja) * 2010-01-08 2011-07-21 National Institute Of Advanced Industrial Science & Technology 金属酸化物ナノ結晶の製造方法、金属酸化物ナノ結晶配列膜の作製方法、金属酸化物ナノ結晶配列膜被覆基板及びその製造方法
US20120138922A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120161145A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor memory device

Also Published As

Publication number Publication date
KR102072340B1 (ko) 2020-01-31
KR101728289B1 (ko) 2017-04-18
KR20160042464A (ko) 2016-04-19
KR102072260B1 (ko) 2020-01-31
TWI605500B (zh) 2017-11-11
US10461099B2 (en) 2019-10-29
TW201631641A (zh) 2016-09-01
JP2016027209A (ja) 2016-02-18
JP6905042B2 (ja) 2021-07-21
JP6246404B2 (ja) 2017-12-13
JP2015172247A (ja) 2015-10-01
TWI649794B (zh) 2019-02-01
KR101710316B1 (ko) 2017-02-24
TWI555068B (zh) 2016-10-21
US20180323220A1 (en) 2018-11-08
KR20160042463A (ko) 2016-04-19
JP6634539B2 (ja) 2020-01-22
US11652110B2 (en) 2023-05-16
JP2015149506A (ja) 2015-08-20
DE112013005331T5 (de) 2015-11-19
KR20150082299A (ko) 2015-07-15
KR20200011610A (ko) 2020-02-03
JP2019114808A (ja) 2019-07-11
JP5894693B2 (ja) 2016-03-30
KR20230152795A (ko) 2023-11-03
CN105870196B (zh) 2018-05-15
JP5894702B1 (ja) 2016-03-30
JP2019145805A (ja) 2019-08-29
JP2015149505A (ja) 2015-08-20
US9871058B2 (en) 2018-01-16
KR102006585B1 (ko) 2019-08-01
KR20160042465A (ko) 2016-04-19
CN105734493B (zh) 2018-11-16
TWI579907B (zh) 2017-04-21
TW201430920A (zh) 2014-08-01
KR20180091960A (ko) 2018-08-16
JP2021166299A (ja) 2021-10-14
JP2020061564A (ja) 2020-04-16
TWI553716B (zh) 2016-10-11
US20150270405A1 (en) 2015-09-24
KR20190090082A (ko) 2019-07-31
CN105870196A (zh) 2016-08-17
US9881939B2 (en) 2018-01-30
US10892282B2 (en) 2021-01-12
JP2019176187A (ja) 2019-10-10
JP6556396B1 (ja) 2019-08-07
US20140124776A1 (en) 2014-05-08
IN2015DN03772A (zh) 2015-10-02
CN105779940A (zh) 2016-07-20
CN104769150A (zh) 2015-07-08
CN104769150B (zh) 2018-09-21
KR20220150439A (ko) 2022-11-10
DE112013007567B3 (de) 2018-11-15
JP2014205902A (ja) 2014-10-30
JP5894694B2 (ja) 2016-03-30
JP6556395B2 (ja) 2019-08-07
US20180151596A1 (en) 2018-05-31
TW201630059A (zh) 2016-08-16
TW201630058A (zh) 2016-08-16
JP2023036656A (ja) 2023-03-14
JP5919428B2 (ja) 2016-05-18
KR102072099B1 (ko) 2020-01-31
KR20190090083A (ko) 2019-07-31
US20150294994A1 (en) 2015-10-15
CN105734493A (zh) 2016-07-06
US20210225887A1 (en) 2021-07-22
JP2018164099A (ja) 2018-10-18
US20230369341A1 (en) 2023-11-16
TW201812874A (zh) 2018-04-01
US9831274B2 (en) 2017-11-28
WO2014073585A1 (en) 2014-05-15
JP6502605B2 (ja) 2019-04-17
KR20210008942A (ko) 2021-01-25
JP2017123485A (ja) 2017-07-13
JP7193584B2 (ja) 2022-12-20
KR102462520B1 (ko) 2022-11-03
JP2016065317A (ja) 2016-04-28

Similar Documents

Publication Publication Date Title
CN105734493B (zh) 金属氧化物膜及金属氧化物膜的形成方法
JP7475422B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination